JP4652091B2 - 歪補償装置 - Google Patents

Description

本発明は，増幅前の送信信号に対して予め歪補償処理を施す前置歪補償装置に関する。

近年，無線通信において，ディジタル化による高能率伝送が多く採用されるようになっている。無線通信に多値位相変調方式を適用する場合，送信側で特に送信用電力増幅器の増幅特性を直線化して非線形歪を抑え，隣接チャネル漏洩電力を低減する技術が重要である。

また線形性に劣る増幅器を使用し電力効率の向上を図る場合は，そのために生じる非線形歪を補償する技術が必須である。

図１は従来の無線機における送信装置の一例を示すブロック図である。送信信号発生装置１はシリアルのディジタルデータ列を送出し，シリアル/パラレル変換器(Ｓ／Ｐ変換器)２はディジタルデータ列を１ビットづつ交互に振り分けて同相成分信号(Ｉ信号:In-Phase component)と直交成分信号(Ｑ信号: Quadrature component)の２系列に変換する。

Ｄ／Ａ変換器３はＩ信号，Ｑ信号のそれぞれをアナログのべ一スバンド信号に変換して直交変調器４に入力する。直交変調器４は入力されたＩ信号，Ｑ信号(送信ベースバンド信号)に，それぞれ基準搬送波８とこれを９０°移相した搬送波を乗算し，乗算結果を加算することにより直交変換を行って出力する。

周波数変換器５は直交変調信号と局部発振信号をミキシングして無線周波数に変換し，送信用電力増幅器６は周波数変換器５から出力された無線周波数信号を電力増幅して空中線(アンテナ)７より空中に放射する。

ここで，Ｗ−ＣＤＭＡ等の移動通信においては，送信装置の送信電力は１０ｍＷ〜数１０Ｗと大きく，送信用電力増幅器６の入出力特性(歪関数ｆ(ｐ)を持つ)は図２の点線で示すように非直線性になる。この非直線特性により非線形歪が発生し，送信周波数ｆ₀周辺の周波数スペクトラムは図３の波線特性ａから実線ｂに示すようにサイドローブが持ち上がり，隣接チャネルに漏洩し，隣接妨害を生じる。すなわち，図２に示す非線形歪により図３に示すように，送信波が隣接周波数チャネルに漏洩する電力が大きくなってしまう。

漏洩電力の大きさを示すＡＣＰＲ(Adjacent Channel Power Ratio)は，図３のＡ-Ａ’線間のスペクトラム面積である着目チャネルの電力と，Ｂ-Ｂ’線間の隣接チャネルに漏れるスペクトラム面積である隣接漏洩電力の比である。このような漏洩電力は，他チャネルに対して雑音となり，そのチャネルの通信品質を劣化させてしまう。よって，厳しく規定されている。

漏洩電力は，例えば電力増幅器の線形領域(図２，線形領域I参照)で小さく，非線形領域IIで大きくなる。そこで，高出力の送信用電力増幅器とするためには，線形領域Iを広くする必要がある。しかし，このためには実際に必要な能力以上の増幅器が必要となり，コスト及び装置サイズにおいて不利となる問題がある。そこで，送信電力の歪を補償する歪補償機能を無線装置に付することが行われている。

図４はディジタル非線形歪補償機能を備えた送信装置のブロック図である。送信信号発生装置１から送出されるディジタルデータ群(送信信号)は，Ｓ／Ｐ変換器２においてＩ信号，Ｑ信号の２系列に変換され，好ましい例としてＤＳＰ（デジタルシグナルプロセッサ）で構成される歪補償部９に入力される。

歪補償部９は，図４の下部に拡大して示すように，送信信号ｘ（ｔ）のパワーｐｉ(ｉ＝０〜１０２３)に応じた歪補償係数ｈ(pｉ)を記憶する歪補償係数記憶部９０，送信信号のパワーレベルに応じた歪補償係数ｈ(ｐｉ)を用いて送信信号に歪補償処理(プリディストーション)を施すプリディストーション部９１，更に送信信号ｘ（ｔ）と後述する直交検波器１２で復調された復調信号(フィードバック信号)ｙ（ｔ）を比較し，その差が零となるように歪補償係数ｈ(ｐｉ)を演算し，歪補償係数記憶部９０の歪補償係数を更新する歪補償係数演算部９２を備えている。

歪補償部９でプリディストーション処理を施された信号はＤ／Ａ変換器３に入力される。Ｄ／Ａ変換器３は入力されたＩ信号とＱ信号をアナログのべ一スバンド信号に変換して直交変調器４に入力する。直交変調器４は入力されたＩ信号，Ｑ信号にそれぞれ基準搬送波８とこれを９０°移相した信号を乗算し，乗算結果を加算することにより直交変調を行って出力する。

周波数変換器５は直交変調信号と局部発振信号をミキシングして周波数変換し，送信用電力増幅器６は周波数変換器５から出力された無線周波数信号を電力増幅して空中線(アンテナ)７より空中に放射する。

送信信号の一部は方向性結合器１０を通して周波数変換器１１に入力される。この周波数変換器１１で周波数変換されて直交検波器１２に入力される。直交検波器１２は送信信号にそれぞれ基準搬送波とこれを９０°移相した信号を乗算して直交検波を行い，送信側におけるベースバンドのＩ,Ｑ信号を再現してＡ／Ｄ変換器１３に入力する。

Ａ／Ｄ変換器１３は入力されたＩ,Ｑ信号をディジタル信号に変換して歪補償部９に入力する。歪補償部９の歪補償係数演算部９２によりＬＭＳ(Least Mean Square)アルゴリズムを用いた適応信号処理により歪補償前の送信信号と直交検波器１２で復調されたフィードバック信号を比較し，その差が零となるように歪補償係数ｈ(pｌ)を演算して歪補償係数記憶部９０に記憶された係数を更新する。以後，上記動作を繰り返すことにより，送信用電力増幅器６の非線形歪を抑えて隣接チャネル漏洩電力を低減する。

図４における歪補償部９の実施例構成として図５に示すような適応ＬＭＳによる歪補償処理を行う場合の構成例が，例えば特許文献１に記載されている。

図５において，図４のプリディストーション部９１は，乗算器１５ａが対応し，送信信号ｘ（ｔ）に歪補償係数ｈ_n-1(p)を乗算する。図４の送信用電力増幅器６は，歪関数ｆ(p)を有する歪みデバイス１５ｂとして対応されている。

また，図４における送信用電力増幅器１５ｂからの出力信号を帰還する周波数変換器１１，直交検波器１２及びＡ／Ｄ変換器１３を含む部分は，図５において，帰還系１５ｃとして示されている。

さらに，図５では図４における歪補償係数記憶部９０をルックアップテーブル（ＬＵＴ）１５ｅにより構成している。ルックアップテーブル１５ｅに格納された歪補償係数に対する更新値を生成する図４の歪補償係数演算部９２は歪補償係数演算部１６により構成される。

かかる図５に示す構成の歪補償装置において，ルックアップテーブル１５ｅは，送信信号ｘ（ｔ）の離散的な各パワーに対応する２次元アドレス位置に，歪デバイス１５ｂである送信用電力増幅器６の歪みを打ち消すための歪補償係数を記憶している。

送信信号ｘ（ｔ）が入力されると、アドレス生成回路１５ｄは、送信信号ｘ（ｔ）のパワーｐ(＝ｘ²(t))を演算し，演算された送信信号ｘ（ｔ）のパワーｐ(＝ｘ²(t))に一意に対応する一次元方向，例えばＸ軸方向アドレスを生成する。同時にアドレス生成回路１５ｄに記憶されている先の時点（ｔ−１）の送信信号ｘ（ｔ−１）のパワーｐ1(＝ｘ²(t−１)との差ΔＰを求め，これに一意に対応する他方の次元方向，例えばＹ軸方向アドレスを生成する。

したがって，アドレス生成回路１５ｄからＸ軸方向アドレスＰとＹ軸方向アドレスΔＰで特定されるルックアップテーブル１５ｅの記憶位置を読み出しアドレスの指定情報（ＡＲ）として出力する。

そして、この読み出しアドレスに格納された歪補償係数ｈ_n-1(ｐ)がルックアップテーブル１５ｅから読み出され、乗算器１５ａにおける歪補償処理に利用される。

一方，ルックアップテーブル１５ｅに格納した歪補償係数の更新のための更新値は、歪補償係数演算部１６により演算される。すなわち，歪補償係数演算部１６は，共役複素信号出力部１５ｆ及び乗算器１５ｈ〜１５ｊを有して構成される。減算器１５gにより，送信信号ｘ（ｔ）と帰還復調信号ｙ（ｔ）との差e(t)を出力する。乗算器１５ｈは，歪補償係数ｈ_n-1(ｐ)とｙ*(t)の乗算を行い，出力ｕ*(t)（＝ｈ_n-1(ｐ) ｙ*(t)）を得る。乗算器１５ｉは，減算器１５gの差出力ｅ(t)とｕ*(t)との乗算を行う。乗算器１５ｊは，ステップサイズパラメータμと乗算器１５ｉの出力を乗算する。

ついで，加算器１５ｋは，歪補償係数ｈ_n-1(ｐ)と乗算器１５ｊの出力μｅ(t) ｕ*(t)を加算し，ルックアップテーブル１５ｅの更新値を得る。この更新値は、アドレス生成回路１５ｄが送信信号のパワーｐ(＝ｘ²(t))に対応するアドレスとして，Ｘ軸方向アドレスとＹ軸方向アドレスで特定される書き込みアドレス（ＡＷ）に記憶される。

尚、先に説明した読み出しアドレス（ＡＲ）と書き込みアドレス（ＡＷ）は同じアドレスであるが、更新値を得るまでに演算時間等が必要とされるため、遅延部１５ｍにより、読み出しアドレスを遅延させて書き込みアドレスとして用いている。

遅延部１５ｍ,１５ｎ,１５ｐは，送信信号ｘ（ｔ）が入力してから帰還復調信号ｙ（ｔ）が減算器１５ｇに入力するまでの遅延時間Ｄを送信信号に付加する。遅延部１５ｍ,１５ｎ,１５ｐに設定する遅延時間Ｄは，例えば，送信用電力増幅器１５ｂにおける遅延時間をＤO，帰還系１５ｃの遅延時間をＤ1とすれば，Ｄ＝Ｄ0＋Ｄ1を満足するように決定する。

上記構成により，以下に示す演算が行われる。

ｈ_n(ｐ)＝ｈ_n-1(ｐ)＋μｅ(t)ｕ*(t)
ｅ(t)＝ｘ（ｔ）−ｙ（ｔ）
ｙ（ｔ）＝ｈ_n-1(ｐ)ｘ（ｔ）ｆ(ｐ)
ｕ*(t)＝ｘ（ｔ）ｆ(ｐ)＝ｈ_n-1(ｐ) ｙ*(t)
ｐ＝｜ｘ（ｔ）｜²
ただし，ｘ，ｙ，ｆ，ｈ，ｕ，ｅは複素数，＊は共役複素数である。

上記演算処理を行うことにより，送信信号ｘ（ｔ）と帰還復調信号ｙ（ｔ）の差信号ｅ(t)が最小となるように歪補償係数ｈ(ｐ)が更新され，最終的に最適の歪補償係数値に収束し，送信用電力増幅器６の歪が補償される。
ＰＣＴ国際公開 ＷＯ２００３／１０３１６３号公報

図６は，上記の歪補償係数ｈ(pｉ)を記憶する歪補償係数記憶部９０（図４参照），図５の例ではルックアップテーブル１５ｅ内の実部側データを模式的に示した図である。二次元の一方の軸方向をＰの大きさ，他方の軸方向をΔＰの大きさにとり，これらに垂直な軸方向に歪補償係数値ｈ（ｐ）を表している。

図６において，所々に見えるピーク（例えば，丸100で囲んだ部分）は，歪補償係数値ｈ（ｐ）が、異常データ（振幅が大きいｈ（ｐ））に成った（あるいは，成りつつある）部分である。かかるピークの現れる現象は，電力増幅器６等のアナログ部での大きな位相ジッタや増幅特性の変化等でフィードバック信号が大きく変動すると誤差信号ｅ(t)が大きくなり，算出される歪補償係数の更新値が異常な値に成ってしまうことに起因している。

このような性格の異常値を用いて送信信号にプリディストーション処理を行いルックアップテーブルの更新処理を行うと，テーブル上の異常値は更に異常な歪補償係数に更新され終局的に歪補償係数を発散させてしまい、歪補償処理により増幅器の出力異常を招くことになる。

したがって，本発明の目的は，歪補償係数記憶部に記憶される歪補償係数の異常値を早期に検出して異常値が発散する前に近傍データの平均値に置換して歪補償係数の発散を防止することにある。

上記の課題を達成する本発明に従う歪補償装置の第１の態様は，指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、前記記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，前記歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償部とを供え，前記歪補償部は，更に、前記記憶部に記憶された歪補償係数を読み出し、所定の条件を満たす歪補償係数を抽出し，前記抽出した歪補償係数の振幅を小さくする補正処理を行う、ことを特徴とする。

上記の課題を達成する本発明に従う歪補償装置の第２の態様は，第１の態様において，前記所定の条件として、隣接して記憶された他の歪補償係数に対して十分大きい振幅を有することを適用することを特徴とする。

上記の課題を達成する本発明に従う歪補償装置の第３の態様は，第２の態様において，前記補正処理は、前記隣接して記憶された他の歪補償係数を用いて、前記他の歪補償係数の値に近づけることにより行うことを特徴とする。

上記の課題を達成する本発明に従う歪補償装置の第４の態様は，第１の態様において，
前記歪補償部による前記歪補償係数を演算と前記プリディストーション部に対する前記記憶部から読み出した歪補償係数による歪補償処理を行う期間と，前記送信信号に対する前記増幅器による増幅後の送信信号の位相回転を補正する位相補正期間とを交互に行い，前記位相補正期間に，前記補正処理を行うことを特徴する。

上記の課題を達成する本発明に従う歪補償装置の第５の態様は，指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、前記記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，前記歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償部と，前記歪補償処理前の送信信号のレベルに応じて前記記憶部の２次元のアドレスを指定するアドレス生成部とを備え、前記歪補償部は，更に前記記憶部の前記２次元のアドレスの第１の次元のアドレス方向の所定範囲内にある、前記２次元のアドレスの第２の次元のアドレス方向の各列に記憶された歪補償係数の所定数を一グループとして，前記一グループ内の歪補償係数の異常値を前記一グループ内の他の歪補償係数の平均値に置き換える処理を，前記列上のグループに対し順次行うことを特徴とする。

上記の課題を達成する本発明に従う歪補償装置の第６の態様は，指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、前記記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，前記歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償部と，前記歪補償処理前の送信信号のレベルに応じて前記記憶部の２次元のアドレスを指定するアドレス生成部とを備え、前記歪補償部は，更に前記記憶部の前記２次元のアドレスの第１の次元のアドレス方向の所定範囲内にある前記２次元のアドレスの第２の次元のアドレス方向の列毎に，前記当列上に記憶された歪補償係数を読み出し，前記読み出した歪補償係数の内，異常値判定基準の範囲を超えている歪補償係数を平均値に置き換える処理を前記列上の歪補償係数に対し順次行うことを特徴とする。

上記の課題を達成する本発明に従う歪補償装置の第７の態様は，第６の態様において， 前記平均値は，読み出した歪補償係数の内、前記最大値と、初期値とを除いた歪補償係数から求められることを特徴とする歪補償装置。指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、この記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，前記歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償部とを供え，この歪補償部は，更に前記記憶部に記憶された歪補償係数の異常値を検出し，前記検出された異常値を，前記記憶部に記憶された少なくとも隣接する歪補償係数を含む歪補償係数の平均値で置き換えることを特徴とする。

本発明の特徴は，以下に図面に従い説明される発明の実施の形態例から更に明らかになる。

本発明によれば，歪補償係数記憶部に記憶される歪補償係数の異常値を的確に検出し，
これを平均値に戻すことが可能であり，したがって，歪補償係数記憶部に記憶される歪補償係数の発散を防止することが可能である。

以下に図面に従い本発明の実施の形態例を説明する。なお，実施の形態例は本発明の理解のためのものであり，本発明の技術的範囲がこれに限定されるものではない。

図７は，本発明に従うディジタル非線形歪補償機能を有する歪補償装置の実施例構成を備える送信装置のブロック図である。

図４及び，図５と同様の機能を有する部位には同じ参照番号を付している。

図７において、歪補償装置９は、制御ブロック３０を有し，制御ブロック３０は，バス３１に接続されたＣＰＵ３２及び不揮発性メモリ３３を有する。さらに，歪補償係数生成回路１６は，図５における回路と同様に動作するが，図７に示す実施の形態例では，歪補償係数生成回路１６と歪補償係数を格納する歪補償係数ルックアップテーブル１５ｅとの間に更新スイッチ２１を有している。

この更新スイッチ２１は，後に説明するようにＣＰＵ３２により制御されるタイミング期間に，歪補償係数生成回路１６で生成した歪補償係数を歪補償係数ルックアップテーブル１５ｅに導く。これにより，書き込みアドレスＡＷにより特定されるアドレス位置に更新する。

歪補償装置９の初期起動時に，ＣＰＵ３２は，不揮発性メモリ３３に格納された歪補償係数の初期テーブル値を読み出し，ルックアップテーブル１５ｅに初期値として格納する。ここで，歪補償係数の初期テーブル値は，例えば所定の値のデータである。

運用が開始されると，先に説明したように，入力される送信信号に対応して読み出しアドレスＡＲがアドレス生成回路１５ｄにより生成され，対応するアドレスの歪補償係数がルックアップテーブル１５ｅから読み出される。読み出された歪補償係数は乗算器１５ａで送信信号に乗算される。

一方，フィードバック信号ｙ（ｔ）と，送信信号ｘ（ｔ）との差分により，更新用歪補償係数が歪補償係数生成回路１６で生成される。生成された更新用歪補償係数は，更新スイッチ２１を通して読み出しアドレスＡＲに対応する，歪補償係数ルックアップテーブル１５ｅの書き込みアドレスＡＷに書き込み順次更新される。

ここで，補償係数ルックアップテーブル１５ｅに格納されている歪補償係数は，図６に説明した通りである。したがって，本発明の適用により制御ブロック３０のＣＰＵ３２は，図６における異常ピーク値（例えば，図６の丸１００で囲んだ部分）を検知し，この異常値の補正を行う。

かかる歪補償係数の異常ピーク部分の検知及び補正の仕方は，実施例として次のように行われる。

図８は，異常ピーク部分の検知及び補正の第一の方法を示す処理フロー図である。かかる処理フローはＣＰＵ３２の制御により実行される。

先ず，Ｐn列上における連続するＭ個（２以上の自然数），実施例として３個の連続するアドレス位置の歪補償係数h1，h2，h3を一グループとして，Ｐn列の端部から順次取得する（ステップＳ１）。図９は，この様子を示す図であり，Ｐn列上における３個の連続するアドレス位置の歪補償係数h1，h2，h3をグループとして，ｎ番目のグループＧnとそれに隣接するグループＧn+1を示している。

尚、ここで、ｈ１〜ｈ３は、複素数であるｈの実部又は虚部又は実部と虚部の２乗和ルートをとったもの（振幅）等とすることができる。ここでは実部とする。

図８に戻り，ｎ番目のグループＧnについて，次の計算を行う（ステップＳ２）。

e1=(h1+h2+h3)/h1
e2=(h1+h2+h3)/h2
e3=(h1+h2+h3)/h3
ここで異常値が存在しない場合、h1≒h2≒h3となり，計算値en (n=1，2，3)は，整数計算（小数以下の切り上げ、切り捨て等を行う計算）により２又は３を取る。異常値が混在していた時，例えば，h1≫h2，h3の時は，e1=1， e2≫1， e3≫1となり，ｈ1が異常値であることが理解できる。例えば、基準値を５として設定して、enが基準値５以上であれば、異常値として検出する。

したがって，図８において，e1=１， e2≫１（５以上）， e3≫１（５以上）で有るか否かを判断し（ステップＳ３），該当していれば，h1が異常値であるので，隣接する歪補償係数値h2，h3の平均値即ち，（h2＋h3）/2 に置き換える（ステップＳ４）。なお，e2，e3について異常値検出する場合も同様である。

尚、平均値に限らず、隣接する値に異常値の値を近づけることで、発散を抑制することができる。

ｎ番目のグループＧnについて，異常値検出及び，平均値置き換え処理が終了すると，次のｎ＋１番目のグループＧn+1について上記ステップＳ１からＳ４の処理を実行する（ステップＳ５，Ｎ，ステップＳ６）。

ついで，Ｐn列について，異常値検出及び平均値置き換え処理が終了すると（ステップＳ５，Ｙ），次列に移行し（ステップＳ８），上記異常値検出及び平均値置き換え処理を好ましくは所定範囲の全列について完了するまで継続して終了する（ステップＳ７）。

ここで，上記異常値検出及び平均値置き換え処理を記憶している歪補償係数の全ての範囲でなく、所定範囲に限定するのは，次の理由によるものである。

すなわち，歪補償係数の異常値が生じるのは，一般的に平均パワーに比べて送信信号レベルの大きいところ，あるいは小さいところに現れる傾向がある。したがって，送信信号レベルの大きい領域部分あるいは，小さい領域部分における異常値を集中して監視修正することが効率上好ましい。

もちろん、図８に示した処理を定期的に行うとともに、Ｎ回（複数回）に１回の割合で記憶した歪補償係数の前記所定範囲以外の部分についてｈの以上検出を行うことが望ましい。この場合、Ｓ７の所定範囲は、所定範囲以外の部分にＮ回に１回変更される。

さらに，図８に説明した処理の方法は，Ｐn列における所定の数の連続する歪補償係数h1，h2，h3を一グループとして，順次処理する方法であるが，これはＣＰＵ３２の処理能力を考慮したためである。

本発明は，かかる実施例方法に限定されず，第２の実施例方法として，図１０の処理フローに従う方法も可能である。

すなわち，図１０は，異常ピーク部分の検知及び補正の第二の方法を示す処理フロー図である。特徴として，Ｐn列における全ての歪補償係数データを同時に処理することにある。

図１０において，先ずＰn列における全ての歪補償係数データを取得する（ステップＳ１１）。次に取得したデータから最大値と、更新された形跡のない値(初期値)とを無視（除外）して平均値を求める（ステップＳ１２）。 尚、初期値は、所定の値であるから、所定の値に一致する場合は、初期値とみなして無視することができる。

図１１は，これを説明する図であり，図１１Ａは，異常値検出処理前，図１１Ｂは異常値処理後を示し，それぞれ水平（横軸）方向にＰn列における全データ位置と縦軸方向に歪補償係数の大きさを表している。

図１１Ａにおいて，“Ｐｋ”は，Ｐn列における全ての歪補償係数における最大値である。“Ａｖ”は，最大値と初期値を無視して求められた平均値である。

図１０のフローに戻り，次いで，初期値以外のデータｈ（ｐ）のそれぞれについて，平均値Ａｖとの差ＥＲＲの絶対値|ＥＲＲ|を求める（ステップＳ１３）。そして，|ＥＲＲ|が異常値判定基準の範囲Δｈ（例えば、１０００等）より大きいか否かを判定する（ステップＳ１４）。

|ＥＲＲ|が異常値判定基準の範囲Δｈより大きい場合（ステップＳ１４，Ｙ）は，異常値であると判断して，該当のデータを平均値Ａｖと置き換える（ステップＳ１５）。

上記処理が終わると次の列に以降して（ステップＳ１６），任意行数分を終了処理するまで繰り返す（ステップＳ１７）。

ここで，任意行数分は，先の実施例フローにおいて説明したように，異常値の発生頻度の高い領域部分をＰ方向にスイープさせる対象範囲に含まれる行数範囲を意味している。

これにより図１１Ｂに示すように，ルックアップテーブル１５e上の異常データを削除することが可能である。

最後に、上記図８，図１０の本発明に従う処理の好ましい実行タイミングについて説明する。

先に図５に関して，遅延部１５ｍ,１５ｎ,１５ｐの遅延時間ＤをＤ＝Ｄ0＋Ｄ1を満足するように設定することを説明した。しかし，遅延時間Ｄを正しく設定しても，良好且つ安定した歪補償動作を得ることが出来ず，不要な帯域外輻射電力を発生する場合がある。

これは，Ｄ／Ａ変換器やＡ／Ｄ変換器を含むアナログ系において発生する熱雑音，その他の外乱によりクロックジッタが原因である。すなわち，クロックジッタがあると，フィードバック信号ｙ（ｔ）の位相が激しく変動し，歪補償係数の収束に影響を与える。

クロックジッタにより周期が不安定になったり変化を繰り返す。特に大きく位相の変化を与えるのは周波数変換器に使用されるローカル信号の位相変化がある。このため，参照信号に対するフィードバック信号の位相φは，たとえば図１２Ａに示すように変化する。

このようなクロックジッタに起因する位相変動を考慮しない場合，位相変動の範囲内で歪補償係数が不安定な振動を起こし，この歪補償係数が送信信号に乗算されるため不要波を発生させる原因になる。

このために，本出願人は，先の出願（特許文献１）において，参照信号とフィードバック信号間の位相差がジッタ等により変動しても，良好且つ安定した歪補償動作を行えるようにする発明を提案している。

図１２Ａにおいて，クロックジッタにより参照信号（送信信号）とフィードバック信号間にＡで示すような位相差が発生しているものとする。この場合，単に，参照信号とフィードバック信号間の位相差を検出してこの位相差を補正しようとしても，位相補正がジッタによる高速な位相変動に追従できない。

このため，位相補正して歪補償係数ルックアップテーブル１５ｅの更新を実施しても，位相差φ_PPの影響を受けて歪補償係数が安定に収束せず，良好な歪補償動作が困難となる。そこで，先の出願の発明では，間欠制御部を備え，これにより図１２Ｂに示すように，位相補正期間Δtと歪補償係数更新期間△Ｔを交互に発生する。

位相補正期間Δtにおいて参照信号とフィードバック信号問の位相差φを補正し，歪補償係数更新期間ΔＴにおいて歪補償係数を更新し，以後，かかる動作を繰り返すことを提示している。

したがって，本発明の適用においても，かかる先願に示されたように位相補正期間Δｔと歪補償係数更新期間ΔＴを規定するタイミング信号をＣＰＵ３２により生成する。そして，歪補償係数生成回路１６で，この位相補正期間Δｔにおいて位相補正とともに，本発明における歪補償係数の異常値の検出と平均値置き換え処理を実行することができる。

一方，歪補償係数更新期間ΔＴにおいて，歪補償係数生成回路１６で，参照信号とフィードバック信号の差に基づき生成された歪補償係数値を更新スイッチ２１をＯＮとしてルックアップテーブル１５ｅに書き込み更新を行う。

このように，ルックアップテーブル値更新とテーブル値補正を短時間で連続して繰り返すことにより効果的に異常値削除の効果を得ることができる。

（付記１）
指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、
該記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，
該歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償部とを供え，
該歪補償部は，更に、前記記憶部に記憶された歪補償係数を読み出し、所定の条件を満たす歪補償係数を抽出し，該抽出した歪補償係数の振幅を小さくする補正処理を行う、
ことを特徴とする歪補償装置。

（付記２）
前記所定の条件として、隣接して記憶された他の歪補償係数に対して十分大きい振幅を有することを適用する、
ことを特徴とする付記１記載の歪補償装置。

（付記３）
前記補正処理は、前記隣接して記憶された他の歪補償係数を用いて、該他の歪補償係数の値に近づけることにより行う、
ことを特徴とする付記２記載の歪補償装置。

（付記４）
前記歪補償部による前記歪補償係数を演算と前記プリディストーション部に対する前記記憶部から読み出した歪補償係数による歪補償処理を行う期間と，前記送信信号に対する前記増幅器による増幅後の送信信号の位相回転を補正する位相補正期間とを交互に行い，
前記位相補正期間に，前記補正処理を行うことを特徴する 付記１記載の歪補償装置。

（付記５）
指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、
該記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，
該歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償部と，
前記歪補償処理前の送信信号のレベルに応じて前記記憶部の２次元のアドレスを指定するアドレス生成部とを備え、
前記歪補償部は，更に前記記憶部の前記２次元のアドレスの第１の次元のアドレス方向の所定範囲内にある、前記２次元のアドレスの第２の次元のアドレス方向の各列に記憶された歪補償係数の所定数を一グループとして，該一グループ内の歪補償係数の異常値を前記一グループ内の他の歪補償係数の平均値に置き換える処理を，前記列上のグループに対し順次行う、
ことを特徴とする歪補償装置。

（付記６）
指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、
該記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，
該歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償部と，
該歪補償処理前の送信信号のレベルに応じて前記記憶部の２次元のアドレスを指定するアドレス生成部とを備え、
前記歪補償部は，更に前記記憶部の前記２次元のアドレスの第１の次元のアドレス方向の所定範囲内にある前記２次元のアドレスの第２の次元のアドレス方向の列毎に，該当列上に記憶された歪補償係数を読み出し，前記読み出した歪補償係数の内，異常値判定基準の範囲を超えている歪補償係数を平均値に置き換える処理を前記列上の歪補償係数に対し順次行うことを特徴とする歪補償装置。

（付記７）
付記６において，
前記平均値は，読み出した歪補償係数の内、最大値と、初期値とを除いた歪補償係数から求められることを特徴とする歪補償装置。

上記の通り，本発明により，ルックアップテーブル内の歪補償係数の異常値が効果的に削除できるので，歪補償係数の発散を防ぐことができシステム安定化に寄与することが可能である。

従来の無線機における送信装置の一例を示すブロック図である。 送信電力増幅器の入出力特性(歪関数ｆ(ｐ)を持つ)を示す図である。 非直線特性により発生する非線形歪を説明する図である。 ＤＳＰ(digital Signal Processor)を用いたディジタル非線形歪補償機能を備えた送信装置のブロック図である。 図４における歪補償部９の実施例構成を示す図である。 歪補償係数ｈ(pｉ)を記憶する歪補償係数記憶部９０（図４参照），図５の例ではルックアップテーブル１５ｅ内の実部側データを模式的に示した図である。 本発明に従うディジタル非線形歪補償機能を有する歪補償装置の実施例構成を備える送信装置のブロック図である。 異常ピーク部分の検知及び補正の第一の方法を示す処理フロー図である。 図８のフローのステップＳ１を説明する図である。 異常ピーク部分の検知及び補正の第二の方法を示す処理フロー図である。 図１０のステップＳ１０，１１を説明する図である。 図１２Ａは、参照信号に対するフィードバック信号の位相φ変動を説明する図である。図１２Ｂは、間欠制御部による位相補正期間Δtと歪補償係数更新期間△Ｔを交互の発生を説明する図である。

符号の説明

１ 送信信号発生装置
２ シリアル／パラレル変換回路
９ 歪保証部
３ Ｄ／Ａ変換器
４ 直交変調器
５ 周波数変換器
６ 電力増幅器
７ アンテナ
１０ 方向性結合器
１２ 直交復調器
１３ Ａ／Ｄ変換器
１５ａ 乗算器
１５ｄ アドレス生成回路
１５ｅ 歪補償係数ルックアップテーブル
１６ 歪補償係数生成回路
７０ 更新計算部
３０ 制御ブロック
３１ バス
３２ ＣＰＵ
３３ 不揮発性メモリ

Claims (4)

1. 指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、
   該記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と、
   該歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償部と、
   前記歪補償処理前の送信信号のレベルに応じて前記記憶部の２次元のアドレスを指定するアドレス生成部とを備え、
   前記歪補償部は、更に前記記憶部に記憶された歪補償係数を読み出し、前記２次元のアドレスの第１の次元のアドレス方向の所定範囲内にある、前記２次元のアドレスの第２の次元のアドレス方向の各列に記憶された歪補償係数の所定数毎に一グループとして抽出し、該抽出した一グループ内で、異常値である歪補償係数を求め、前記異常値の歪補償係数を前記一グループ内の他の歪補償係数の平均値に置き換え、若しくは隣接する他の歪補償係数に近似させる補正処理を、前記列上の全グループに対し順次に行う、
   ことを特徴とする歪補償装置。
2. 請求項１において、
   前記一グループ内の歪補償係数の異常値は、前記一グループ内の他の歪補償係数より大きく、且つ所定の基準値を超える大きさを有する、
   ことを特徴とする歪補償装置。
3. 請求項１において、
   前記２次元のアドレスの第１の次元のアドレス方向の所定範囲は、送信信号の平均パワーに比べて送信信号レベルの大きい領域あるいは、小さい領域部分に対応することを特徴とする歪補償装置。
4. 請求項１において、
   前記歪補償部による前記歪補償係数の演算と前記プリディストーション部に対する前記記憶部から読み出した歪補償係数による歪補償処理を行う期間と、前記送信信号に対する前記増幅器による増幅後の送信信号の位相回転を補正する位相補正期間とを交互に行い、
   前記位相補正期間に、前記補正処理を行うことを特徴する歪補償装置。

Images