JP2009219167A - プリディストーション方式歪補償機能付き増幅器 - Google Patents
プリディストーション方式歪補償機能付き増幅器 Download PDFInfo
- Publication number
- JP2009219167A JP2009219167A JP2009157398A JP2009157398A JP2009219167A JP 2009219167 A JP2009219167 A JP 2009219167A JP 2009157398 A JP2009157398 A JP 2009157398A JP 2009157398 A JP2009157398 A JP 2009157398A JP 2009219167 A JP2009219167 A JP 2009219167A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- amplifier
- signal
- input signal
- distortion compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】 メモリ効果歪成分補償手段が入力信号を偶数乗した結果の時間的な差を用いて増幅器のメモリ効果に起因して発生する歪成分を補償する。一例として、入力信号を偶数乗する偶数乗手段11、16と、偶数乗結果の信号を遅延させる偶数乗結果遅延手段12、17と、偶数乗結果の信号と遅延信号との差を検出する偶数乗結果時間差検出手段13、18と、検出結果の信号と入力信号とを乗算する入力信号乗算手段14、19と、当該乗算結果の信号と歪補償係数とを乗算する歪補償係数乗算手段15、20と、入力信号と当該乗算結果の信号とを加算する歪補償係数乗算結果加算手段21を用いて構成された。
【選択図】 図2
Description
しかしながら、従来のプリディストーション方式では、メモリ効果を考慮しない増幅器で発生する歪を補償することができるものの、メモリ効果による影響を補償することができないという問題があった。また、この問題を解消するために種々な検討が為されているが(例えば、非特許文献1参照。)、未だに十分ではなく、更なる開発が望まれていた。
本発明は、このような従来の事情に鑑み為されたもので、メモリ効果による影響を低減することができるプリディストーション方式歪補償機能付き増幅器を提供することを目的とする。
すなわち、メモリ効果歪成分補償手段が、入力信号を偶数乗した結果の時間的な差を用いて、増幅器のメモリ効果に起因して発生する歪成分を補償する。
一構成例として、本発明に係るプリディストーション方式歪補償機能付き増幅器では、次のような構成とした。
すなわち、メモリ効果歪成分補償手段では、偶数乗手段が入力信号を偶数乗し、偶数乗結果遅延手段が偶数乗手段による偶数乗結果の信号を遅延させ、偶数乗結果時間差検出手段が偶数乗手段による偶数乗結果の信号と偶数乗結果遅延手段による遅延信号との差を検出し、入力信号乗算手段が偶数乗結果時間差検出手段による検出結果の信号と入力信号とを乗算し、歪補償係数乗算手段が入力信号乗算手段による乗算結果の信号と歪補償係数とを乗算し、歪補償係数乗算結果加算手段が入力信号と歪補償係数乗算手段による乗算結果の信号とを加算する。
ここで、入力信号としては、種々な信号が用いられてもよい。
また、偶数乗の次数(つまり、偶数であるn乗の“n”)としては、種々な値が用いられてもよい。また、偶数乗としては、例えば「2乗と4乗と6乗」などというように、複数の次数が用いられてもよい。
また、入力信号を偶数乗した結果の時間的な差としては、種々な値が用いられてもよい。
また、偶数乗結果の信号の遅延時間としては、例えば偶数乗結果の信号に要求する時間的な差に応じて、種々な時間が用いられてもよい。
また、歪補償係数としては、種々な値が用いられてもよい。
また、歪成分を補償する程度(精度)としては、実用上で有効であれば、種々な程度が用いられてもよい。
すなわち、非線形性歪成分補償手段では、偶数乗手段が入力信号を偶数乗し、偶数乗結果乗算手段が偶数乗手段による偶数乗結果の信号と入力信号とを乗算し、歪補償係数乗算手段が偶数乗結果乗算手段による乗算結果の信号と歪補償係数とを乗算し、歪補償係数乗算結果加算手段が入力信号と歪補償係数乗算手段による乗算結果の信号とを加算する。
従って、例えば簡易な構成で、増幅器のAM−AM特性やAM−PM特性による歪成分の影響を低減することができるとともに、増幅器のメモリ効果による歪成分の影響を低減することができ、全体として高精度な歪補償を実現することができる。
ここで、偶数乗の次数(つまり、偶数であるn乗の“n”)としては、種々な値が用いられてもよい。また、偶数乗としては、複数の次数が用いられてもよい。
また、歪補償係数としては、種々な値が用いられてもよい。
一構成例として、メモリ効果歪成分補償手段は、入力信号を偶数乗する偶数乗手段と、偶数乗手段による偶数乗結果の信号を遅延させる偶数乗結果遅延手段と、偶数乗手段による偶数乗結果の信号と偶数乗結果遅延手段による遅延信号との差を検出する偶数乗結果時間差検出手段と、偶数乗結果時間差検出手段により検出される値と制御値との対応を記憶する偶数乗結果時間差制御値対応記憶手段と、偶数乗結果時間差制御値対応記憶手段の記憶内容に基づいて偶数乗結果時間差検出手段による検出値に対応した制御値に応じて入力信号を変化させる入力信号変化手段を用いて構成された。
ここで、入力信号変化手段は、例えば、制御値と入力信号とを乗算する乗算手段である、或いは、制御値に基づいて、入力信号の振幅と位相の一方又は両方を変化させる入力信号振幅位相変化手段である。
一構成例として、非線形性歪成分補償手段による歪補償処理のパラメータを更新して収束させた後に、メモリ効果歪成分補償手段による歪補償処理のパラメータを更新して収束させ、その後、非線形性歪成分補償手段による歪補償処理のパラメータを更新して収束させる処理とメモリ効果歪成分補償手段による歪補償処理のパラメータを更新して収束させる処理とを交互に繰り返して実行する。
ここで、パラメータとしては、例えば、歪補償係数や、テーブルに記憶される制御のための対応内容など、種々なものが用いられてもよい。
一構成例として、入力信号は複素数の信号である。一構成例として、歪補償係数は複素数の信号である。一構成例として、複素数の信号を乗算する乗算手段は複素乗算器を用いて構成される。
一構成例として、携帯電話システムや簡易型携帯電話システム(PHS:Personal Handy phone System)などの移動通信システムの基地局装置に備えられ、入力信号は移動局装置などに対して無線送信する対象となる信号である。
本実施例では、移動通信システムの基地局装置に備えられるプリディストーション方式歪補償機能付き増幅器に本発明を適用した場合を示す。本実施例に係るプリディストーション方式歪補償機能付き増幅器では、増幅対象となるマルチキャリア信号を増幅器により増幅し、当該増幅器で発生する歪を補償し、これに際して、増幅器のメモリ効果による影響についても補償する。
まず、本実施例に係るプリディストーション方式歪補償機能付き増幅器の構成例を示す。
図1に示されるように、本実施例に係るプリディストーション方式歪補償機能付き増幅器は、AM−AM特性やAM−PM特性の非線形歪を補償する逆特性(予歪)を与えるために増幅器への入力信号の振幅及び位相を変調するプリディストータ1と、メモリ効果によって生じる歪を補償する逆特性(予歪)を与えるためにプリディストータ1からの出力信号の振幅及び位相を変調するメモリ効果プリディストータ2と、歪補償の対象であり送信信号を増幅する増幅部3と、プリディストータ1とメモリ効果プリディストータ2を適応制御する制御部4を備える。
はそれを含んでいる。プリディストータ1は、増幅部3の増幅器のAM−AM特性やAM−PM特性を補償するためのものであり、本例では、メモリ効果については補償しない。
メモリ効果プリディストータ2は、増幅部3の増幅器のメモリ効果により発生する歪を補償する。本実施例では、メモリ効果プリディストータ2は、入力信号を偶数乗し、当該偶数乗した信号と、当該偶数乗した信号を遅延させた信号との差信号を用いる。
ここで、AM−AM特性やAM−PM特性によって発生する歪と、メモリ効果によって発生する歪は、増幅部3の入力信号によって決まり、本実施例に係るプリディストーション方式歪補償機能付き増幅器の入力信号によって決まるものではない。このため、増幅部3で発生する歪は、プリディストータ1とメモリ効果プリディストータ2で歪の逆特性を与えたことによる振幅、位相の変化を含んだ信号により決定される。
一方、メモリ効果プリディストータ2の後段にプリディストータ1を配置した構成では、例えば、プリディストーション方式歪補償機能付き増幅器の入力信号が増幅部3に入力された場合のメモリ効果をメモリ効果プリディストータ1が補償するが、プリディストータ1での振幅、位相の変化が大きいため、当初においてメモリ効果プリディストータ2が予測していたメモリ効果の影響と、実際に発生するメモリ効果の影響との差異が大きくなると考えられる。
増幅部3は、単数又は複数の増幅器から構成されており、歪補償対象となる非線形性の特性及びメモリ効果の特性を有している。一般的に、プリディストータで歪を−50〜−60dBc以下に補償しようとした場合には、メモリ効果の影響を受ける。
制御部4は、各プリディストータ1、2の歪補償テーブルや歪補償係数を設定することや、環境の変化などに適応するための処理などを行う。
本実施例では、メモリ効果の発生理由が、寄生インダクタが発生する電力によってバイアス変動を起こすためであるとして、次のようにして、メモリ効果の影響を補償する。
すなわち、インダクタが発生する起電力つまり電源電圧変動V(t)は、式1により表される。ここで、tは時刻を表しており、Lはインダクタ[H:ヘンリ]を表しており、i(t)は電流を表している。
また、上記式1は、Δtを微小時間として、式2のように表される。
図2に示されるように、本例のメモリ効果プリディストータ2は、2乗検出器11と、遅延回路12と、減算器13と、2つの(複素)乗算器14、15を備え、同様に、4乗検出器16と、遅延回路17と、減算器18と、2つの(複素)乗算器19、20を備え、また、加算器21を備える。
本例のメモリ効果プリディストータ2による動作の一例を示す。
入力信号は、複素ベクトルのI、Qデジタルベースバンド信号である。本例では、入力信号は、プリディストータ1からの出力信号である。
2乗検出器11は、プリディストータ入力信号の2乗値を検出し、通常、(I2+Q2)の値を計算する。遅延回路12は、2乗検出器11からの出力(検出値)をT[sec]遅らせる。減算器13は、2乗検出器11の出力から、遅延回路12の出力であるT[sec]前の2乗検出器11の出力を減算する。I、Q入力信号をI(t)、Q(t)と表すと、減算器13からの出力信号P2は式4の2乗差分により表される。
乗算器14は、減算器13からの2乗差分値と入力信号とを乗算する。この出力は、キャリア信号が再変調された信号に相当し、3次成分となり、キャリア周波数付近の周波数成分を有する。乗算器15は、乗算器14からの出力と歪補償係数E2とを乗算する。
歪補償係数E2は、複素ベクトル(E2real+j・E2imag)と表され、制御部4が歪を補償することができるように設定する。ここで、jは虚数部分を表している。また、E2realはE2の実数成分を表しており、E2imagはE2の虚数成分を表している。
複素ベクトルE2は、式5のように表される。ここで、sqrtは平方根を表している。また、|Amp|は、振幅成分であり上記式3のLの大きさに比例し、例えば、2次歪の振幅を与える固定ゲインに相当する。また、Phaseは、位相成分であり、例えば、入力信号に固定の位相シフトであり、一例として、図10の固定位相変化器91による位相変化φの逆相として打ち消すように設定される。
すなわち、4乗検出器16では入力信号の4乗値が検出され、遅延回路17では当該4乗値が遅延させられ、減算器18では遅延させられていない4乗値と遅延させられた4乗値との差が検出され、乗算器19では当該差と入力信号とが乗算され、乗算器20では当該乗算結果と歪補償係数E4とが乗算される。
乗算器15による乗算結果である3次成分と乗算器20による乗算結果である5次成分は、加算器21に入力される。
加算器21は、入力信号と3次や5次のプリディストータ(乗算器15、20)からの出力とを加算し、当該加算結果を出力する。本例では、当該出力信号は、増幅部3へ出力される。
本例のメモリ効果プリディストータ2からの出力信号SPD2(t)は、式6のように表される。
なお、本例では、2乗検出器11の信号経路による3次及び4乗検出器16の信号経路による5次のみを例示したが、例えば、使用する次数の種類の数としては特に限定はなく、また、一般に、他の奇数次(7次、9次、・・・)についても2乗検出器11や4乗検出器16のところを他の偶数乗(6乗、8乗、・・・)の検出器とすることで拡張することが可能である。
従って、本例のメモリ効果プリディストータ2を用いると、入力信号を増幅器で増幅するに際して、増幅器で発生するメモリ効果によって生じる歪成分の影響を補償することができ、これにより、隣接チャネル漏洩電力やスプリアスの低減を実現することができ、電力効率の増加につながる。また、例えば、回路規模を比較的小さくすることが可能である。
図3に示されるように、本例のメモリ効果プリディストータ2は、2乗検出器31と、遅延回路32と、減算器33と、ルックアップテーブル(LUT)34と、(複素)乗算器35を備える。ここで、2乗検出器31と遅延回路32と減算器33の動作は、例えば上記図2に示したもの11、12、13と同様である。
LUT34には、制御部4が自動収束させた、メモリ効果補償用のテーブルが格納されている。LUT34は、減算器33からの出力をテーブル参照引数とする。
そして、乗算器35により、テーブル34に格納してある歪補償用の複素ベクトルと入力信号とを乗算し、当該乗算結果を増幅部3への出力信号とする。
なお、本例では、3次の場合のみを例示したが、上記第1実施例で述べたのと同様に、他の奇数次についても拡張することが可能である。
以上のように、本例のメモリ効果プリディストータ2では、複素入力信号を偶数乗する機能と、当該偶数乗する機能の出力信号に遅延を与える遅延機能と、前記偶数乗する機能の出力信号と前記遅延機能の出力信号との差を求める加算(減算)機能と、歪補償用の制御値が格納されているルックアップテーブルのメモリ機能と、入力信号と前記メモリの出力信号とを乗算する複素乗算機能を備えた。本例においても、上記第1実施例の場合と同様な効果を得ることができる。
図4(a)に示されるように、本例のメモリ効果プリディストータ2は、2乗回路から構成された2乗検出器41と、遅延素子から構成された遅延回路42と、演算増幅器(オペアンプ)などのハードウエアから構成された減算器43と、A/D変換を行うA/D(Analog to Digital)変換器49aと、ルックアップテーブル(LUT)44と、2つのD/A(Digital to Analog)変換器45、46と、電圧可変減衰器47と、電圧可変移相器48を備える。ここで、2乗検出器41と遅延回路42と減算器43とLUT44の動作は、例えば上記図3に示したもの31、32、33、34と同様である。他の構成例として、図4(b)の構成では、上記図4(a)に示したA/D変換器49aを備えずに、2乗検出器41の次にA/D変換器49bを備えており、また、遅延回路42と減算器43は、例えば上記図3に示した遅延回路32と減算器33と同様に、デジタル回路又はデジタル信号処理により構成される。
電圧可変減衰器47と電圧可変移相器48は、それぞれのD/A変換器45、46からの出力信号で制御され、これら2つで複素乗算器(例えば、上記図3に示した複素乗算器35)の役割を果たす。これは、歪補償機能付き増幅器の外部とのインタフェースがRF信号である場合に特に有効である。
なお、本例では、3次の場合のみを例示したが、上記第1実施例で述べたのと同様に、他の奇数次についても拡張することが可能である。
以上のように、本例のメモリ効果プリディストータ2では、入力信号を偶数乗する機能と、前記偶数乗する機能の出力信号に遅延を与える遅延機能と、前記偶数乗する機能の出力信号と前記遅延機能の出力信号との差を求める加算(減算)機能と、歪補償用の制御値が格納されているルックアップテーブルのメモリ機能と、当該メモリ機能の出力をアナログ信号へ変換するD/A変換機能と、前記D/A変換機能の出力信号に応じて入力信号の減衰量を可変する減衰器と、前記D/A変換器の出力信号に応じて入力信号の移相量を可変する移相器を備えた。本例においても、上記第1実施例の場合と同様な効果を得ることができる。
図5(a)には、プリディストータ1の一構成例を示してある。
本例のプリディストータ1は、エンベロープ検出回路51と、ルックアップテーブル(LUT)52と、(複素)乗算器53を備える。
エンベロープ検出回路51は入力信号のエンベロープ電圧又は電力を検出し、この出力(検出値)が入力信号の瞬時電力に相当する。当該出力を参照引数として歪補償テーブル52に格納されている歪補償係数を用いて、複素乗算器53により歪補償係数と入力信号とを複素乗算することにより、入力信号に対してAM−AM特性やAM−PM特性の逆特性を与える。当該逆特性を与えられた信号は、メモリ効果プリディストータ2へ出力される。
本例のプリディストータ1は、エンベロープ検出回路61と、A/D変換を行うA/D変換器65と、ルックアップテーブル(LUT)62と、D/A変換を行う2つのD/A変換器66、67と、電圧可変減衰器63と、電圧可変移相器64を備える。入力信号はRF信号である。
エンベロープ検出回路61は入力信号のエンベロープ電圧又は電力を検出する。この出力(検出値)をA/D変換器65でA/D変換し、参照引数として歪補償テーブル62に格納された振幅制御値、位相制御値をD/A変換器66、67で出力し、それぞれの制御値により電圧可変減衰器63、電圧可変移相器64を制御することで、入力信号に対してAM−AM特性やAM−PM特性の逆特性を与える。当該逆特性を与えられた信号は、メモリ効果プリディストータ2へ出力される。
本例のプリディストータ1は、2乗検出器71と、2つの(複素)乗算器72、73を備え、同様に、4乗検出器74と、2つの(複素)乗算器75、76を備え、また、加算器77を備える。入力信号は、複素のI、Qベースバンドデジタル信号である。
2乗検出器71は、入力信号の2乗値を計算する。乗算器72は、当該2乗値と入力信号とを乗算し、この出力(当該乗算結果)では入力の振幅が3乗となり位相は保たれる。乗算器73は、乗算器72からの出力信号に歪補償係数O3を複素乗算する。
同様に、4乗検出器74は、入力信号の4乗値を計算する。乗算器75は、当該4乗値と入力信号とを乗算し、この出力(当該乗算結果)では入力の振幅が5乗となり位相は保たれる。乗算器76は、乗算器75からの出力信号に歪補償係数O5を複素乗算する。
なお、歪補償係数O3は、複素ベクトル(O3real+j・O3imag)と表され、制御部4が歪を補償することができるように設定する。ここで、O3realはO3の実数成分を表しており、O3imagはO3の虚数成分を表している。
複素ベクトルO3は、式7のように表される。ここで、|Amp|は、振幅成分であり、Phaseは位相成分である。
また、歪補償係数O5についても同様である。
本例のプリディストータ1からの出力信号SPD1(t)は、式8のように表される。
また、本例のプリディストータ1からの出力信号のプリディストーション成分は、増幅部3の増幅器に入力されると、当該増幅器で発生するAM−AM特性やAM−PM特性の影響と相殺するため、増幅部3からの出力信号は歪のない信号になり、つまり、歪が補償される。
なお、本例では、3次と5次の場合のみを例示したが、上記第1実施例で述べたのと同様に、他の奇数次についても拡張することが可能である。本例のような構成では、メモリ(LUT)を備えなくてもよいという利点がある。
以上のように、本例のプリディストータ1では、複素入力信号を偶数乗する機能と、入力信号と前記偶数乗する機能の出力信号とを乗算する乗算機能と、前記乗算機能の出力信号と複素歪補償係数とを乗算する複素乗算機能と、入力信号と前記複素乗算機能の出力信号とを加算する加算機能を備えた。
本例では、プリディストータ1やメモリ効果プリディストータ2としては、それぞれ、種々な構成のものが用いられてもよい。
図6には、本例の収束アルゴリズムの処理フローの一例を示してある。
すなわち、歪補償係数の更新処理が開始されると(ステップS1)、まず、プリディストータ1の歪補償係数O3、O5、・・・(又は、LUT)を更新して(ステップS2)、歪を最も補償することができる最適な値に収束させ(ステップS3)、次に、メモリ効果プリディストータ2の歪補償係数E2、E4、・・・(又は、LUT)を更新して(ステップS4)、歪を最も補償することができる最適な値に収束させ(ステップS5)、そして、第1次の収束後においても、歪補償係数の更新を終了せずに、追従の過程に入って、プリディストータ1及びメモリ効果プリディストータ2の歪補償係数を交互に更新して(ステップS6、ステップS7)、温度や経年などによる各種の変化に適応する。
収束の方法としては、例えば、上記式5や上記式7に示されるように、複素係数を振幅|Amp|と位相Phaseに分けて収束させてもよい。また、他の方法として、複素数の実数、虚数に分けて収束させてもよく、また、2つの変数を共に収束させてもよい。また、LUTが用いられる場合には、例えば、代表点を用いて収束させてもよく、或いは、スプライン法などで一括して生成する方法が用いられてもよい。また、MMSE(Minimum Means Square Error)などを用いて、プリディストータ1の歪補償係数やメモリ効果プリディストータ2の歪補償係数を一括して収束させてもよい。
一例として、フィードバック信号として、ミキサで周波数変換し、バンドパスフィルタでキャリアなどの不要波を除去し、歪電力だけを検出する。また、DSP(Digital Signal Processor)などにより、IMD3+やIMD3−といった異なる周波数の歪電力を評価するために、オシレータを制御する。アルゴリズムには例えば摂動法を用いており、検出した歪電力が小さくなるように係数などを更新する。このアルゴリズムは、シンプルで安価に実現することができるという利点がある。他の例として、歪のある信号を復調して入力信号との誤差を抽出する方法が用いられてもよいが、高速性が要求され、高価となり得る。
以上のように、本例のプリディストーション方式歪補償機能付き増幅器では、歪補償の制御に係る係数やテーブルなどを収束させるための適応制御の方法として、初めにプリディストータ1の係数を収束させ、次にメモリ効果プリディストータ2の係数を収束させ、その後、交互に更新を繰り返して適応制御する方法を用いた。
図7(a)には、上記図5(c)に示したプリディストータ1を用いて、メモリ効果プ
リディストータ2が備えられず、増幅器のメモリ効果が無いとした場合におけるシミュレーションの結果の一例を示してある。図7(a)、(b)、(c)のグラフの横軸は周波数[MHz]を示しており、縦軸は電力スペクトル密度[dB]を示している。グラフでは、プリディストータ1が無い場合(“without predistorter”)と、プリディストータ1が3次の回路のみを有する場合(“O(3)”)や、3次と5次の回路を有する場合(“O(3、5)”)などを示してある。
図7(b)には、上記図5(c)に示したプリディストータ1を用いて、メモリ効果プリディストータ2が備えられず、増幅器のメモリ効果が有るとした場合におけるシミュレーションの結果の一例を示してある。グラフに見られるように、メモリ効果の影響によって、5dB程度しか歪を補償することができない。
一例として、上記図5に示した構成では、2乗検出器71の機能や4乗検出器74の機能により偶数乗手段が構成されており、乗算器72の機能や乗算器75の機能により偶数乗結果乗算手段が構成されており、乗算器73の機能や乗算器76の機能により歪補償係数乗算手段が構成されており、加算器77の機能により歪補償係数乗算結果加算手段が構成されている。
また、以上の実施例では、メモリ効果プリディストータ2の機能によりメモリ効果歪成分補償手段が構成されている。
一例として、上記図2に示した構成では、2乗検出器11の機能や4乗検出器16の機能により偶数乗手段が構成されており、遅延回路12の機能や遅延回路17の機能により偶数乗結果遅延手段が構成されており、減算器13の機能や減算器18の機能により偶数乗結果時間差検出手段が構成されており、乗算器14の機能や乗算器19の機能により入力信号乗算手段が構成されており、乗算器15の機能や乗算器20の機能により歪補償係数乗算手段が構成されており、加算器21の機能により歪補償係数乗算結果加算手段が構成されている。
例えば、広帯域符号分割多元接続(W−CDMA:Wide-band Code Division Multiple Access)方式を移動通信方式として採用する移動通信システムの基地局装置では、物理
的に遠く離れた移動局装置の所まで無線信号を到達させる必要があるため、マルチキャリアなどの信号を電力増幅器(PA)などの増幅器で大幅に増幅することが必要となる。
しかしながら、増幅器はアナログデバイスであるため、その入出力特性は非線形な関数となる。特に、飽和点と呼ばれる増幅限界以降では、増幅器に入力される電力が増大しても出力電力がほぼ一定となる。そして、この非線形な出力によって非線形歪が発生させられる。増幅前の送信信号は希望信号帯域外の信号成分が帯域制限フィルタによって低レベルに抑えられられるが、増幅器通過後の信号では非線形歪が発生して希望信号帯域外(隣接チャネル)へ信号成分が漏洩する。
入力信号は電力検出部81に入力されて入力信号の電力又は振幅が検出され、当該検出結果がメモリなどで構成される歪補償テーブル82の参照引数として対応付けられる。歪補償テーブル82には、プリディストーション方式で歪補償を行うためのテーブルが格納されている。
歪補償テーブル82のテーブルには、補償対象となる増幅器(増幅部84)の非線形特性の逆特性が反映され、一般的に、入力信号の電力又は振幅を指標とするAM−AM変換(振幅)、AM−PM変換(位相)を用いる。プリディストータ83は、歪補償テーブル82の参照結果に従って入力信号の振幅、位相を制御する。プリディストーション方式で予め歪を与えられた信号は増幅部84で増幅され、出力信号は歪の無い信号となる。制御部85は、温度変化などの環境に適応するため、入力信号や増幅部84の出力信号に基づいて歪補償テーブル85を更新する。
具体的には、メモリ効果はAM−AM特性、AM−PM特性にヒステリシスとして作用し、その影響はアンバランスな相互変調歪(IMD)を生成して、従来における入力信号の瞬時電力に基づくプリディストータの性能を制限していた。このため、従来のプリディストータでは、正確な非線形の逆特性を作ることができなかった。
図9には、このようなメモリ効果を考慮した歪補償テーブルのイメージの一例を示してある。横軸は瞬時電力を示しており、縦軸は歪補償制御値を示しており、1単位時刻毎の変化が示されている。つまり、通常の歪補償テーブルに1単位時刻前の瞬時電力の次元が増えたものである。
一例として、瞬時電力の分解能が10ビットである場合には、従来のような通常のテーブルが1024枚(つまり、10ビット分)必要となる。しかしながら、このような構成をとると、歪は補償できるものの、メモリ量が膨大になってしまうとともに、テーブルの生成や環境に適応するための学習は非常に困難であり現実的に不可能となり得る。
また、これらを回避するために、1つ前の時刻との微分係数を求めて補正テーブルを参照し、従来のルックアップテーブル(LUT)の値を補正する方法が考えられる。しかしながら、この方法では、微分係数が同じでも、瞬時電力によって適切な補正量が異なるため、補正テーブルには誤差を必ず含むこととなる。このため、メモリの量を小さくしたことの弊害が特性の劣化として現れ、歪を完全に補償することができない。
図10には、メモリ効果による影響を考慮した増幅部のモデルの一例を示してある(例えば、非特許文献1参照。)。このモデルで発生する歪は、プリディストーションの原理であるAM−AM特性、AM−PM特性の逆特性では補償することができない。
また、このモデルでは、上記図10に示した構成の全体が増幅部に相当し、モデルであるため、必ずしも各処理部91〜96がそのまま増幅部の内部に実在するということではない。
増幅器95は、AM−AM特性及びAM−PM特性のみを有する増幅部分つまりメモリ効果を考慮していない増幅部分を表しており、プリディストーションの原理で歪を完全に補償できるものを表している。
ここで、電力増幅器(PA)の電源電圧は一定であるのが望ましいが、以下に述べるように電源電圧の変動が起こるためメモリ効果が発生する。
一方、非線形性の偶数次成分の周波数スペクトルはベースバンド帯と入力信号の2倍以上の周波数成分を有する。これらのうちベースバンド帯に発生する偶数次歪成分を有する電流がドレインバイアス回路に流れ、電流はトランジスタ(例えば、FET)のバイアス回路や出力マッチング回路に存在する寄生インダクタンスにより電圧信号へ変換される。
例えば、W−CDMA方式などのように広帯域信号が用いられる場合には、偶数次歪の帯域が高くなるため、偶数次歪の電圧が高くなり、ドレインバイアス変動を引き起こす。このドレインバイアス変動によって、キャリア信号は再び変調されて、キャリアの近傍に新たな歪を発生する。
相互変調歪の影響を受ける増幅器をモデル化した場合には、インダクタのメモリ効果により1つの入力に対して複数の出力電圧・位相が現れるいわゆるヒステリシス特性を示す。
2乗検出器(2乗回路)92は、ベースバンド帯に発生する増幅器95の入力信号の2次歪成分を検出し、本モデルでは電流源で仮定される。
インダクタンス93は、増幅器95のバイアス回路や出力マッチング回路に含まれる寄生成分に相当する。例えば、W−CDMA方式などのように広帯域な信号を扱う場合には、ベースバンド帯の2次歪成分の帯域も広くなって、インダクタンス93はハイインピーダンスとなるため、電圧が発生し、バイアス回路の電圧を変動させる。
また、入力信号は固定位相変化器91でコンスタントな(固定値の)位相変動を受け、前記バイアス回路の電圧変動で再変調される。このような再変調が、乗算器94により行われる。そして、乗算器94による乗算結果の信号がメモリ効果成分として、加算器96により、従来の増幅器モデル(増幅器95)からの出力信号に加算される。
このように、インダクタンス93の電圧の信号で入力信号が振幅変調されることで新たな3次歪が発生する。そして、加算器96により2つの部分からの信号が合成されて、メモリ効果の影響を含んだ増幅器出力信号が生成される。
なお、ここでは、メモリ効果の発生メカニズムの説明として、2次歪成分のみを考慮したが、一般的には、4次、6次などといった偶数次歪成分はベースバンド帯に発生するため、同様にバイアス成分を発生する。この場合には、2乗検出器92に相当する部分がそれぞれ4乗、6乗などとなり、上記した2次の場合と同様に、乗算器94に相当する部分からの出力が従来の増幅器モデル(増幅器95)からの出力信号に加算される。このようなメモリ効果は、従来のように瞬時電力のみを参照引数としたプリディストータでは補償することができない。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
なお、本発明は、種々なプリディストーション方式に適用することが可能である。
例えば、プリディストーション方式としては、周波数帯がべ一スバンド(BB)帯であるもの、或いは中間周波数(IF)帯であるもの、或いは無線周波数(RF)帯であるものがあり、また、処理をデジタルで行うもの、或いはアナログで行うものがあり、これらなどによって分類されるが、どのような種類のものに適用されてもよい。
フィルタなどが用いられてもよい。また、上記図1や上記図8において環境変化に適応するために増幅部3、84から制御部4、85へ送られるフィードバック信号の存在などについても、特に制限は無く、使用されてもよく或いは使用されなくてもよい。また、このようなフィードバック信号を用いるために、ダウンコンバータ、発振器、フィルタ、直交復調器(又は、直交復調部)、A/D(Analog to Digital)変換器などが用いられても
よい。また、歪検出のために、入力信号が用いられてもよい。
また、本発明に係るプリディストーション方式歪補償機能付き増幅器や、増幅装置や、送信機や、基地局装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
2・・メモリ効果プリディストータ、 3、84・・増幅部、
4、85・・制御部、
11、31、41、71、92・・2乗検出器、
12、17、32、42・・遅延回路、
13、18、33、43・・減算器、
14、15、19、20、35、53、72、73、75、76、94・・(複素)乗算器、
16、74・・4乗検出器、 21、77、96・・加算器、
34、44、52、62・・ルックアップテーブル(LUT)、
45、46、66、67・・D/A変換器、
47、63・・電圧可変減衰器、 48、64・・電圧可変移相器、
49a、49b、65・・A/D変換器、
51、61・・エンベロープ検出回路、 81・・電力検出部、
82・・歪補償テーブル、 91・・固定位相変化器、
93・・インダクタンス、 95・・増幅器、
Claims (2)
- 入力信号を増幅する増幅器で発生する歪をプリディストーション方式により補償するプリディストーション方式歪補償機能付き増幅器において、
複数の互いに異なる偶数乗の次数について、入力信号を偶数乗した結果の時間的な差を用いて増幅器のメモリ効果に起因して発生する歪成分を補償するメモリ効果歪成分補償手段を備えた、
ことを特徴とするプリディストーション方式歪補償機能付き増幅器。 - 請求項1に記載のプリディストーション方式歪補償機能付き増幅器において、
増幅器のAM−AM特性及びAM−PM特性の非線形性に起因して発生する歪成分を補償する非線形性歪成分補償手段を備え、
非線形性歪成分補償手段は、入力信号を偶数乗する偶数乗手段と、偶数乗手段による偶数乗結果の信号と入力信号とを乗算する偶数乗結果乗算手段と、偶数乗結果乗算手段による乗算結果の信号と歪補償係数とを乗算する歪補償係数乗算手段と、入力信号と歪補償係数乗算手段による乗算結果の信号とを加算する歪補償係数乗算結果加算手段を用いて構成された、
ことを特徴とするプリディストーション方式歪補償機能付き増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157398A JP4918572B2 (ja) | 2009-07-02 | 2009-07-02 | プリディストーション方式歪補償機能付き増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157398A JP4918572B2 (ja) | 2009-07-02 | 2009-07-02 | プリディストーション方式歪補償機能付き増幅器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003333082A Division JP4394409B2 (ja) | 2003-09-25 | 2003-09-25 | プリディストーション方式歪補償機能付き増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009219167A true JP2009219167A (ja) | 2009-09-24 |
JP4918572B2 JP4918572B2 (ja) | 2012-04-18 |
Family
ID=41190502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009157398A Expired - Fee Related JP4918572B2 (ja) | 2009-07-02 | 2009-07-02 | プリディストーション方式歪補償機能付き増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4918572B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176751A (ja) * | 2010-02-25 | 2011-09-08 | Fujitsu Ltd | メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置 |
JP2011176686A (ja) * | 2010-02-25 | 2011-09-08 | Nec Corp | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
JP2013058888A (ja) * | 2011-09-08 | 2013-03-28 | Hitachi Kokusai Electric Inc | 増幅装置 |
WO2013054553A1 (ja) * | 2011-10-13 | 2013-04-18 | 株式会社日立国際電気 | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 |
WO2014050218A1 (ja) * | 2012-09-25 | 2014-04-03 | 株式会社日立国際電気 | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 |
JP2017212702A (ja) * | 2016-05-27 | 2017-11-30 | 日本電気株式会社 | 歪補償回路、歪補償方法及び送信装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11191716A (ja) * | 1997-08-01 | 1999-07-13 | Fr Telecom | エンベロープメモリ効果を有する非線形増幅器のシミュレーション方法 |
JPH11289227A (ja) * | 1998-04-01 | 1999-10-19 | Nippon Telegr & Teleph Corp <Ntt> | 歪補償回路 |
WO2000074232A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Amplificateur de compensation de distorsion du type predistorsion |
WO2001008320A1 (fr) * | 1999-07-28 | 2001-02-01 | Fujitsu Limited | Procede et appareil pour compensation de distorsion de dispositif radio |
JP2001189685A (ja) * | 1999-12-28 | 2001-07-10 | Fujitsu Ltd | 歪補償装置 |
JP2004289542A (ja) * | 2003-03-24 | 2004-10-14 | Mitsubishi Electric Corp | プレディストータ |
JP2006505160A (ja) * | 2002-10-31 | 2006-02-09 | 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 | 広帯域プリディストーション線形化の方法およびシステム |
-
2009
- 2009-07-02 JP JP2009157398A patent/JP4918572B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11191716A (ja) * | 1997-08-01 | 1999-07-13 | Fr Telecom | エンベロープメモリ効果を有する非線形増幅器のシミュレーション方法 |
JPH11289227A (ja) * | 1998-04-01 | 1999-10-19 | Nippon Telegr & Teleph Corp <Ntt> | 歪補償回路 |
WO2000074232A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Amplificateur de compensation de distorsion du type predistorsion |
WO2001008320A1 (fr) * | 1999-07-28 | 2001-02-01 | Fujitsu Limited | Procede et appareil pour compensation de distorsion de dispositif radio |
JP2001189685A (ja) * | 1999-12-28 | 2001-07-10 | Fujitsu Ltd | 歪補償装置 |
JP2006505160A (ja) * | 2002-10-31 | 2006-02-09 | 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 | 広帯域プリディストーション線形化の方法およびシステム |
JP2004289542A (ja) * | 2003-03-24 | 2004-10-14 | Mitsubishi Electric Corp | プレディストータ |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176751A (ja) * | 2010-02-25 | 2011-09-08 | Fujitsu Ltd | メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置 |
JP2011176686A (ja) * | 2010-02-25 | 2011-09-08 | Nec Corp | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
JP2013058888A (ja) * | 2011-09-08 | 2013-03-28 | Hitachi Kokusai Electric Inc | 増幅装置 |
WO2013054553A1 (ja) * | 2011-10-13 | 2013-04-18 | 株式会社日立国際電気 | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 |
JP2013089993A (ja) * | 2011-10-13 | 2013-05-13 | Hitachi Kokusai Electric Inc | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 |
US8938027B2 (en) | 2011-10-13 | 2015-01-20 | Hitachi Kokusai Electric, Inc. | Distortion compensation circuit, and transmission device using distortion compensation circuit and high-frequency power amplifier |
WO2014050218A1 (ja) * | 2012-09-25 | 2014-04-03 | 株式会社日立国際電気 | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 |
US9319002B2 (en) | 2012-09-25 | 2016-04-19 | Hitachi Kokusai Electric Inc. | Distortion compensation circuit and transmission device using distortion compensation circuit and high-frequency power amplifier |
JP2017212702A (ja) * | 2016-05-27 | 2017-11-30 | 日本電気株式会社 | 歪補償回路、歪補償方法及び送信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4918572B2 (ja) | 2012-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4394409B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
JP4280787B2 (ja) | プリディストータ | |
JP4467319B2 (ja) | プリディストータ | |
US8019015B2 (en) | Linearization of RF power amplifiers using an adaptive subband predistorter | |
JP4091047B2 (ja) | 広帯域プリディストーション線形化の方法およびシステム | |
JP4835241B2 (ja) | ディジタルプリディストーション送信機 | |
JP4417174B2 (ja) | プリディストータ | |
JP4255849B2 (ja) | べき級数型ディジタルプリディストータ | |
KR101058733B1 (ko) | 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치 | |
JP2009111958A (ja) | プリディストータ | |
JPWO2009090825A1 (ja) | プレディストータ | |
JP4918572B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
US8804872B1 (en) | Dynamic determination of volterra kernels for digital pre-distortion | |
JP2008294518A (ja) | 送信装置 | |
US9337783B2 (en) | Distortion compensation apparatus and distortion compensation method | |
JP5482561B2 (ja) | 歪補償増幅装置及び歪補償方法 | |
KR100487209B1 (ko) | 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법 | |
JP2004128922A (ja) | 歪補償装置 | |
JP2004128921A (ja) | 歪補償装置 | |
JP2004072331A (ja) | 歪補償装置 | |
JP2005143131A (ja) | 増幅器のプリディストータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090702 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120130 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4918572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |