KR100959228B1 - 지연 조정 장치 - Google Patents

지연 조정 장치 Download PDF

Info

Publication number
KR100959228B1
KR100959228B1 KR1020087002105A KR20087002105A KR100959228B1 KR 100959228 B1 KR100959228 B1 KR 100959228B1 KR 1020087002105 A KR1020087002105 A KR 1020087002105A KR 20087002105 A KR20087002105 A KR 20087002105A KR 100959228 B1 KR100959228 B1 KR 100959228B1
Authority
KR
South Korea
Prior art keywords
signal
delay
amount
error
value
Prior art date
Application number
KR1020087002105A
Other languages
English (en)
Other versions
KR20080018964A (ko
Inventor
다께시 오바
야스히또 훈유
히데하루 사꼬
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080018964A publication Critical patent/KR20080018964A/ko
Application granted granted Critical
Publication of KR100959228B1 publication Critical patent/KR100959228B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

어댑티브 프리디스토터형 왜곡 보상 장치의 피드백 신호와 레퍼런스 신호의 지연 조정 장치에 있어서, 지연 조정을 클럭 단위로 행하는 지연 회로와 클럭 단위보다 작은 탭 단위로 지연 조정을 행하는 지연 필터를 이용하여 행한다. 또한，지연 조정은, 상관값의 최대값, 및, 오차 신호의 최소값을 얻도록 행한다. 이 경우, 우선, 클럭 단위의 지연 회로를 이용하여, 상관값의 최대값이 얻어지도록, 레퍼런스 신호의 지연량을 제어하고, 다음으로, 지연 필터를 이용하여, 상관값의 최대값이 얻어지도록, 피드백 신호의 지연량을 제어한다. 이 시점에서, 레퍼런스 신호와 피드백 신호의 위상 조정을 행한다. 그리고, 지연 필터를 이용하여, 오차 신호가 최소로 되도록, 피드백 신호의 지연량을 조정하고, 지연 조정을 종료한다.
지연 조정, 레퍼런스 신호, 피드백 신호, 오차 신호, 지연 필터, 탭 계수, 상관 연산

Description

지연 조정 장치{DELAY REGULATING DEVICE}
본 발명은, 어댑티브 프리디스토터(APD)형 왜곡 보상 장치에서의 레퍼런스 신호와 피드백 신호의 지연 조정 장치에 관한 것이다.
APD 방식의 왜곡 보상을 행할 때, 레퍼런스 신호(Ref 신호)와 피드백 신호(FB 신호)의 타이밍을 맞추기 위해서 지연 조정이 필수로 된다.
도 1은, APD 방식 왜곡 보상을 이용한 송신반의 블록도이다.
레퍼런스 신호(Ref 신호)는, 송신 신호의 베이스밴드 신호이다. 레퍼런스 신호는, 승산기(10)에 입력되어, 왜곡 보상 제어부(15)로부터의 왜곡 보상 계수와 승산되어, D/A 컨버터(11)에 입력된다. D/A 컨버터에서 디지털 신호로부터 아날로그 신호로 변환되면, 변조기(12)에서 변조되고, 전력 증폭기(Power Amplifier)(12)에 의해 증폭되어, 송신된다. 변조기(12)에는, 업 컨버전을 위한 무선 주파가 국부 발진기(14)로부터 입력된다.
또한，레퍼런스 신호는, 왜곡 보상 제어부(15)에 입력된다. 왜곡 보상 제어부(15)에 입력되는 레퍼런스 신호는, 왜곡 보상 테이블을 색인하는 데에 사용된다. 또한, 레퍼런스 신호는, 클럭 단위 지연기(16)에 입력된다. 레퍼런스 신호는, 클럭 단위 지연기(16)에서 클럭 단위의 지연이 부여되어, 가산기(17)와 상관 연산 처 리부(18)에 입력된다. 클럭 단위 지연기(16)의 클럭은, 상관 연산 처리부(18)에 의해 제어되어, 클럭이 제어됨으로써, 클럭 단위 지연기(16)의 지연량이 제어된다.
전력 증폭기(12)로부터 출력된 신호는, 피드백 신호(FB 신호)로서, 승산기(23)에 입력된다. 승산기(23)에서는, 국부 발진기(24)로부터의 무선 주파와 승산되어, 다운 컨버전된다. 그리고, 승산기(23)의 출력은, A/D 컨버터(22)에 입력되어, 아날로그 신호로부터 디지털 신호로 변환된다. 디지털 신호로 변환된 피드백 신호는, 복조기(21)에 의해 복조되어, 지연 필터(20)에 입력된다. 지연 필터(20)는, 전형적으로는, FIR 필터이며, 탭 계수를 변화시킴으로써, 신호의 지연량을 가변할 수 있는 것이다. 지연 필터(20)의 출력은, 가산기(17)의 마이너스 단자와, 상관 연산 처리부(18)에 입력된다. 상관 연산 처리부(18)는, 복조기(21)에 주기파를 입력하는 수치 제어 발진기(25)의 발진파의 위상을 제어한다. 상관 연산 처리부(18)는, 레퍼런스 신호와 피드백 신호의 상관값을 계산하고, 상관값이 가장 커지도록, 클럭 단위 지연기(16)와 수치 제어 발진기(25)를 제어한다.
가산기(17)에 입력된 레퍼런스 신호와, 가산기(17)의 마이너스 단자에 입력된 피드백 신호의 차가 가산기(17)에 의해 구해지고, 왜곡 보상 제어부(15)와 오차 연산 처리부(19)에 입력된다. 오차 연산 처리부(19)는, 가산기(17)의 출력이 가장 작아지도록, 지연 필터(20)의 지연량을 조정한다. 가산기(17)의 출력인 오차 신호는, 왜곡 보상 제어부(15)에 저장되는 왜곡 보상 테이블의 왜곡 보상 계수를 갱신 하기 위해서 사용된다.
종래의 피드백 신호와 레퍼런스 신호의 상대적 지연량의 조정은, 이하의 2스 텝으로 실시된다.
(1) 레퍼런스 신호와 피드백 신호의 상관 연산에 의한 1클럭 단위의 조정
(2) 레퍼런스 신호와 피드백 신호의 오차 연산에 의한 1/128클럭 단위의 조정
(1)은, 레퍼런스 신호를 1클럭씩 지연시켜 가서, 레퍼런스 신호와 피드백 신호의 상관값이 가장 커지는 지연량을 산출한다.
도 2는, 상관 연산을 행하는 회로를 도시하는 도면이다.
도 2에서, 레퍼런스 신호와 피드백 신호는, 각각 I 신호와 Q 신호로 이루어지는 복소 신호이다. 레퍼런스 신호의 I 신호를 Ref_ich, 레퍼런스 신호의 Q 신호를 Ref_qch, 피드백 신호의 I 신호를 FB_ich, 피드백 신호의 Q 신호를 FB_qch로 하면, 도 2의 회로가 행하는 연산은, 이하의 식에 의해 표현된다.
Ref=Ref_ich+jRef_qch
FB=FB_ich+jFB_qch
로 하면
상관값=ΣRef×FB*
=Σ(Ref_ich+jRef_qch)×(FB_ich-jFB_qch)
여기서, *은, 복소 공액을 취하는 것을 나타내고, j는, 허수 단위를 나타낸다. 상관 결과 실부 적분기와 상관 결과 허부 적분기는, 얻어진 상관값의 실부와 허부의 복수의 계산 결과를 각각 적산하는 것으로, 상기 식의 합의 기호의 연산을 행하는 것이다.
도 3은, 상관 연산 결과의 예를 도시하는 도면이다.
도 3은, 클럭 단위로, 레퍼런스 신호에 다양한 지연량을 주어 상관값을 연산한 결과의 예를 도시한다. 상관값은, 다양한 지연량의 곳에서, 피크를 보이지만, 레퍼런스 신호와 피드백 신호의 상대적 지연이 최소로 되는 곳에서, 최대의 피크값을 보인다. 따라서, 상관값이 가장 큰 피크를 보이는 지연량을 찾아냄으로써, 레퍼런스 신호와 피드백 신호의 타이밍을 일치시킬 수 있다.
(2)를 행하기 전에, 우선，(1)에서 구한 클럭 단위의 지연량을 설정한다. 그 지연 설정에 의해 상관 연산 처리부(18)가 복조기(21)의 위상 조정을 행한다. 복조기(21)의 위상 조정은, 상관 연산 처리부(18)가 이하와 같이 위상값을 산출하여 행한다.
상관 연산에 의해, 피드백 신호와 레퍼런스 신호의 상대적 지연에 의한 위상의 어긋남을 나타내는 위상값을 얻을 수 있다.
FB 신호=Ref×Aexp(-jθ)로 하면
상관값=ΣRef×FB*=ΣRef×Ref*×Aexp(jθ)
=A·Σ│Ref│2exp(jθ)
exp(jθ)=cosθ+jsinθ로부터
상관값(실부)=A·Σ│Ref│2cosθ
상관값(허부)=A·Σ│Ref│2sinθ
이 결과로부터, 위상값
θ=tan-1(상관값(Qch)/상관값(Ich))
가 구해진다.
위상 조정은, (2)의 지연 조정에서 오차 연산을 행할 때에 레퍼런스 신호와 피드백 신호의 위상차를 없애기 위해서 실시한다.
복조기(21)의 위상 조정을 행한 후, 디지털 필터(지연 필터)를 사용하여, 피드백 신호의 지연을 변화시킨다. 지연 필터에는, 1/128클럭 단위로 지연하는 탭 계수를 준비해 둔다. 탭 계수를 변경함으로써, 피드백 신호의 지연이 변화되고, 레퍼런스 신호와 피드백 신호의 지연 최적값은 오차값이 가장 작아지는 필터 번호의 탭 계수를 선택했을 때로 된다.
도 4는, 디지털 필터를 설명하는 도면이다.
디지털 필터는, 특별히, FIR 필터이다. 도 4의 (a)에 도시된 바와 같이, 디지털 필터는, 복수의 직렬로 접속된 딜레이와, 각 딜레이의 출력에 탭 계수 A0∼An을 승산하는 각 승산기와, 각 승산기의 출력을 가산하고, 결과를 출력하는 가산기로 이루어진다. 1/128클럭 단위의 지연을 발생시키기 위해서는, 딜레이는 128개 설치되고, 각 딜레이의 지연값은, 128클럭이다.
도 4의 (b)는, 탭 계수의 예를 도시하는 도면으로, 11개의 탭으로 이루어지는 경우의 각 탭 계수의 값을 종축에 플롯한 도면이다. 탭 계수의 설정 방법에는, 다양한 것이 있지만, 각각의 탭 계수의 설정에 따라서, 지연량이 상이하다.
도 5는, 오차 연산을 행하는 회로를, 도 6은, 오차 연산 결과의 예를 도시하 는 도면이다.
도 5의 오차 연산 회로의 연산 내용은, 이하의 식으로 표현된다.
Ref=Ref_ich+jRef_qch
FB=FB_ich+jFB_qch
로 하면
오차값은,
Σ{(Ref_ich+jRef_qch)-(FB_ich-jFB_qch)}
로 되어 오차의 실부와 허부가
오차값(실부)=Σ(Ref_ich-FB_ich)
오차값(허부)=Σ(Ref_qch-FB_qch)
이 오차값의 절대값을 구한다.
또한, 각 변수의 이름은, 상관 연산의 설명에서 이용한 것과 동일하다. 오차 결과 실부 적분기와, 오차 결과 허부 적분기는, 각각, 상기 오차값의 실부와 허부의 합의 연산을 행하는 것이다.
도 6은, 횡축에, 1/128클럭 단위의 피드백 신호의 지연량을 나타내고, 종축에 오차값을 나타내고 있다. 오차값이 최소로 되는 지연량이 최적의 지연량으로 된다.
그러나, 종래의 지연량의 조정 방식은, 이하와 같은 결점을 갖고 있다.
상기 (2)의 오차 연산을 행하는 전단계의 복조기의 위상 조정에서는，(1)에서 구한 클럭의 최적 포인트와 초기값 지연 필터(1/128클럭 단위의 초기값 0)에서 행하고 있지만, 최적 지연 포인트의 필터 탭 계수가 초기값의 지연 필터 탭 계수와 상이한 경우가 있다. 이 경우, 위상 조정을 어긋난 지연으로 행하게 되어, 올바른 위상을 구할 수 없어 올바른 탭 계수를 구할 수 없다.
도 7은 탭 계수(지연값)에 의한 복조기의 위상 조정 결과를, 도 8은 오차 연산의 지연 조정 결과의 변동을 도시하는 도면이다.
도 7은, 횡축에, 위상 조정 처리의 실행 횟수를 나타내고, 종축에, 위상값의 변화를 나타내고 있다. 그래프는, 1/128클럭 단위의 지연량의 설정값이, 0, 128, 64의 3가지인 경우에 대해, 각각 나타내고 있다. 여기에 도시하는 바와 같이 지연 필터의 탭 계수가 적절하지 않으면, 몇회 위상 조정 처리를 반복해도, 위상값이 0에 근접하지 않는 것을 알 수 있다.
또한, 도 8에서는, 오차 연산의 결과에 기초하여 지연 필터에서, 지연 조정을 행한 경우를 도시한다. 도 8은, 몇회의 지연 조정의 시행을 반복한 결과를 도시하고 있으며, 서로 다른 마크로 표시되는 그래프는, 서로 다른 시행을 나타낸다. 도 8로부터 알 수 있는 바와 같이, 지연 조정을 시행할 때마다, 서로 다른 지연량이 최소의 오차 결과를 주게 되어 있어, 오차 결과를 이용한 지연 조정만으로는, 신뢰성이 있는 최적의 지연량을 구할 수 없는 것을 나타내고 있다.
종래의 왜곡 보상 장치로서는, 특허 문헌 1이 있다. 특허 문헌 1에는, 위상값이 이상한 경우에는, 왜곡 보상 테이블의 갱신을 행하지 않는 기술이 개시되어 있다.
특허 문헌 1 : 국제 특허 출원 공개 번호 WO 03/103166호 공보
<발명의 개시>
본 발명의 과제는, 레퍼런스 신호와 피드백 신호의 타이밍을 신뢰도 높게 최적값으로 설정하여, 정확한 왜곡 보상 계수의 갱신을 행할 수 있는 지연 조정 장치를 제공하는 것이다.
본 발명의 지연 조정 장치는, 제1 신호와 제2 신호의 오차 신호를 연산하고, 그 오차 신호의 값으로부터 왜곡 보상 계수를 갱신하는 왜곡 보상 장치에서의, 그 제1 신호와 그 제2 신호의 지연량을 조정하는 지연 조정 장치로서, 그 제1 신호와 그 제2 신호의 상관값을 연산하는 상관값 연산 수단과, 그 제1 신호와 그 제2 신호의 오차 신호를 연산하는 오차 신호 연산 수단과, 그 제1 신호와 그 제2 신호의 상대 지연량을 조정하는 제1 지연 수단과, 그 제1 신호와 그 제2 신호의 상대 지연량을, 그 제1 지연 수단보다 작은 단위로 조정하는 제2 지연 수단과, 첫째로, 그 제1 지연 수단을 사용하여, 상관값이 최대로 되도록 그 상대 지연량을 설정하고, 둘째로, 그 제2 지연 수단을 사용하여, 상관값이 최대로 되도록 그 상대 지연량을 조정하고, 셋째로, 그 제2 지연 수단을 사용하여, 그 오차 신호가 최소로 되도록 그 상대 지연량을 재조정하는 제어 수단을 구비하는 것을 특징으로 한다.
도 1은 APD 방식 왜곡 보상을 이용한 송신반의 블록도.
도 2는 상관 연산을 행하는 회로를 도시하는 도면.
도 3은 상관 연산 결과의 예를 도시하는 도면.
도 4는 디지털 필터를 설명하는 도면.
도 5는 오차 연산을 행하는 회로를 도시하는 도면.
도 6은 오차 연산 결과의 예를 도시하는 도면.
도 7은 탭 계수(지연값)에 의한 복조기의 위상 조정 결과를 도시하는 도면.
도 8은 오차 연산의 지연 조정 결과의 변동을 도시하는 도면.
도 9는 1/128클럭 단위로의 지연량과 상관값의 모습을 도시하는 도면.
도 10은 1/128클럭 단위로의 지연 조정을, 상관값을 사용하여 행한 후, 오차 연산을 사용하여 행한 결과를 도시하는 도면.
도 11은 본 발명의 실시 형태의 장치의 전체 구성도.
도 12는 도 11의 제어부가 행하는 처리를 설명하는 플로우차트.
<발명을 실시하기 위한 최량의 형태>
본 발명의 실시 형태에서는, 상기의 문제를 해결하기 위해서, 이하의 수순으로 지연 조정을 실시한다.
(1) 상관 연산에 의한 1클럭 단위의 지연 조정
(2) 상관 연산에 의한 1/128클럭 단위의 필터 탭 지연 조정
(3) 오차 연산에 의한 1/128클럭 단위의 필터 탭 지연 조정
또한，(1)의 지연 조정은, 1클럭을 단위로 하는 것에 한정되지 않는다. 또한，(2), (3)의 지연 조정의 단위도 1/128클럭 단위에 한정되지 않고, (1)의 지연 조정 단위보다 작은 단위이면 된다.
이상의 수순을 행함으로써,
(2)의 상관 연산은 위상 조정이 필요없기 때문에, 필터의 탭 지연 조정을 대 폭적으로 어긋나지 않게 행할 수 있다.
도 9는, 1/128클럭 단위로의 지연량과 상관값의 모습을 도시하는 도면이다.
횡축으로서, 1/128클럭 단위로의 지연량을 나타내고, 종축에, 상관값을 나타낸다. 이 도면으로부터 분명해지는 바와 같이, 상관값을 이용함으로써, 1/128클럭 단위로, 대략의 최적 지연량을 구할 수 있다.
그 결과를 이용하여, 위상 조정을 행한 결과의 지연 필터의 탭 계수로 (3)의 오차 연산을 행하면, 올바른 위상에서 행할 수 있어, 올바르게 필터 탭 계수를 구하는 것이 가능하게 된다.
도 10은, 1/128클럭 단위로의 지연 조정을, 상관값을 사용하여 행한 후, 오차 연산을 사용하여 행한 결과를 도시하는 도면이다.
도 10에서는, 횡축에 1/128클럭 단위의 지연량, 종축에 오차 결과를 나타내고 있다. 도 8과는 달리, 몇회 시행을 반복해도, 최적의 지연량은 거의 동일한 값으로 되어 있어, 신뢰성이 높은 지연량의 설정이, 이 방법에 의해 가능하게 되는 것이 도시되어 있다. 지연량을 정확하게 설정함으로써, 왜곡 보상 계수의 갱신도 정확하게 할 수 있게 된다.
여기서, (2)의 상관 연산에 의한 1/128클럭 단위의 지연 조정에서 지연 조정의 처리를 종료하여도 되지만, 도 9를 보면, 그래프의 피크가 예리하게 되어 있지 않으므로, 피크가 발견되기 어렵다고 생각되기 때문에, 오차 연산을 더 행한 쪽이 올바른 지연을 구할 수 있다.
도 11은, 본 발명의 실시 형태의 장치의 전체 구성도이다.
도 11에서는, 도 1과 동일한 구성 요소에는, 동일한 참조 부호를 붙이고, 설명을 생략한다.
도 11에서는, 새롭게 제어부(CPU)(26)가 추가되어 있다. 제어부(26)는, 상관 연산 처리부(18)와 오차 연산 처리부(19)로부터 처리 결과인 상관값과 오차 결과를 취득하고, 클럭 단위 지연기(16)의 지연량, 지연 필터(20)의 지연량을 결정하는 탭 계수, 및, 복조기(21)의 위상을 조정한다. 복조기(21)의 위상 조정은, 복조기(21)에 주기파를 공급하는 수치 제어 발진기(25)의 발진파의 위상을 조정함으로써 행한다.
제어부(26)의 제어 내용은, 최초로, 상관 연산 처리부(18)로부터 상관값을 취득하고, 클럭 단위 지연기(16)를 사용하여, 최적의 클럭 타이밍을 설정하고, 다음으로, 상관 연산 처리부(18)로부터 상관값을 취득하고, 지연 필터(20)를 사용하여, 최적의 타이밍을 설정하고, 이 시점에서, 복조기(21)의 위상 조정을 행하고, 마지막으로, 오차 연산 처리부(19)로부터 오차 결과를 얻고, 지연 필터를 사용하여, 지연값을 최적값으로 설정한다고 하는 것이다.
도 12는, 도 11의 제어부가 행하는 처리를 설명하는 플로우차트이다.
지연 조정을 개시하면, 스텝 S10에서, 상관 연산을 개시한다. 이 경우의 상관 연산은, 클럭 단위이다. 스텝 S11에서, 클럭 지연량을 가변한다. 스텝 S12에서, 클럭 지연량을 가변한 후의 상관값을 취득한다. 스텝 S13에서, 지정 횟수의 클럭 지연량 가변과 상관값 취득을 행하였는지의 여부를 판단한다. 지정 횟수에 도달하지 않은 경우에는, 스텝 S11로 되돌아가서, 지정 횟수분 반복한다. 스텝 S13에서, 지정 횟수에 도달하였다고 판단된 경우에는, 스텝 S14에서, 상관값의 최대값을 계산하고, 스텝 S15에서, 클럭 지연량을 설정한다. 스텝 S16에서, 상관 연산을 개시한다. 여기서의 상관 연산은, 탭 단위, 즉, 상기 예에서는，1/128클럭 단위이다. 스텝 S17에서, 필터 계수(탭 계수)를 가변하고, 스텝 S18에서, 상관값을 취득한다. 스텝 S19에서, 지정 횟수에 도달하였는지의 여부를 판단하고, 도달하지 않은 경우에는, 스텝 S17로 되돌아가서, 처리를 반복한다. 스텝 S19에서, 지정 횟수에 도달하였다고 판단된 경우에는, 스텝 S20으로 진행하여, 상관값의 최대값을 계산하고, 스텝 S21에서, 탭 계수를 설정한다.
스텝 S22에서는, 오차 연산을 개시한다. 여기서의 연산은, 탭 단위(예를 들면, 1/128클럭 단위)로 행한다. 스텝 S23에서, 위상 조정을 행하고, 스텝 S24에서, 필터 계수를 가변하고, 스텝 S25에서, 오차값을 취득한다. 스텝 S26에서, 지정 횟수에 도달하였는지를 판단하고, 도달하지 않은 경우에는, 처리를 반복한다. 스텝 S26에서, 지정 횟수에 도달하였다고 판단된 경우에는, 스텝 S27에서, 오차값의 최소값을 계산하고, 스텝 S28에서, 탭 계수를 설정하고, 처리를 종료한다.

Claims (9)

  1. 제1 신호와 제2 신호의 오차 신호를 연산하고, 그 오차 신호의 값으로부터 왜곡 보상 계수를 갱신하는 왜곡 보상 장치에서의, 그 제1 신호와 그 제2 신호의 지연량을 조정하는 지연 조정 장치로서,
    상기 제1 신호와 상기 제2 신호의 상관값을 연산하는 상관값 연산 수단과,
    상기 제1 신호와 상기 제2 신호의 오차 신호를 연산하는 오차 신호 연산 수단과,
    상기 제1 신호와 상기 제2 신호의 상대 지연량을 조정하는 제1 지연 수단과,
    상기 제1 신호와 상기 제2 신호의 상대 지연량을, 상기 제1 지연 수단보다 작은 단위로 조정하는 제2 지연 수단과,
    첫째로, 상기 제1 지연 수단을 사용하여, 상관값이 최대로 되도록 상기 상대 지연량을 설정하고, 둘째로, 상기 제2 지연 수단을 사용하여, 상관값이 최대로 되도록 상기 상대 지연량을 상기 제1 지연 수단보다 작은 단위로 조정하고, 셋째로, 상기 제2 지연 수단을 사용하여, 상기 오차 신호가 최소로 되도록 상기 상대 지연량을 상기 단위로 재조정하는 제어 수단
    을 구비하는 것을 특징으로 하는 지연 조정 장치.
  2. 제1항에 있어서,
    상기 제1 지연 수단은, 상기 제1 신호의 지연량만을 조정하고, 상기 제2 지연 수단은, 상기 제2 신호의 지연량만을 조정하는 것을 특징으로 하는 지연 조정 장치.
  3. 제2항에 있어서,
    상기 제1 신호는, 베이스밴드 신호로 이루어지는 레퍼런스 신호인 것을 특징으로 하는 지연 조정 장치.
  4. 제2항에 있어서,
    상기 제2 신호는, 송신 신호를 복조한, 피드백 신호인 것을 특징으로 하는 지연 조정 장치.
  5. 제1항에 있어서,
    상기 제1 지연 수단은, 클럭 단위로 지연량을 조정하는 것을 특징으로 하는 지연 조정 장치.
  6. 제1항에 있어서,
    상기 제2 지연 수단은, 디지털 필터인 것을 특징으로 하는 지연 조정 장치.
  7. 제1항에 있어서,
    상기 제2 지연 수단은, 1/128 클럭 단위로 지연량을 조정하는 것을 특징으로 하는 지연 조정 장치.
  8. 제1항에 있어서,
    상기 제어 수단은, 제2 조정 후, 제3 재조정 전에, 상기 제1 신호와 상기 제2 신호의 상대 위상을 최적으로 설정하는 것을 특징으로 하는 지연 조정 장치.
  9. 제1 신호와 제2 신호의 오차 신호를 연산하고, 그 오차 신호의 값으로부터 왜곡 보상 계수를 갱신하는 왜곡 보상 장치에서의, 그 제1 신호와 그 제2 신호의 지연량을 조정하는 지연 조정 방법으로서,
    상기 제1 신호와 상기 제2 신호의 상대 지연량을 조정하는 제1 지연 수단을 설치하고,
    상기 제1 신호와 상기 제2 신호의 상대 지연량을, 상기 제1 지연 수단보다 작은 단위로 조정하는 제2 지연 수단을 설치하고,
    상기 제1 신호와 상기 제2 신호의 상관값을 연산하고,
    상기 제1 신호와 상기 제2 신호의 오차 신호를 연산하고,
    첫째로, 상기 제1 지연 수단을 사용하여, 상관값이 최대로 되도록 상기 상대 지연량을 설정하고, 둘째로, 상기 제2 지연 수단을 사용하여, 상관값이 최대로 되도록 상기 상대 지연량을 상기 제1 지연 수단보다 작은 단위로 조정하고, 셋째로, 상기 제2 지연 수단을 사용하여, 상기 오차 신호가 최소로 되도록 상기 상대 지연량을 상기 단위로 재조정하는 것을 특징으로 하는 지연 조정 방법.
KR1020087002105A 2005-07-29 2005-07-29 지연 조정 장치 KR100959228B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/013974 WO2007013177A1 (ja) 2005-07-29 2005-07-29 遅延調整装置

Publications (2)

Publication Number Publication Date
KR20080018964A KR20080018964A (ko) 2008-02-28
KR100959228B1 true KR100959228B1 (ko) 2010-05-19

Family

ID=37683085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087002105A KR100959228B1 (ko) 2005-07-29 2005-07-29 지연 조정 장치

Country Status (6)

Country Link
US (1) US7466764B2 (ko)
EP (1) EP1914884B8 (ko)
JP (1) JP4664364B2 (ko)
KR (1) KR100959228B1 (ko)
CN (1) CN101228690B (ko)
WO (1) WO2007013177A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009011071A1 (en) * 2007-07-19 2009-01-22 Fujitsu Limited Amplifier device with nonlinear-distortion compensation
CA2706083A1 (en) 2007-11-19 2009-05-28 Shell Internationale Research Maatschappij B.V. Systems and methods for producing oil and/or gas
CN101861443A (zh) 2007-11-19 2010-10-13 国际壳牌研究有限公司 用含混溶性溶剂的乳状液生产油和/或气
JP2009232425A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 送信機
CN102046917B (zh) 2008-04-16 2014-08-13 国际壳牌研究有限公司 生产油和/或气的***与方法
JP5251565B2 (ja) * 2009-02-05 2013-07-31 富士通株式会社 プリディストータ及びその遅延調整方法
US8774314B2 (en) * 2009-06-23 2014-07-08 Qualcomm Incorporated Transmitter architectures
JP5158034B2 (ja) * 2009-08-12 2013-03-06 富士通株式会社 無線装置及び信号処理方法
CN102388534B (zh) * 2010-02-20 2014-04-30 华为技术有限公司 滤波设备和用于提供滤波设备的方法
CN102281044B (zh) * 2010-06-12 2016-07-20 澜起科技（上海）有限公司 能消除窄带干扰的盲自适应滤波装置及其应用
JP5497552B2 (ja) * 2010-06-28 2014-05-21 京セラ株式会社 通信装置及び歪み補正方法
CN103257309B (zh) * 2012-02-17 2015-10-07 安凯(广州)微电子技术有限公司 ddr系列pcb板时序补偿方法、***及终端
BR112015001348B1 (pt) 2012-07-23 2021-12-21 Dali Systems Co., Ltd Sistema para alinhar em tempo sinais espaçados
JP6059003B2 (ja) 2012-12-26 2017-01-11 パナソニック株式会社 歪み補償装置及び歪み補償方法
US9522738B2 (en) 2015-04-23 2016-12-20 Goodrich Corporation Soft cover release mechanism for evacuation slides
CN105978843B (zh) * 2016-05-13 2019-02-12 京信通信***（中国）有限公司 数字预失真环路时延调整方法和装置
US10454509B2 (en) 2018-03-13 2019-10-22 Qualcomm Incorporated Communication circuit including a transmitter
CN111107025A (zh) * 2018-10-26 2020-05-05 上海晟矽微电子股份有限公司 Gfsk接收机中的自适应均衡器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005402A1 (en) * 1999-12-28 2001-06-28 Fujitsu Limited Distortion compensating apparatus
WO2003103166A1 (ja) 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
US6757525B1 (en) * 2002-03-29 2004-06-29 Fujitsu Limited Distortion compensating apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2651339B1 (fr) * 1989-08-30 1991-10-04 Alsthom Gec Dispositif d'asservissement d'un systeme a contre-reaction et application aux amplificateurs et servomecanismes.
JP3268135B2 (ja) * 1994-09-06 2002-03-25 株式会社日立国際電気 無線機
JP3346581B2 (ja) * 1997-04-02 2002-11-18 バング アンド オルフセン・パワーハウス・エイ／エス パルス変調信号の強化されたパワー増幅用パルス基準制御方法及びシステム
FR2835120B1 (fr) * 2002-01-21 2006-10-20 Evolium Sas Procede et dispositif de preparation de signaux destines a etre compares pour etablir une pre-distorsion sur l'entree d'un amplificateur
WO2003103165A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
JP2004015660A (ja) * 2002-06-10 2004-01-15 Mitsubishi Electric Corp 歪補償器
JP2004040564A (ja) * 2002-07-04 2004-02-05 Fujitsu Ltd 電力増幅器の歪補償方法及びその装置
JP4048202B2 (ja) * 2002-10-10 2008-02-20 富士通株式会社 歪み補償増幅装置、増幅システムおよび無線基地局
JP3732824B2 (ja) * 2002-11-12 2006-01-11 株式会社日立国際電気 通信装置
EP1432194A1 (en) * 2002-12-19 2004-06-23 Nokia Corporation Adaptive predistortion scheme with delay tracking
JP2004214811A (ja) * 2002-12-27 2004-07-29 Mitsumi Electric Co Ltd 電流帰還回路
US7522658B2 (en) * 2003-09-30 2009-04-21 Broadcom Corporation Design method and implementation of optimal linear IIR equalizers for RF transceivers
US7372917B2 (en) 2004-08-25 2008-05-13 Broadcom Corporation Digital algorithm for on-line ACPR optimization in polar RF transmitters
JP4436448B2 (ja) * 2004-01-14 2010-03-24 株式会社日立国際電気 歪補償増幅装置
CN101019395A (zh) * 2004-09-13 2007-08-15 三菱电机株式会社 失真补偿装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005402A1 (en) * 1999-12-28 2001-06-28 Fujitsu Limited Distortion compensating apparatus
JP2001189685A (ja) 1999-12-28 2001-07-10 Fujitsu Ltd 歪補償装置
US6757525B1 (en) * 2002-03-29 2004-06-29 Fujitsu Limited Distortion compensating apparatus
WO2003103166A1 (ja) 2002-05-31 2003-12-11 富士通株式会社 歪補償装置

Also Published As

Publication number Publication date
KR20080018964A (ko) 2008-02-28
JP4664364B2 (ja) 2011-04-06
JPWO2007013177A1 (ja) 2009-02-05
EP1914884A1 (en) 2008-04-23
WO2007013177A1 (ja) 2007-02-01
US20080130798A1 (en) 2008-06-05
US7466764B2 (en) 2008-12-16
EP1914884B1 (en) 2016-06-22
CN101228690A (zh) 2008-07-23
CN101228690B (zh) 2010-08-18
EP1914884A4 (en) 2008-10-29
EP1914884B8 (en) 2016-09-21

Similar Documents

Publication Publication Date Title
KR100959228B1 (ko) 지연 조정 장치
CN1215687C (zh) 用于无线接收机的直流偏移校正方案
US7330517B2 (en) Amplifier linearization using non-linear predistortion
JP5375683B2 (ja) 通信装置および電力補正方法
KR100864558B1 (ko) 왜곡 보상 장치 및 왜곡 보상 방법
US20060088125A1 (en) Multicarrier receiver and transmitter with delay correcting function
US20040232985A1 (en) Hybrid distortion compensation method and hybrid distortion compensation device
JP5012581B2 (ja) 歪補償増幅装置および補正方法
CN101107797A (zh) 确定取决于输入信号幅度的传输链路的输出信号幅度和/或相位的方法和***
US7496152B2 (en) Adaptive control apparatus
JP2007267345A (ja) 送信機及びキャリアリーク検出方法
US6922104B2 (en) Power amplifier distortion compensation apparatus and method thereof
KR101244548B1 (ko) 송신 장치 및 조정값 측정 방법
JP2004165900A (ja) 通信装置
KR20060024790A (ko) 자동 이득 제어 조정에 의해서 통신 신호에 유입된 위상편차를 지속적으로 보상하는 통신 시스템, 무선 송수신유닛, 집적 회로 및 방법
JP3321371B2 (ja) 周波数オフセット補償装置
CN100574306C (zh) 自适应同步设备和方法
KR20170108746A (ko) 백그라운드 실시간 2차 입력 인터셉트 포인트 보정을 제공하는 장치 및 방법
JP2008072522A (ja) ループバック遅延補正装置及びループバック遅延補正方法
US20190089407A1 (en) Reception apparatus, transmission apparatus, and communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee