JP5301831B2 - 歪補償回路を有する電力増幅器 - Google Patents

歪補償回路を有する電力増幅器 Download PDF

Info

Publication number
JP5301831B2
JP5301831B2 JP2007523274A JP2007523274A JP5301831B2 JP 5301831 B2 JP5301831 B2 JP 5301831B2 JP 2007523274 A JP2007523274 A JP 2007523274A JP 2007523274 A JP2007523274 A JP 2007523274A JP 5301831 B2 JP5301831 B2 JP 5301831B2
Authority
JP
Japan
Prior art keywords
input signal
amplitude
phase
distortion compensation
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007523274A
Other languages
English (en)
Other versions
JPWO2007004252A1 (ja
Inventor
健 高野
泰之 大石
透 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007004252A1 publication Critical patent/JPWO2007004252A1/ja
Application granted granted Critical
Publication of JP5301831B2 publication Critical patent/JP5301831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282Acting on the phase and the amplitude of the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3209Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212Using a control circuit to adjust amplitude and phase of a signal in a signal path
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224Predistortion being done for compensating memory effects
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

本発明は,歪補償回路を有する電力増幅器に関し,特にメモリ効果による非線形歪を補償する歪補償回路を有する電力増幅器に関する。
近年,無線通信において,ディジタル化による高能率伝送が多く採用されるようになっている。無線通信に線形変調方式を適用する場合,送信側で特に電力増幅器の増幅特性を直線化して非線形歪を抑え,隣接チャネル漏洩電力を低減する技術が重要である。また線形性に劣る増幅器を使用し電力効率の向上を図る場合は,そのために生じる非線形歪を補償する技術が必須である。
かかる非線形歪を補償するために,電力増幅器で生じる非線形歪に対応するプリディストーション(歪補償値)を入力側で信号に付与する歪補償装置が知られている(例えば,特許文献1,特許文献2,特許文献3)。かかる歪補償装置は,増幅すべき信号レベルに対応した歪補償値を予め歪補償テーブルに設定し,入力信号レベルに応じて歪補償テーブルから対応する歪補償値を読み出し,入力信号に付与するものである。
ここで,TDMA方式用移動機では,上り回線信号はバーストモードになる。このため,移動機用電力増幅器は,送信信号の停止状態において温度が低下し,バーストの立ち上がりで再度温度が上昇する。
そして,温度変動により電力増幅器の各種パラメータ(電力増幅器のAM/AM:入力振幅に対する出力振幅変動,AM/PM:入力振幅に対する出力位相変動,直交変調器のキャリア漏洩,直交復調器のDCオフセットなど)が変動し,非線形歪の原因となる。さらに,前記電力増幅器の温度上昇及び,温度低下は,熱の蓄積作用により入力信号の変化に対して,時間的に遅れて現れる特性を有する。このような温度変動の特性と電力増幅器の出力特性との関係はメモリ効果として知られている。
図1は,かかる増幅器におけるメモリ効果の例を更に示す図である。横軸は,時間であり,縦軸に入力電力(振幅)Aと,増幅用半導体電力デバイスのジャンクション温度Kの関係を示している。例えば,時刻T1において,過去における大入力電力(振幅)を経由してそれより小さい現在の入力電力(振幅)Aに到達した場合(実線),熱の蓄積により温度の変動(破線)は入力電力変化に遅れ,ほぼ温度K1の状態である。反対に,時刻T2においては,小入力電力を経由して現在の入力電力Aに上昇しているが,温度(破線)の変動は低い温度K2の状態である。
すなわち,振幅レベルは同一であっても,時刻T1,T2で温度差K1,K2に差が生じてしまっている。これは,電力デバイスの周囲の金属に熱が蓄積されるため,振幅レベルに相当する発熱量(消費電力に比例)と,温度は通常一致しないことを示している。これが,熱のメモリ効果といわれているものである。
特開2001−189685号公報 PCT国際公開WO2003/103163号公報 特開2005−101908号公報
このように過去の入力電力時の温度の蓄積(メモリ)が残っているので,歪補償テーブルに入力電力(振幅)値に対応した(線形化した)歪補償値を設定することでは十分な歪補償ができない。これにより温度変動を考慮すると,同一の入力振幅に対して同一の補償値を設定している補償テーブルは使用できなくなり,メモリ効果を持たない場合とは異なる補償方式が必要になってくる。
すなわち、図1に示す関係からメモリ効果が存在しない場合は、同一振幅Aとなる異なる時刻T1、T2における歪補償テーブルに設定される歪補償値は同一でよい。一方、半導体増幅素子の接合温度は時刻T1時点の方が、時刻T2時点よりも高いことが予想される。したがって、かかる時間によって温度が異なる特性を有する電力デバイスを使用する増幅器のAM/AM、AM/PM特性は、図2に示すように温度により変化する。図2において、AはAM/AM特性、BはAM/PM特性を示す。AM/AM特性Aは、入力レベルが大きい領域において利得が小さくなる特性を有し、温度が上昇すると特性全体が、利得が減少する矢印bの方向に変位する。一方、AM/PM特性は、入力レベルが大きくなると位相回転が大きくなる特性を有し、更に温度が上昇するとより特性全体が、位相が大きくなる矢印a方向に変位する。
したがって,本発明の目的は,電力増幅器に存在する上記のメモリ効果を打ち消し,安価なデバイスにおいてもディジタル・プリディストーション方式によるリニアライザが適用できるようになり,安価で,高電力効率の電力増幅器を提供することにある。
上記の課題を達成する本発明の第1の側面は、増幅すべき入力信号の振幅前記入力信号を増幅器で増幅した出力信号振幅とを比較し、比較結果の差分に応じて前記入力信号に対しプリディストーションを付与する歪補償回路を有する電力増幅器であって、前記歪補償回路と前記増幅器との間に前記増幅器のメモリ効果を抑制するメモリ効果抑制回路を有し、前記メモリ効果抑制回路は、前記入力信号の振幅に対して求められる温度アドレスに対応して利得係数値を格納する利得用ルックアップテーブルと、前記入力信号の振幅に対して求められる温度アドレスに対応して位相係数値を格納する位相用ルックアップテーブルと、前記入力信号が入力され前記温度アドレスを出力するトランスバーサルフィルタと、前記温度アドレスにおける、前記利得係数用ルックアップテーブルおよび位相用ルックアップテーブルから読み出される利得係数値及び位相係数値で前記歪補償回路の出力信号を変調する係数乗算器を有することを特徴とする。
上記の課題を達成する本発明の第2の側面における、増幅すべき入力信号の振幅前記入力信号を増幅器で増幅した出力信号振幅とを比較し、比較結果の差分に応じて前記入力信号に対しプリディストーションを付与する電力増幅器は、指定された書き込みアドレスを持つ記憶エリアに歪補償係数を格納し、指定された読み出しアドレスを持つ記憶エリアに記憶している歪み補償係数を出力する歪補償係数用ルックアップテーブルと、該歪補償係数用ルックアップテーブルから出力された歪補償係数で前記入力信号を変調する第1の乗算器と、前記入力信号の振幅と、前記入力信号を増幅後の送信信号の振幅とに基づいて歪補償係数を演算する歪補償演算部を有し、該歪補償演算部により演算された歪補償係数で前記歪補償係数用ルックアップテーブルに格納されている歪補償係数を更新し、更に、前記入力信号の振幅に対して求められる温度アドレスに対応して利得係数値を格納する利得用ルックアップテーブルと、前記入力信号の振幅に対して求められる温度アドレスに対応して位相係数値を格納する位相用ルックアップテーブルと、前記入力信号が入力され前記温度アドレスを出力するトランスバーサルフィルタと、前記温度アドレスに対応する、前記利得係数用ルックアップテーブルおよび位相用ルックアップテーブルから読み出される利得係数値及び位相係数値で前記第1の乗算器の出力を変調する第2の乗算器を有することを特徴とする。
上記特徴において、さらに、前記利得用ルックアップテーブル及び位相用ルックアップテーブルに格納される利得係数値及び位相係数値を求める際に、パルス幅Tw、振幅Ak、パルス間隔Tdとするパルス信号を入力信号として与え、その時検出される前記出力信号と前記入力信号の振幅差をAd(Tw、Ak、Td)及び位相差をΦd(Tw、Ak、Td)とし、さらに、前記入力信号の振幅AkをΔAだけ変化させた時の振幅差Adの変化分及び位相差Φdの変化分を測定し、それぞれ変化の割合Gd、Pdを次式により定義し、
Gd={Ad(Tw、Ak、Td)−Ad(Tw、Ak+ΔA、Td)}/ΔA
Pd={Φd(Tw、Ak、Td)−Φd(Tw、Ak+ΔA、Td)}/ΔA
前記Gd、Pdをそれぞれ前記利得用ルックアップテーブル及び位相用ルックアップテーブルに格納される利得係数値及び位相係数値とする。
また、前記変化のGd、Pdをそれぞれ前記利得用ルックアップテーブル及び位相用ルックアップテーブルに格納される利得係数値及び位相係数値とする際に、前記パルス幅Tw及びパルス間隔Tdを変化させ、前記パルス幅Twが前記変化において最小値であるときのAM/AM特性及びAM/PM特性を常温における特性とし、AM/AM特性及びAM/PM特性が変化しなくなったときを最大温度における特性とし、 分解能をNとして、(最大温度−常温)/Nの温度に対応して求められたAM/AM特性及びAM/PM特性に対して、前記変化の割合Gd、Pdを求めることができる。
さらに,上記特徴において,前記トランスバーサルフィルタの各タップに対する重み付け係数を摂動して,歪成分を最小とする最適な温度アドレスを出力するように設定する。
本発明の特徴は,以下に図面に従い説明される実施例から更に明らかになる。
図1は,増幅器におけるメモリ効果の例を更に示す図である。
図2は,AM/AM,AM/PM特性の温度による変化を説明する図である。
図3は,本発明に従う歪補償回路を有する電力増幅器の構成例のブロック図である。
図4は,図3における本発明の特徴であるメモリ効果を抑圧する構成例2の拡大図である。
図5は,図3の下部に示す領域1を再掲した図である。
図6は,制御部30により出力される送信信号パルスを説明する図である。
以下に図面に従い本発明の実施例を説明する。なお,実施例は本発明の理解のためのものであり本発明の技術的範囲がこれに限定されるものはない。
図3は,本発明に従う歪補償回路を有する電力増幅器の構成例のブロック図である。図3において,下部に示す領域1は,上記特許文献1,2等に示されたデジタル型歪補償回路(リニアライザ)を有する電力増幅器の基本構成を示す図である。さらに図の上部に示す領域2は本発明の特徴であり,電力増幅器のメモリ効果に起因する非線形歪を解消する構成例を示し,電力増幅器の基本構成1に挿入されている。
電力増幅器の基本構成1において,x(t)を入力信号とすれば振幅をa=|x(t)|
と表現することができる。したがって,エンベロープ変換部11で振幅a=|x(t)| を求める。
ここで,hを補償係数,fを電力増幅器10の歪関数とすれば両者とも振幅aの関数であるから,それぞれh(a),f(a)と表すことができる。乗算器12により両者は乗算されて,h(a)f(a)となり,本発明によるメモリ効果に起因する非線形歪を解消する構成2が挿入されていない場合,D/A変換部13を通して電力増幅器10に入力される。
y(t)を電力増幅器10の出力とすれば,これは式(1)のように表現される。
y(t) =h(a)f(a) x(t) ・・・(1)
ここでh(a)f(a)は,いかなる振幅においても定数でなければならないので
h(a)f(a)=G=一定 とする。
これで,出力y(t)はx(t)に対して比例したということになり,換言すれば電力増幅器10が線形化(リニアライズ)されたことになる。
残留歪成分であるΔ(t)は,帰還路で生じる帰還成分y(t−τ2)/Gと,入力信号の遅延信号x (t−τ1)との差分を演算することにより式(2)のように得られる。
すなわち
Δ(t)= y(t−τ2)/G−x(t−τ1) ・・・ (2)
である。このΔ(t)の絶対値が規定された閾値以下になるまでMMSE回路16におけるMMSE(最小2乗平均誤差)アルゴリズムによりルックアップテーブル17に格納されている歪補償係数h(a)の更新を続ける。
ここでτ1は,図3中のパス1における遅延要素の遅延時間の合計を表している。
τ2は,図3中のパス2の全ての遅延要素(D/A変換部13,電力増幅器10,デジタル信号処理部14,A/D変換部15など)を合計した遅延時間を表している。
さらに,歪補償係数h(a)の更新については以下の漸化式(3)に従う。
hn(a) =hn-1 (a) + μΔ(t) ・・・ (3)
μは,次のステップの修正を行う場合の修正の程度(きざみステップ量)を表す。
h(a)の値が格納されているルックアップテーブル17は,上記誤差Δ(t)が規定の値以下に収束した場合,更新作業は停止する。又,温度変化や,経時変化によるパラメータ変動に対応するため,適度な周期により上記更新アルゴリズムを開始する。
このようにして各種パラメータ変動に対して安定動作が得られることになる。
しかし,電力増幅器の基本構成1における上記動作のみでは,上記した電力増幅器10におけるメモリ効果に起因する歪を補償することができない。したがって,本発明は,メモリ効果を抑圧する構成を更に提示するものである。
図3における本発明の特徴であるメモリ効果を抑圧する構成例2の拡大図が図4に示される。
図4において,利得(Ga)を有する増幅器10の入力側に,増幅すべき入力信号x(t)に対して乗算器12で歪補償係数h(a)で変調した信号に対し,更にメモリ効果を抑圧するための利得係数k及び位相係数Φで変調する乗算器22を有する。
乗算器22は,具体的には,利得係数kを乗算する利得係数乗算器22aと,位相係数Φを乗算する位相係数乗算器22bを有している。
利得係数乗算器22a及び位相係数乗算器22bにより乗算される利得係数k及び位相係数Φは,それぞれ利得用ルックアップテーブル20,位相用ルックアップテーブル21から読み出される。
後に説明するように,図2で説明した温度により変動するAM/AM特性(図2,)を測定し,これにより求められた補正値が,利得係数kとして利得用ルックアップテーブル20に格納されている。同様に,温度により変動するAM/PM特性(図2,)を測定し,これにより求められた補正値が,位相係数Φとして位相用ルックアップテーブル21に格納されている。
図4において,エンベロープ変換部11で求められた振幅値a=|x(t)| が,トランスバーサルフィルタ23に入力される。同時に振幅値a=|x(t)|は,乗算器22に入力される。
トランスバーサルフィルタ23は、複数の遅延素子23a1〜23anと、遅延素子23a1〜23anのそれぞれのタップに重み付け係数ω1〜ωnを与える乗算器23b1〜23bnを有して構成される。この乗算器23b1〜23bnにおける重み付け係数を変化(摂動)して、利得用ルックアップテーブル20及び位相用ルックアップテーブル21の読み出しアドレスとなる温度アドレス(TADD)の、前記誤差信号(図3、16b)を最小とする最適値を設定する。
次に,利得用ルックアップテーブル20及び位相用ルックアップテーブル21に格納される利得係数k及び,位相係数Φの求め方について説明する。
先ず、パルス幅Tw、振幅Ak、パルス間隔Tdとするパルス信号を入力として与え、その時検出される出力電力との振幅差をAd(Tw、Ak、Td)及び位相差をΦd(Tw、Ak、Td)とし、さらに、振幅AkをΔAだけ変化させた時(図2の入力レベルの変化に相当)の振幅差Adの変化分及び位相差Φdの変化分を測定し、それぞれ変化の割合Gd、Pdを次式により定義する。
Gd={Ad(Tw,Ak,Td)−Ad(Tw,Ak+ΔA,Td)}/ΔA
Pd={Φd(Tw,Ak,Td)−Φd(Tw,Ak+ΔA,Td)}/ΔA
前記Gd,Pdをそれぞれ前記利得用ルックアップテーブル及び位相用ルックアップテーブルに格納される利得係数値及び位相係数値とする。
さらに、前記変化の割合Gd、Pdは、時間経過即ち、蓄熱温度に応じて変化するAM/AM、AM/PM特性に対応して求めることが必要である。これは、以下に説明するように、蓄熱温度の変化を上記パルス幅Twの変化に置き換えて求めることが出来る。
図5は、図3の下部に示す領域1を再掲した図である。図5において、制御部30により図6に示すように、送信信号として上記パルス幅Twの信号を入力する。ついで、乗算器12の出力であるプリディストーションされた送信信号A(=(h(a)x(t))と、A/D変換部15の出力である帰還信号B(=y(t))を制御部30に入力する。
制御部30は、信号AとBを比較し、上記Gd、Pdを表す式において、パルス幅Twを変化させて図2で説明したAM/AM特性及び、AM/PM特性におけるGd、Pdを求める。すなわち、パルス幅Twを大きくするように変化すれば、蓄熱温度が上昇し、図2に示すように、それぞれ矢印b、a方向に移動変化するAM/AM特性及び、AM/PM特性におけるGd、Pdが求められる。
この際、最小のパルス幅に設定した時のAM/AM特性及び、AM/PM特性を常温における特性とする。さらに、パルス幅Twを大きくして行き、AM/AM特性及び、AM/PM特性が一定となり変化がなくなった時の状態を最大温度における特性とする。
前記常温と最大温度におけるAM/AM特性及び、AM/PM特性の間の差分を、分解能をNとして、(最大温度−常温)/Nの温度に対応して求められた上記AM/AM特性データ(利得係数値Gd)及び、AM/PM特性データ(位相係数値Pd)を、それぞれ対応する利得用ルックアップテーブル20及び位相用ルックアップテーブル21に格納する。
したがって、入力振幅に対応するトランスバーサルフィルタ23の出力が、温度アドレスとなり、温度アドレス(TADD)に対応して、利得用ルックアップテーブル20及び位相用ルックアップテーブル21から読み出される利得係数値及び位相係数値がそれぞれ利得用乗算器22a及び位相用乗算器22bに入力される。
ここで、遅延素子が従続されているトランスバーサルフィルタ23の構成から、トランスバーサルフィルタ23の出力は、一の入力信号振幅に対してそれまでの信号振幅の履歴により決まる。したがって、トランスバーサルフィルタ23の各パラメータτ1〜τn、ω1〜ωnを、送信信号x(t)の振幅値a=|x(t)| が最適な温度アドレス(TADD)に対応するように摂動法により求め設定する
上記に図面に従い実施例を説明したように,本発明により電力増幅器のメモリ効果を容易に解消する非線形歪補正を可能とする。これにより,電力増幅器の電力効率を向上させることができ産業上寄与するところ大である。

Claims (5)

  1. 増幅すべき入力信号の振幅と前記入力信号を増幅器で増幅した出力信号の振幅とを比較し、比較結果の差分に応じて前記入力信号に対しプリディストーションを付与する歪補償回路を有する電力増幅器であって、
    前記歪補償回路と前記増幅器との間に前記増幅器の温度変動に起因するメモリ効果を抑制するメモリ効果抑制回路を有し、
    前記メモリ効果抑制回路は、
    前記入力信号の振幅に対して求められる温度アドレスに対応して利得係数値を格納する利得用ルックアップテーブルと、
    前記入力信号の振幅に対して求められる温度アドレスに対応して位相係数値を格納する位相用ルックアップテーブルと、
    前記入力信号が入力され前記温度アドレスを出力するトランスバーサルフィルタと、
    前記温度アドレスにおける、前記利得係数用ルックアップテーブルおよび位相用ルックアップテーブルから読み出される利得係数値及び位相係数値で前記歪補償回路の出力信号を変調する係数乗算器を有する、
    ことを特徴とする電力増幅器。
  2. 増幅すべき入力信号の振幅と前記入力信号を増幅器で増幅した出力信号の振幅とを比較し、比較結果の差分に応じて前記入力信号に対しプリディストーションを付与する電力増幅器であって、
    歪補償回路と前記増幅器の間に前記増幅器の温度変動に起因するメモリ効果を抑制するメモリ抑制回路を有し、
    前記歪補償回路は、
    指定された書き込みアドレスを持つ記憶エリアに歪補償係数を格納し、指定された読み出しアドレスを持つ記憶エリアに記憶している歪み補償係数を出力する歪補償係数用ルックアップテーブルと、
    該歪補償係数用ルックアップテーブルから出力された歪補償係数で前記入力信号を変調する第1の乗算器と、
    前記入力信号の振幅と、前記入力信号を増幅後の送信信号の振幅とに基づいて歪補償係数を演算する歪補償演算部を有し、
    該歪補償演算部により演算された歪補償係数で前記歪補償係数用ルックアップテーブルに格納されている歪補償係数を更新し、
    更に、前記メモリ効果抑制回路は、
    前記入力信号の振幅に対して求められる温度アドレスに対応して利得係数値を格納する利得用ルックアップテーブルと、
    前記入力信号の振幅に対して求められる温度アドレスに対応して位相係数値を格納する位相用ルックアップテーブルと、
    前記入力信号が入力され前記温度アドレスを出力するトランスバーサルフィルタと、
    前記温度アドレスに対応する、前記利得係数用ルックアップテーブルおよび位相用ルックアップテーブルから読み出される利得係数値及び位相係数値で前記第1の乗算器の出力を変調する第2の乗算器を有する、
    ことを特徴とする電力増幅器。
  3. 請求項1又は2において、
    前記利得用ルックアップテーブル及び位相用ルックアップテーブルに格納される利得係数値及び位相係数値を求める際に、
    パルス幅Tw、振幅Ak、パルス間隔Tdとするパルス信号を入力信号として与え、
    その時検出される前記出力信号と前記入力信号の振幅差をAd(Tw、Ak、Td)及び位相差をΦd(Tw、Ak、Td)とし、
    さらに、前記入力信号の振幅AkをΔAだけ変化させた時の振幅差Adの変化分及び位相差Φdの変化分を測定し、それぞれ変化の割合Gd、Pdを次式により定義し、
    Gd={Ad(Tw、Ak、Td)−Ad(Tw、Ak+ΔA、Td)}/ΔA
    Pd={Φd(Tw、Ak、Td)−Φd(Tw、Ak+ΔA、Td)}/ΔA
    前記Gd、Pdをそれぞれ前記利得用ルックアップテーブル及び位相用ルックアップテーブルに格納される利得係数値及び位相係数値とする、
    ことを特徴とする電力増幅器。
  4. 請求項3において、
    更に、前記変化のGd、Pdをそれぞれ前記利得用ルックアップテーブル及び位相用ルックアップテーブルに格納される利得係数値及び位相係数値とする際に、
    前記パルス幅Twを変化させ、前記パルス幅Twが前記変化において最小値であるときのAM/AM特性及びAM/PM特性を常温における特性とし、AM/AM特性及びAM/PM特性が変化しなくなったときを最大温度における特性とし、
    分解能をNとして、(最大温度−常温)/Nの温度に対応して求められたAM/AM特性及びAM/PM特性に対して、前記変化の割合Gd、Pdを求める、
    ことを特徴とする電力増幅器。
  5. 請求項4において、
    前記トランスバーサルフィルタの各タップに対する重み付け係数を摂動して、前記入力信号の振幅と前記入力信号を増幅器で増幅した出力信号の振幅との誤差分を最小とする最適な温度アドレスを出力するように設定することを特徴とする電力増幅器。
JP2007523274A 2005-06-30 2005-06-30 歪補償回路を有する電力増幅器 Expired - Fee Related JP5301831B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/012028 WO2007004252A1 (ja) 2005-06-30 2005-06-30 歪補償回路を有する電力増幅器

Publications (2)

Publication Number Publication Date
JPWO2007004252A1 JPWO2007004252A1 (ja) 2009-01-22
JP5301831B2 true JP5301831B2 (ja) 2013-09-25

Family

ID=37604133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007523274A Expired - Fee Related JP5301831B2 (ja) 2005-06-30 2005-06-30 歪補償回路を有する電力増幅器

Country Status (4)

Country Link
US (1) US7663436B2 (ja)
EP (1) EP1914885B1 (ja)
JP (1) JP5301831B2 (ja)
WO (1) WO2007004252A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8380143B2 (en) 2002-05-01 2013-02-19 Dali Systems Co. Ltd Power amplifier time-delay invariant predistortion methods and apparatus
US8811917B2 (en) 2002-05-01 2014-08-19 Dali Systems Co. Ltd. Digital hybrid mode power amplifier system
KR20100014339A (ko) 2006-12-26 2010-02-10 달리 시스템즈 씨오. 엘티디. 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템
US8019015B2 (en) * 2007-02-26 2011-09-13 Harris Corporation Linearization of RF power amplifiers using an adaptive subband predistorter
CN101720528B (zh) * 2007-04-23 2014-03-19 大力***有限公司 数字混合模式功率放大器***
US8799606B2 (en) * 2007-12-20 2014-08-05 International Business Machines Corporation Computer memory subsystem for enhancing signal quality
JP4766061B2 (ja) * 2008-02-05 2011-09-07 住友電気工業株式会社 プリディストータ、拡張型プリディストータ及び増幅回路
US8218676B2 (en) * 2008-12-23 2012-07-10 Texas Instruments Incorporated System and method for training pre-inverse of nonlinear system
JP5251565B2 (ja) * 2009-02-05 2013-07-31 富士通株式会社 プリディストータ及びその遅延調整方法
JP5339083B2 (ja) * 2009-10-06 2013-11-13 日本電気株式会社 ディジタル歪補償方法及び回路
JP2011176689A (ja) 2010-02-25 2011-09-08 Fujitsu Ltd 算出装置、歪み補正装置、増幅装置および算出方法
KR101095936B1 (ko) 2010-03-30 2011-12-19 (주)에어포인트 증폭 특성 정보를 가지는 전력 증폭 장치 및 그 방법과 그를 이용한 전치 왜곡 시스템 및 그 방법
JP5505082B2 (ja) 2010-05-25 2014-05-28 富士通株式会社 受信装置、リニアライザおよび歪み補償方法
CN103597807B (zh) 2010-09-14 2015-09-30 大理***有限公司 远程可重新配置的分布式天线***和方法
WO2013051861A1 (ko) * 2011-10-04 2013-04-11 삼성전자 주식회사 동일하지 않은 지연수에 대한 절대 입력 신호의 합을 이용하는 디지털 전치 왜곡 장치 및 방법
EP2582043A1 (en) 2011-10-10 2013-04-17 Astrium Limited Control system for a power amplifier
US8914271B2 (en) * 2011-11-30 2014-12-16 Keysight Technologies, Inc. Method for predistorting signals for non-linear components in the presence of long term memory effects
JP6054739B2 (ja) * 2012-12-26 2016-12-27 パナソニック株式会社 歪み補償装置及び歪み補償方法
JP6197518B2 (ja) 2013-09-17 2017-09-20 富士通株式会社 歪補償装置、送信装置および歪補償方法
WO2016203294A1 (en) * 2015-06-17 2016-12-22 Telefonaktiebolaget Lm Ericsson (Publ) Least mean squares adaptation of a concurrent multi-band pre-distorter using overlapping spines
JP2017118199A (ja) * 2015-12-21 2017-06-29 富士通株式会社 歪補償装置および歪補償方法
US20200412305A1 (en) * 2018-03-16 2020-12-31 Telefonaktiebolaget Lm Ericsson (Publ) Method and arrangement for compensating memory effects in power amplifier
US10924068B2 (en) * 2019-02-27 2021-02-16 Texas Instruments Incorporated Digital predistortion calibration
CN113162558B (zh) * 2021-03-15 2021-12-28 深圳市时代速信科技有限公司 一种数字预失真方法及装置
US11942899B2 (en) 2021-06-18 2024-03-26 Qorvo Us, Inc. Envelope tracking voltage correction in a transmission circuit
US11962338B2 (en) 2021-09-16 2024-04-16 Qorvo Us, Inc. Equalization filter calibration in a transceiver circuit
CN114167260B (zh) * 2021-12-07 2023-07-25 瑞斯康达科技发展股份有限公司 一种可用于基站的放大器am-am曲线的分析方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111438A (ja) * 1999-10-13 2001-04-20 Nec Corp 送信機及びそれに用いる歪み補償方法
JP2001508954A (ja) * 1996-09-20 2001-07-03 スペクトリアン コーポレーシヨン Rfパワーアンプの適応デジタル型予歪付与線型化およびフィードフォワード修正
JP2001189685A (ja) 1999-12-28 2001-07-10 Fujitsu Ltd 歪補償装置
JP2001217655A (ja) 2000-02-04 2001-08-10 Hitachi Kokusai Electric Inc 増幅装置
JP2001320246A (ja) * 2000-05-09 2001-11-16 Hitachi Kokusai Electric Inc 歪補償増幅器
WO2003103163A1 (ja) 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
JP2004040280A (ja) 2002-07-01 2004-02-05 Hitachi Kokusai Electric Inc 歪み補償増幅装置
JP2004187218A (ja) * 2002-12-06 2004-07-02 Nippon Telegr & Teleph Corp <Ntt> 非線形歪補償装置
JP2004336750A (ja) * 2003-04-30 2004-11-25 Lucent Technol Inc 拡張された予歪方法および装置
JP2005101908A (ja) * 2003-09-25 2005-04-14 Hitachi Kokusai Electric Inc プリディストーション方式歪補償機能付き増幅器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061938A1 (fr) * 2001-01-31 2002-08-08 Fujitsu Limited Appareil de compensation de distorsion
SE0102885D0 (en) * 2001-08-28 2001-08-28 Ericsson Telefon Ab L M Calibration of an adaptive signal conditioning systern
US6794939B2 (en) * 2002-05-31 2004-09-21 Lucent Technologies Inc. Signal predistortion using a combination of multiple predistortion techniques
US20040142667A1 (en) * 2003-01-21 2004-07-22 Lochhead Donald Laird Method of correcting distortion in a power amplifier
US6926854B2 (en) 2003-06-25 2005-08-09 Nan Ya Plastics Corporation Process of making polyester fine denier multifilament
WO2007046370A1 (ja) * 2005-10-17 2007-04-26 Hitachi Kokusai Electric Inc. 非線形歪検出方法及び歪補償増幅装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001508954A (ja) * 1996-09-20 2001-07-03 スペクトリアン コーポレーシヨン Rfパワーアンプの適応デジタル型予歪付与線型化およびフィードフォワード修正
JP2001111438A (ja) * 1999-10-13 2001-04-20 Nec Corp 送信機及びそれに用いる歪み補償方法
JP2001189685A (ja) 1999-12-28 2001-07-10 Fujitsu Ltd 歪補償装置
JP2001217655A (ja) 2000-02-04 2001-08-10 Hitachi Kokusai Electric Inc 増幅装置
JP2001320246A (ja) * 2000-05-09 2001-11-16 Hitachi Kokusai Electric Inc 歪補償増幅器
WO2003103163A1 (ja) 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
JP2004040280A (ja) 2002-07-01 2004-02-05 Hitachi Kokusai Electric Inc 歪み補償増幅装置
JP2004187218A (ja) * 2002-12-06 2004-07-02 Nippon Telegr & Teleph Corp <Ntt> 非線形歪補償装置
JP2004336750A (ja) * 2003-04-30 2004-11-25 Lucent Technol Inc 拡張された予歪方法および装置
JP2005101908A (ja) * 2003-09-25 2005-04-14 Hitachi Kokusai Electric Inc プリディストーション方式歪補償機能付き増幅器

Also Published As

Publication number Publication date
EP1914885B1 (en) 2012-03-07
JPWO2007004252A1 (ja) 2009-01-22
WO2007004252A1 (ja) 2007-01-11
US7663436B2 (en) 2010-02-16
EP1914885A1 (en) 2008-04-23
US20080094139A1 (en) 2008-04-24
EP1914885A4 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
JP5301831B2 (ja) 歪補償回路を有する電力増幅器
JP4091047B2 (ja) 広帯域プリディストーション線形化の方法およびシステム
US7197286B2 (en) Radio with a distortion compensation capability
US8558616B2 (en) Amplifying apparatus
JP4935906B2 (ja) 歪補償装置および方法
US8798559B2 (en) FIR/IIR filter predistorter for power amplifiers exhibiting short-term and/or long-term memory effects
EP2202878B1 (en) Distortion compensation apparatus and method
JP2007221244A (ja) 歪補償装置及び歪補償方法
WO2012086830A1 (ja) 増幅装置およびその制御方法
JP4641715B2 (ja) 歪補償装置及び無線基地局
US7170951B1 (en) Device and method for predistorting a transmission signal to be transmitted via a nonlinear transmission path
JP2010278992A (ja) Rf増幅装置
KR100486547B1 (ko) 전력증폭기의 전치왜곡 보상장치 및 방법
JP5387445B2 (ja) 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法
JP2015099972A (ja) 送信機モジュール
US11309850B2 (en) Cartesian feedback circuit
JP5371354B2 (ja) 送信機
US20070159245A1 (en) Apparatus for calibrating non-linearity of radio frequency power amplifier
JP5040924B2 (ja) 歪補償装置
JP2012065220A (ja) 適応プリディストータ
JP4243526B2 (ja) 送信電力制御方法及び装置
JP2003142950A (ja) 電力増幅器
JP2008219674A (ja) 前置歪補償装置およびその伝達関数決定方法
JP5258621B2 (ja) 送信機および信号処理方法
JP2012065154A (ja) 歪み補償の装置および方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130620

R150 Certificate of patent or registration of utility model

Ref document number: 5301831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees