JP2000323616A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JP2000323616A
JP2000323616A JP2000123206A JP2000123206A JP2000323616A JP 2000323616 A JP2000323616 A JP 2000323616A JP 2000123206 A JP2000123206 A JP 2000123206A JP 2000123206 A JP2000123206 A JP 2000123206A JP 2000323616 A JP2000323616 A JP 2000323616A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
semiconductor package
resin layer
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000123206A
Other languages
English (en)
Other versions
JP3575001B2 (ja
Inventor
Genzen Shin
元 善 辛
Zenkyu Ri
善 九 李
Sang-Ho Lee
相 昊 李
Daikan Cho
台 煥 張
Dosei Zen
道 成 全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Korea Inc
Amkor Technology Inc
Original Assignee
Amkor Technology Korea Inc
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019990016319A external-priority patent/KR20000073182A/ko
Priority claimed from KR10-1999-0020939A external-priority patent/KR100393093B1/ko
Priority claimed from KR10-1999-0037928A external-priority patent/KR100369394B1/ko
Priority claimed from KR1019990037925A external-priority patent/KR100365054B1/ko
Application filed by Amkor Technology Korea Inc, Amkor Technology Inc filed Critical Amkor Technology Korea Inc
Publication of JP2000323616A publication Critical patent/JP2000323616A/ja
Application granted granted Critical
Publication of JP3575001B2 publication Critical patent/JP3575001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体パッケージの厚さを超薄型化すると共
に熱放出性能を向上させることができる半導体パッケー
ジ及びその製造方法を提供する。 【解決手段】 本発明の半導体パッケージは、第１面と
第２面を有し、前記第１面には多数の入出力パッドが形
成された半導体チップと、第１面と第２面を有する樹脂
層と、多数のボンドフィンガーとボールランドとを有し
前記樹脂層の第１面に形成された回路パターン層と、前
記多数のボンドフィンガーとボールランドをオープニン
グさせ回路パターン層を被覆しているカバーコート層と
で構成され、中央には貫通孔が形成されており、この貫
通孔には前記半導体チップが配置される回路基板と、前
記半導体チップの入出力パッドと前記回路基板のボンド
フィンガーとを電気的に接続させる電気的接続手段と、
前記半導体チップ、接続手段及び回路基板の一部を覆い
被せている封止材と、前記回路基板のボールランドに融
着された多数の導電性ボールとで構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージと
その製造方法に関するもので、より詳しくは、各々半導
体チップ実装用貫通孔を有する数十〜数百の回路基板ユ
ニットを有し、分離型または切断小孔ラインを有する一
体型カバーレイ(cover lay)テープと組合せられる回路
基板ストリップ(strip)及び、半導体パッケージの厚さ
を超薄型化すると共に熱放出性能の改善が成される前記
ストリップを用いた半導体パッケージとその効率的な製
造方法に関するものである。
【０００２】
【従来の技術】近年、半導体パッケージは、ボールグリ
ッドアレイ(ball grid array)半導体パッケージ(以
下、ＢＧＡ半導体パッケージという)、チップスケール
(chip scale)半導体パッケージ及びマイクローボール
グリッドアレイ(micro ball grid array)半導体パッ
ケージ等のように漸次小型化及び薄型化の趨勢にある。
【０００３】また、このような半導体パッケージに搭載
される半導体チップも集積技術及び製造装備の発達によ
り電力回路の高性能化、動作周波数の増加及び回路機能
の拡大に附随して、半導体チップの作動中発生するチッ
プの単位体積当り熱発生量も増加する傾向にある。
【０００４】このような従来の多様な形態の半導体パッ
ケージ中で従来の一般的なＢＧＡ半導体パッケージを図
３４で図示する。
【０００５】上記の図示された従来の一般的なＢＧＡ半
導体パッケージの構造は、多数の電子回路が集積されて
おり、その表面に入出力パッド４’が形成されている半
導体チップ２’が接着層９１’を介在して比較的厚さの
ある印刷回路基板１０’の上面中央部に実装されてい
る。
【０００６】前記印刷回路基板１０’は、樹脂層１１’
を中心層にしてその上面には前記半導体チップ２’実装
部位を中心にその外周縁外部領域上に放射状にボンドフ
ィンガー１２’、連結部(導電性トレイス)１３’等を包
含する回路パターン層が形成されており、底面にはボー
ルランド１５’がグリッド形態に形成されている。前記
回路パターン層を構成するボンドフィンガー１２’、連
結部１３’及びボールランド１５’は銅等のような導電
性系列の金属材で形成され、前記樹脂層１１’上面の連
結部１３’と底面のボールランド１５’は導電性ビアホ
ール１４’により連結されている。また、前記ボンドフ
ィンガー１２’及びボールランド１５’と半導体チップ
実装部位を除外した樹脂層１１’の上下面はカバーコー
ト層１６’でコーティングされて外部環境から前記回路
パターン層を保護すると共にショート等を防止する。
【０００７】一方、前記半導体チップ２’の入出力パッ
ド４’は印刷回路基板１０’の上面に形成されたボンド
フィンガー１２’に導電性ワイア６’で連結されてお
り、前記半導体チップ２’及び導電性ワイア６’、その
ボンディング部等を有害な外部環境から保護するために
半導体チップ２’等を包含する前記印刷回路基板１０’
の上方部は封止材２０’で封止されている。
【０００８】また、前記印刷回路基板１０’の底面に形
成されたボールランド１５’には導電性ボール３０’が
融着され、マザーボード(図示せず)に実装する時、半導
体チップ２’とマザーボード間に所定の電気的信号を伝
達でき得るようになっている。
【０００９】このような構成の従来の一般的なＢＧＡ半
導体パッケージは、半導体チップ２’の電気的信号が入
出力パッド４’、導電性ワイア６’、ボンドフィンガー
１２’、連結部１３’、ビアホール１４’、ボールラン
ド１５’及び導電性ボール３０’を経由してマザーボー
ドに伝達されるか、またこれとは逆順に電気的信号が伝
達される。
【００１０】しかし、このような従来のＢＧＡ半導体パ
ッケージに於いては、半導体チップ２’が比較的その厚
さが厚い印刷回路基板１０’上面に実装されるので、全
体的な半導体パッケージの厚さも併せて大きくなる。こ
れは前述のように最近の超小型化、超薄型化の趨勢を満
足させることはできないので、結局いろいろな超小型電
子機器、例えば、携帯電話、セルラーフォン、無線呼出
器等の使用時に不満足であるという問題点がある。
【００１１】また、前述のように、半導体チップの作動
時の単位体積当り熱発生量は相対的に増加する趨勢であ
る反面、放熱効率が低くなるので半導体チップの電気的
性能が低下すると共に、場合によっては半導体チップの
機能の麻痺を招き、これによって前記半導体チップを採
用した半導体パッケージまたは電子機器の性能低下まは
技能停止を引き起こすという憂いがある。
【００１２】半導体チップの作動時、発生する熱を外部
へ容易に発散させるための従来の方案として放熱板搭載
半導体パッケージが提案されているが、この場合、前記
放熱板の搭載によりその厚さだけ半導体パッケージの厚
さも増大すると共に、製造価格もこれに伴って上昇する
という問題点がある。
【００１３】一方、最近の超薄型半導体パッケージは、
一般的に面積が約５×５ｍｍ、厚さが約１ｍｍである。
よって、通常的なサイズの一つの回路基板ストリップに
数十〜数百個の超薄型半導体パッケージを同時に製造す
るのが理想的であるのにも拘わらず、回路基板ストリッ
プを構成する素材相互間の相異した熱膨脹係数の差異に
より起因するそり現象(warpage、曲がる現象)によるワ
イアボンディング不良及び／またはモールディング不良
の問題、及び／またはモールディング工程中、蓄積され
た静電気の一時放電現象による半導体チップ及び／また
は回路基板ストリップの回路パターンの損傷問題等によ
って、現在は前記のように数十〜数百個の半導体パッケ
ージを同時に製造できる回路基板ストリップは未だ実現
されていない。
【００１４】図３５は一面にランナーゲートが形成され
た従来の回路基板ユニット１０’を用いた従来の半導体
パッケージの底面図で、回路基板ユニット１０’の一側
角には半導体チップ（２’）等を外部環境から保護する
ための樹脂封止材２０’形成のために高温高圧の溶融さ
れたモールディング樹脂が注入される通路であるランナ
ーゲート（ＲＧ）が形成されている。図面中、未説明の
符号３０’はモールディングの後、融着される外部入出
力端子としての導電性ボールを示す。
【００１５】図３６は従来の半導体パッケージの製造方
法に於いてのモールディング状態を図示した断面図で、
印刷回路基板ユニット１０’上に半導体チップ２’が実
装され、前記ユニット１０’上に形成された回路パター
ン(図面符号未附与)と半導体チップ２’相互間をワイア
ボンディングによって相互電気的に接続させた状態の中
間品を、トップダイ（ＴＤ）とボトムダイ（ＢＤ）との
間に位置させた後、溶融された樹脂封止材２０’を充填
する状態を示している。
【００１６】即ち、トップダイ（ＴＤ）には半導体チッ
プ２’等を封止材２０’で封止し得るように一定の空間
のキャビティ（Ｃ）が形成されており、前記キャビティ
（Ｃ）はゲート（Ｇ）及びランナー（Ｒ）が連なって溶
融された封止材２０’が樹脂ポート(未図示)から前記ラ
ンナー（Ｒ）及びゲート（Ｇ）を経由して前記キャビテ
ィ（Ｃ）内へ充填されるようになっている。
【００１７】一方、前記回路基板ユニット１０’の一面
には前記トップダイ（ＴＤ）のゲート（Ｇ）及びランナ
ー（Ｒ）に対応する位置に、前述した図３５で既に説明
したようなランナーゲート（ＲＧ）が形成されており、
このランナーゲート（ＲＧ）は通常的に金（ＡＵ）等の
鍍金領域にて形成される。
【００１８】
【発明が解決しようとする課題】前記のように従来の半
導体パッケージ製造方法に於いては、モールディングの
時、回路基板の一面にランナーゲートを形成しなければ
ならないという短所があるし、前記ランナーゲートは通
常的に封止材との接着性が回路基板より相対的に小さい
金（ＡＵ）等のような金属鍍金によりなるので、単価が
高いと共に、前記ランナーゲート領域にはボールランド
を形成できないので、外部入出力端子としての導電性ボ
ールの個数増大が制限的され、よって、回路パターン設
計上の自由度を制限するという問題点がある。
【００１９】また、金型製作に於いても前記回路基板の
ランナーゲートに対応する模様のランナー及びゲートを
有する金型即ち、トップダイを製作しなければならない
ので、モールディングダイの複雑化及びこれに伴った製
造単価の高価化の問題がある。
【００２０】前記問題点と共に、モールディングの時、
前記トップダイのランナー及びゲートと回路基板のラン
ナーゲートが正確に一致しない場合、溶融された封止材
がボールランドへ流れ出し、浸透する可能性があるし、
これは後続する導電性ボールの前記ボールランドにの融
着を妨害するようになるので半導体パッケージの不良を
誘発する憂いがある。
【００２１】したがって、本発明は上記のような従来の
問題点を解決すべく案出したものであり、本発明の一番
目の目的は、超薄型半導体パッケージの提供にある。本
発明の二番目の目的は、熱放散性が優秀な超薄型半導体
パッケージの提供にある。
【００２２】本発明の三番目の目的は、マーキングによ
りグラウンディング(grounding)がなされる熱放散性が
優秀な超薄型半導体パッケージの提供にある。
【００２３】本発明の四番目の目的は、本発明の前記一
番目および三番目の目的による超薄型半導体パッケージ
の製造方法の提供にある。
【００２４】
【課題を解決するための手段】前記本発明の一番目の目
的を達成するための本発明の望ましい一様態によれば、
第１面と第２面を有し、前記第１面には多数の入出力パ
ッドが形成された半導体チップと、第１面と第２面を有
する樹脂層と、多数のボンドフィンガーとボールランド
を有し前記樹脂層の第１面に形成された回路パターン層
と、前記多数のボンドフィンガーとボールランドとをオ
ープニング(opening)させ回路パターン層をカバー(cove
r)しているカバーコート層で構成され、中央には貫通孔
が形成されており、この貫通孔には前記半導体チップが
配置される回路基板と、前記半導体チップの入出力パッ
ドと前記回路基板のボンドフィンガーを電気的に接続さ
せる電気的接続手段と、前記半導体チップ、接続手段及
び回路基板の一部を覆い被せている封止材と、前記回路
基板のボールランドに融着された多数の導電性ボールと
で構成される半導体パッケージが提供される。
【００２５】前記本発明の二番目の目的を達成するため
の本発明の望ましい一様態によれば、前記一番目の目的
を達成するための半導体パッケージに於いて、半導体チ
ップの第２面を外部に露出させるか、または前記半導体
チップの第２面及び／または前記樹脂層の第２面に金属
薄膜層を形成させるか、または前記樹脂層の第２面に放
熱板を形成させた半導体パッケージが提供される。
【００２６】前記本発明の三番目の目的を達成するため
の本発明の望ましい一様態によれば、前記一番目及び二
番目の目的を達成するための半導体パッケージに於い
て、前記半導体チップの第２面と前記樹脂層の第２面を
金属薄膜層または導電性インクマーキングによりグラウ
ンド(ground)ボンディングした半導体パッケージが提供
される。
【００２７】前記本発明の四番目の目的を達成するため
の本発明の望ましい一様態によれば、多数のボンドフィ
ンガーとボールランドを有し、中央には貫通孔が形成さ
れている回路基板を提供する段階と、一面に多数の入出
力パッドを有する半導体チップを前記回路基板の貫通孔
内に配置する段階と、前記半導体チップの入出力パッド
と回路基板のボンドフィンガーを電気的に接続させる段
階と、前記半導体チップ、接続手段、及び回路基板の一
定領域を封止材で封止する段階と、前記回路基板のボー
ルランドに導電性ボールを融着して入出力端子を形成す
る段階を包含してなる半導体パッケージの製造方法が提
供される。
【００２８】本発明の四番目の目的を達成するための他
の望ましい一様態によれば、回路基板ストリップを提供
する段階と、本発明の前記四番目の目的を達成するため
の閉鎖部材を接着させる段階と、おのおのの貫通孔に半
導体チップを配置して前記閉鎖部材上に接着させる段階
と、前記半導体チップと貫通孔の外周縁に形成されたボ
ンドフィンガーを電気的接続手段により接続させる段階
と、前記半導体チップ、接続手段等を外部環境から保護
するように前記貫通孔を封止材で充填するモールディン
グ段階と、選択的な段階として前記回路基板ストリップ
で閉鎖部材を除去する段階と、前記各々の貫通孔外周縁
に形成されたボールランドに導電性ボールを融着する段
階と、前記各々の貫通孔外周縁をカッティング(cuttin
g)して個々の半導体パッケージに分割する段階を包含し
てなる半導体パッケージの製造方法が提供される。
【００２９】本発明の四番目の目的を達成するための更
に他の望ましい一様態によれば、前記製造方法に於い
て、モールドゲートとしての通孔を形成された半導体チ
ップ実装用閉鎖部材の接着段階を遂行する製造方法が提
供される。
【００３０】本発明の四番目の目的を達成するための更
に他の望ましい一様態によれば、前記製造方法に於い
て、トップダイ（ＴＤ）のキャビティ（ＣＶ）上方にモ
ールドゲート（Ｇ）を形成させることによってモールデ
ィングの時、ワイアスウィーピング(sweeping)現象を最
小化する製造方法が提供される。
【００３１】前記本発明の一番目〜三番目の目的を達成
するための前記望ましい様態の半導体パッケージに対し
て附言すれば次のようである。
【００３２】前記回路基板は樹脂層の第２面に金属薄膜
層をさらに形成することができるし、前記樹脂層の第１
面に形成された回路パターン層と第２面に形成された金
属薄膜層を導電性ビアホールで互いに連結させるのが望
ましい。また、前記樹脂層の第２面に形成された金属薄
膜層にはカバーコート層をさらに形成することもでき
る。
【００３３】前記回路基板は樹脂層の第２面に多数のボ
ールランドを有する回路パターン層をさらに形成するこ
ともできる。前記樹脂層の第１面に形成された回路パタ
ーン層と第２面に形成された多数のボールランドを有す
る回路パターン層は導電性ビアホールで互いに連結させ
るのが望ましい。前記樹脂層の第２面に形成されている
回路パターン層にはカバーコート層をさらに形成するの
が望ましい。前記樹脂層の第２面に形成された多数のボ
ールランドをオープニングさせ、その外の回路パターン
層にカバーコート層を形成するのがもっと望ましい。
【００３４】前記すべての半導体パッケージはボンドフ
ィンガーが形成された反対面の前記回路基板一面には放
熱板をさらに付着することができる。
【００３５】前記すべての半導体パッケージは、半導体
チップの第１面とボンドフィンガーが形成された回路基
板面が同一方向に形成されており、前記半導体チップの
第２面とボンドフィンガーが形成された反対面の前記回
路基板面及び、封止材の一面を同一平面に形成すること
ができる。
【００３６】前記同一平面をなす前記半導体チップの第
２面と、ボンドフィンガーが形成された反対面の前記回
路基板面及び、封止材の一面には絶縁性フイルム層をさ
らに付着することもできる。前記絶縁性フイルムとして
は紫外線照射により粘着性が弱化或いは喪失される紫外
線テープが望ましい。
【００３７】前記同一平面をなす前記半導体チップの第
２面と、ボンドフィンガーが形成された反対面の前記回
路基板面及び、封止材の一面には導電性金属薄膜層をさ
らに付着することもできる。前記導電性金属薄膜層とし
ては銅（Ｃｕ）薄膜層が望ましい。
【００３８】前記半導体チップの第１面とボンドフィン
ガーが形成された回路基板面は同一方向に形成されてお
り、半導体チップの第２面と、回路基板の一面に形成さ
れている放熱板の一面及び、封止材の一面は同一平面を
なすようにすることができる。
【００３９】前記同一平面をなす前記半導体チップの第
２面と、回路基板の一面に形成されている放熱板の一面
及び、封止材の一面には絶縁性フイルム層をさらに付着
することができる。前記絶縁性フイルムとしては紫外線
テープが望ましい。
【００４０】前記同一平面をなす前記半導体チップと第
２面と、回路基板の一面に形成されている放熱板の一面
及び、封止材の一面には導電性金属薄膜層をさらに付着
することができる。前記導電性金属薄膜層としては銅
（Ｃｕ）薄膜層が望ましい。
【００４１】前記同一平面をなす前記半導体チップの第
２面と、ボンドフィンガーが形成された反対面の前記回
路基板面及び、封止材の一面には図案を有する導電性イ
ンク層をさらに形成することができる。
【００４２】前記同一平面をなす前記半導体チップの第
２面と、封止材の一面及び、ボンドフィンガーが形成さ
れた反対面の前記回路基板面の一部にだけ図案を有する
導電性インク層を形成することもできる。
【００４３】前記同一平面をなす前記半導体チップの第
２面と、回路基板の一面に形成されている放熱板の一面
及び、封止材の一面には図案を有する導電性インク層を
さらに形成することもできる。
【００４４】前記同一平面をなす前記半導体チップの第
２面と、封止材の一面及び、回路基板の一面に形成され
ている放熱板の一面一部にだけ図案を有する導電性イン
ク層をさらに形成することもできる。
【００４５】前記回路基板の樹脂層第２面に形成された
前記ボールランドには導電性ボールをさらに融着させる
こともできる。
【００４６】一方、本発明の半導体パッケージの製造方
法に利用される望ましい様態の回路基板ストリップに対
して説明すれば次のようである。
【００４７】前記グラウンドリングは回路パターンをな
す少なくとも一つ以上の回路線に電気的に連結されるの
が望ましく、前記グラウンドプレイン(plane)はカバー
コートによりオープン(open)されると共に、前記グラウ
ンドプレインはグラウンドリングに電気的に連結するの
が望ましい。
【００４８】前記メインストリップをなす回路基板スト
リップ一面にはカバーレイテープ等のような閉鎖部材を
接着することもできる。前記閉鎖部材は各々回路基板サ
ブストリップに個々に接着するのが望ましい。また、前
記各々の閉鎖部材は一側が回路基板サブストリップと回
路基板サブストリップの間の境界に形成されたスロット
まで覆うように接着するのが望ましい。
【００４９】他の様態の回路基板ストリップに対して附
言すれば次のようである。
【００５０】前記閉鎖部材に形成される通孔は半導体チ
ップに接する部分の外周縁と貫通孔の内周縁の間に形成
するのが望ましく、前記通孔の形状としては円形、四角
形、折曲された四角形中、いずれか一つのものが可能で
あるが、これは本発明に於いて制限的ではない。
【００５１】前記本発明の四番目の目的を達成するため
の本発明の望ましい一様態の半導体パッケージの製造方
法に対して附言すれば次のようである。
【００５２】前記回路基板を提供する段階の前に、ボン
ドフィンガーが形成された反対面の前記回路基板面に貫
通孔閉鎖部材をさらに付着することができる。
【００５３】前記回路基板のボールランドに導電性ボー
ルを融着して入出力端子を形成する段階の前に前記閉鎖
部材を除去することができる。
【００５４】前記回路基板のボールランドに導電性ボー
ルを融着して入出力端子を形成する段階の後に前記閉鎖
部材を除去することもできる。
【００５５】前記閉鎖部材としては絶縁性フイルムが使
用できる。前記絶縁性フイルムとしては紫外線テープが
望ましい。
【００５６】前記閉鎖部材としては導電性金属薄膜層も
可能である。前記金属薄膜層としては銅（Ｃｕ）薄膜層
が望ましい。
【００５７】前記のような本発明による半導体の製造方
法によれば、回路基板に一定の広さを有する貫通孔が形
成され、その貫通孔に半導体チップを位置させることに
よって、その半導体チップの厚さが前記回路基板の厚さ
により相殺され、結局、半導体パッケージの厚さを超薄
型に製造することができる。
【００５８】また、半導体チップの一面が封止材の外部
へ直接露出されるので、その半導体チップから発生する
熱が外部空気中へ容易に発散され、半導体チップの熱
的、電気的性能が向上される。
【００５９】また、回路基板の一面または半導体チップ
の一面を包含する回路基板の一面に放熱板または金属薄
膜層をさらに形成することができるので、半導体チップ
の一面が外部環境から保護され、その放熱性能をもっと
も向上させる。
【００６０】さらに、前記のように金属薄膜層または導
電性インク層をさらに形成することによって半導体チッ
プが電気的に分離されなく、グラウンディングされるの
で。半導体チップの電気的性能を向上させる。
【００６１】また、回路基板の回路パターン上のボール
ランドの数をより多く確保し得るように前記回路パター
ン形成面の上にモールドランナーゲートを形成しないの
が望ましく、閉鎖部材の前記回路パターン形成面の反対
面にモールドランナーゲートを形成し、その端部に通孔
を形成するのが、モールドランナーゲートデザインの自
由度を高めることができるので、望ましい。
【００６２】前記本発明の四番目の目的を達成するため
の望ましい一様態の半導体パッケージの製造方法に対し
て附言すれば次のようである。
【００６３】前記閉鎖部材接着段階は回路基板ストリッ
プ一面にカバーレイテープ、金属薄膜または導電性イン
ク層等を接着またはコーティングすることによって形成
できるが、完成の後に剥離させる場合に於いては剥離除
去の容易性の側面でカバーレイテープが望ましい。
【００６４】また、前記閉鎖部材は各々のサブストリッ
プ領域をカバーし得るサイズの各々分離、独立された形
態のものを複数個使用するか、または回路基板ストリッ
プとほぼ同一のサイズの一体型としてサブストリップの
間に切断用の穿孔小孔ラインを形成した形態のものを単
一個使用するのが、長さに比例する熱膨脹係数次による
そり(warpage)現象を最小化して半導体パッケージの製
造工程中、各種の不良要因を未然に防止することができ
るので、より望ましい。
【００６５】前記閉鎖部材接着段階で使用される閉鎖部
材がサブストリップサイズの分離型である場合には、閉
鎖部材の一側がサブストリップとサブストリップとの間
の境界領域に形成されたスロットを覆うように接着する
のが望ましく、一方、使用する閉鎖部材がメインストリ
ップサイズの一体型である場合には、形成された切断小
孔ラインがサブストリップとサブストリップの間の境界
領域に形成されたスロット上に位置するように接着する
のが望ましい。
【００６６】前記閉鎖部材除去段階はサブストリップと
サブストリップとの間の境界領域に形成されたスロット
にパンチを通過させて閉鎖部材の一側が回路基板ストリ
ップから分離されるようにして除去するのが望ましい。
【００６７】前記のような本発明による半導体パッケー
ジ用マトリックスタイプ回路基板ストリップを用いた半
導体パッケージの製造方法によれば、回路基板ストリッ
プを多数の貫通孔を有するサブストリップ及びこのサブ
ストリップが多数形成されたメイン−ストリップに一体
的に具備して一つの回路基板ストリップに数十〜数百個
の半導体パッケージを同時に具現することができる。
【００６８】また、半導体パッケージの製造工程中、サ
ブストリップとサブストリップとの境界領域に具備され
たスロットの間にパンチを通過させて閉鎖部材の一端が
分離されるようにすることによって、容易に閉鎖部材の
除去作業を遂行し、回路基板ストリップの破損を最小化
することになる。
【００６９】また、前記のような回路基板ストリップに
はモールドにこのグラウンド用グラウンドリングやグラ
ウンドプレインをさらに形成させることによって、モー
ルディングの時、静電気の一時的放電による半導体チッ
プの破損及び回路基板ストリップの回路パターンの破損
等の問題に対する憂いが除去される。
【００７０】
【発明の実施の形態】以下、本発明を添付図面を参照、
もっと詳細に説明することにする。
【００７１】図１〜図９は各々、本発明による多様な形
態の半導体パッケージを図示した断面図である。
【００７２】図１を參照すれば、下部と上部に各々、第
１面２ａ及び第２面２ｂを有し、前記下部の第１面２ａ
には多数の入出力パッド４が形成された半導体チップ２
が具備されている。
【００７３】前記半導体チップ２は回路基板１０に形成
された一定の大きさの貫通孔１８の内側に位置してい
る。前記貫通孔１８の広さは前記半導体チップ２の第１
面２ａまたは第２面２ｂの広さより大きく形成されてい
る。前記回路基板１０は下部と上部に各々、第１面１１
ａ及び第２面１１ｂを有する樹脂層１１を中心に、前記
のように半導体チップ２が配置される領域に貫通孔１８
が形成されており、前記貫通孔１８の外側である樹脂層
１１の第１面１１ａにはボールランド１５を包含する多
数の導電性回路パターン層が形成されている。即ち、前
記回路パターン層は導電性の銅（Ｃｕ）材質として前記
貫通孔１８近辺から一連のボンドフィンガー１２、連結
部１３、ボールランド１５の順序に形成されている。
【００７４】ここで、前記ボンドフィンガー１２には、
今後接続手段６との容易なボンディングのために金（Ａ
ｕ）または銀（Ａｇ）を鍍金するのが望ましく、ボール
ランド１５には、今後導電性ボール３０との容易なボン
ディングのために金（Ａｕ）、銀（Ａｕ）、ニッケル
（Ｎｉ）及びパラジウム（Ｐｄ）等を鍍金するのが望ま
しい。また、前記樹脂層１１としては硬質ＢＴ(bismale
imide triazine)系エポキシ樹脂層が望ましい。
【００７５】前記ボンドフィンガー１２及びボールラン
ド１５の表面にはこれらをオープニングさせ、回路パタ
ーン層を外部の物理的、化学的、電気的及び機械的な衝
撃等から保護するためにカバーコート層１６がコーティ
ングされている。前記カバーコート層１６としては一般
的な絶縁性の高分子樹脂が望ましい。
【００７６】前記半導体チップ２の入出力パッド４と前
記回路基板１０の回路パターン層中、ボンドフィンガー
１２とは相互電気的に接続されるように接続手段６で連
結されている。ここで、前記接続手段６としては金（Ａ
ｕ）ワイアやアルミニユウム（Ａｌ）ワイアのような導
電性ワイアまたはリード(lead)を利用するのが望まし
い。
【００７７】一方、前記貫通孔１８内の半導体チップ
２、接続手段６及び回路基板１０の一部は外部の物理
的、化学的及び機械的な衝撃等から保護するように封止
材２０で封止されている。前記封止材は金型を用いたエ
ポキシモールディングコンパウンド(epoxy molding c
ompound)、またはディスペンサー(dispenser)を用いた
液相エポキシ樹脂等で形成し、前記半導体チップ２の第
２面２ｂが前記封止材２０の外側に露出するように形成
するのが望ましい。
【００７８】前記回路基板１０の回路パターン層中、ボ
ールランド１５には錫（Ｓｎ）、鉛（Ｐｂ）またはこれ
らの合金でなる多数の導電性ボール３０が融着されるこ
とによって、今後マザーボード(図示せず)に実装するこ
とが可能になっている。
【００７９】ここで、前記半導体チップ２の第１面２ａ
と、ボンドフィンガー１２が形成された回路基板１０面
は同一方向に形成されており、前記半導体チップ２の第
２面２ｂは樹脂層１１の第２面１１ｂと同一面をなすよ
うにすることによって、結局半導体パッケージの厚さを
薄型化するように誘導し、また、半導体チップ２の第２
面２ｂが封止材２０の外側へ露出されることによって、
半導体チップ２からの熱が外部に容易に放出するように
なる。
【００８０】參考に、以下の説明で開示される半導体パ
ッケージの構造は、前述した図１の半導体パッケージと
類似するので、その差異点だけを主に説明することにす
る。
【００８１】図２で図示されたように、前記半導体チッ
プ２の第２面２ｂ、封止材２０の一面(図面上、上面)及
び樹脂層１１の第２面１１ｂの全体には閉鎖部材として
の絶縁性のフイルム層４０をさらに付着して前記半導体
チップ２の製造工程中、臨時固定及び第２面２ｂに対す
る外部環境からの保護を図ると共に、今後、説明する製
造工程中、封止材が半導体チップ２の第２面２ｂの方へ
流れ出される憂いを除去することもできる。また、前記
絶縁性のフイルム層４０は紫外線を照射すれば容易に分
離される紫外線テープの利用も可能である。
【００８２】さらに、図３に図示されたように、前記半
導体チップ２の第２面２ｂ、封止材２０の上面及び樹脂
層１１の第２面１１ｂ全体には金属薄膜層５０をさらに
付着して前記半導体チップ２の第２面２ｂを外部環境か
ら保護すると共に、製造工程中、封止材が半導体チップ
２の第２面２ｂの方へ流れないようにすることもでき
る。前記のように、金属薄膜層５０を形成する場合に
は、半導体チップ２の熱がより容易に外部へ放出され、
また、半導体チップ２の一面が直接、グラウンディング
されることによって、その電気的性能が向上される。こ
こで、前記金属薄膜層５０としては銅（Ｃｕ）薄膜を利
用するのが望ましい。
【００８３】図４に図示されたように、樹脂層１１の第
１面１１ａには通常的な銅材質の回路パターン層の代わ
りに接着層９０を介在してリードパターンを接着させる
こともできる。前記リードパターンは通常的なリードフ
レームを利用したもので、連結部１３及びボールランド
１５でなり、半導体チップ２の入出力パッド４と前記リ
ードパターンの接続手段６はリードである。また、前記
封止材２０としはエポキシモールディングコンパウンド
または液相封止材を使用することができる。図面中の未
説明の符号１７は封止材２０として液相封止材を使用す
る場合、その液相封止材が外側へこれ以上流れないよう
にするダムである。前記ダム１７は封止材または金属材
等で形成できる。
【００８４】図５に図示されたように、樹脂層１１の第
２面１１ｂには放熱板６０をさらに付着することもでき
る。前記放熱板６０は半導体チップ２の熱を外部へ放出
する役割の他に前記樹脂層１１が容易に曲がらないよう
にする補強材の役割も遂行する。前記放熱板６０は銅
（Ｃｕ）またはアルミニユウム（Ａｌ）の材質で形成す
るのが望ましい。また、前記放熱板６０は前述した図１
〜図４の半導体パッケージ及び今後説明する図６〜図９
のすべての半導体パッケージに適用が可能である。
【００８５】ここで、前記半導体チップ２の第１面２ａ
と、ボンドフィンガー１２が形成された回路基板１０面
は同一方向に形成されており、前記半導体チップ２の第
２面２ｂと、回路基板１０の一面に形成されている放熱
板６０の一面、及び封止材２０の一面は同一平面をなす
ようにするのが望ましい。また、前記同一平面をなす前
記半導体チップ２の第２面２ｂと、回路基板１０の一面
に形成されている放熱板６０の一面、及び封止材２０の
一面には図示していない絶縁性フイルム層をさらに付着
することもできる。このような絶縁性フイルム層の形成
は図２に図示された半導体パッケージだけでなく、図
１、図３〜図８に図示されたすべての半導体パッケージ
に適用が可能である。
【００８６】図６に図示されたように、樹脂層１１(ビ
スマルイミドトリアジン系エポキシ樹脂層)の第１面１
１ａだけでなく第２面１１ｂにも所定の回路パターン層
が形成できる。即ち、前記樹脂層１１の第１面１１ａに
はボンドフィンガー１２、連結部１３及びボールランド
１５でなる回路パターン層を形成し、樹脂層１１の第２
面１１ｂにも連結部１３等でなる回路パターン層を形成
する。ここで、前記樹脂層１１の第１面１１ａと第２面
１１ｂに形成された回路パターン層は導電性ビアホール
１４で連結可能であり、これ又、当業者の選択事項に過
ぎない。また、前記樹脂層１１の第２面１１ｂに形成さ
れた回路パターン層の上面にはその回路パターン層を外
部環境から保護するためにカバーコート層１６をさらに
コーティングすることができる。前記樹脂層１１の第２
面１１ｂにコーティングされたカバーコート層１６の表
面と半導体チップ２の第２面２ｂ及び封止材２０の上面
は同一面をなすように形成するのが望ましい。
【００８７】図７に図示されたように、前記樹脂層１１
の第２面１１ｂに形成された回路パターン層の連結部１
３には多数のボールランド１５をさらに形成することも
できる。この時にも、同様に前記樹脂層１１の第１面１
１ａに形成された回路パターン層と第２面１１ｂに形成
された回路パターン層とを導電性ビアホール１４で連結
することもできる。前記ボールランド１５はカバーコー
ト層１６によりオープン(open)されており、これは、次
後、多数の半導体パッケージを積層できることを意味す
る。即ち、前記樹脂層１１の第２面１１ｂに形成された
ボールランド１５に他の導電性ボール３０を融着するこ
とによって、多数の半導体パッケージが積層可能にな
る。
【００８８】図８に図示されたように、前記樹脂層１１
の第２面１１ｂには微細な回路パターン層の代わりに金
属薄膜層５０を形成することができる。この時は、前記
樹脂層１１の第1面１１ａに形成された連結部１３の中
でグラウンド(ground)用に使用される連結部１３を前記
金属薄膜層５０とビアホール１４に連結することもでき
る。よって、これ又、当業者の選択事項に過ぎない。ま
た、図示されていないが、前記金属薄膜層５０にはこれ
を外部環境から保護するためにカバーコート層をさらに
形成することもできるし、これも当業者の選択事項に過
ぎない。
【００８９】図８と類似した形態で、図９に図示された
ように、前記半導体チップ２の第２面２ｂ、封止材２０
の上面及び金属薄膜層５０の表面には一定の厚さの導電
性インク層８０をさらに形成することもできる。前記イ
ンク層８０は半導体パッケージの上面全体に形成する
か、一部領域にだけ形成することもできる。
【００９０】また、前記導電性インク層は、図１に図示
された半導体パッケージ即ち、半導体チップ２の第２面
２ｂ、封止材２０の上面及び樹脂層の第２面１１ｂ全体
に形成するか、または、半導体チップ２の第２面２ｂを
包含した一部領域にだけ形成することもできる、これは
図１〜図８のすべての半導体パッケージに適用が可能で
ある。
【００９１】前記導電性インク層８０には、図案即ち、
会社名、製品名、図形、絵画、またはこれらの混合され
た模様を陰刻または陽刻により形成するか、またはスク
リーンプリント(screen print)することができる。
【００９２】継いで、図１０〜図１６は本発明による典
型的な半導体パッケージの製造方法をパッケージユニッ
ト状態で図示した順次説明図である。
【００９３】まず、第１面２ａと第２面２ｂを有する半
導体チップ２が配置される程度の貫通孔１８が具備され
た第１面１１ａと第２面１１ｂを有する樹脂層１１を基
本層にして、その第１面１１ａにボンドフィンガー１
２、連結部１３、ボールランド１５等の導電性回路パタ
ーン層を形成し、前記ボンドフィンガー１２及びボール
ランド１５がオープニングされるように回路パターン層
にカバーコート層１６をコーティングした回路基板１０
を提供する(図１０)。
【００９４】継いで、前記回路基板１０の第２面１１ｂ
に前記貫通孔１８を覆うように閉鎖部材Ｃをさらに接着
する(図１１)。
【００９５】ここで、前記閉鎖部材Ｃは回路基板１０を
提供する段階の前に予め具備し、前記閉鎖部材Ｃにボン
ドフィンガー１２が形成された反対面の前記回路基板１
０面を接着させることもできる。
【００９６】前記貫通孔閉鎖部材Ｃは、次後に、熱や紫
外線により容易に剥げ得る絶縁テープを用いるか、また
は銅材質の金属薄膜層で形成できるし、これ又、当業者
の選択事項に過ぎない。
【００９７】前記回路基板１０の貫通孔１８の内側に半
導体チップ２を配置するが、入出力パッド４が形成され
た第１面２ａが下部へ向き、第２面１ｂが前記閉鎖部材
（Ｃ）に接触または接着されるようにする(図１２)。
【００９８】前記半導体チップ２の入出力パッド４と、
回路基板１０のボンドフィンガー１２が電気的に接続し
得るようにゴールドワイアやアルミニウムワイアのよう
な導電性ワイアまたはリード等の接続手段６で前記入出
力パッド４とボンドフィンガー１２とをボンディングす
る(図１３)。
【００９９】前記閉鎖部材Ｃ底面の半導体チップ２、接
続手段６、回路基板１０の一定領域をエポキシモールデ
ィングコンパウンドまたは液相封止材のような封止材２
０で封止する(図１４)。
【０１００】前記回路基板１０のボールランド１５に導
電性ボール３０を融着して今後、マザボードに実装可能
な形態にする(図１５)。
【０１０１】この時、前記導電性ボール３０を融着する
方法としては多様な方法が可能であるが、スクリーンプ
リンティング(screen printing)方法を利用するのが望
ましい。即ち、前記回路基板１０のボールランド１５に
比較的大きい粘性を有するフラックスをドッティング(d
otting)し、前記ドッティングされたフラックス上に導
電性ボール３０を仮接着した後、前記回路基板１０をフ
ァーネス(furnace)に入れて前記導電性ボール３０がボ
ールランド１５に融着されるようにする。
【０１０２】最後に、前記閉鎖部材Ｃがテープまたは紫
外線テープである場合、前記回路基板１０の上面に熱ま
たは紫外線を照射して前記閉鎖部材Ｃを除去することに
よって、半導体チップ２の上面が外部に露出できるよう
にする(図１６)。
【０１０３】ここで、前記閉鎖部材Ｃが金属薄膜層であ
る場合は、前記閉鎖部材Ｃを除去せずに、そのまま製品
化して使用することもできる。
【０１０４】また、前記閉鎖部材Ｃは回路基板１０のボ
ールランド１５に導電性ボール３０を融着する前に除去
することもできる、これは本発明に於いて任意的であ
る。
【０１０５】図１７及び図１８は、各々、本発明による
半導体パッケージ用回路基板ストリップ１００を図示し
た平面図及び底面図である。
【０１０６】まず、ほぼ直四角形模様の樹脂層１１を基
本材料として、半導体チップ(図示せず)が配置されるよ
うに多数の貫通孔１８がマトリックス(matrix)形状に行
並びに列を成し、一定の間隔をおいて配置され一つのサ
ブストリップ１１０をなしている。また、前記サブスト
リップ１１０は縦方向に所定の長さに貫通されたスロッ
ト１１１を境界として複数個が横方向に連結されて一体
的に一つのメインストリップ１１５をなしている。
【０１０７】前記おのおののサブストリップ１１０内の
貫通孔１８の外周縁の樹脂層１１表面には次後、半導体
チップ２と接続手段６、例えば、ゴールドワイア(gold
wire)やアルミニウムワイア(aluminum wire)等のよ
うな電気的接続手段６で接続されるようにボンドフィン
ガー１２が形成されており、また、次後、導電性ボール
３０、例えば、ソルダボール(solder ball)等が融着さ
れるように前記ボンドフィンガー１２に連結されボール
ランド１５が形成されている。ここで、前記ボンドフィ
ンガー１２及びボールランド１５等を導電性回路パター
ンと定義する。前記樹脂層１１及び回路パターンの表面
には前記ボンドフィンガー１２及びボールランド１５が
外部へオープン(open、開放)されるように高分子樹脂で
カバーコート１６がコーティングされており、このよう
なカバーコート１６は回路パターンを外部環境から保護
すると共に、全体的な回路基板ストリップ１００の強度
を確保するようになる(図１〜図９等參照)。
【０１０８】また、前記各貫通孔１８の外周縁側の領域
の樹脂層１１上にはほぼ四角リング形状の導電性グラウ
ンドリング１１４が形成されており、このグラウンドリ
ング１１４は少なくとも一つ以上の回路パターンをなす
回路線に電気的に連結されている。これをもっと詳細に
説明すれば、前記グラウンドリング１１４は、前記ボン
ドフィンガー１２及びボールランド１５を包含する回路
パターンが形成された面の反対面に形成されており、回
路パターンとビアホール(図示せず)等へ連結されてい
る。このようなグラウンドリング１１４は半導体チップ
２の接地は勿論、全体的な回路基板ストリップ１００の
強度を向上させるようになる。また、前記グラウンドリ
ング１１４はその表面をカバーコート１６でコーティン
グするか、またはコーティングしないままで単に接着剤
で樹脂層１１表面に接着させることもできるが、これ
又、当業者の選択事項に過ぎない。
【０１０９】さらに、前記回路基板ストリップ１００の
へりに位置する樹脂層１１表面には一定の面積を有する
導電性グラウンドプレイン１１３が形成されているし、
前記グラウンドプレイン１１３はカバーコートによりオ
ープンされている。また、前記グラウンドリング１１４
とは電気的に連結されている。前記グラウンドプレイン
１１３は前記グラウンドリング１１４とは別に樹脂層１
１の両面に形成できる、これにより製造工程中、発生す
る静電気をモールドを通じてより容易に外部へ放出でき
る利点がある。
【０１１０】ここで、前記ボンドフィンガー１２及びボ
ールランド１５を包含する回路パターン、グラウンドリ
ング１１４及びグラウンドプレイン１１３等は銅（Ｃ
ｕ）薄膜で形成するのが望ましいが、前記素材に限定せ
ずに、導電性の物質であれば、何を使用しても差し支え
ない。
【０１１１】図１９及び図２０は、各々、本発明の回路
基板ストリップ１００に閉鎖部材Ｃとしてカバーレイテ
ープ１２０を接着させた状態を例示した底面図で、前記
回路基板ストリップ１００の底面にカバーレイテープ１
２０が接着された状態を示す。
【０１１２】図１９に於いては、前記各々のサブストリ
ップ１１０の底面に粘着性があるカバーレイテープ１２
０が接着される。即ち、図示したように、各々のサブス
トリップ１１０の底面に個々のカバーレイテープ１２０
の接着ができる。前記のようなカバーレイテープ１２０
は、メインストリップ１１５と同一の大きさを有するよ
うに具備して前記メインストリップの底面全体に接着す
ることもできるが、長さに比例して増加する熱膨脹係数
差を緩和するために個々に分離されたカバーレイテープ
１２０を各々のサブストリップ１１０の一面に接着する
のがより望ましい。
【０１１３】一般的に、高温の温度条件が必要なワイア
ボンディング工程やモールディング工程中に前記回路基
板ストリップとカバーレイテープの熱膨脹係数差による
変形量は次の式に依る。 △L＝L×α(ここで、△Lは変形量、Lはテープの長さ、
αは変形率) したがって、カバーレイテープの長さを短くすることに
よって、回路基板ストリップの高温工程下でそり(warpa
ge)現象を効率的に防止或いは緩和することができる。
【０１１４】また、前記各々のカバーレイテープ１２０
は一側がサブストリップ１１０とサブストリップ１１０
との間の境界に形成されたスロット１１１まで覆うよう
に具備するのが望ましい。これは次後説明する半導体パ
ッケージ２００の製造時、カバーレイテープ１２０の除
去を容易に実施するためである。
【０１１５】一方、図２０に於いては、カバーレイテー
プ１２０をメインストリップ１１５と同一の大きさを有
するように具備して、前記メインストリップの一面全体
に接着するが、前記メインストリップ１１５上に接着さ
れる前記一体型カバーレイテープ１２０にはサブストリ
ップ１１０とサブストリップ１１０との間の境界領域上
に切断小孔ライン１２１を形成している。
【０１１６】前記切断小孔ライン１２１の形成により熱
膨脹係数の差異に起因する彎曲現象を緩和させることが
できる。
【０１１７】また、前記カバーレイテープ１２０の切断
小孔ライン１２１はサブストリップ１１０とサブストリ
ップ１１０との間の境界領域上に位置するスロット１１
１上に形成するのが望ましい。また、切断小孔ライン１
２１の幅は制限的ではないが、スロットの幅より小さい
のが望ましく、これは次後、説明する半導体パッケージ
２００の製造時、カバーレイテープ１２０の除去を容易
に実施するためである。
【０１１８】また、前記切断小孔ライン１２１は、前記
カバーレイテープ１２０の幅(図面上で縦の幅)全体にわ
たって形成するが、前記貫通スロット１１１の領域を包
含する前記カバーレイテープ１２０の幅中、一部領域に
だけ形成することもできる、これは本発明に於いて制限
的ではない。
【０１１９】前記図１９及び図２０に於いての未説明の
符号１１２は回路基板ストリップ１００を各種の製造装
備にローディング(loading)及び固定するためのインデ
ックスホールである。
【０１２０】前記のような本発明に使用される半導体パ
ッケージ用回路基板ストリップ１００は多数の貫通孔１
８を有するサブストリップ１１０及びこのサブストリッ
プ１１０が複数個で一体的に形成されたメインストリッ
プ１１５に形成されているので、これを利用することに
よって一つの回路基板ストリップ１００に数十〜数百の
超薄型半導体パッケージを同時に製造できる。
【０１２１】また、カバーレイテープ１２０が容易に剥
離除去できるように設計することによって、前記カバー
レイテープ１２０の剥離除去の時、回路基板ストリップ
１００の破損を最小化し、グラウンドリング１１４及び
グラウンドプレイン１１３により回路基板ストリップ１
００の強度が増加すると共に、静電気による影響も最小
化できる。
【０１２２】図２１及び図２２は回路基板の一面に接着
される、通孔Ｈ及びランナーゲートＲＧが形成された閉
鎖部材Ｃを図示した底面図である。
【０１２３】図示したように、回路基板の一面に貫通孔
１８を閉鎖し得るように閉鎖部材Ｃを接着するが、前記
閉鎖部材Ｃには通孔Ｈを形成し、その通孔Ｈを通じて封
止材２０が半導体チップ２等を封止するようになってい
る。前記閉鎖部材Ｃに形成された通孔Ｈは半導体チップ
２に接する部分の外周縁と貫通孔１８の内周縁の間に形
成するのが望ましい。前記通孔Ｈは円形、四角形、折曲
された四角形中、いずれか一つの模様を選択して形成で
きるが、これは本発明に於いて任意的である。即ち、図
２１に図示されたように直四角の形態に形成するか、ま
たは図２２に図示されたように折曲された直四角形の形
態に形成することもできる。前記閉鎖部材Cには半導体
チップ２実装面の反対面にランナーゲートＲＧを形成す
るが、モールディングの時、ボトムダイＢＤのランナー
Ｒ及びゲートＧに対応する部分に形成することもできる
(後述する図２３參照)。
【０１２４】ここで、前記閉鎖部材Ｃはモールディング
ダイの高温（[約、３００℃]）においてもその性質が変
わらない素材であると共に、封止材２０との接着力は非
常に小さいものを使用するのが望ましい。
【０１２５】前記のような閉鎖部材Ｃは、通常回路基板
の提供段階後、回路基板の一面に接着した後に半導体チ
ップ２の接着、ワイアボンディング及び封止工程等を遂
行するのが望ましいが、封止工程の前段階であれば、い
ずれの段階で接着しても差し支えない。
【０１２６】一方、前記閉鎖部材ＣのランナーゲートＲ
Ｇには従来のように封止材２０が容易に流れるように封
止材２０との接着力が回路基板面より相対的に小さい金
（Ａｕ）等で鍍金できるが、これ又、本発明に於いては
任意的である。
【０１２７】よって、ランナーゲートＲＧが回路基板面
上に直接形成されていないので、回路基板面の全領域上
に導電性ボール３０の融着が可能であるので、従来の場
合よりもっと多数の入出力端子としての導電性ボール３
０の確保が可能であり、これによって回路パターンの設
計上の自由度がもっと増大する。
【０１２８】図２３は本発明の半導体パッケージの製造
時、本発明による製造方法に於いてのモールディング状
態を図示した断面図で、トップダイＴＤには所定空間の
キャビティＣＶが形成され、ボトムダイＢＤには前記閉
鎖部材Ｃ底面のモールドランナーゲートＲＧに対応する
位置にモールドランナーＲ及びモールドゲートＧが形成
される。ここで、前記ボトムダイＢＤのゲートＧは前記
閉鎖部材Ｃに形成された通孔Ｈとその位置が一致しなけ
ればならない。
【０１２９】したがって、封止材２０は前記ボトムダイ
ＢＤのランナーＲ、ゲートＧ及び閉鎖部材Ｃの通孔Ｈに
沿ってその上部のトップダイＴＤに形成されたキャビテ
ィＣＶ内側へ流入されることによって封止される。
【０１３０】前記のような回路基板構造及びモールディ
ング方法を採択することによって、回路基板または半導
体パッケージに於いてより多い導電性ボールの確保が可
能でパッケージの高性能化に有利であり、回路基板の設
計上の自由度も高く、モールドランナーゲートの幅を自
由に拡大することも可能であるので数十〜数百のユニッ
トを有するマトリックスタイプの回路基板ストリップに
於いてもモールディングに対する障害がない
【０１３１】図２４は本発明の半導体パッケージ製造時
の本発明による製造方法に於いての異なるモールディン
グの例を図示した断面図で、トップダイＴＤには所定空
間のキャビティＣＶが形成され、ボトムダイＢＤには半
導体チップ２が実装されボンディングワイア６により前
記半導体チップ２と電気的に接続された回路基板１０が
配置される。前記トップダイＴＤとボトムダイＢＤとは
相互係合されて閉鎖されたキャビティＣＶを形成する。
【０１３２】一方、図２４に示す例では、図２３に図示
した例とは別に、前記キャビティＣＶの上方に一定の口
径を有するモールドゲートＧが形成されている。
【０１３３】したがって、回路基板１０や閉鎖部材Ｃに
モールドゲートＧやモールドランナーＲを形成させる必
要がないので、コストダウン(cost down)及び工程効率
性が増大すると共に、キャビティＣＶの上方からモール
ディング樹脂が注入されるので、ワイアスウィーピング
(sweeping)現象の最小化が可能であり、数十〜数百のユ
ニットを有するマトリックスタイプの回路基板ストリッ
プに於いてもモールディングに対する障害がない。
【０１３４】図２５〜図３３は本発明の超薄型半導体パ
ッケージの製造方法を回路基板のサブストリップ状態に
図示した順次説明図である。
【０１３５】まず、半導体チップ２が位置するように多
数の貫通孔１１４が行並びに列を成し、一定の間隔をお
いて配置され一つの一体的なサブストリップ１１０をな
し、前記サブストリップ１１０は一定の長さに貫通され
たスロット１１１を境界として複数個が一体的に連結さ
れて一つのメインストリップ１１５を形成する樹脂層１
１と、前記各サブストリップ１１０内の貫通孔１１４外
周縁側の樹脂層１１表面に次後半導体チップ２と接続手
段６によって電気的に接続され、また、次後導電性ボー
ル３０が融着されるようにボンドフィンガー１２及びボ
ールランド１５を包含して構成される導電性回路パター
ンと、前記樹脂層１１及び前記回路パターンの表面に前
記ボンドフィンガー１２及びボールランド１５がオープ
ンされるようにコーティングされたカバーコート１６を
包含してなる半導体パッケージ用マトリックスタイプ回
路基板ストリップ１００が提供される(図１７、図１８
及び図２５參照)。
【０１３６】前記回路基板ストリップ１００の各サブス
トリップ１１０の一面にそのサブストリップ１１０に形
成されたすべての貫通孔１８を閉鎖し得るように閉鎖手
段としてのカバーレイテープ１２０を接着する(図２６
及び図２７)。
【０１３７】図２６に示す例に於いて、前記カバーレイ
テープ１２０はサブストリップ１１０の一面に独立した
形態に接着される。即ち、複数個のサブストリップ１１
０各々にカバーレイテープ１２０を各々接着することに
よって各カバーレイテープ１２０が一定の間隔を有する
ようにしている。このようにして、長さに比例して増加
する熱膨脹係数差を緩和するようになり、半導体パッケ
ージ１製造工程中、回路基板ストリップ１００のそり(w
arpage)現象を緩和或いは防止できるようになる。ま
た、前記カバーレイテープ１２０はその一側がサブスト
リップ１１０とサブストリップ１１０との間の境界領域
に形成されたスロット１１１を覆うように接着するのが
望ましい。
【０１３８】図２７で示す例に於いては、回路基板スト
リップ１００とほぼ同一の大きさの一体型カバーレイテ
ープ１２０が前記ストリップ１００の一面に一体的に接
着され、サブストリップ１１０とサブストリップ１１０
との間の境界領域に位置するスロット１１１に対応する
位置に切断小孔ライン１２１が形成され前記切断小孔ラ
イン１２１は多数の切断用小孔１２２でなる。
【０１３９】このようにして熱膨脹係数差異に起因する
そり(warpage)現象が多数の切断小孔１２２等により緩
和或いは防止できるようになる。
【０１４０】継いで、前記回路基板ストリップ１００に
形成されたおのおのの貫通孔１８に半導体チップ２を配
置するが、一面が前記カバーレイテープ１２０上に接着
されるようにする(図２８)。
【０１４１】前記半導体チップ２と貫通孔１８外周縁に
形成されたボンドフィンガー１２をゴールドワイアやア
ルミニウムワイアのような電気的接続手段６により接続
する(図２９)。
【０１４２】前記半導体チップ２、接続手段６等を外部
環境から保護するために前記貫通孔１８をエポキシモー
ルディングコンパウンド(epoxy molding compound)ま
たは液相エポキシ等の封止材２０でモールディングする
(図３０)。
【０１４３】前記おのおのの貫通孔１８の外周縁側の領
域上に形成されたボールランド１５にソルダボールのよ
うな導電性ボール３０を融着する(図３１)。前記回路基
板ストリップ１００からカバーレイテープ１２０を除去
する(図３２)。
【０１４４】この時、前記カバーレイテープ１２０の除
去は、サブストリップ１１０とサブストリップ１１０と
の間の境界領域に形成されたスロット１１１にパンチ１
５０を通過させてカバーレイテープ１２０の一側が回路
基板ストリップ１００から分離されるようにして剥離除
去するようになる。前記のような方法を使用すれば、接
着されたカバーレイテープ１２０を容易に除去できるよ
うになる。
【０１４５】前記各々の貫通孔１８の外周縁をカッティ
ングして個々の半導体パッケージ１に分割する(図３
３)。
【０１４６】
【発明の効果】上述のように、本発明による半導体パッ
ケージは、回路基板に形成された貫通孔内に半導体チッ
プが配置されることによって、その半導体チップの厚さ
が前記回路基板の厚さくらい相殺し、よって、半導体パ
ッケージの厚さの超薄型化が可能であるという利点があ
る。
【０１４７】また、半導体チップの一面が封止材の外部
へ直接露出されるか、または導電性薄膜層や放熱板が形
成されることによって、放熱性が向上され、半導体チッ
プの熱的、電気的性能の向上ができる利点もある。
【０１４８】また、前記半導体チップの一面、これと同
一面を形成する封止材及び回路基板の一定の領域に導電
性インク層を形成することによって、マーキングと同時
に、半導体チップを直接グラウンディングすることもで
きる利点がある。
【０１４９】また、上述のように、本発明による半導体
パッケージ用マトリックスタイプ回路基板ストリップ及
びこれを用いた半導体パッケージの製造方法は、多数の
貫通孔を有するサブストリップを複数個に一体的に連結
して形成した回路基板ストリップを利用しているので、
一つの回路基板ストリップで数十〜数百の半導体パッケ
ージを同時に製造可能であるという長点がある。
【０１５０】また、各々のサブストリップに対する分離
型カバーレイテープ、またはすべてのサブストリップに
対する一体型としてサブストリップの間に切断小孔ライ
ンが形成されているカバーレイテープを接着することに
よって、相異した素材相互間の熱膨脹係数差異によるそ
り(warpage)現象を最小化して半導体パッケージの製造
時、各種不良要因を未然に防止できる利点がある。
【０１５１】さらに、半導体パッケージの製造時、前記
スロットを通してパンチを通過させることによってカバ
ーレイテープの一端が容易に分離できることによって、
そのカバーレイテープの剥離除去作業を安全且つ容易に
遂行できるし、回路基板ストリップの破損も防止或いは
最小化し得る利点がある。
【０１５２】また、回路基板ストリップにグラウンドリ
ングやグラウンドプレインを形成させることによって、
モールディングの時、静電気の蓄積を未然に防止するこ
とによって、静電気の一時的な放電による半導体チップ
及び／または回路基板ストリップの回路パターン損傷等
の問題を効果的に除去できる利点がある。
【０１５３】一方、本発明による回路基板に封止材が注
入されるランナーゲート及び通孔を形成することなく、
カバーレイテープ等のような閉鎖部材に直接形成するこ
とによって、入出力端子としての導電性ボールの数を増
大させ得るし、これによって回路パターンの設計上の自
由度が向上されるという利点もある。
【０１５４】また、回路基板に封止材が注入されるラン
ナーゲート及び通孔を形成しないと共に、閉鎖部材の底
面に大きなランナーゲート及び通孔の設置が可能である
ので、数十〜数百のユニットが集められているマトリッ
クスタイプ回路基板ストリップに於いてもモールディン
グが確実且つ容易に遂行できるし、樹脂充填の度合いも
また非常に良好な利点がある。一方、金型の形状も単純
化が可能であるので、製造費の節減ができる利点もあ
る。
【０１５５】さらに、回路基板や閉鎖部材にランナーゲ
ート及び通孔を形成しないことによって、コストダウン
及び／又は工程単純化を通じて工程効率性の向上ができ
るし、トップダイのキャビティ上方に形成された一定の
口径を有するモールドゲートを通じて溶融樹脂を注入さ
せることによって、モールディングの時、ボンディング
ワイアのスウィーピング(sweeping)現象を最小化し得る
利点もある。
【図面の簡単な説明】
【図１】本発明による多様な形態の半導体パッケージを
示す断面図である。
【図２】本発明による多様な形態の半導体パッケージを
示す断面図である。
【図３】本発明による多様な形態の半導体パッケージを
示す断面図である。
【図４】本発明による多様な形態の半導体パッケージを
示す断面図である。
【図５】本発明による多様な形態の半導体パッケージを
示す断面図である。
【図６】本発明による多様な形態の半導体パッケージを
示す断面図である。
【図７】本発明による多様な形態の半導体パッケージを
示す断面図である。
【図８】本発明による多様な形態の半導体パッケージを
示す断面図である。
【図９】本発明による多様な形態の半導体パッケージを
示す断面図である。
【図１０】本発明による典型的な半導体パッケージの製
造方法をパッケージユニット状態に示す説明図である。
【図１１】本発明による典型的な半導体パッケージの製
造方法をパッケージユニット状態に示す説明図である。
【図１２】本発明による典型的な半導体パッケージの製
造方法をパッケージユニット状態に示す説明図である。
【図１３】本発明による典型的な半導体パッケージの製
造方法をパッケージユニット状態に示す説明図である。
【図１４】本発明による典型的な半導体パッケージの製
造方法をパッケージユニット状態に示す説明図である。
【図１５】本発明による典型的な半導体パッケージの製
造方法をパッケージユニット状態に示す説明図である。
【図１６】本発明による典型的な半導体パッケージの製
造方法をパッケージユニット状態に示す説明図である。
【図１７】本発明による半導体パッケージに使用される
回路基板ストリップの平面図及び底面図である。
【図１８】本発明による半導体パッケージに使用される
回路基板ストリップの平面図及び底面図である。
【図１９】本発明に使用される回路基板ストリップにテ
ープを接着させた状態を例示した底面図である。
【図２０】本発明に使用される回路基板ストリップにテ
ープを接着させた状態を例示した底面図である。
【図２１】回路基板の一面に接着される、通孔及びラン
ナーゲートが形成された閉鎖部材を示す底面図である。
【図２２】回路基板の一面に接着される、通孔及びラン
ナーゲートが形成された閉鎖部材を示す底面図である。
【図２３】本発明の半導体パッケージ製造時の本発明に
よる製造方法に於いてのモールディングの例を示す断面
図である。
【図２４】本発明の半導体パッケージ製造時の本発明に
よる製造方法に於いての他のモールディングの例を示す
断面図である。
【図２５】本発明による半導体パッケージの製造方法を
サブストリップ状態に示す説明図である。
【図２６】本発明による半導体パッケージの製造方法を
サブストリップ状態に示す説明図である。
【図２７】本発明による半導体パッケージの製造方法を
サブストリップ状態に示す説明図である。
【図２８】本発明による半導体パッケージの製造方法を
サブストリップ状態に示す説明図である。
【図２９】本発明による半導体パッケージの製造方法を
サブストリップ状態に示す説明図である。
【図３０】本発明による半導体パッケージの製造方法を
サブストリップ状態に示す説明図である。
【図３１】本発明による半導体パッケージの製造方法を
サブストリップ状態に示す説明図である。
【図３２】本発明による半導体パッケージの製造方法を
サブストリップ状態に示す説明図である。
【図３３】本発明による半導体パッケージの製造方法を
サブストリップ状態に示す説明図である。
【図３４】従来の半導体パッケージを示す断面図であ
る。
【図３５】一面にランナーゲートが形成された従来の回
路基板ユニットを用いた従来の半導体パッケージの底面
図である。
【図３６】従来の半導体パッケージ製造方法に於いての
モールディング状態を示す断面図である。
【符号の説明】
２ 半導体チップ ２ａ 半導体チップの第１面 ２ｂ 半導体チップの第２面 ４ 入出力パッド ６ 接続手段 １０ 回路基板 １１ 樹脂層 １１ａ 樹脂層の第１面 １１ｂ 樹脂層の第２面 １２ ボンドフィンガー １３ 連結部 １４ 導電性ビアホール １５ ボールランド １６ カバーコート層 １７ ダム １８ 貫通孔 ２０ 封止材 ３０ 導電性ボール ４０ 絶縁性フイルム層 ５０ 金属薄膜層 ６０ 放熱板 ８０ 導電性インク層 ９０ 接着層 Ｃ 閉鎖部材 １００ 回路基板ストリップ １１０ 回路基板サブストリップ １１１ スロット １１２ インデックスホール １１３ グラウンドフレイン １１４ グラウンドリング １１５ メインストリップ １２０ カバーレイ(lay)テープ １２１ 切断小孔ライン １２２ 切断用小孔 １５０ パンチ
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 １９９９／Ｐ３７９２８ (32)優先日 平成11年９月７日(1999．9．7) (33)優先権主張国 韓国（ＫＲ） (72)発明者 李 相 昊 大韓民国 ソウル特別市 中浪區 中和洞 284−13 (72)発明者 張 台 煥 大韓民国 ソウル特別市 盧原區 上溪洞 767−１ 住公アパート 116−301 (72)発明者 全 道 成 アメリカ合衆国 アリゾナ 85226 チャ ンドラースート 900 ノースルールロー ド 1347

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 第１面と第２面を有し、前記第１面には
    多数の入出力パッドが形成された半導体チップと、 第１面と第２面を有する樹脂層と、多数のボンドフィン
    ガーとボールランドとを有し前記樹脂層の第１面に形成
    された回路パターン層と、前記多数のボンドフィンガー
    とボールランドをオープニングさせ回路パターン層を被
    覆しているカバーコート層とで構成され、中央には貫通
    孔が形成されており、この貫通孔には前記半導体チップ
    が配置される回路基板と、 前記半導体チップの入出力パッドと前記回路基板のボン
    ドフィンガーとを電気的に接続させる電気的接続手段
    と、 前記半導体チップ、接続手段及び回路基板の一部を覆い
    被せている封止材と、 前記回路基板のボールランドに融着された多数の導電性
    ボールとで構成されることを特徴とする半導体パッケー
    ジ。
  2. 【請求項２】 前記回路基板は、前記樹脂層の第２面に
    金属薄膜層を有することを特徴とする請求項１記載の半
    導体パッケージ。
  3. 【請求項３】 前記回路基板は、前記樹脂層の第１面に
    形成された回路パターン層と第２面に形成された金属薄
    膜層とを互いに連結させる導電性ビアホールを有するこ
    とを特徴とする請求項２記載の半導体パッケージ。
  4. 【請求項4】 前記回路基板は、前記樹脂層の第２面に
    多数のボールランドが形成された回路パターン層を有す
    ることを特徴とする請求項1記載の半導体パッケージ。
  5. 【請求項５】 前記回路基板は、前記樹脂層の第１面に
    形成された回路パターン層と第２面に形成された多数の
    ボールランドが形成された回路パターン層とを互いに連
    結させる導電性ビアホールを有することを特徴とする請
    求項４記載の半導体パッケージ。
  6. 【請求項６】 前記回路基板は、前記樹脂層の第２面に
    形成されている回路パターン層に形成されたカバーコー
    ト層を有することを特徴とする請求項４記載の半導体パ
    ッケージ。
  7. 【請求項７】 前記回路基板は、前記樹脂層の第２面に
    形成された多数のボールランドをオープニングさせ、そ
    の外の回路パターン層に形成されたカバーコート層を有
    することを特徴とする請求項５記載の半導体パッケー
    ジ。
  8. 【請求項８】 前記回路基板の前記樹脂層の第２面と半
    導体チップの第２面でなる前記パッケージの一面に放熱
    板を有することを特徴とする請求項１〜３のいずれかに
    記載の半導体パッケージ。
  9. 【請求項９】 前記回路基板の前記樹脂層の第２面にだ
    け放熱板を有することを特徴とする請求項１〜３のいず
    れかに記載の半導体パッケージ。
  10. 【請求項１０】 前記半導体チップの第１面と、ボンド
    フィンガーが形成された回路基板面とは同一の方向に形
    成されており、前記半導体チップの第２面とボンドフィ
    ンガーが形成された反対面の前記回路基板面及び、封止
    材の一面は同一の平面であることを特徴とする請求項１
    〜７のいずれかに記載の半導体パッケージ。
  11. 【請求項１１】 前記半導体チップの第２面と、ボンド
    フィンガーが形成された反対面の前記回路基板面及び、
    封止材の一面に付着される絶縁性フイルム層を有するこ
    とを特徴とする請求項１０記載の半導体パッケージ。
  12. 【請求項１２】 前記半導体チップの第２面と、ボンド
    フィンガーが形成された反対面の前記回路基板面及び、
    封止材の一面に付着される導電性金属薄膜層を有するこ
    とを特徴とする請求項１記載の半導体パッケージ。
  13. 【請求項１３】 前記半導体チップの第２面と、前記回
    路基板の前記樹脂層の第２面全体または一部及び、封止
    材の一面に形成される導電性インク層を有することを特
    徴とする請求項1記載の半導体パッケージ。
  14. 【請求項１４】 前記半導体チップの第２面と、封止材
    の一面及び、前記回路基板の前記樹脂層の第２面に形成
    された金属薄膜層の全体または一部に形成される導電性
    インク層を有することを特徴とする請求項２記載の半導
    体パッケージ。
  15. 【請求項１５】 前記導電性インク層が図案またはマー
    クを有することを特徴とする請求項１３または１４記載
    の半導体パッケージ。
  16. 【請求項１６】 前記回路基板の前記樹脂層の第２面に
    形成された前記ボールランドに付着される導電性ボール
    を有することを特徴とする請求項７記載の半導体パッケ
    ージ。
  17. 【請求項１７】 多数のボンドフィンガーとボールラン
    ドを有し、中央には貫通孔が形成されている回路基板を
    提供する段階と、 一面に多数の入出力パッドを有する半導体チップを前記
    回路基板の貫通孔内に配置する段階と、 前記半導体チップの入出力パッドと回路基板のボンドフ
    ィンガーとを電気的に接続させる段階と、 前記半導体チップ、接続手段、及び回路基板の一定領域
    を封止材で封止する段階と、 前記回路基板のボールランドに導電性ボールを融着して
    入出力端子を形成する段階とで構成されることを特徴と
    する半導体パッケージの製造方法。
  18. 【請求項１８】 前記回路基板を提供する段階の前また
    は後に、ボンドフィンガーが形成された反対面の前記回
    路基板面に貫通孔閉鎖部材を付着する段階をさらに包含
    することを特徴とする請求項１７記載の半導体パッケー
    ジの製造方法。
  19. 【請求項１９】 前記回路基板のボールランドに導電性
    ボールを融着して入出力端子を形成する段階の前または
    後に前記閉鎖部材を除去する段階をさらに包含すること
    を特徴とする請求項１８記載の半導体パッケージの製造
    方法。
  20. 【請求項２０】 前記閉鎖部材が絶縁性フイルム、紫外
    線テープ剤または導電性金属薄膜層中、選択されたいず
    れか一つであることを特徴とする請求項１８記載の半導
    体パッケージの製造方法。
  21. 【請求項２１】 多数のボンドフィンガーとボールラン
    ドとを有し中央には貫通孔が形成されている回路基板が
    複数個、一列に一体的に形成された回路基板ストリップ
    であることを特徴とする請求項１７に記載の半導体パッ
    ケージの製造方法。
  22. 【請求項２２】 半導体チップ位置領域としての多数の
    貫通孔が相互に一定の間隔で配置された複数個のサブス
    トリップが一体的に連結されたメインストリップを形成
    する樹脂層と、前記樹脂層上に形成される導電性回路パ
    ターンを有する半導体パッケージ用マトリックスタイプ
    回路基板ストリップを提供する段階と、 前記回路基板ストリップの各サブストリップに形成され
    たすべての貫通孔を閉鎖するように前記回路基板ストリ
    ップの一面に閉鎖部材を接着する段階と、 前記各々の貫通孔に半導体チップを配置し前記閉鎖部材
    上に接着させる段階と、 前記半導体チップと回路パターンとを電気的接続手段で
    接続する段階と、 前記半導体チップ、接続手段等を外部環境から保護する
    ために前記貫通孔を封止材で充填するモールディング段
    階と、 前記回路基板ストリップから前記閉鎖部材を除去する段
    階と、 外部入出力端子として導電性ボールを融着する段階と、 前記各々の貫通孔外周縁をカッティングして個々の半導
    体パッケージに分割する段階とで構成されることを特徴
    とする半導体パッケージの製造方法。
  23. 【請求項２３】 前記閉鎖部材接着段階が、各々の回路
    基板サブストリップに個々に接着される分離型閉鎖部材
    を前記閉鎖部材の一側がサブストリップとサブストリッ
    プとの間の境界に形成されたスロットを包含する領域上
    に各々複数枚独立的に接着させることを特徴とする請求
    項２２記載の半導体パッケージの製造方法。
  24. 【請求項２４】 前記閉鎖部材接着段階が、各々の回路
    基板ストリップに接着される一体型閉鎖部材をサブスト
    リップとサブストリップとの間の境界に形成されたスロ
    ットに一致する位置に切断用小孔ラインが配置されるよ
    うに接着させることを特徴とする請求項２２に記載の半
    導体パッケージの製造方法。
  25. 【請求項２５】 前記閉鎖部材除去段階が、サブストリ
    ップとサブストリップとの間の境界領域に形成されたス
    ロットにパンチを通過させて閉鎖部材の一側が回路基板
    ストリップから分離されるように除去することを特徴と
    する請求項２２記載の半導体パッケージの製造方法。
  26. 【請求項２６】 前記閉鎖部材接着段階で使用される閉
    鎖部材がカバーレイテープであることを特徴とする請求
    項２２記載の半導体パッケージの製造方法。
  27. 【請求項２７】 複数個の前記サブストリップが貫通ス
    ロットを境界に相互隣接して配置され、前記導電性回路
    パターンが前記各々のサブストリップ内の多数の貫通孔
    各々の周縁に隣接した少なくとも一表面上の領域に、接
    続手段により半導体チップと電気的に連結させるための
    多数のボンドフィンガー、外部入出力端子としての導電
    性ボールが融着領域である多数のボールランド及び、前
    記ボンドフィンガーと前記ボールランドとを電気的に連
    結する多数の連結部とで構成され、前記樹脂層及び前記
    回路パターンの表面に前記ボンドフィンガー及びボール
    ランドがオープンされるようにカバーコートがコーティ
    ングされることを特徴とする請求項２２記載の半導体パ
    ッケージの製造方法。
  28. 【請求項２８】 前記閉鎖部材接着段階で接着される閉
    鎖部材が前記各々のサブストリップ内の多数の貫通孔各
    々の周縁と半導体チップ実装領域の外周縁との間の領域
    一部にモールドゲートとしての通孔が形成され、前記通
    孔に一端が連結されたモールドランナーゲートを有する
    ことを特徴とする請求項２２記載の半導体パッケージの
    製造方法。
  29. 【請求項２９】 前記モールディング段階で封止材充填
    がトップダイに形成されたランナーと前記モールドラン
    ナーゲートを経由してゲートとしての前記通孔を通じて
    なることを特徴とする請求項２２記載の半導体パッケー
    ジの製造方法。
  30. 【請求項３０】 前記通孔は円形、四角形及び折曲され
    た四角形の中から選択されるいずれか一つの形状であ
    り、前記モールドランナーゲートが金で鍍金されること
    を特徴とする請求項２９記載の半導体パッケージの製造
    方法。
  31. 【請求項３１】 前記モールディング段階は、回路基板
    ストリップをダイの間に位置させ、前記入出力パッドが
    形成された半導体チップの表面に対応するダイにゲート
    を形成することによって、前記封止材が前記入出力パッ
    ドが形成された半導体チップの表面から充填されるよう
    にすることを特徴とする請求項２２記載の半導体パッケ
    ージの製造方法。
JP2000123206A 1999-05-07 2000-04-24 半導体パッケージ及びその製造方法 Expired - Fee Related JP3575001B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1019990016319A KR20000073182A (ko) 1999-05-07 1999-05-07 반도체패키지 및 그 제조 방법
KR10-1999-0020939A KR100393093B1 (ko) 1999-06-07 1999-06-07 반도체패키지의 제조방법
KR10-1999-0037928A KR100369394B1 (ko) 1999-09-07 1999-09-07 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR1999/P16319 1999-09-07
KR1019990037925A KR100365054B1 (ko) 1999-09-07 1999-09-07 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR1999/P20939 1999-09-07
KR1999/P37928 1999-12-29
KR1999/P37925 1999-12-29

Publications (2)

Publication Number Publication Date
JP2000323616A true JP2000323616A (ja) 2000-11-24
JP3575001B2 JP3575001B2 (ja) 2004-10-06

Family

ID=27483364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000123206A Expired - Fee Related JP3575001B2 (ja) 1999-05-07 2000-04-24 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (3) US6515356B1 (ja)
JP (1) JP3575001B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078108A (ja) * 2001-08-31 2003-03-14 Hitachi Chem Co Ltd 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
US6841862B2 (en) 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
KR100649878B1 (ko) * 2000-12-29 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN100372112C (zh) * 2002-08-23 2008-02-27 新光电气工业株式会社 半导体封装和半导体装置
JP2009277906A (ja) * 2008-05-15 2009-11-26 Denso Corp モールドパッケージの製造方法
JP2010258300A (ja) * 2009-04-27 2010-11-11 Murata Mfg Co Ltd 電子部品の配線構造および電子部品の製造方法
JP2015088962A (ja) * 2013-10-31 2015-05-07 京セラクリスタルデバイス株式会社 水晶デバイス
JP2015088953A (ja) * 2013-10-31 2015-05-07 京セラクリスタルデバイス株式会社 水晶デバイス
JP2016010093A (ja) * 2014-06-26 2016-01-18 京セラクリスタルデバイス株式会社 水晶デバイス
WO2019039278A1 (ja) 2017-08-22 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) * 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
US6778404B1 (en) * 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
CA2419088A1 (en) * 2000-08-11 2002-02-21 Escort Memory Systems Rfid tag assembly and system
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
US7288739B2 (en) * 2001-02-26 2007-10-30 Sts Atl Corporation Method of forming an opening or cavity in a substrate for receiving an electronic component
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
JP3704304B2 (ja) * 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
DE10245451B4 (de) * 2002-09-27 2005-07-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
US6833619B1 (en) 2003-04-28 2004-12-21 Amkor Technology, Inc. Thin profile semiconductor package which reduces warpage and damage during laser markings
EP1627430B1 (en) * 2003-05-28 2008-10-01 Infineon Technologies AG An integrated circuit package employing a flexible substrate
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
KR100541650B1 (ko) * 2003-08-12 2006-01-10 삼성전자주식회사 고체 촬상용 반도체 장치 및 그 제조방법
SG145564A1 (en) 2003-09-09 2008-09-29 Micron Technology Inc Systems for degating packaged semiconductor devices with tape substrates
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US6936922B1 (en) 2003-09-26 2005-08-30 Amkor Technology, Inc. Semiconductor package structure reducing warpage and manufacturing method thereof
KR100535181B1 (ko) * 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
CN1998077B (zh) * 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
US7008820B2 (en) * 2004-06-10 2006-03-07 St Assembly Test Services Ltd. Chip scale package with open substrate
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TWI251910B (en) * 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
US8125076B2 (en) * 2004-11-12 2012-02-28 Stats Chippac Ltd. Semiconductor package system with substrate heat sink
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
TWI256694B (en) * 2004-11-19 2006-06-11 Ind Tech Res Inst Structure with embedded active components and manufacturing method thereof
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI336603B (en) * 2004-12-03 2011-01-21 Ngk Spark Plug Co Method and apparatus for producing a wiring board, including film-peeling
US20060267174A1 (en) * 2005-02-09 2006-11-30 William Macropoulos Apparatus and method using stackable substrates
US7344915B2 (en) * 2005-03-14 2008-03-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
TW200636946A (en) * 2005-04-12 2006-10-16 Advanced Semiconductor Eng Chip package and packaging process thereof
WO2006129343A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置の製造装置及び半導体装置の製造方法
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
GB2441265B (en) * 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
KR100681263B1 (ko) * 2006-01-17 2007-02-09 삼성전자주식회사 반도체 패키지
TWI284971B (en) * 2006-01-26 2007-08-01 Siliconware Precision Industries Co Ltd Multichip stack structure
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US8252615B2 (en) * 2006-12-22 2012-08-28 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8852986B2 (en) * 2007-05-16 2014-10-07 Stats Chippac Ltd. Integrated circuit package system employing resilient member mold system technology
US7868446B2 (en) * 2007-09-06 2011-01-11 Infineon Technologies Ag Semiconductor device and methods of manufacturing semiconductor devices
US8008787B2 (en) * 2007-09-18 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with delamination prevention structure
US7672140B2 (en) * 2008-01-22 2010-03-02 Tensolite LLC Circuit board configuration
US7785929B2 (en) * 2008-03-25 2010-08-31 Stats Chippac Ltd. Mountable integrated circuit package system with exposed external interconnects
US7855444B2 (en) * 2008-03-25 2010-12-21 Stats Chippac Ltd. Mountable integrated circuit package system with substrate
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
US9685425B2 (en) * 2014-01-28 2017-06-20 Apple Inc. Integrated circuit package
EP3349247B1 (en) * 2017-01-13 2020-12-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Patterned cover layer on base structure defining cavity and alignment marker
US20230245944A1 (en) * 2021-07-28 2023-08-03 Institute of semiconductors, Guangdong Academy of Sciences Fan-out type package preparation method of fan-out type package

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4861959A (ja) * 1971-12-06 1973-08-30
US3851221A (en) 1972-11-30 1974-11-26 P Beaulieu Integrated circuit package
US4398235A (en) 1980-09-11 1983-08-09 General Motors Corporation Vertical integrated circuit package integration
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
WO1985002060A1 (fr) 1983-10-24 1985-05-09 Sintra-Alcatel, S.A. Procede de substitution d'un composant electronique connecte aux pistes conductrices d'un substrat porteur
JPH0612796B2 (ja) 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
US4729061A (en) 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPS629639A (ja) 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
US4756080A (en) 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
US4730232A (en) 1986-06-25 1988-03-08 Westinghouse Electric Corp. High density microelectronic packaging module for high speed chips
US4763188A (en) 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5040052A (en) 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5025306A (en) 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
JPH0291360U (ja) * 1988-12-29 1990-07-19
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5012323A (en) 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
GB8927164D0 (en) 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
KR920702024A (ko) 1990-03-15 1992-08-12 세끼사와 요시 다수의 칩을 갖는 반도체 장치
US5140404A (en) 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH04179264A (ja) 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JPH04284661A (ja) 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5614766A (en) 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
JPH05190721A (ja) 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
DE69330450T2 (de) 1992-08-05 2001-11-08 Fujitsu Ltd., Kawasaki Dreidimensionaler Multichipmodul
KR100280762B1 (ko) 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5859471A (en) 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
FR2701153B1 (fr) 1993-02-02 1995-04-07 Matra Marconi Space France Composant et module de mémoire à semi-conducteur.
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
EP0695494B1 (en) 1993-04-23 2001-02-14 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
US5474958A (en) 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
DE69432634D1 (de) 1993-08-13 2003-06-12 Irvine Sensors Corp Ic-stapel als ersatz für einzelnen ic
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
KR970000214B1 (ko) 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
JPH088389A (ja) 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5760471A (en) 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
DE69527473T2 (de) 1994-05-09 2003-03-20 Nec Corp., Tokio/Tokyo Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
FR2719967B1 (fr) 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US5583378A (en) 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5650593A (en) 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5527740A (en) 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5604376A (en) 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
MY114888A (en) 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
EP0704896B1 (en) 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
JP2780649B2 (ja) 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
KR0147259B1 (ko) 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US6093970A (en) 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5495394A (en) 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US6046076A (en) 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5491612A (en) 1995-02-21 1996-02-13 Fairchild Space And Defense Corporation Three-dimensional modular assembly of integrated circuits
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5652185A (en) 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US5620928A (en) 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
JP3007023B2 (ja) 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5682062A (en) 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6005778A (en) 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
GB9515651D0 (en) 1995-07-31 1995-09-27 Sgs Thomson Microelectronics A method of manufacturing a ball grid array package
US5721452A (en) 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
JP2894254B2 (ja) 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP3123638B2 (ja) 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5986317A (en) 1995-09-29 1999-11-16 Infineon Technologies Corporation Optical semiconductor device having plural encapsulating layers
JP2814966B2 (ja) 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
KR0178255B1 (ko) 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US5739581A (en) 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
KR0184076B1 (ko) 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5689135A (en) 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
JP3207738B2 (ja) 1996-01-15 2001-09-10 株式会社東芝 樹脂封止型半導体装置及びその製造方法
KR100443484B1 (ko) 1996-02-19 2004-09-18 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
JPH09232368A (ja) 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2806357B2 (ja) 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5917242A (en) 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5723907A (en) 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
JP3683996B2 (ja) 1996-07-30 2005-08-17 株式会社東芝 半導体装置およびその製造方法
US5796586A (en) 1996-08-26 1998-08-18 National Semiconductor, Inc. Substrate board having an anti-adhesive solder mask
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6074898A (en) 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US5981314A (en) 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JP3266815B2 (ja) 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
US5909633A (en) 1996-11-29 1999-06-01 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronic component
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
WO1998033217A1 (en) 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
US6057598A (en) 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5815372A (en) 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US6160705A (en) 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
TW449844B (en) 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
JP3359846B2 (ja) 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6257851B1 (en) 1997-09-25 2001-07-10 Scroll Technologies Generalized minimum diameter scroll component
JPH11134682A (ja) 1997-10-24 1999-05-21 Asahi Optical Co Ltd 光情報記録再生ヘッド
US5952611A (en) 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
JPH11186326A (ja) 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6326696B1 (en) 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6099677A (en) 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6034423A (en) 1998-04-02 2000-03-07 National Semiconductor Corporation Lead frame design for increased chip pinout
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6329709B1 (en) 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6081037A (en) 1998-06-22 2000-06-27 Motorola, Inc. Semiconductor component having a semiconductor chip mounted to a chip mount
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP3169907B2 (ja) 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
US6100804A (en) 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US6127833A (en) * 1999-01-04 2000-10-03 Taiwan Semiconductor Manufacturing Co. Test carrier for attaching a semiconductor device
US6268568B1 (en) 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
US6242279B1 (en) 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
US6261869B1 (en) 1999-07-30 2001-07-17 Hewlett-Packard Company Hybrid BGA and QFP chip package assembly and process for same
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6277672B1 (en) 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
US6262490B1 (en) 1999-11-05 2001-07-17 Advanced Semiconductor Engineering, Inc. Substrate strip for use in packaging semiconductor chips
US6271057B1 (en) 1999-11-19 2001-08-07 Advanced Semiconductor Engineering, Inc. Method of making semiconductor chip package
US6198171B1 (en) 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
US6257857B1 (en) 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6486537B1 (en) * 2001-03-19 2002-11-26 Amkor Technology, Inc. Semiconductor package with warpage resistant substrate

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696007B2 (en) 2000-06-30 2010-04-13 Nec Corporation Semiconductor package board using a metal base
US6841862B2 (en) 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
US7585699B2 (en) 2000-06-30 2009-09-08 Nec Corporation Semiconductor package board using a metal base
KR100649878B1 (ko) * 2000-12-29 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2003078108A (ja) * 2001-08-31 2003-03-14 Hitachi Chem Co Ltd 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
CN100372112C (zh) * 2002-08-23 2008-02-27 新光电气工业株式会社 半导体封装和半导体装置
JP2009277906A (ja) * 2008-05-15 2009-11-26 Denso Corp モールドパッケージの製造方法
JP2010258300A (ja) * 2009-04-27 2010-11-11 Murata Mfg Co Ltd 電子部品の配線構造および電子部品の製造方法
JP2015088962A (ja) * 2013-10-31 2015-05-07 京セラクリスタルデバイス株式会社 水晶デバイス
JP2015088953A (ja) * 2013-10-31 2015-05-07 京セラクリスタルデバイス株式会社 水晶デバイス
JP2016010093A (ja) * 2014-06-26 2016-01-18 京セラクリスタルデバイス株式会社 水晶デバイス
WO2019039278A1 (ja) 2017-08-22 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US11335715B2 (en) 2017-08-22 2022-05-17 Sony Semiconductor Solutions Corporation Solid-state imaging unit, method of producing the same, and electronic apparatus
US11784197B2 (en) 2017-08-22 2023-10-10 Sony Semiconductor Solutions Corporation Solid-state imaging unit, method of producing the same, and electronic apparatus

Also Published As

Publication number Publication date
US20030100142A1 (en) 2003-05-29
JP3575001B2 (ja) 2004-10-06
US7190071B2 (en) 2007-03-13
US6515356B1 (en) 2003-02-04
US6717248B2 (en) 2004-04-06
US20040164411A1 (en) 2004-08-26

Similar Documents

Publication Publication Date Title
JP3575001B2 (ja) 半導体パッケージ及びその製造方法
JP3398721B2 (ja) 半導体パッケージ及びその製造方法
JP3416737B2 (ja) 半導体パッケージの製造方法
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US7863757B2 (en) Methods and systems for packaging integrated circuits
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
KR100623507B1 (ko) 반도체 패키지를 제조하는 방법
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
WO2013078751A1 (en) No-exposed-pad ball grid array (bga) packaging structures and method for manufacturing the same
WO2013075384A1 (en) Ball grid array (bga) packaging structures and method for manufacruring the same
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JPH07183425A (ja) 半導体装置とその製造方法
JP2002343818A (ja) Ｂｇａ型配線基板及びその製造方法並びに半導体装置の製造方法
JP2001127195A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2001127196A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
KR20000074351A (ko) 반도체패키지 및 그 제조방법
KR20000073182A (ko) 반도체패키지 및 그 제조 방법
JPH11354550A (ja) 半導体装置とその製造方法
JPH10308473A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees