DE69527473T2 - Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren - Google Patents

Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren

Info

Publication number
DE69527473T2
DE69527473T2 DE69527473T DE69527473T DE69527473T2 DE 69527473 T2 DE69527473 T2 DE 69527473T2 DE 69527473 T DE69527473 T DE 69527473T DE 69527473 T DE69527473 T DE 69527473T DE 69527473 T2 DE69527473 T2 DE 69527473T2
Authority
DE
Germany
Prior art keywords
semiconductor chip
film
heat radiation
conductive pattern
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69527473T
Other languages
English (en)
Other versions
DE69527473D1 (de
Inventor
Michitaka Urushima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69527473D1 publication Critical patent/DE69527473D1/de
Application granted granted Critical
Publication of DE69527473T2 publication Critical patent/DE69527473T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

    Erfindungsgebiet
  • Die vorliegende Erfindung betrifft eine Montagetechnologie für einen Halbleiterchip und insbesondere eine Montagetechnologie für einen Halbleiterchip durch eine automatisierte Bandbondierung auf eine gedruckte Leiterplatte.
    • Beschreibung des Standes der Technik
  • Ein typisches Beispiel eines Vorganges zum Montieren eines Halbleiterchips auf einem Filmträgerband, das für TAB (automatische Bandbondierung)-Technologie zur Verfügung steht, ist in den Fig. 1A bis 1C und 2 gezeigt, und die Fig. 2 zeigt das Layout eines Filmträgerbandes an der in der Fig. 1A gezeigten Stufe.
  • Das Montageverfahren gemäß dem Stand der Technik beginnt mit der Herstellung des Filmträgerbandes. In einem Basisfilm 4 aus Isoliermaterial, wie beispielsweise Polyimid werden nämlich Filmtransportlöcher 1, ein Anordnungsloch 2 und Trennlöcher 3 ausgebildet. Die Teile zwischen dem Vorrichtungsloch 2 und den Trennlöchern 3 werden als Stützen 4a bezeichnet, und die Teile zwischen den Trennlöchern 3 werden als Brücken 4b bezeichnet.
  • Die Filmtransportlöcher 1 sind entlang der Seitenkanten des Basisfilms 4 angeordnet und werden zum Bewegen und Positionieren des Filmträgerbandes in einem späteren Schritt verwendet. Das Vorrichtungsloch 2 ist weit genug, um einen Halbleiterchip 5 aufzunehmen, und an den an der Oberseite des Halbleiterchips 5 freigelegten Elektroden werden Metallhöcker 5a für einen Innenleiterbondierung ausgebildet. Die Trennlöcher 3 werden als "OLB" (Außenleiterbondier)-Löcher abgekürzt und sind um das Vorrichtungsloch 2 angeordnet.
  • Darauffolgend wird auf die Oberseite des Basisfilms 4 eine Metallfolie, beispielsweise Kupfer, laminiert, und eine klebende Paste 6 bindet die Metallfolie an die Oberseite des Basisfilms 4. Die Metallfolie wird unter Verwendung von fotolithographischen Technologien zu einer Anzahl von Leiterdrähten 7 strukturiert. Jeder der Leiterdrähte 7 ist nach unten zu einem inneren Leiterteil, einem äußeren Leiterteil und einem Pad-Teil für elektrische Tests unterteilt. Der innere Leiterteil 6a steht teilweise in das Vorrichtungsloch 2 vor, und geht in den äußeren Leiterteil in der Stütze 4a über. Der äußere Leiterteil erstreckt sich über die Trennlöcher 3 und geht in den Pad-Teil über. Die Leiter 7 sind durch Galvanisierung mit Gold, Zinn oder Lot abgedeckt und der Goldfilm, der Zinnfilm oder der Lotfilm dient als ein Schutzfilm.
  • Filmtransporträder (nicht dargestellt) fördern das Filmträgerband, und das Vorrichtungsloch 2 wird zu dem Halbleiterchip 5 ausgerichtet. Dann wird ein Bondierwerkzeug (nicht dargestellt) gegen die Höcker 5a gepreßt und es wird von dem Bondierwerkzeug auf die inneren Leiterteile der Leiter 7 Wärme aufgebracht. Auf diese Art und Weise werden die Leiter 7 durch Thermokompressionsbondier-Technik an die Höcker 5a gebondet. Für das Bonden der Leiter 7 an die Höcker 5a kann ein eutektischer Vorgang verwendet werden. Die resultierende Struktur in diesem Schritt ist in den Fig. 1A und 2 dargestellt.
  • Darauffolgend wird auf der Oberseite des Halbleiterchips 5, der wie in der Fig. 1B gezeigt, durch das Vorrichtungsloch 2 freigelegt ist, ein Stück Kunstharz 8 vorgesehen, und verhindert, dass an der Oberseite des Halbleiterchips 5 von einer unerwünschten Kontamination ein Schaltungsmuster ausgebildet wird.
  • Die Brücken 4b des Filmträgerbandes 4 werden gebrochen, und die Stützen 4a werden von dem Filmträgerband zusammen mit dem Halbleiterchip 5 und den Leitern 7 getrennt.
  • Der Hersteller hat zuvor eine gedruckte Leiterplatte 9 hergestellt, und auf einer starren Isolierplatte 9b ist ein Leitermuster 9a aufgedruckt. Der Halbleiterchip 5 und die äußeren Leiterteile der Leiter 7 werden zu dem Leitermuster 9a ausgerichtet und die äußeren Leiterteile werden durch die Thermokompressionsbondier-Technik an das Leitermuster 9a gebondet.
  • Bei der Montagetechnologie gemäß dem Stand der Technik wird jedoch bezüglich der Produktionskosten ein Problem hervorgerufen. Im einzelnen haben die Leiter 7 eine Dicke in der Größenordnung von 35 um und von den äußeren Leiterteilen der Leiter 7 wird erwartet, daß sie exakt strukturiert und extrem koplanar sind, um eine Bondierabhebung der Halbleitervorrichtung zu verhindern. Diese Bedingungen erfordern eine Spezialbondiermaschine zum Bondieren der äußeren Leiterteile der Leiter 7 an das Leitermuster 6a der bedruckten Leiterplatte 9, und das Montagesystem, welches eine derartige Spezialmaschine enthält, ist kaum für andere Halbleitervorrichtungen mit unterschiedlicher Bauart geeignet, wie beispielsweise QFP, die durch einen gleichzeitigen Rückflußschritt montiert werden. Dies führt zu einer großen Menge an Planungs- und Ausrüstungsinvestition, was wiederum die Produktionskosten der Halbleitervorrichtung erhöht.
  • Wie vorstehend beschrieben, ist QFP für die Produktivität wegen des gleichzeitigen Rückflusses wünschenswert. Das Rastermaß der Außenleiterteile ist jedoch auf 0,4 mm minimiert; und setzt an der Schnittstelle einer integrierten Schaltung eine Grenze. Eine attraktive Durchbruchstechnologie ist durch Nikkei Microdevices, 1994, Mai, Seiten 58 bis 64 eingeführt worden und wird als das Kugelgitterarray bezeichnet. Eine große Anzahl von Lothöckern sind an einer Rückseite einer Packung vom GBA-Typ angeordnet und sind dichter als QFP. Beispielsweise erfordert QFP ein Mindestrastermaß von 0,4 mm für 220 Signalstifte auf einer quadratischen Fläche von 23 · 24 mm. Das GBA realisiert jedoch 220 Signalstifte auf derselben Fläche mit einem Rastermaß von 1,5 mm. Das heißt, daß die GBA-Technologie die Besetzungsfläche der Signalstifte senken kann und demgemäß die Längen der Signalpfade senken kann. Die verminderten Signalpfade verbessern die Charakteristika der Vorrichtung.
  • Daher ist die GBA-Technologie für Hersteller sehr attraktiv, und es wird für eine GBA- Packung eine mehrstufig bedruckte Schaltungsplatte verwendet. Die mehrstufig bedruckte Schaltungsplatte ist aus Keramikplatten oder Filmen, wie beispielsweise automatischen Filmbondbändern gebildet. Die japanische Patentveröffentlichung der ungeprüften Anmeldung Nr. 63-34936 offenbart die mehrstufig bedruckte Schaltungsplatte, die aus den automatischen Filmbondbändern gebildet ist. Gemäß der japanischen Patentveröffentlichung der ungeprüften Anmeldung ist auf der Hauptfläche eines Basisfilms ein Leitermuster ausgebildet, und ist über Durchgangslöcher, welche in dem Basisfilm ausgebildet sind, elektrisch mit den Anschlüssen an der Rückseite verbunden. Die Anschlüsse sind an eine bedruckte Leiterplatte angeschlossen. Darüberhinaus ist es notwendig, eine mehrstufige Verdrahtungsstruktur auf dem Film herzustellen. Dies führt zu einer sehr teuren Packung. Ein weiteres Problem, das der Montagetechnologie gemäß dem Stand der Technik inhärent ist, ist eine niedrige Fertigungsausbeute. Wie vorstehend beschrieben, sind die Leitungdrähte 7 an das leitfähige Muster 9a durch die Thermokompressions-Bondiertechnik gebondet und sind kaum zu reparieren, selbst wenn eine Bond-Ablösung stattfindet.
  • Eine Halbleitervorrichtung mit den Merkmalen des Oberbegriffes des Patentanspruches 1 ist aus der JP-A-02252248 bekannt. Diese Veröffentlichung zeigt ebenfalls ein Verfahren zum Herstellen einer derartigen Halbleitervorrichtung. Die JP-A-05259221, JP-A- 04067658, JP-A-01082646 zeigen ebenfalls Vorrichtungen zum Aufbau einer Halbleitervorrichtung.
  • Die US-A-5216278 offenbart einen geschützten Draht in Form eines Kontaktloches in einem isolierten Trägersubstrat, und es gibt einen Abstrahlhöcker, der an den Leiter gebondet und an den Plattenmitteln befestigt ist.
  • Es ist eine wichtige Aufgabe der vorliegenden Erfindung, eine ökonomische und zuverlässige Montagetechnologie zu schaffen.
  • Diese Aufgabe ist durch die Merkmale der Patentansprüche 1 und 7 gelöst.
  • Vorteilhafte Merkmale sind in den Unteransprüchen gezeigt.
  • Die Elektroden, welche mit den Leitungsdrähten verbunden sind, können vor dem Ausbilden der Höcker mit Kunstharz abgedeckt werden.
    • Kurze Beschreibung der Figuren
  • Die Merkmale und Vorteile der Montagetechnologie gemäß der vorliegenden Erfindung gehen aus der folgenden Beschreibung anhand der begleitenden Figuren im Einzelnen hervor, in welchen zeigt:
  • Fig. 1A und 1C Ansichten im Schnitt des Montagevorganges für die Halbleitervorrichtung gemäß dem Stand der Technik;
  • Fig. 2 eine Draufsicht auf den in der Fig. 1A gezeigten Trägerfilm, die das Layout zeigt;
  • Fig. 3A bis 3E Ansichten im Schnitt eines Montagevorgangs für eine Halbleitervorrichtung;
  • Fig. 4 eine Draufsicht auf einen Halbleiterchip, der an ein Trägerband angeschlossen ist;
  • Fig. 5A eine Draufsicht auf einen wesentlichen Schritt einer anderen Montagevorgangssequenz gemäß der vorliegenden Erfindung;
  • Fig. 5B eine Ansicht im Schnitt eines weiteren wesentlichen Schrittes der Herstellungssequenz;
  • Fig. 6A eine Ansicht im Schnitt eines wesentlichen Schrittes eines modifizierten Verfahrens; und
  • Fig. 6B eine Ansicht im Schnitt eines weiteren wesentlichen Schrittes des modifizierten Verfahrens.
  • Die Fig. 3A bis 3E und 4 zeigen ein Beispiel eines Montageverfahrens und die Fig. 3A bis 3E zeigen Ansichten im Schnitt entlang der Linie A-A in der Fig. 4. Von der in der Fig. 4 ist der Einfachheit halber jedoch die Kunstharzbeschichtung von der Struktur weggelassen worden.
  • Der Montagevorgang beginnt mit der Herstellung eines flexiblen Filmträgerbandes 10, und entlang der zwei Seitenkanten des flexiblen Filmträgerbandes 10 werden zwei Reihen von Filmtransportlöchern 10a ausgebildet. Ferner werden in Intervallen die Vorrichtungslöcher 10b ausgebildet und diese sind etwas weiter als ein Halbleiterchip 11. Um jedes der Vorrichtungslöcher 10b werden 4 längliche Trennlöcher 10c angeordnet, und eine Stützfläche 10d ist über Brückenflächen 10e mit einer Rahmenfläche 10f verbunden. Bei diesem Beispiel dient die Rahmenfläche 10f als eine erste Fläche und die Stützfläche 10e dient als eine zweite Fläche.
  • Auf die Oberfläche des flexiblen Trägerfilms 10 ist eine leitfähige Metallfolie aus beispielsweise Kupfer, mittels eines Klebstoffes 12 geklebt, und die leitfähige Metallfolie ist unter Verwendung von fotolithographischen Techniken zu einer Anzahl von Leitungsdrähten 13 strukturiert.
  • Jeder der Leitungsdrähte 13 ist in einen inneren Leiterteil 13a, der in das Vorrichtungsloch 10b vorsteht und einen Pad-Teil 13b unterteilt, der in den inneren Leiterteil 13a übergeht, und die Pad-Teile 13b sind in einem Array angeordnet, wie dies am besten aus der Fig. 4 zu ersehen ist. Bei diesem Beispiel sind die Pad-Teile 13b in Intervallen von 1,0 mm angeordnet.
  • Wenigstens die Leiterdrähte 13 und die freigelegte Stützfläche 10d werden mit einem Abdeckresist beschichtet und der Abdeckresistfilm wird so strukturiert, daß zentrale Flächen der Pad-Teile 13b und die innenliegende periphäre Subfläche der Stützfläche 10d. In der Fig. 4 zeigen die gestrichelten Linien 14a, 14b und 14c jeweils einen Außenumfang und einen Innenumfang der Abdeckresistschicht 14 und die kleinen Löcher der freizulegenden Teile der Pad-Teile 13b an.
  • Der Anfangselastizitätsmodul des Abdeckresists 14 ist weniger als ein Zehntel desjenigen des Basisfilms 10, und die Ebenheit des Basisfilms 10 ist für die späteren Schritte zu akzeptieren. Es wird empfohlen, ein Abdeckresist 14 mit einem Anfangselastizitätsmodul von ungefähr einem Zwanzigstel zu verwenden, um die Verwindung des Basisfilms 10 vernachlässigbar zu machen. Wenn andererseits als Abdeckresist 14 ein Epoxydharz verwendet wird, ist der anfängliche Elastizitätsmodul in der Größenordnung von 200 kg/mm², und die Verwindung des Basisfilms 10 ist für die späteren Schritte ernst zu nehmen.
  • Die Öffnungen des Abdeckresists 14 haben eine etwas kleinere Fläche als diejenige der Pad-Teile 13b. Wenn die Pad-Teile 13b einen Durchmesser von 0,6 mm haben, haben die Öffnungen in dem Abdeckresist 14 einen Durchmesser von ungefähr 0,5 mm. Es ist nicht notwendig, die Leitungsdrähte 13 auf der Stützfläche 10d zu plattieren, und das Weglassen des Plattierschrittes senkt die Herstellungskosten der Halbleitervorrichtung.
  • Bei einer Modifikation sind die Pad-Teile 13b näher an den Trennlöchern 10c angeordnet und es sind Test-Pads und plattierte Verdrahtungen ausgebildet. Die Pad-Teile 13b stehen jedoch als Überprüfungspads für einen Kurzschluß des Verdrahtungsmusters zur Verfügung und dies begünstigt eine Verkleinerung der Halbleitervorrichtung.
  • Somit ist ein automatisches Filmbondband 15 fertiggestellt, und die resultierende Struktur dieses Schrittes ist in der Fig. 3A dargestellt.
  • Das automatische Filmbondband 15 wird in eine Innenbondmaschine gesetzt, und rotierende Filmzahnrollen 16a werden sequentiell zum Kämmen mit den Filmtransportlöchern 10a gebracht, um das automatische Filmbondband 15 synchron mit einem Trägerband (nicht dargestellt) welches die Halbleiterchips 11 trägt, zu fördern. Der Halbleiterchip 11 hat eine Anzahl von Elektroden 1 1a, die mit einer elektrischen Schaltung verbunden sind, welche in dem Halbleiterchip 11 hergestellt ist, und die Innenbondmaschine richtet die inneren Leiterteile 13a mittels eines Thermokompressionswerkzeuges 16b zu den Elektroden 11a aus. Das Thermokompressionswerkzeug 16b preßt die inneren Leiterteile 13a gegen die Elektroden 11a, und die inneren Leiterteile 13a werden durch Thermokompression an die Elektroden 11a gebondet. Die resultierende Struktur dieses Schrittes ist in der Fig. 3B gezeigt.
  • Darauffolgend werden die Verbindungen zwischen den Elektroden 1 1a und den inneren Leiterteilen 13a mit einem Stück Kunstharz 17 abgedeckt, und dieses füllt einen Raum aus, der zwischen dem Halbleiterchip 11 und dem Basisfilm 10 belassen worden ist, wie dies in der Fig. 3C gezeigt ist.
  • Das Kunstharzstück 17 deckt weiterhin die innere periphäre Sub-Fläche der Stützfläche 10d ab und geht in das Abdeckresist 14 über. Aus diesem Grund ist das Stück Kunstharz 17 um wenigstens einen Millimeter größer als das Vorrichtungsloch 10b. Es wird empfohlen, die Höhe des Kunstharzstückes 17 so zu bemessen, daß sie mit Bezug auf die Oberseite des Halbleiterchips 11 nicht höher als 250 um ist.
  • Das Kunstharzstück 17 verhindert eine Oxidation und Kontaminierung der Verbindung zwischen den Elektroden 11a und den inneren Leiterteilen 13a und fixiert den Halbleiterchip 11 sicher an den inneren Leiterteilen 13a und der Stützfläche 10d des automatischen Filmbondbandes.
  • Darauffolgend werden auf den Pad-Teilen 13b Lotkügelchen vorgesehen und in Stickstoffatmosphäre geschmolzen. Dann werden die Lotkügelchen an die Pad-Teile 13b gebondet, und auf den Pad-Teilen 13b sind jeweils Höcker 18 ausgebildet. Die Höcker 18 haben einen Durchmesser, der größer als derjenige der Öffnungen in dem Abdeckresist 14 ist. Bei diesem Beispiel haben die Höcker einen Durchmesser von 0,8 mm.
  • Eine andere Ausbildungstechnik für die Höcker 18 ist das Drucken. Wenn die Pad-Teile 13b mit dicken Oxidfilmen abgedeckt werden, ist ein Flußmittel notwendig. Wenn jedoch kein Flußmittel verwendet wird, ist es nicht notwendig, die Öffnungen in dem Abdeckresist 14 kleiner als die Pad-Teile 13b zu machen.
  • Die Brückenteile 10e werden durchgeschnitten, und die Stützfläche 10d und der Halbleiterchip 11 werden von der Rahmenfläche 10f getrennt, wie dies in der Fig. 3D gezeigt ist.
  • Die Leiterdrähte 13, die mit dem Halbleiterchip 11 verbunden sind, werden einer elektrischen Auswahl unterzogen. Bei einer positiven Diagnose werden die Höcker 18 zu einem Leitungsmuster 19a einer gedruckten Leiterplatte 19b ausgerichtet. Die Höcker 18 werden an das Leitungsmuster 19a mittels eines laufenden Rückflußverfahrens gebondet. Die Rückflußmaschine steht für andere Arten von Halbleiterchips allgemein zur Verfügung und es ist keine Spezialaußenbondiermaschine erforderlich. Aus diesem Grund wird die Halbleitervorrichtung gemäß der vorliegenden Erfindung ökonomisch an der gedruckten Leiterplatte 19b befestigt.
  • Darüberhinaus werden die Höcker 18 sicher an das Leitermuster 19a gebondet und verbessern die Fertigungsausbeute der Halbleitervorrichtung.
  • Eine Modifikation des Beispiels hat eine Hitzeabstrahlplatte, die an dem Halbleiterchip 11 mittels Klebstoff mit einem großen Wärmeübertragungskoeffizienten Befestigt ist. Eine weitere Modifikation kann ferner an der Hitzeabstrahlplatte eine mittels Klebstoff befestigte Wärmesenke haben. Die Hitzeabstrahlplatte und die Wärmesenke werden aufeinanderfolgend an dem Halbleiterchip 11 nach der Montage an der gedruckten Leiterplatte 19b befestigt.
  • Wie aus der vorstehenden Beschreibung zu ersehen ist, befestigen die Höcker 18 die Pad- Teile 13b fest an dem Leitungsmuster 19a der gedruckten Leiterplatte 19b ohne eine Spezialmaschine, und die Produktionskosten, die Ausbeute und die Zuverlässigkeit der Halbleitervorrichtung werden sicher verbessert.
  • Die Fig. 5A und 5B zeigen wesentliche Schritte eines Montagevorgangs, der die vorliegende Erfindung verkörpert. Für die Halbleitervorrichtung sind ein Hitzeabstrahlhöcker 21, eine Hitzeabstrahlplatte 22a und eine Wärmesenke 22b vorgesehen, und die übrigen Komponenten sind ähnlich wie die bei dem Beispiel gezeigten. Aus diesem Grund sind die anderen Komponenten mit den gleichen Bezugsziffern wie die entsprechenden Teile der Halbleitervorrichtung, welche das Beispiel implementiert, bezeichnet, ohne daß sie detailliert beschrieben werden.
  • Die Herstellungssequenz, welche das Beispiel implementiert, beginnt ebenfalls mit der Herstellung eines automatischen Filmbondbandes 23, der Halbleitervorrichtung 11, der gedruckten Leiterplatte 19b, der Hitzeabstrahlplatte 22a und der Wärmesenke 22b, und diese sind mit Ausnahme des Folgenden ähnlich wie bei dem Montagevorgang.
  • Das automatische Filmbondband 23 ist ähnlich wie das automatische Filmbondband 15 mit Ausnahme eines gestützten Drahtes 24. Der gestützte Draht 24 ist aus der gleichen Metallfolie wie die Leitungsdrähte 13 laufend ausgebildet und hat einen zentralen Teil 24a über dem Halbleiterchip 11 und Brückenteile 24b, die in den zentralen Teil 24a übergehen.
  • Das Abdeckresist 14 erstreckt sich über den gestützten Draht 24 und deckt ihn ferner ab. Um das Abdeckresist 14 klar zu unterscheiden, ist das Abdeckresist 14 in der Fig. 5A durch Schraffurlinien angegeben.
  • In dem Abdeckresist 14 ist eine Öffnung 25 ausgebildet und legt einen Teil des zentralen Teils 24a frei. Für die Öffnung 25 ist es wünschenswert, daß sie einen gleichen Durchmesser wie die Öffnungen an den Pad-Teilen 13b haben, weil die Öffnung 15 zusammen mit den Öffnungen über den Pad-Teilen 13b fortlaufend in dem Abdeckresist 14 ausgebildet wird. Wenn jedoch die Höcker durch einen Druckvorgang ausgebildet werden, ist es nicht notwendig, die Öffnung 25 auf den Durchmesser der Öffnungen an den Pad-Teilen 13b zu beschränken.
  • Eine Art Kunstharz 25 wird von einem Spalt zwischen dem gestützen Draht zugeführt und breitet sich zwischen dem gestützten Draht 24 und dem Halbleiterchip 11 durch das Kapillarphänomen aus. Anders ausgedrückt, es wird empfohlen, ein Kunstharz 25 zu wählen, welches eine Viskosität hat, die klein genug ist, um sich infolge des Kapillarphänomens auszubreiten.
  • Wenn der gestützte Draht 24 z. B. während des Zuführens des Kunstharzes 25 durch eine Vakuumdüse gestützt wird, verbreitet sich das Kunstharz 24 ausreichend über den Raum zwischen dem geschützten Draht 24 und dem Halbleiterchip 11.
  • Der Hitzeabstrahlhöcker 21 hält den Halbleiterchip 11 parallel zur Oberfläche der gedruckten Leiterplatte 19b.
  • Wenn ein größeres Hitzeabstrahlvermögen für die Halbleitervorrichtung erwartet wird, ist die Hitzeabstrahlplatte 22a aus Aluminium an den Halbleiterchip 11 mittels einer Klebstoffpastenschicht 26a mit einem großen Wärmeübertragungskoeffizienten gebondet.
  • Wenn für die Halbleitervorrichtung ein sehr viel größeres Hitzeabstrahlvermögen zu erwarten ist, ist ferner die Wärmesenke 22b mittels einer Klebstoffpastenschicht 26b mit einem großen Wärmeübertragungskoeffizienten an die Hitzeabstrahlplatte 22a gebondet.
  • Die Befestigung der Hitzeabstrahlplatte 22a und der Wärmesenke 22b wird nach dem Bondierschritt zwischen den Höckern 18 und 21 und dem Leitungsmuster 19a ausgeführt.
  • Obwohl die Hitzeabstrahlplatte 22a und die Wärmesenke 22b für die Halbleitervorrichtung, welche das Beispiel wie vorstehend beschrieben, implementiert, zur Verfügung steht, ist es zu empfehlen, die Hitzeabstrahlplatte 22a nicht nur an den Halbleiterchip 11 sondern auch an den Basisfilm 10 zu bonden, weil das Gewicht den Halbleiterchip bei Abwesenheit des Hitzeabstrahlhöckers 21 nach unten drückt. Alternativ können eine Lötplatte oder eine Kunstharzspalte vorab an der gedruckten Leiterplatte 19b vorgesehen worden sein, und die Lötplatte oder die Kunstharzspalte stützen den Halbleiterchip am Harzstück 25.
  • Wie aus der vorstehenden Beschreibung zu ersehen ist, erzielt die Halbleitervorrichtung, welche die Ausführungsform implementiert, alle Vorteile des Beispiels und hat eine große Hitzeabstrahlung. Die Halbleitervorrichtung gemäß der vorliegenden Erfindung benötigt nämlich keine gedruckte Schaltungsplatte mit Durchgangslöchern, Keramikplatte mit Durchgangslöchern und TAB-Band mit Durchgangslöchern, und es steht ein ökonomisches Standard-TAB-Band zur Verfügung. Die Höcker 18 und 21 werden laufend durch einen Rückfluß an das Leitermuster 19a gebondet, und die Halbleitervorrichtung gemäß der vorliegenden Erfindung kann ein Rückflußsystem gemeinsam mit anderen Arten von Halbleitervorrichtungen benutzen.
  • Obwohl eine bestimmte Ausführungsform der vorliegenden Erfindung gezeigt und beschrieben worden ist, ist es für den Fachmann klar zu ersehen, daß verschiedene Änderungen und Modifikationen durchgeführt werden können, ohne daß vom Umfang der vorliegenden Erfindung abgewichen wird. Beispielsweise können die Pad-Teile 13b durch die Höcker 18 mit einem Leitungsmuster, das auf einem flexiblen Film ausgebildet ist, elektrisch verbunden werden.
  • Darüberhinaus werden die inneren Leiterteile unter Verwendung des Werkzeuges der vorstehend beschriebenen Ausführungsform fortlaufend an die Elektroden auf dem Halbleiterchip gebondet. In einem weiteren Vorgang gemäß der vorliegenden Erfindung können die Elektroden sequentiell an die Elektroden gebondet werden.
  • Schließlich kann die Hitzeabstrahlplatte oder es können die Hitzeabstrahlplatte und die Wärmesenke vor dem Montageschritt an den Halbleiterchip gebondet werden. Im einzelnen zeigt die Fig. 6A eine Hitzeabstrahlplatte 31 und eine Wärmesenke 32, die an den Halbleiterchip 11 gebondet sind, welcher mit den Leitungsdrähten 13 verbunden ist. Danach werden auf den Pad-Teilen 13b die Höcker ausgebildet und die Höcker 18 werden an das Leitungsmuster 19a der gedruckten Leiterplatte 19b, wie in der Fig. 6B gezeigt, gebondet.

Claims (14)

1. Halbleiteranordnung mit:
a) einem Halbleiterchip (11) mit einem elektrischen Schaltkreis, der mit Elektroden (11a) verbunden ist, die auf eine Oberfläche des Halbleiterchips (11) freiliegen;
b) einem rahmenartigen Film (10d), der ein zentrales Anordnungsloch hat, zu welchem die Elektroden freiliegen;
c) eine Vielzahl von Leitungsdrähten (13), die an den Film gebondet sind und äußere Endteile (13b) und innere Endteile (13a) aufweisen, die in das zentrale Anordnungsloch hineinragen und mit den Elektroden (11a) des Halbleiterchips (11) verbunden sind;
d) einem leitfähigen Muster (19a), das auf einer Platine (19b) angeordnet ist; und
e) Höckern (18), die jeweils an den äußeren Endteilen (13b) der Leitungsdrähte (13) ausgeformt sind und an das leitfähige Muster (19a) gebondet sind, um eine elektrische Verbindung zwischen den äußeren Endteilen (13b) der Leitungsdrähte (13) und dem leitfähigen Muster (19a) vorzusehen,
dadurch gekennzeichnet, daß sie ferner aufweist
einen gestützten Draht (24), dessen Zentralteil (24a) in dem Geräteloch des rahmenartigen Filmes (10a) nahe dem Halbleiterchip (11) positioniert ist und von dem rahmenartigen Film (10d) über Brückenteile (24b) gestützt wird, die mit dem zentralen Teil (24a) zusammenhängen, und einen Hitzeabstrahlhöcker (21), der an den Teil (24a) gebondet ist, um durch den Halbleiterchip (11) erzeugte Hitze abzustrahlen, und der an die Platine (19b) angeheftet ist, um den Halbleiterchip (11) abzustützen.
2. Halbleiteranordnung nach Anspruch 1, welche ferner aufweist ein Schutzmaterial, das elektrischen Verbindungen abdeckt und das Halbleiterchip sicher mit den inneren Endteilen (13a) und dem rahmenartigen Film (19d) verbindet.
3. Halbleiteranordnung nach Anspruch 2, welche ferner mit einer Hitzeabstrahlplatte (22a), die an dem Halbleiterchip (11) befestigt ist.
4. Halbleiteranordnung nach Anspruch 3, welche ferner mit einer Wärmesenke (22b), die an der Hitzeabstrahlplatte (22a) befestigt ist.
5. Halbleiteranordnung nach Anspruch 4, welche ferner mit einer Hitzeabstrahlplatte (22a), die am Halbleiterchip (11) befestigt ist.
6. Halbleiteranordnung nach Anspruch 5, welche ferner mit einer Wärmesenke (22b), die an der Hitzeabstrahlplatte (22a) befestigt ist.
7. Verfahren zum Befestigen eines Halbleiterchips an einer Befestigungsplatine mit den Schritten:
a) Vorbereiten eines Halbleiterchips (11), einer Befestigungsplatine (19b) und einem automatischen Filmbondband (15), welches ein Filmträgerband (10) enthält mit einer ersten Fläche (10f) und einer zweiter Fläche (10d), die von der ersten Fläche getrennt werden kann und eine zentrale Anordnungsausnehmung hat, und mit einem leitfähigen Muster, das an die zweite Fläche gebondet ist und innere Leitungen (13a) aufweist, die in die zentrale Anordnungsausnehmung vorspringen, und mit Höckern (13b), die elektrisch mit den inneren Leitungen (13a) verbunden sind, welche auf der zweiten Fläche (10d) ausgeschäumt sind;
a1) Ausbilden einer gestützten Leitung (24), deren Zentralteil (24a) in einer Anordnungsausnehmung der zweiten Fläche (10d) nahe dem Halbleiterchip (11) positioniert ist und von der zweiten Fläche (10d) abgestützt wird durch Brückenteile (4b), die mit dem Zentralteil (24a) verbunden sind; a2) Ausbilden eines Hitzestrahlhöckers (21), der an den Teil (24a) gebondet ist, um Hitze abzustrahlen, die durch den Halbleiterchip (11) erzeugt wurde, und der an der Platine (19b) befestigt ist, um den Halbleiterchip (11) abzustützen;
b) Bonden der inneren Leitungen (13a) an Elektroden (11a) des Halbleiterchips (11), die mit der zentralen Anordnungsausnehmung fluchten;
c) Formen von leitfähigen Höckern (18) auf den Flecken (13b);
d) Abtrennen der zweiten Fläche (13d) mit dem leitfähigen Muster, welches mit den Elektroden (11a) des Halbleiterchips (11) verbunden ist, von der ersten Fläche (10f); und
e) Bonden der Höcker (18) an das leitfähige Muster (19a) auf der Befestigungsplatine (19b)
8. Verfahren nach Anspruch 7, ferner mit dem Zwischenschritt a) Schritt und b): Beschichten des leitfähigen Musters und einer freiliegenden Unterfläche der zweiten Fläche (10d) mit einer Abdeckresist-Schicht (17), die Löcher hat, die mindestens Zentralflächen der Flecken (13b) freilegt.
9. Verfahren nach Anspruch 8, bei welchem die Abdeckresist-Schicht (17) ein elastisches Anfangsmodul von nicht größer als einem Zehntel des elastischen Moduls des Filmträgerbandes (10) hat.
10. Verfahren nach Anspruch 7, ferner mit dem Schritt:
Zuführen eines Stückes von Harz zum Halbleiterchip und einem Teil des Filmträgerbandes (10), um die Elektroden und die inneren Leitungen vor Kontamination zu schützen, und sicheres Befestigen des Halbleiterchips auf der zweiten Fläche des Filmträgerbandes (1d).
11. Verfahren nach Anspruch 7, bei welchem leitfähige Höcker (18) die Flecken (13b) an das leitfähige Muster (19a) der Platine (19b) über Rückfluß bonden.
12. Verfahren nach Anspruch 7, welche zwischen den Schritten a) und b) ferner aufweist den Schritt:
Beschichten des leitfähigen Musters und einer freiliegenden Unterfläche der zweiten Fläche (10d) mit einer Abdeckresist-Schicht (14), die Löcher aufweist, die mindestens Zentralflächen der Flecken (13b) und eine Fläche der gestützten Leitung (24) freilassen, wobei ferner ein Hitzeabstrahlhöcker (21) auf der Fläche der gestützten Leitung (24) ausgeformt wird.
13. Verfahren nach Anspruch 7, ferner mit dem Schritt:
Befestigen einer Hitzeabstrahlplatte (22a) am Halbleiterchip (11).
14. Verfahren nach Anspruch 13, ferner mit dem Schritt:
Befestigen einer Wärmesenke (22b) an der Hitzeabstrahlplatte (22).
DE69527473T 1994-05-09 1995-04-28 Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren Expired - Fee Related DE69527473T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9488194 1994-05-09

Publications (2)

Publication Number Publication Date
DE69527473D1 DE69527473D1 (de) 2002-08-29
DE69527473T2 true DE69527473T2 (de) 2003-03-20

Family

ID=14122399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69527473T Expired - Fee Related DE69527473T2 (de) 1994-05-09 1995-04-28 Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren

Country Status (4)

Country Link
US (1) US5474957A (de)
EP (1) EP0683517B1 (de)
KR (1) KR100224133B1 (de)
DE (1) DE69527473T2 (de)

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
JP3039355B2 (ja) * 1996-02-06 2000-05-08 ソニー株式会社 フィルム回路の製造方法
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5620927A (en) * 1995-05-25 1997-04-15 National Semiconductor Corporation Solder ball attachment machine for semiconductor packages
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
JPH0922929A (ja) * 1995-07-04 1997-01-21 Ricoh Co Ltd Ｂｇａパッケージ半導体素子及びその検査方法
US5804422A (en) * 1995-09-20 1998-09-08 Shinko Electric Industries Co., Ltd. Process for producing a semiconductor package
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
MY128748A (en) * 1995-12-19 2007-02-28 Texas Instruments Inc Plastic packaging for a surface mounted integrated circuit
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5646831A (en) * 1995-12-28 1997-07-08 Vlsi Technology, Inc. Electrically enhanced power quad flat pack arrangement
US5843808A (en) * 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
JPH09232465A (ja) * 1996-02-27 1997-09-05 Fuji Kiko Denshi Kk 半導体実装用プリント配線板
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5852870A (en) 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
FR2749974B1 (fr) * 1996-06-13 1998-08-14 Bull Sa Procede de montage d'un circuit integre sur un support et support en resultant
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
US5877042A (en) * 1996-08-28 1999-03-02 Motorola, Inc. Glass/Metal package and method for producing the same
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
JP3382482B2 (ja) * 1996-12-17 2003-03-04 新光電気工業株式会社 半導体パッケージ用回路基板の製造方法
KR100251859B1 (ko) * 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6034429A (en) * 1997-04-18 2000-03-07 Amkor Technology, Inc. Integrated circuit package
US5884396A (en) * 1997-05-01 1999-03-23 Compeq Manufacturing Company, Limited Transfer flat type ball grid array method for manufacturing packaging substrate
US5763294A (en) * 1997-05-15 1998-06-09 Compeq Manufacturing Company Limited Solid tape automated bonding packaging method
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6432744B1 (en) * 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
JP3087709B2 (ja) * 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
US6075288A (en) 1998-06-08 2000-06-13 Micron Technology, Inc. Semiconductor package having interlocking heat sinks and method of fabrication
US6194782B1 (en) * 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3314304B2 (ja) 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
US6483101B1 (en) 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
WO2002045164A2 (en) 2000-12-01 2002-06-06 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6853070B2 (en) 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7259448B2 (en) 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6967124B1 (en) 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
JP3872320B2 (ja) 2001-08-22 2007-01-24 松下電器産業株式会社 半導体記憶装置およびその貼り合わせ方法
US6954362B2 (en) * 2001-08-31 2005-10-11 Kyocera Wireless Corp. System and method for reducing apparent height of a board system
US7190069B2 (en) * 2001-10-02 2007-03-13 Cardiac Pacemakers, Inc. Method and system of tape automated bonding
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US7550845B2 (en) 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US6982485B1 (en) 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US6576998B1 (en) 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6683795B1 (en) 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7399661B2 (en) 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US7042072B1 (en) 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
US6747352B1 (en) 2002-08-19 2004-06-08 Amkor Technology, Inc. Integrated circuit having multiple power/ground connections to a single external terminal
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US7411281B2 (en) 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
KR100771874B1 (ko) * 2006-07-06 2007-11-01 삼성전자주식회사 반도체 탭 패키지 및 그 제조방법
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
JP2010129572A (ja) * 2008-11-25 2010-06-10 Elpida Memory Inc 電子装置及び半導体装置
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482646A (en) * 1987-09-25 1989-03-28 Fujitsu Ltd Connection of integrated circuit element
JPH0783036B2 (ja) * 1987-12-11 1995-09-06 三菱電機株式会社 キヤリアテープ
JPH02252248A (ja) * 1989-03-27 1990-10-11 Nec Corp 半導体装置の製造方法
JPH0467658A (ja) * 1990-07-09 1992-03-03 Toshiba Corp 半導体装置
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2967621B2 (ja) * 1991-08-27 1999-10-25 日本電気株式会社 半導体装置用パッケージの製造方法
JPH05259221A (ja) * 1992-03-10 1993-10-08 Ibiden Co Ltd 電子部品搭載装置
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array

Also Published As

Publication number Publication date
US5474957A (en) 1995-12-12
EP0683517A2 (de) 1995-11-22
DE69527473D1 (de) 2002-08-29
EP0683517B1 (de) 2002-07-24
EP0683517A3 (de) 1997-04-02
KR100224133B1 (ko) 1999-10-15
KR950035545A (ko) 1995-12-30

Similar Documents

Publication Publication Date Title
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69621863T2 (de) Halbleiteranordnung in der Grösse eines oder mehrerer Chips
DE69523010T2 (de) Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
DE69527017T2 (de) Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
DE69705222T2 (de) Gitteranordnung und verfahren zu deren herstellung
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69216867T2 (de) Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE69411535T2 (de) Bandtest von kontaktmatrix-verbundenen chips
DE112004000564T5 (de) Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package
DE69524855T2 (de) Bauelementstapel in mehrchiphalbleiterpackungen
DE69006252T2 (de) Elektrischer Steckerstift und Verfahren zu seiner Herstellung.
DE69033078T2 (de) Verfahren zum Verbinden eines TAB-Bandes an einem Halbleiterchip
DE10311368A1 (de) Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee