JPH11186326A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11186326A
JPH11186326A JP9354556A JP35455697A JPH11186326A JP H11186326 A JPH11186326 A JP H11186326A JP 9354556 A JP9354556 A JP 9354556A JP 35455697 A JP35455697 A JP 35455697A JP H11186326 A JPH11186326 A JP H11186326A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
semiconductor device
warpage
diagonal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9354556A
Other languages
English (en)
Inventor
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP9354556A priority Critical patent/JPH11186326A/ja
Priority to PCT/JP1998/005888 priority patent/WO1999034436A1/ja
Priority to KR1019997007542A priority patent/KR100365349B1/ko
Priority to JP53479799A priority patent/JP4079456B2/ja
Priority to EP98961543A priority patent/EP0969504A4/en
Publication of JPH11186326A publication Critical patent/JPH11186326A/ja
Priority to US09/376,606 priority patent/US6303998B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 基板の反りを低減できる半導体装置を提供す
る。 【解決手段】 半導体チップ１２が絶縁材料から成る基
板１０に、基板１０に形成された接続端子と半導体チッ
プ１２の電極とをフリップチップ接続して搭載されると
共に、基板１０と半導体チップ１２との間がアンダーフ
ィル剤１８により充填されて成る半導体装置１４におい
て、半導体チップ１２の各辺に対して基板１０の各辺が
いずれの一辺とも平行になっていないうえ、半導体チッ
プ１２の対角線Ｔに対しても基板１０の対角線Ｓがいず
れの対角線Ｔとも重なっていない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板に半導体チッ
プがフリップチップ接続して搭載され、基板と半導体チ
ップとの間に接着剤が充填されて成る半導体装置に関す
る。
【０００２】
【従来の技術】絶縁材料から成る基板１０に半導体チッ
プ１２が搭載された半導体装置１４の一般的な構造につ
いて図１と図１のＡ−Ａ断面図である図２（ｃ）を用い
て説明する。ここでフリップチップ接続とは図２（ｃ）
のように、半導体チップ１２の能動素子面を基板１０に
向けて接続する方法を言い、通常半導体チップ１２に電
極としてのハンダバンプ１６を形成し、半導体チップ１
２を裏返して基板１０の搭載位置に合わせた後、ハンダ
バンプ１６を溶かしていっぺんに基板１０に形成された
接続端子（不図示）と接続する。ハンダバンプ１６は半
導体チップ１２の周囲だけでなく、半導体チップ１２の
任意の位置に配置できるため、容易に多くのＩ／Ｏ数が
取れるというものである。また、このように半導体チッ
プ１２が基板１０にハンダを介して直接搭載されるた
め、接続部分の信頼性（強度等）を向上させる目的で、
基板１０と半導体チップ１２の能動素子面との間の隙間
に接着剤となるアンダーフィル剤（エポキシ系樹脂等）
１８を充填し、補強する場合もある。また、フリップチ
ップ接続を行う際、アンダーフィル剤に代えて、アンダ
ーフィル剤と同様に接着剤として機能する異方導電性フ
ィルムや異方導電性接着剤を用いて基板１０に半導体チ
ップ１２を接続する場合もある。詳細には、金線のワイ
ヤボンディングで金のスタッドバンプを形成した半導体
チップと、異方導電性接着剤を塗布または異方導電性フ
ィルムを載せた基板を用意する。そして基板上に異方導
電性接着剤または異方導電性フィルムを介して半導体チ
ップを載せ、加熱加圧して基板と半導体チップとの接続
をとるのであるが、異方導電性接着剤または異方導電性
フィルムはエポキシ系樹脂中に、３μｍ程のニッケルの
粒子を含有したものであり、この加熱によってアンダー
フィル剤と同様に硬化する。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置１４には次のような課題がある。基
板１０や半導体チップ１２の外形は、基板１０の場合に
は通常定尺基板と呼ばれる所定の寸法の大きな方形（長
方形若しくは正方形を言う）の基板から、また半導体チ
ップ１２の場合にはスライスされた所定の直径のシリコ
ンウェハからそれぞれなるべく多くの基板１０や半導体
チップ１２を無駄なく取り出せるようにするため、かつ
基板１０や半導体チップ１２に形成する回路配線の配線
効率を向上させるために外形が正方形になるように切り
だされる。また、半導体チップ１２は基板１０に、それ
ぞれの各辺同士が互いに平行となるように搭載される。
さらに一般には、半導体チップ１２はその中心が基板１
０の中心となるように搭載される。図１参照。そして、
半導体装置１４を、基本的にはフラットな形状の回路基
板（不図示）に実装する際には回路基板と基板１０との
間の接続不良の原因を少なくするために半導体装置１４
もまたフラットな形状であることが望ましい。
【０００４】ところが、上述したように基板１０と半導
体チップ１２の接続部分の耐久性や信頼性の向上を目的
として充填されるアンダーフィル剤１８や異方導電性接
着剤や異方導電性フィルムは熱硬化性樹脂を用いたもの
であり、キュア工程を経ることで硬化するが、このキュ
ア工程を経た後には基板１０が反るという現象が現実に
は生ずる。この基板１０が反る現象について、キュア工
程前、キュア工程中、キュア工程後に分けて詳細に図２
（ａ）〜図２（ｃ）を用いて説明する。なお、半導体チ
ップ１２と基板１０との間に介装され、接着剤としては
アンダーフィル剤を用いて説明するが、異方導電性接着
剤や異方導電性フィルムの場合も同様である。まずキュ
ア工程前、つまり図２（ａ）に示すように基板１０に半
導体チップ１２を搭載した状態では双方ともほとんど反
りは生じない。基板１０単体のときの反り量と略同じで
ある。次に、アンダーフィル剤１８を基板１０と半導体
チップ１２との間の隙間に充填してキュアしている工程
中では、高温下において基板１０は熱膨張により伸びる
が、アンダーフィル剤１８が完全に硬化するのは基板１
０が伸びきった状態以降であるため、このキュア中でも
双方ともほとんど反りは生じない。図２（ｂ）。
【０００５】最後に、キュア工程後に常温に戻す際に
は、伸びきった基板１０は温度が下がるにつれて次第に
収縮するのであるが、アンダーフィル剤１８を介して半
導体チップ１２が搭載（固定）された基板１０の領域
（つまりアンダーフィル剤１８と接触している基板１０
の領域）Ｂの収縮量は、半導体チップ１２の熱膨張係数
が基板１０のそれよりも小さいため、基板１０の他の部
分の収縮量よりも小さい。よって、基板１０を側面から
見て、半導体チップ１２の搭載面側とその背面側とに分
けて考えた場合に、半導体チップ１２が搭載された領域
Ｂを含む搭載面側の収縮量よりも背面側の収縮量の方が
より多くなり、結果として図２（ｃ）に示すように基板
１０は背面側が凹状となるように反る。
【０００６】そして、この基板１０の反り、すなわち半
導体装置１４の反りに関しては、基板１０と半導体チッ
プ１２が搭載される領域Ｂとの間に次の関係がある。第
１に、基板１０の反りは、アンダーフィル剤１８と接触
している基板１０の領域Ｂが基板１０本来の熱膨張係数
に基づいて収縮しないことが原因となって起こる現象で
あり、その反りは領域Ｂを中心に、詳細には領域Ｂの中
心点を中心に放射状に基板１０全体に発生する。そし
て、領域Ｂの中心点を通過する仮想直線Ｌに沿った基板
１０の反りを考えた場合、この仮想直線Ｌ上に位置する
領域Ｂの幅が広い程、反り量が多くなるという関係があ
る。第２に、同じく仮想直線Ｌに沿った基板１０の反り
を考えた場合、基板１０は上述したように領域Ｂを中心
として全体的に略Ｕ字に折曲して反るため、反りによる
変位は領域Ｂから最も離れた仮想直線Ｌと基板１０の外
形線との交点部分で最大となる。そして、方形の基板１
０において、領域Ｂを中心とした場合に最も離れた上記
交点部分とは、仮想直線Ｌが基板１０の対角線と重なっ
た際の交点部分、すなわち隅部である。つまり、対角線
に沿ってその両端に位置する基板１０の隅部に生ずる反
りが最大となるという関係がある。
【０００７】以上の２つの関係を従来の半導体装置１４
に適応して見ると、基板１０も半導体チップ１２も共に
正方形であり、基板１０に半導体チップ１２が互いの各
辺が平行となるように、かつ基板１０と半導体チップ１
２の中心位置が一致するように搭載されている。このた
め、基板１０の対角線と半導体チップ１２の対角線とが
重なっていることから、基板１０にとって最も反りが大
きくなるその対角線上での領域Ｂの幅が最も多い状態に
なっており、基板１０の反り量が最も大きくなる構成に
なっており、大きな反りが基板１０の４つの隅部におい
て発生する可能性が極めて高いという課題がある。
【０００８】従って、本発明は上記課題を解決すべくな
され、その目的とするところは、基板の反りを低減でき
る半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置は、半導体チップが絶縁材
料から成る基板に、該基板に形成された接続端子と前記
半導体チップの電極とをフリップチップ接続して搭載さ
れると共に、前記基板と前記半導体チップとの間が接着
剤により充填されて成る半導体装置において、前記半導
体チップの各辺に対して前記基板の各辺がいずれの一辺
とも平行になっていないうえ、前記半導体チップの対角
線に対しても前記基板の対角線がいずれの対角線とも重
なっていないことを特徴とする。これによれば、基板に
おいて最も大きく反り易い対角線上での接着剤と基板と
の接触領域の幅が、従来のように基板と半導体チップの
各対角線が重なった状態に比べて確実に狭い。よって、
基板の対角線の両端、つまり隅部での反りが低減でき
る。具体的には前記半導体チップおよび前記基板は、外
形が正方形若しくは長方形に形成される場合がほとんど
であるが、この場合でも半導体チップの各辺に対して基
板の各辺がいずれの一辺とも平行になっていないうえ、
半導体チップの対角線に対しても基板の対角線がいずれ
の対角線とも重なっていないようにすることで基板の隅
部での反りを低減できる。
【００１０】また、前記半導体チップの各辺のいずれか
の一辺が、前記基板のいずれかの対角線と平行となるよ
うに基板に搭載すると、基板の対角線上での半導体チッ
プの搭載される領域の幅が最小になり、反り量も最も少
なくすることができる。
【００１１】
【発明の実施の形態】以下、本発明に係る半導体装置の
好適な実施の形態を添付図面に基づいて詳細に説明す
る。なお、以下の実施の形態では基板１０と半導体チッ
プ１２との間に介装される接着剤には一例としてアンダ
ーフィル剤を用いているが、従来例で説明したように異
方導電性接着剤や異方導電性フィルムの場合も同様であ
る。 （第１の実施の形態）まず、半導体装置１４の構造につ
いて図３を用いて説明する。半導体装置１４を構成する
基板１０と半導体チップ１２は共に外形が正方形に形成
されている。そして、半導体チップ１２はその中心が基
板１０の中心となるように基板１０にフリップチップ接
続により搭載され、アンダーフィル剤１８によって接着
され、固定されている。従来の半導体装置１４では図１
のように、基板１０と半導体チップ１２の各辺が共に平
行で、基板１０の２つの対角線Ｓ上に半導体チップ１２
の各対角線Ｔが重なった状態（基板１０の対角線Ｓ上に
半導体チップ１２の隅部が位置した状態）であるが、本
実施の形態では図３の実線に示すように、半導体チップ
１２を基板１０に対して相対的に回転させて傾け、半導
体チップ１２の対角線Ｔが基板１０の対角線Ｓ上から外
れるようにしている。一例としてこの例では４５度回転
させている。この状態では基板１０の対角線Ｓ上には半
導体チップ１２の四隅部分は全く位置しておらず、しか
も反りの原因となるアンダーフィル剤１８と接触する基
板１０の領域（接触領域）Ｂのこの対角線Ｓ上での長さ
は、対角線Ｓと半導体チップ１２の各辺が平行若しくは
直交するため最小の長さになる。よって、基板１０の対
角線Ｓに沿った反りは最も少なくなる。つまり、半導体
装置１４全体としての反りも最も少なくなる。
【００１２】なお、この実施の形態では基板１０の対角
線Ｓに沿った反りが最も少なくなるように、半導体チッ
プ１２を４５度傾ける構成としたが、特に角度は問わ
ず、図３の一点鎖線で示すように、とにかく半導体チッ
プ１２の対角線Ｔが基板１０の対角線Ｓ上から外れるよ
うに半導体チップ１２を基板１０に対して相対的に回転
させておけば、必ず従来の半導体装置１４よりも反り量
を少なくできる。
【００１３】（第２の実施の形態）まず、半導体装置１
４の構造について図４を用いて説明する。半導体装置１
４を構成する基板１０と半導体チップ１２は共に外形が
互いに相似関係となる長方形に形成されている。そし
て、半導体チップ１２はその中心が基板１０の中心とな
るように基板１０にフリップチップ接続により搭載さ
れ、アンダーフィル剤１８によって接着されて固定され
ている。この場合にも、第１の実施の形態と同様に、図
４（ａ）に示す従来の半導体装置１４の構成（基板１０
と半導体チップ１２の各辺が共に平行）から、図４
（ｂ）に示すように、半導体チップ１２を基板１０に対
して相対的に回転させて傾け、半導体チップ１２の各対
角線Ｔが基板１０の対角線Ｓ上から外れるようにしてい
る。これにより、反りの原因となるアンダーフィル剤１
８と接触する基板１０の接触領域Ｂのこの対角線Ｓ上で
の長さは、従来の半導体装置１４の場合に比べて短くな
るため、基板１０の対角線Ｓに沿って生ずる反りは最も
少なくなる。従って、基板１０全体、半導体装置１４全
体としてみても反りは低減される。
【００１４】また、この実施の形態において基板１０に
生ずる反りを最も少なくするためには、図４（ｂ）の一
点鎖線で示すように、半導体チップ１２を基板１０に対
して回転させて半導体チップ１２の各辺のいずれかの一
辺、この場合には特に長辺が対角線Ｓと平行となるよう
にすれば良い。この状態では基板１０の対角線Ｓ上での
接触領域Ｂの長さが最も短くなるからである。なお、第
１の実施の形態では半導体チップ１２は正方形であるた
め、短辺、長辺の区別はなかったが、一方の対向する辺
同士を長辺として考えれば、同様に長辺を対角線Ｓと平
行となるようにすれば基板１０の対角線Ｓ上での接触領
域Ｂの長さが最も短くなり、反りが最小になるというこ
とが言える。
【００１５】（第３の実施の形態）まず、半導体装置１
４の構造について図５を用いて説明する。半導体装置１
４を構成する基板１０と半導体チップ１２の外形は非相
似関係にあり、一例として半導体チップ１２は正方形、
基板１０は長方形に形成されている。そして、半導体チ
ップ１２はその中心が基板１０の中心となるように基板
１０にフリップチップ接続により搭載され、アンダーフ
ィル剤１８によって接着されて固定されている。この場
合には、図５（ａ）に示す従来の半導体装置１４の構成
（基板１０と半導体チップ１２の各辺が共に平行）の場
合でも、基板１０の対角線Ｓ上に半導体チップ１２の対
角線Ｔが重なっていない。よって、図５（ｂ）に示すよ
うに、半導体チップ１２を基板１０に対して相対的に回
転させ、半導体チップ１２の１つの対角線Ｔが基板１０
の対角線Ｓの内の１つに重なる場合に比べれば、基板１
０の当該対角線Ｔに沿った反り量は少ない。
【００１６】しかし、第２の実施の形態と同様にさらに
図５（ｂ）に示す状態から半導体チップ１２を同じ方向
へ回転させ、半導体チップ１２の各辺の内の長辺（本実
施の形態では半導体チップ１２は正方形であるため、い
ずれか一方の対向する辺同士）が基板１０の１つの対角
線Ｓに対して平行となる状態にすると、反りの原因とな
るアンダーフィル剤１８と接触する基板１０の領域Ｂの
この対角線Ｓ上での長さが最小となり、基板１０の対角
線Ｓに沿って生ずる反りは最も少なくなる。また、半導
体チップ１２や基板１０の中には、図６に示すように隅
部が切りかかれた形状のものがあるが、このような外形
の半導体チップ１２等では各辺の延長線同士の交点を仮
想隅部Ｄとして、これら仮想隅部Ｄ同士を結んだ線を対
角線とすれば良い。また、特に説明はしていないが、基
板１０に対して半導体チップ１２を傾ける場合にはそれ
に併せて基板１０に形成する接続パッド群の位置も全体
的に傾けて形成することは勿論である。
【００１７】次に、一例として図７に示すように、第１
の実施の形態における半導体装置１４のサンプル（５，
９，１，７，１０）と、比較のために従来の構成の半導
体装置のサンプル（３，２，８，６，４）をそれぞれ複
数個（一例として５個）用意し、それぞれの初期状態
（Initial:基板１０に半導体チップ１２を搭載した後の
状態）での反り量と、アンダーフィル剤１８を充填して
キュアした後の最終状態（After U.F.）での反り量（wa
rpage ）とをそれぞれ測定し、初期状態から最終状態に
至る間での反りの変位量（Delta ）を個々に求め、比較
した。ここで半導体チップ１２のサイズは１５ミリメー
トル角、また基板１０のサイズは４０ミリメートル角で
ある。なお、各サンプルを選ぶ場合には、初期状態にお
ける従来の構成の半導体装置（図１の構成）と本願発明
の半導体装置（図３の構成）との反りの傾向や量が揃う
ようなものをピックアップした。その結果を見ると、反
りの量や反りの傾向が同じ全てのサンプル同士（５と
３，９と２，１と８，７と６，１０と４）間において、
本発明に係る半導体装置の変位量の方が少ないという結
果が出ており、その効果が認められる。なお、図７
（ａ）のDirection のInitial とAfter U.F. では半導
体チップが上にある状態での半導体装置全体の側面から
見た反りの状態を、初期状態と最終状態とに分けて示し
ている。
【００１８】以上、本発明の好適な実施の形態について
種々述べてきたが、本発明は上述する実施の形態に限定
されるものではなく、発明の精神を逸脱しない範囲で多
くの改変を施し得るのはもちろんである。
【００１９】
【発明の効果】本発明に係る半導体装置によれば、基板
において最も大きく反り易い対角線上での接着剤と基板
との接触領域の幅が、従来のように基板と半導体チップ
の各対角線が重なった状態に比べて確実に狭い。よっ
て、基板の対角線の両端、つまり隅部での反りが低減で
き、結果として半導体装置全体の反りを少なくできる。
さらに、半導体チップは、そのいずれかの一辺が、基板
のいずれかの対角線と平行となるように基板に搭載する
と、基板の対角線上での半導体チップの搭載される領域
の幅が最小になり、反り量もより少なくすることができ
るという効果がある。
【図面の簡単な説明】
【図１】従来の半導体装置の一例の外形を示す平面図で
ある。
【図２】半導体装置の製造工程を示す説明図であり、
（ａ）は基板に半導体チップをフリップチップ接続で搭
載した状態、（ｂ）はアンダーフィル剤を充填した状
態、（ｃ）はアンダーフィル剤をキュアした後に常温に
戻した状態を示す説明図である。また（ｃ）は図１のＡ
−Ａ断面図でもある。
【図３】本発明に係る半導体装置の第１の実施の形態を
示す平面図である。
【図４】本発明に係る半導体装置の第２の実施の形態に
おける基板と領域との関係を示す平面図であり、（ａ）
は基板に半導体チップを、各辺同士が平行となるように
搭載した状態、（ｂ）は半導体チップを傾けて搭載した
状態を示す平面図である。
【図５】本発明に係る半導体装置の第３の実施の形態に
おける基板と領域との関係を示す平面図であり、（ａ）
は基板に半導体チップを、各辺同士が平行となるように
搭載した状態、（ｂ）は半導体チップを回転させて傾
け、半導体チップの対角線の一つが基板の対角線の一つ
に重なった状態、（ｃ）はさらに半導体チップを回転さ
せ、半導体チップが基板に対して傾き、かつ双方の対角
線がいずれも重なっていない状態を示す平面図である。
【図６】基板や半導体チップの隅部の概念を説明するた
めの説明図である。
【図７】第１の実施の形態における半導体装置と従来の
半導体装置の反り量の比較データを示す図表とグラフで
ある。
【符号の説明】
１０ 基板 １２ 半導体チップ １４ 半導体装置 １８ アンダーフィル剤 Ｓ 基板の対角線 Ｔ 半導体チップの対角線

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが絶縁材料から成る基板
    に、該基板に形成された接続端子と前記半導体チップの
    電極とをフリップチップ接続して搭載されると共に、前
    記基板と前記半導体チップとの間が接着剤により充填さ
    れて成る半導体装置において、 前記半導体チップの各辺に対して前記基板の各辺がいず
    れの一辺とも平行になっていないうえ、前記半導体チッ
    プの対角線に対しても前記基板の対角線がいずれの対角
    線とも重なっていないことを特徴とする半導体装置。
  2. 【請求項２】 前記半導体チップおよび前記基板は、外
    形が正方形若しくは長方形に形成されていることを特徴
    とする請求項１記載の半導体装置。
  3. 【請求項３】 前記半導体チップの各辺のいずれかの一
    辺が、前記基板のいずれかの対角線と平行になっている
    ことを特徴とする請求項１または２記載の半導体装置。
JP9354556A 1997-12-24 1997-12-24 半導体装置 Pending JPH11186326A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9354556A JPH11186326A (ja) 1997-12-24 1997-12-24 半導体装置
PCT/JP1998/005888 WO1999034436A1 (fr) 1997-12-24 1998-12-24 Dispositif semi-conducteur
KR1019997007542A KR100365349B1 (ko) 1997-12-24 1998-12-24 반도체 장치
JP53479799A JP4079456B2 (ja) 1997-12-24 1998-12-24 半導体装置
EP98961543A EP0969504A4 (en) 1997-12-24 1998-12-24 SEMICONDUCTOR DEVICE
US09/376,606 US6303998B1 (en) 1997-12-24 1999-08-18 Semiconductor device having a chip mounted on a rectangular substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9354556A JPH11186326A (ja) 1997-12-24 1997-12-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH11186326A true JPH11186326A (ja) 1999-07-09

Family

ID=18438358

Family Applications (2)

Application Number Title Priority Date Filing Date
JP9354556A Pending JPH11186326A (ja) 1997-12-24 1997-12-24 半導体装置
JP53479799A Expired - Fee Related JP4079456B2 (ja) 1997-12-24 1998-12-24 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP53479799A Expired - Fee Related JP4079456B2 (ja) 1997-12-24 1998-12-24 半導体装置

Country Status (5)

Country Link
US (1) US6303998B1 (ja)
EP (1) EP0969504A4 (ja)
JP (2) JPH11186326A (ja)
KR (1) KR100365349B1 (ja)
WO (1) WO1999034436A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713877B2 (en) * 1999-01-29 2004-03-30 Toyoda Gosei Co., Ltd. Light-emitting diode
US7026706B2 (en) 2002-07-17 2006-04-11 International Business Machines Corporation Method and packaging structure for optimizing warpage of flip chip organic packages
WO2008149508A1 (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co., Ltd. 半導体モジュールおよび携帯機器
US8493765B2 (en) 2009-08-07 2013-07-23 Panasonic Corporation Semiconductor device and electronic device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19854733A1 (de) * 1998-11-27 2000-05-31 Heidenhain Gmbh Dr Johannes Abtasteinheit einer Positionsmeßeinrichtung
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
WO2001071806A1 (fr) * 2000-03-21 2001-09-27 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
JP2002093831A (ja) 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6486537B1 (en) * 2001-03-19 2002-11-26 Amkor Technology, Inc. Semiconductor package with warpage resistant substrate
US6525423B2 (en) * 2001-06-19 2003-02-25 Cree Microwave, Inc. Semiconductor device package and method of die attach
WO2004015758A1 (ja) * 2002-08-09 2004-02-19 Fujitsu Limited 半導体装置及びその製造方法
JP2004140079A (ja) * 2002-10-16 2004-05-13 Canon Inc エリアアレイ型半導体装置とそれを用いた電子回路基板
US20050017371A1 (en) * 2003-07-22 2005-01-27 Zhiyong Wang Electronic assembly having a die with rounded corner edge portions and a method of fabricating the same
US20060006529A1 (en) * 2004-07-08 2006-01-12 Min-Jer Lin Semiconductor package and method for manufacturing the same
US7341887B2 (en) * 2004-10-29 2008-03-11 Intel Corporation Integrated circuit die configuration for packaging
JP4458028B2 (ja) * 2005-11-29 2010-04-28 三菱電機株式会社 半導体装置
US7859092B2 (en) * 2007-01-02 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures
JP2011029451A (ja) * 2009-07-27 2011-02-10 Fujitsu Ltd プリント配線基板、電子機器、およびプリント配線基板の製造方法
US10050179B2 (en) * 2010-10-12 2018-08-14 Rohm Co., Ltd. LED module
US20120313213A1 (en) * 2011-06-07 2012-12-13 Raytheon Company Polygon shaped power amplifier chips
CN102842574A (zh) * 2012-07-03 2012-12-26 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造
KR102062738B1 (ko) 2013-02-25 2020-01-06 삼성전자주식회사 반도체 패키지
JP6004441B2 (ja) * 2013-11-29 2016-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 基板接合方法、バンプ形成方法及び半導体装置
CN107073619A (zh) * 2014-07-28 2017-08-18 通用汽车环球科技运作有限责任公司 用于增强的粘合剂结合的***和方法
WO2019188875A1 (ja) 2018-03-29 2019-10-03 株式会社村田製作所 高周波モジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869787A (en) * 1973-01-02 1975-03-11 Honeywell Inf Systems Method for precisely aligning circuit devices coarsely positioned on a substrate
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
JPH0210887A (ja) 1988-06-29 1990-01-16 Mitsubishi Electric Corp 混成集積回路装置の製造方法
JPH0216791A (ja) 1988-07-04 1990-01-19 Nec Corp 混成集積回路装置
JPH03171645A (ja) * 1989-11-29 1991-07-25 Hitachi Cable Ltd Ｔａｂテープキャリア
JPH0428243A (ja) * 1990-05-23 1992-01-30 Mitsubishi Electric Corp 混成集積回路装置
JPH04292803A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 異方導電性フィルム
US5169802A (en) 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact
JPH05326582A (ja) * 1992-05-25 1993-12-10 Sony Corp 半導体チップのダイボンディング方法及びその装置
JP3138539B2 (ja) * 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びｃｏｂ基板
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5557505A (en) * 1994-07-22 1996-09-17 Ast Research, Inc. Dual pattern microprocessor package footprint
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP2647047B2 (ja) * 1995-03-01 1997-08-27 日本電気株式会社 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
US5943338A (en) 1996-08-19 1999-08-24 3Com Corporation Redundant ATM interconnect mechanism
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
US6094155A (en) * 1997-08-29 2000-07-25 Burr-Brown Corporation Dual reference voltage buffer and method for updating CDAC bit capacitors
JP3482115B2 (ja) * 1997-10-13 2003-12-22 東レ・ダウコーニング・シリコーン株式会社 硬化性シリコーン組成物および電子部品
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
US5936304A (en) * 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
US6139978A (en) * 1998-01-12 2000-10-31 Shin-Etsu Chemical Co., Ltd. Semiconductor encapsulating epoxy resin compositions, and semiconductor devices encapsulated therewith
JP3556503B2 (ja) * 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
JP2000323623A (ja) * 1999-05-13 2000-11-24 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713877B2 (en) * 1999-01-29 2004-03-30 Toyoda Gosei Co., Ltd. Light-emitting diode
US7026706B2 (en) 2002-07-17 2006-04-11 International Business Machines Corporation Method and packaging structure for optimizing warpage of flip chip organic packages
WO2008149508A1 (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co., Ltd. 半導体モジュールおよび携帯機器
US8110929B2 (en) 2007-05-31 2012-02-07 Sanyo Electric Co., Ltd. Semiconductor module
JP5313887B2 (ja) * 2007-05-31 2013-10-09 三洋電機株式会社 半導体モジュールおよび携帯機器
US8493765B2 (en) 2009-08-07 2013-07-23 Panasonic Corporation Semiconductor device and electronic device

Also Published As

Publication number Publication date
KR100365349B1 (ko) 2002-12-18
KR20000075483A (ko) 2000-12-15
WO1999034436A1 (fr) 1999-07-08
JP4079456B2 (ja) 2008-04-23
EP0969504A1 (en) 2000-01-05
US6303998B1 (en) 2001-10-16
EP0969504A4 (en) 2000-09-20

Similar Documents

Publication Publication Date Title
JP4079456B2 (ja) 半導体装置
TW200414471A (en) Semiconductor device and manufacturing method for the same
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JP2002270717A (ja) 半導体装置
JP2002093992A (ja) 半導体装置及びその製造方法
US7642636B2 (en) Stack package of ball grid array type
JPH10125734A (ja) 半導体ユニットおよびその製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP2004186629A (ja) 半導体装置およびその製造方法
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2002170848A (ja) 回路基板
JPH0410635A (ja) フリップチップ実装方法
JP2002299547A (ja) 積層型半導体装置およびその製造方法
JP2002299549A (ja) 積層型半導体装置およびその製造方法
JP4540216B2 (ja) 半導体モジュールの製造方法
JP2001339037A (ja) 半導体素子の実装構造体
JPH02135763A (ja) 半導体装置
JP3669986B2 (ja) 半導体装置及びその製造方法
JPH09139404A (ja) 半導体装置およびその製造方法
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10173301A (ja) 回路基板、配線基板及び回路基板の製造方法
JP2002299548A (ja) 積層型半導体装置およびその製造方法