DE3781919T2 - Eingangsschaltung. - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Eingangsschaltung zur Verwendung bei einem integrierten Schaltkreis, die durch eine einzige, positive Stromversorgung angesteuert wird und ausgelegt ist zum Umwandeln eines Eingangssignals einer negativen Spannung in ein Ausgangssignal einer positiven Spannung. Insbesondere betrifft die Erfindung eine Eingangsschaltung zur Verwendung bei einem allgemeinen Logikschaltkreis mit einem Gatearray, einer ECL-(Emitter-gekoppelten Logik-) Vorrichtung, einer TTL-(Transistor-Transistor-Logik-) Vorrichtung und einer CMOS-(komplementären MOS-)Vorrichtung, welche Eingangssignale auf (mit) unterschiedlichen Stromversorgungspegeln benötigen und Ausgangssignale auf (mit) unterschiedlichen Spannungspegeln erzeugen.
• Eine ECL-Vorrichtung kann allgemein mit hoher Geschwindigkeit arbeiten, verbraucht jedoch viel Energie oder Strom. Wenn die an den Ausgang der ECL-Vorrichtung angekoppelte Logikvorrichtung nicht mit hoher Geschwindigkeit zu arbeiten braucht, werden in Verbindung mit der ECL-Vorrichtung eine TTL-Vorrichtung, eine CMOS- Vorrichtung und dgl., die jeweils wenig Energie oder Strom verbrauchen, eingesetzt.
• Es ist eine Eingangsschaltung zur Verwendung bei einem integrierten Schaltkreis mit einer ECL-Vorrichtung, einer TTL-Vorrichtung, einer CMOS-Vorrichtung und dgl. bekannt. Diese Eingangsschaltung ist ein integrierter Schaltkreis vom Typ MC10125, hergestellt von der Fa. Motorola, Inc.. Der Schaltkreis MC10125 wandelt ein Ausgangssignal von einer ECL-Vorrichtung, das zunächst von -1,7 V auf -0,9 V ansteigt und dann auf -1,7 V abfällt, in ein von einer TTL-Vorrichtung benötigtes Signal um, das zunächst von +5,0V auf 0 V abfällt und dann auf +5,0 V ansteigt. Dieser integrierte Schaltkreis oder IC wird durch zwei Stromversorgungen angesteuert, d.h. einer Stromversorgung von +5,0 V und einer Stromversorgung von -5,2 V. Kurz gesagt, wandelt der Schaltkreis MC10125 ein ECL-Pegelsignal in ein TTL- Pegelsignal um, wenn er durch die beiden Stromversorgungen angesteuert wird.
• Die bekannte Eingangsschaltung ist in zweierlei Hinsicht nachteilig. Zunächst benötigt sie zwei Energie- oder Stromversorgungen, d.h. je eine positive und eine negative Stromversorgung. Zum zweiten müssen die die Eingangsschaltung bildenden Bauelemente eine Durchbruchspannung von mindestens 10 V aufweisen, um sowohl die positiven als auch die negativen Versorgungsspannungen aushalten zu können. Wenn diese Eingangsschaltung und andere Schaltungen oder Schaltkreise auf einem einzigen Chip geformt werden, müssen nicht nur die Bauelemente der Eingangsschaltung, sondern auch die aller anderen Schaltungen die oben angegebene hohe Durchbruchspannung aufweisen.
• Die Vorveröffentlichung Patent Abstracts of Japan, Band 6, Nr. 179 (E-82), 851, beschreibt eine Transistorlogikschaltung unter gemeinsamer Verwendung einer TTL-Eingangsschaltung und einer Pegelumwandlungs oder -wandlerschaltung. Bei dieser Schaltung ist eine Eingangsklemme über einen ersten Widerstand mit einem Emitter eines ersten Transistors verbunden, dessen Kollektor an eine Basis eines zweiten Transistors angeschlossen ist. Der Emitter dieses zweiten Transistors ist mit einer Ausgangsklemme und über einen zweiten Widerstand und Dioden, die in Reihe geschaltet sind, mit der Basis des ersten Transistors verbunden. Weiterhin ist die Basis des ersten Transistors über einen dritten Widerstand an eine Spannungsklemine angeschlossen, welche ein Potential über einen vierten Widerstand dem Kollektor des ersten Transistors und unmittelbar dem Kollektor des zweiten Transistors T6 zuspeist. Diese bekannte Transistorlogikschaltung ist der im Oberbegriff der Anspruchs beschriebenen Schaltung ähnlich.
• Ferner beschreibt die Vorveröffentlichung DE-A- 35 18 413 einen Eingangspufferkreis, bei dem ein an einer Ausgangsklemme erzeugtes Ausgangssignal nur auf einen negativen Potentialpegel gesetzt werden kann und die Mindestpegel der Eingangs- und Ausgangssignale vergleichsweise dicht beieinander liegen. Bei diesem bekannten Eingangspufferkreis wird ein an einem Spannungsteiler geliefertes Signal zur Basis eines Transistors rückgekoppelt, so daß dieser Eingangspufferkreis eine variable Vorspannung benutzt.
• Eine Aufgabe der vorliegenden Erfindung ist die Schaffung einer Eingangsschaltung, die ein auf eine negative Spannung abfallendes ECL-Pegel-Eingangssignal in ein auf eine positive Spannung ansteigendes CMOS-Pegelsignal umzuwandeln und dann dieses CMOS-Pegelsignal einer inneren Schaltung zuzuspeisen vermag.
• Zur Lösung dieser Aufgabe wird mit der vorliegenden Erfindung eine im Anspruch definierte Eingangsschaltung geschaffen.
• Mit der Erfindung wird eine Eingangsschaltung geschaffen, die umfaßt: eine Eingangsklemme zum Abnehmen eines Signals eines negativen Potentials, einen Vorspannungskreis zum Anlegen einer Vorspannung eines negativen Pegels, einen Transistor und einen Strom/Spannung-Wandler zum Ändern des positiven Spannungspegels eines Ausgangssignals von einer Stromversorgung nach Maßgabe des Betriebszustands des Transistors. Das Signal eines negativen Pegels wird von der Eingangsklemme dem Emitter des Transistors zugespeist. Die Vorspannung eines negativen Pegels wird vom Vorspannungskreis der Basis des Transistors zugespeist. Das Signal eines negativen Potentials wird von der Eingangsklemme dem Emitter des Transistors zugespeist. Der Transistor schaltet durch, wenn dieses Signal unter das Emitterpotential des Transistors, d.h. die Differenz zwischen der Vorspannung und der Basis-Emitterspannung des Transistors, abfällt.
• Bei der Eingangsschaltung gemäß der vorliegenden Erfindung wird die Vorspannung -V1 an die Basis des Transistors angelegt; ein Eingangssignal In eines negativen Potentialpegels wird dem Emitter des Transistors eingespeist. Der Transistor schaltet durch, wenn das Signal In unter das Emitterpotential des Transistors (-V1 - VBE) abfällt, wobei VBE für die Basis-Emitter- Spannung des Transistors steht. In diesem Fall fließt ein Strom von der Stromversorgung zur Eingangsklemme über den Strom/Spannung-Wandler und den Transistor. Der Strom/Spannung-Wandler wandelt mithin den Strom in eine Spannung um, die einen gegenüber der positiven Stromversorgungsspannung verschiedenen Pegel aufweist. In diesem Fall wird die positive Stromversorgungsspannung VCC der inneren Schaltung zugespeist.
• Wenn umgekehrt das Signal In auf oder über das Emitterpotentiai des Transistors ansteigt (-V1 - VBE), sperrt der Transistor. Demzufolge fließt kein Strom zur Eingangsklemme. Die Ausgangsspannung des Strom/Spannung- Wandlers wird als Ausgangssignal positiven Pegels der inneren Schaltung zugespeist
• Die erfindungsgemäße Eingangsschaltung kann durch eine einzige Stromversorgung angesteuert werden. Daher braucht die innere Schaltung nicht aus Bauelementen einer hohen Durchbruchspannung aufgebaut zu sein. Die Eingangsschaltung kann somit für einen bipolaren CMOS- Logik-IC geeignet sein, der mit einem ECL-IC in Schnittstellenverbindung gebracht sein kann.
• Ein besseres Verständnis dieser Erfindung ergibt sich aus der folgenden genauen Beschreibung anhand der beigefügten Zeichnungen, in denen zeigen:
• Fig. 1 ein grundsätzliches Schaltbild,
• Fig. 2 ein Schaltbild einer Ausführungsform der Erfindung und
• Fig. 3 die Beziehung zwischen dem Eingangssignal und dem Ausgangssignal der Schaltung nach Fig. 2, wobei diese Beziehung durch Simulation ermittelt worden ist.
• Zunächst ist eine Eingangsschaltung des Grundaufbaus gemäß Fig. 1 beschrieben.
• Eine Eingangsklemme 11 ist über einen Widerstand 12 an den Emitter eines NPN-Bipolartransistors 13 angeschlossen. Eine Vorspannung -V1 eines vorgeschriebenen negativen Pegels wird von einer als Vorspannungskreis benutzten ersten Stromversorgung 14 an die Basis des Transistors 13 angelegt. Ein(e) Klammerschaltung oder -kreis aus einer zweiten Stromversorgung 15 und einer Diode 16 ist mit dem Kollektor des Transistors 13 verbunden. Diese Klammerschaltung ist ausgelegt, um das Kollektorpotential des Transistors 13 ständig auf einem positiven Pegel zu halten. Weiterhin ist ein Widerstand 17, der als Strom/Spannung-Wandler benutzt wird, ebenfalls an der einen Seite mit dem Kollektor des Transistors 13 verbunden. Die andere Seite des Widerstands 17 ist an eine dritte Stromversorgung 10 angeschlossen. Die dritte Stromversorgung 10 legt eine positive Spannung VCC an. Wenn der Transistor 13 durchgeschaltet ist, verringert oder senkt der Widerstand 17 die Spannung eines von der dritten Stromversorgung 10 zugespeisten Signals des Pegels VCC nach Maßgabe des Kollektorstroms des Transistors 13. Eine positive Spannung, welche die Differenz zwischen der Spannung VCC und dem durch den Widerstand 17 bewirkten Spannungsabfall darstellt, wird einer Schaltung aufgeprägt, welche diese positive Spannung benötigt, als innere Schaltung bezeichnet wird und durch ein CMOS-Logikgatter gebildet ist.
• Die Eingangsklemme 11 ist auch an einen Transistor 19 der letzten Stufe des ECL-ICs l8 angekoppelt. Weiterhin ist die Klemme 11 an die eine Seite eines Lastwiderstands 20 angeschlossen. Die andere Seite des Widerstands 20 ist mit dem negativen Pol oder Minuspol einer vierten Stromversorgung 21 verbunden. Die vierte Stromversorgung 21 legt eine negative Spannung (-2,0 V) an den Widerstand 20 an, wodurch ein Signal des ECL-Pegels (-2 V bis -1 V) an die Eingangsklemme 11 angelegt wird.
• Im folgenden ist die Arbeitsweise der in Fig. 1 dargestellten Eingangsschaltung erläutert.
• Die erste Stromversorgung 14 legt eine Vorspannung -V1 an. Das Eingangssignal In eines ECL-Pegels wird der Eingangsklemme 11 zugespeist. Wenn das Signal In auf einen unter -V1 - VBE13, mit VBE13 = Basis-Emitterspannung des Transistors 13, liegenden Pegel abfällt, schaltet der Transistor 13 durch. Dabei fließt ein Strom von der dritten Stromversorgung 10 zur Eingangsklemme 11 über den Widerstand 17 und dann den Transistor 13. Der Widerstand 17 bewirkt einen Spannungsabfall am Kollektor des Transistors 13. Die durch Subtrahieren dieses Spannungsabfalls vom Ausgangspotential VCC der dritten Stromversorgung 10 erhaltene Spannung wird an die innere Schaltung angelegt.
• Wenn umgekehrt das Eingangssignal In auf einen Pegel über -V1 - VBE13 ansteigt, sperrt der Transistor 13. Es fließt (dann) kein Strom zur Eingangsklemme 11. Folglich wird das Signal des VCC-Pegels der inneren Schaltung zugespeist.
• Wie sich aus obigen Ausführungen ergibt, wird der Transistor 13 zum Durchschalten oder Sperren gebracht, wenn das Eingangssignal In Pegeländerungen unterliegt, wodurch ein als Strom/Spannung-Wandler wirkender Widerstand veranlaßt wird, den Pegel des der inneren Schaltung zugespeisten Signals zu ändern. Mit anderen Worten: die ECL-Pegeländerungen des Eingangssignals In werden in Form eines Signals des VCC-Pegels oder eines niedrigeren Pegels als VCC zur inneren Schaltung übertragen.
• Fig. 2 ist ein Schaltbild einer Eingangsschaltung gemäß der Erfindung. Wie in dieser Figur gezeigt, ist der Emitter eines NPN-Bipolartransistors 13 über einen Widerstand 12 mit einer Eingangsklemme 11 verbunden. Die
• Basis des Transistors 13 ist mit dem Emitter eines NPN- Bipolartransistors 22 gekoppelt. Ein Widerstand 23 ist an den Knotenpunkt der Basis des Transistors 13 und des Emitters des Transistors 22 angeschlossen. Der Kollektor des Transistors 13 ist über einen P-Kanal-MOS-Transistor 24 mit einer Stromversorgungsleitung 25 zum Zuspeisen einer Stromversorgungsspannung VDD verbunden. Der Kollektor des Transistors 22 ist ebenfalls an die Stromversorgungsleitung 25 angeschlossen. Gate- und Drainelektrode des MOS-Transistors 24 sind miteinander verbunden (zusammengeschaltet). Die Gateelektrode des MOS-Transistors 24 ist an die Gateelektrode eines P- Kanal-MOS-Transistors 26 angeschlossen. Die Sourceelektrode des MOS-Transistors 26 ist mit der Stromversorgungsleitung 25 verbunden. Die Drainelektrode des MOS- Transistors 26 ist an die Drainelektrode eines N-Kanal- MOS-Transistors 27 angeschlossen. Die MOS-Transistoren 24 und 26 bilden eine Stromspiegelschaltung. Die Gateelektrode des MOS-Transistors 27 ist mit dem Kollektor des Transistors 13 verbunden. Die Sourceelektrode des MOS-Transistors 27 liegt an Masse (ist geerdet). Der Kollektor des Transistors 13 ist init dem Emitter eines NPN-Bipolartransistors 28 verbunden. Der Kollektor des Transistors 28 ist über einen Widerstand 29 an die Stromversorgungsleitung 25 angeschaltet. Weiterhin sind Widerstände 30, 31 und 32 zwischen der Stromversorgungsleitung 25 und Masse in Reihe geschaltet. Der Knotenpunkt zwischen den Widerständen 30 und 31 ist mit der Basis des Transistors 28 gekoppelt. Der Knotenpunkt zwischen den Widerständen 31 und 32 ist an die Basis des Transistors 22 angekoppelt. Die Anode einer Diode 33 ist mit dem Knotenpunkt zwischen den Widerständen 30 und 31 verbunden, und die Kathode dieser Diode liegt an Masse. Bei der Schaltung gemäß Fig. 2 wird das der Eingangsklemme 11 zugespeiste Eingangssignal In vom Pegel ECL auf den Pegel CMOS geändert, und das Signal des CMOS-Pegels wird einer inneren Schaltung vom Knotenpunkt zwischen den MOS-Transistoren 26 und 27 (her) zugespeist.
• Der aus dem Transistor 22, dem Widerstand 23, den Widerständen 30 - 32 und der Diode 33 bestehende Abschnitt entspricht der ersten Stromversorgung 14 gemäß Fig. 1. Der aus den Widerständen 30 - 32 und der Diode 33 bestehende Abschnitt entspricht der ebenfalls in Fig. 1 gezeigten zweiten Stromversorgung 15. Der P-Kanal-MOS- Transistor 24 wird an Stelle des in der Eingangsschaltung nach Fig. 1 benutzten Widerstands 17 als Strom/- Spannung-Wandler eingesetzt. Der NPN-Bipolartransistor 28 wirkt als Klammerschaltung, um unter allen Umständen ein Abfallen des Kollektorpotentials des Transistors 13 unter ein Massepotential zu verhindern. Der Widerstand 29 ist zum Schutze des Transistors 28 vorgesehen.
• Die Arbeitsweise der Eingangsschaltung nach Fig. 2 ist im folgenden erläutert.
• Das Basispotential des Transistors 22 ist ungefähr gleich R32/(R31+R32) VF33, worin R31 den Widerstandswert des Widerstands 31, R32 den Widerstandswert des Widerstands 32 und VF33 den Durchlaßspannungsabfall der Diode 33 bedeuten. Wenn mithin das Eingangssignal In unter den Pegel von R32/(R31+R32) VF33 - 2 VBE abfällt, schaltet der Transistor 13 durch. Wenn andererseits das Eingangssignal In über diesen Pegel ansteigt, sperrt der Transistor 13. Die an die Basis des Transistors 13 angelegte Vorspannung R32/(R31+R32) VF33 - 1 VBE wird als einen negativen Pegel aufweisend vorausgesetzt, der durch Wahl geeigneter Widerstandswerte für die Widerstände 31 und 32 bestimmt worden ist.
• Es sei angenommen, daß das Eingangssignal In unterhalb des Pegels R32/(R31+R32).VF33 - 2 VBE liegt und der Transistor 13 daher durchgeschaltet ist. Dabei ist das Potential am Knotenpunkt zwischen Drain- und Gateelektrode des MOS-Transistors 24 niedrig. Demzufolge ist der MOS-Transistor 26 durchgeschaltet, während der MOS- Transistor 27 sperrt. In diesem Fall wird ein Signal des VDD-Pegels (d.h. Potential der Stromversorgungsleitung 25) der inneren Schaltung zugespeist.
• Wenn dagegen das Eingangssignal In auf oder über dem Pegel R32/(R31+R32).VF33 - 2 VBE liegt, befindet sich der Transistor 13 im Sperrzustand. Demzufolge ist das Potential am Knotenpunkt zwischen Drain- und Gateelektrode des MOS-Transistors 24 hoch. Folglich sperrt der MOS-Transistor 26, während der MOS-Transistor 27 durchgeschaltet ist. In diesem Fall wird ein Signal Von Massepotential der inneren Schaltung zugespeist.
• Falls das Kollektorpotential des Transistors 13 aus irgendeinem Grund abfällt, schaltet der Transistor 28 durch und hindert dabei das Kollektorpotential des Transistors 13 an einem Abfall unter das Massepotential.
• Fig. 3 veranschaulicht die Beziehung zwischen dem der Eingangsschaltung gemäß der Erfindung eingespeisten Signal und dem von der Schaltung ausgegebenen Signal. Die graphische Darstellung nach Fig. 3 ist auf der Grundlage der Ergebnisse der Berechnung der Umwandlungscharakteristik der Eingangsschaltung mittels des SPICE-Simulationsprogramms gezeichnet worden. Wenn gemäß Fig. 3 ein Eingangssignal des ECL-Pegels, das von -1,74 V auf -0,92 V anstieg und dann auf -1,74 V abfiel, der Eingangsschaltung zugespeist wurde, erzeugte oder lieferte diese Schaltung ein Signal des CMOS-Pegels, das von 5,0 V auf 0 V abfiel und dann auf 5,0 V anstieg. Die Signalumwandlungsperiode Di, d.h. der Zeitverzug zwischen dem Anstieg des Eingangssignals und dem Abfall des Ausgangssignals, betrug 2,2 ns; die Signalumwandlungsperiode D2, d.h. der Zeitverzug zwischen dem Abfall des Eingangssignals und dem Anstieg des Ausgangssignals, betrug 1,8 ns. Der Mittelwert der Perioden D1 und D2 betrug 2,0 ns; dies entspricht der Hälfte der bei den herkömmlichen Eingangsschaltungen benötigten Signalumwandlungsperiode von 4,0 ns. Die Eingangsschaltung gemäß der vorliegenden Erfindung vermag auch die Eingangssignale schneller umzuwandeln oder umzusetzen als die herkömmlichen Eingangsschaltungen.

Claims (1)

1. Durch eine einzige Stromversorgung (25) angesteuerte Eingangsschaltung zur Lieferung eines Ausgangssignals auf einem (eines) nicht-negativen CMOS-Potentialpegel(s) zu einer inneren Schaltung, umfassend:

- eine Eingangsklemme (11) zum Abnehmen eines Eingangssignals eines negativen ECL-Potentialpegels,

- eine Ausgangsignalliefereinrichtung (24, 26, 27) zum Liefern des Ausgangssignals zur inneren Schaltung,

- einen ersten Transistor (13) mit einem Emitter, einem Kollektor und einer Basis, dessen Kollektor mit der Ausgangssignallieferung (24, 26, 27) verbunden ist,

- eine an die einzige Stromversorgung (25) angeschlossene Vorspannungseinrichtung (22, 23, 30-33) zum Anlegen einer Vorspannung eines festen negativen Potentialpegels an die Basis des ersten Transistors (13),

- eine die Eingangsklemme (11) mit dem Emitter des ersten Transistors (13) koppelnde Reglereinheit (12) zum Regeln der Größe des Kollektorstroms des ersten Transistors (13) und

- eine die Ausgangssignalliefereinrichtung (24, 26, 27) und den Kollektor des ersten Transistors (13) mit der einzigen Stromversorgung (25) koppelnde Strom/Spannung-Wandlereinhelt (24) zum Erzeugen des Ausgangssignals eines höheren nicht-negativen Potentialpegels, wenn der erste Transistor (13) durch das Eingangssignal durchgeschaltet ist, und zum Erzeugen des Ausgangssignals eines niedrigeren nicht-negativen Potentialpegels, wenn der erste Transistor durch das Eingangssignal zum Sperren gebracht ist,

dadurch gekennzeichnet, daß

- die Ausgangssignalliefereinrichtung (24, 26, 27) das Ausgangssignal mit einem nicht-negativen CMOS- Potentialpegel liefert,

- an die einzige Stromversorgung (25) und den ersten Transistor (13) eine Klammereinrichtung (28-33) zum Verhindern eines Abfalls eines Kollektorpotentials des ersten Transistors (13) unter ein Massepotential angeschlossen ist,

- die Vorspannungseinrichtung (22, 23, 30-33) einen zweiten Transistor (22), dessen Basis durch ein Ausgangssignal der Klammereinrichtung (28-33) vorgespannt ist, und einen Widerstand (23), welcher den Emitter des ersten Transistors (13) mit der Basis des ersten Transistors (13) und mit einem Emitter des zweiten Transistors (22) verbindet, aufweist,

- die Klammereinrichtung (28-33) einen dritten Transistor (28) aufweist, der von der einzigen Stromversorgung (25) mit Energie bzw. Strom gespeist wird, wobei ein Emitter des dritten Transistors (28) an den Kollektor des ersten Transistors (13) angeschlossen ist, und

- die Strom/Spannung-Wandlereinheit (24) einen mit Strom von der einzigen Stromversorgung gespeisten P-Kanal-MOS-Transistor (24) aufweist, wobei eine Drainelektrode des P-Kanal-MOS-Transistors (24) an den Kollektor des ersten Transistor (13) angeschlossen ist und eine Gateelektrode und die Drainelektrode des P-Kanal-MOS-Transistors (24) unmittelbar miteinander verbunden sind.