DE3878276T2 - Tri-state-ausgangsschaltung. - Google Patents

Tri-state-ausgangsschaltung.

Info

Publication number
DE3878276T2
DE3878276T2 DE8888105267T DE3878276T DE3878276T2 DE 3878276 T2 DE3878276 T2 DE 3878276T2 DE 8888105267 T DE8888105267 T DE 8888105267T DE 3878276 T DE3878276 T DE 3878276T DE 3878276 T2 DE3878276 T2 DE 3878276T2
Authority
DE
Germany
Prior art keywords
terminal
field effect
output
transistor
tri
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8888105267T
Other languages
English (en)
Other versions
DE3878276D1 (de
Inventor
Masaji Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3878276D1 publication Critical patent/DE3878276D1/de
Application granted granted Critical
Publication of DE3878276T2 publication Critical patent/DE3878276T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Tri-State-Ausgangsschaltung, die bipolare Transistoren und komplementäre Feldeffekttransistoren verwendet und die mit geringem Energieverbrauch, hoher Lasttreiberkapazität und bei hoher Geschwindigkeit betreibbar ist.
  • Verschiedene Arten von Tri-State-Ausgangsschaltungen sind bisher bekannt, die drei Ausgangszustände, nämlich Zustände mit hohem und niedrigem Pegel und einen hochohmigen Zustand am Ausgangsanschluß des Schaltkreises einnehmen können. Diese Tri-State-Ausgangsschaltungen umfassen einen TTL-Schaltungsaufbau, der bipolare Transistoren und einen CMOS-Schaltungsaufbau verwendet, der CMOS-Transistoren verwendet, die eine Art von komplementären FET (Feldeffekttransistoren) sind.
  • Wenn die Tri-State-Ausgangsschaltung mit einem TTL-Schaltungsaufbau aufgebaut wird, kann eine Schaltung realisiert werden, die eine hohe Lasttreiberfähigkeit besitzt und die bei hoher Geschwindigkeit betreibbar ist, aufgrund ihrer großen Transferkonduktanz, die eine Eigenschaft eines bipolaren Transistors ist.
  • Beim TTL-Schaltungsaufbau fließt jedoch ein elektrischer Strom durch den Schaltkreis, selbst wenn er sich in einem Ruhezustand befindet, was in einem Anstieg des Energieverbrauchs resultiert. Falls der Versuch gemacht wird, um den in diesem Fall durch die Schaltung fließenden Strom zu reduzieren, um die Leistungsaufnahme zu reduzieren, wird die Betreibbarkeit bei hoher Geschwindigkeit herabgesetzt.
  • Wenn andererseits eine Tri-State-Ausgangsschaltung mit einem CMOS-Schaltungsaufbau aufgebaut wird, kann die Leistungsaufnahme reduziert werden, um sicher zu sein. Da jedoch die Transferkonduktanz von MOS-Transistoren klein ist im Vergleich mit der von Bipolartransistoren, ist die Lasttreiberfähigkeit herabgesetzt, was wiederum in einen schädlichen Effekt beim Hochgeschwindigkeitsbetrieb der Schaltung resultiert.
  • Wenn ebenfalls der Versuch gemacht wird, die Treiberfähigkeit des Schaltkreises zu erhöhen, ebenso wie einen Hochgeschwindigkeitsbetrieb zu realisieren, in diesem Fall durch Erhöhen der Größe der Transistoren, muß die Schaltung groß sein. Dies bringt einen gegenläufig Effekt im Hinblick auf die Miniaturisierung integrierter Schaltungen hervor.
  • Zusätzlich, falls die Größe der Transistoren in der Ausgangsstufe erhöht wird, wird der EIN-Zeit-Widerstand des Transistors herabgesetzt. Wenn das Ausgangssignal entweder über- oder unterschwingend ist, kann als Ergebnis der EIN-Zeit-Widerstand der Transistoren nicht länger das Überschwingen oder Unterschwingen des Ausgangssignals in einer Pesonanzschaltung absorbieren, die eine Induktivitätskomponente der Verdrahtungsleiterbahnen, angeschlossen an den Ausgangsanschluß, und eine Kapazitätskomponente einer Last enthält, wodurch unkontrolliertes Schwingen ("ringing") erzeugt wird. Dies führt im schlimmsten Fall zu einer Fehlfunktion.
  • Dementsprechend war es sowohl im Fall des TTL-Schaltungsaufbaus als auch des CMOS Schaltungsaufbaus gemäß dem Stand der Technik schwierig, eine Tri-State-Ausgangsschaltung zu realisieren mit einer geringen Leistungsaufnahme, einer hohen Lasttreiberkapazität und einem Hochgeschwindigkeitsbetrieb ebenso wie der Fähigkeit, das Phänomen des unkontrollierten Schwingens zu unterdrücken.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung eine Tri-State-Ausgangsschaltung zu schaffen, die eine geringe Leistungsaufnahme und eine hohe Lasttreiberfähigkeit besitzt und die in der Lage ist, einen Hochgeschwindigkeitsbetrieb auszuführen, ebenso wie das Phänomen des unkontrollierten Schwingens des Ausgangssignals zu verhindern.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Tri-State-Ausgangsschaltung zu schaffen, bei der der Eingangsabschnitt und der Steuerabschnitt aus komplementären Feldeffekttransistoren zusammengesetzt ist und Tri-State-Ausgangssignale erzielbar sind durch Steuerung der Schaltvorgänge der Ausgangstransistoren, bestehend aus bipolaren Transistoren, ebenso wie Steuerung des hochohmigen Zustands am Ausgangsanschluß der Tri-State-Ausgangsschaltung, wodurch unkontrolliertes Schwingen des Ausgangssignals unterdrückt wird, ebenso wie ein Hochgeschwindigkeitsbetriebschaltung erzielt wird.
  • Tri-State-Ausgangsschaltungen, die einen Eingangsabschnitt mit Logikschaltkreisen, die ein Eingangssignal und ein Tri-State-Signal empfangen, einen Steuerabschnitt, der aus komplementären Feldeffekttransistoren aufgebaut ist, und einen Ausgangsabschnitt umfassen, der aus in einer TTL-Schaltung angeordneten Bipolartransistoren ausgebildet ist, sind im Prinzip aus DE-A-06 265 bekannt. Der Aufbau des Eingangs- und Steuerabschnitts ist jedoch von dem der vorliegenden Erfindung verschieden.
  • Die Erfindung wird definiert durch die Merkmale des Patentanspruchs 1.
  • Ein Merkmal der erfindungsgemäßen Tri-State-Ausgangsschaltung liegt im Vorsehen eines Eingangsabschnittes mit einer NAND-Gatterschaltung, die ein Eingangssignal und ein Tri-State-Signal zum Bestimmen der NAND-logischen Summe empfängt, und mit einer Inverterschaltung, die das Tri-State-Signal zum Erzeugen eines dazu invertierten Signals empfängt, wobei die Schaltungen aus einer Vielzahl von komplementären Feldeffekttransistoren bestehen; eines Steuerabschnitts mit einem ersten Feldeffekttransistor eines ersten Typs und eines zweiten Feldeffektransistor eines zweiten Typs, wobei jeder der Gate-Anschlüsse davon gemeinsam mit dem Ausgangsanschluß der Inverterschaltung verbunden ist, wobei jeder der Source-Anschlüsse davon mit einer Leistungsquelle bzw. dem Massepotential verbunden ist, einem dritten Feldeffektransistor des zweiten Typs, dessen Gate-Anschluß mit einem Ausgangsanschluß der NAND-Gatterschaltung verbunden ist und dessen Source mit Massepotential verbunden ist, einer ersten Steuerschaltung für elektrischen Strom mit einer Vielzahl von Feldeffekttransistoren des zweiten Typs, die an den ersten, zweiten und dritten Feldeffektransistor, ebenso wie an die Eingangs- und Tri-State-Anschlüsse gekoppelt sind und einen zweiten Steuerschaltkreis für elektrischen Strom mit einer Vielzahl von Feldeffekttransistoren des zweiten Typs, wobei jedes Gatter der Transistoren mit dem Eingangsanschluß bzw. dem Tri-State-Anschluß verbunden ist; und eines Ausgangsabschnittes mit ersten und zweiten Ausgangstransistoren und dritten und vierten Transistoren, wobei der dritte Transistor mit dem ersten Ausgangstransistor Darlington-verbunden ist, wobei dessen Basis-Anschluß mit einem der Verbindungspunkte der ersten Steuerschaltung für elektrischen Strom verbunden ist, und wobei der vierte Transistor mit dem zweiten Ausgangstransistor Darlington-verbunden ist, wobei dessen Basisanschluß mit einem der Verbindungspunkte der zweiten Steuerschaltung für elektrischen Strom verbunden ist.
  • Die Aufgabe, Merkmale und Vorteile der Erfindung gehen aus der folgenden detaillierten Beschreibung der Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen vor.
  • Die einzige Zeichnung zeigt ein Ausführungsbeispiel der Tri-State-Ausgangsschaltung gemäß der Erfindung.
  • Die Tri-State-Ausgangsschaltung besteht aus einem Eingangsabschnitt I zum Empfang eines Eingangssignals und eines Tri-State-Signals, wobei der Eingangsabschnitt I aus einer Vielzahl komplementären Typen von P-Kanal- und N-Kanal-Feldeffekttransistoren (FET) besteht, einem Steuerabschnitt II zum Empfangen eines Ausgangssignals von dem Eingangsabschnitt I, der ebenfalls aus P-Kanal- und N-Kanal-FET besteht, und einem Ausgangsabschnitt III zum Erzeugen eines invertierten Ausgangssignals des Eingangssignals und eines hochohmigen Ausgangszustands, der aus NPN-Transistoren aufgebaut ist und der von dem Steuerabschnitt II gesteuert wird.
  • Der Eingangsabschnitt I umfaßt genauer ein NAND-Gatter 1 zum Bestimmen einer NAND-logischen Summe des Eingangssignals und des Tri-State-Signals und einen Inverter 2 zum Erzeugen eines invertierten Ausgangssignals des Tri-State-Signals.
  • Das NAND-Gatter 1 umfaßt den P-Kanal-FET P1 und den N-Kanal-FET N1, wobei jeder der Gatteranschlüsse gemeinsam mit dem Eingangsanschluß IN verbunden ist, dem das Eingangssignal zugeführt wird, und P2 und N2, wobei an jeden der Gate-Anschlüsse das Tri-State-Signal angelegt wird. P1 und P2 sind parallel zwischen die Spannungsversorgung VCC und den Ausgangsanschluß 3 des NAND-Gatters 1 angeschlossen, während N1 und N2 in Serie zwischen den Ausgangsanschluß 3 und Masse (Potential) verbunden sind.
  • Der Inverter 2 umfaßt P3 und N3, wobei jeder der Gate-Anschlüsse gemeinsam mit dem Tri-State-Anschluß T verbunden ist, an den das Tri-State-Signal angelegt wird. P3 liegt zwischen der Spannungsversorgung VCC und dem Ausgangsanschluß 4 des Inverters, während N3 zwischen dem Ausgangsanschluß 4 und Masse liegt.
  • Der Steuerabschnitt II umfaßt P4, N4, N5, einen ersten Stromsteuerschaltkreis 5 und einen zweiten Stromsteuerschaltkreis 6. Bei P4 und N4 sind jeweils der Gateanschluß gemeinsam an den Ausgangsanschluß 4 des Inverters 2 angeschlossen und jeder Source-Anschluß ist an VCC bzw. Masse angeschlossen. Bei N5 ist der Gate-Anschluß mit dem Ausgangsanschluß 3 des NAND-Gatters 1 verbunden, und der Source-Anschluß mit Masse.
  • Die erste Stromsteuerschaltung 5 umfaßt N6 und N7, wobei jeder Gate-Anschluß mit dem Eingangsanschluß IN verbunden ist, und N8 und N9, wobei jeder Gate-Anschluß mit dem Tri-State-Anschluß T verbunden ist. N6 und N9 bzw. N8 und N7 sind jeweils in Reihe geschaltet, während N6 und N7 bzw. N8 und N9 jeweils parallel geschaltet sind. Ein Verbindungspunkt ist an den Drain-Anschluß von P4 über einen Widerstand R1 angeschlossen, während der andere Verbindungspunkt 8 mit dem Drain-Anschluß von N5 verbunden ist.
  • Die zweite Stromsteuerschaltung 6 umfaßt gleichermaßen N10, N11, N12 und N13, ähnlich der ersten Stromsteuerschaltung 5, und die Verbindungspunkte 9 und 10 sind mit Transistoren verbunden, die den Ausgangsabschnitt III bilden, der später beschrieben wird.
  • Der Ausgangsabschnitt III umfaßt einen NPN-Ausgangstransistor Q1 und einen Schottky-NPN-Ausgangstransistor Q2, einen Schottky-NPN- Transistor Q3, dessen Kollektor Darlington-verschaltet ist mit dem Kollektor des Ausgangstransistors Q1 und dessen Basis an dem Verbindungspunkt 7 der ersten Stromsteuerschaltung 7 angeschlossen ist, und den Schottky-NPN Transistor Q4, dessen Kollektor Darlington-verschaltet ist mit dem Ausgangstransistor Q2 und dessen Basis mit dem Verbindungspunkt 10 der zweiten Stromsteuerschaltung verbunden ist.
  • Beim Ausgangstransistor Q1 sind der Kollektoranschluß mit der Spannungsquelle VCC über eine Schottky-Diode D1 und einen Strombegrenzungswiderstand R2, der Emitter mit dem Ausgangsanschluß OUT, der ein invertiertes Signal des Eingangssignals abgibt, und der einen hochohmigen Zustand einnimmt, und die Basis mit dem Emitteranschluß des Transistors Q3 und über einen Widerstand R3 mit dem Verbindungspunkt 9 der zweiten Stromsteuerschaltung 6 verbunden.
  • Beim Ausgangstransistor Q3 sind der Basis-Anschluß mit dem Verbindungspunkt 8 der ersten Stromsteuerschaltung 5, der Kollektoranschluß mit dem Ausgangsanschluß OUT und der Emitter mit Masse verbunden. Der Ausgangsabschnitt III umfaßt eine Schottky-Diode D2, die zwischen Masse und dem Ausgangsanschluß OUT geschaltet ist, um eine Vorwärtsrichtung von Masse zum Ausgangsanschluß zu geben.
  • Der Betrieb der Tri-State-Ausgangsschaltung gemäß der Erfindung wird nun beschrieben.
  • Zuallererst wenn das dem Tri-State-Anschluß T zugeführte Tri-State-Signal dem normalen Modus des Hochpegelzustandes entspricht, d.h. wenn ein invertiertes Signal des Eingangssignals am Ausgangsanschluß OUT erzeugt wird, ist der Betrieb wie folgt:
  • Wenn das Tri-State-Signal im Hochpegelzustand liegt, werden N3,N8, N9, N12 und N13 leitend, während P2 und P3 nicht leitend werden, wodurch P4 leitend und N4 nicht leitend wird. Wenn ein Eingangssignal mit niedrigem Pegel dem Eingangsanschluß IN zugeführt wird, werden bei diesen Zuständen N6 und N7 nicht leitend, so daß ein elektrischer Strom in den Basis-Anschluß des Transistors Q3 über P4 und den Widerstand R3 von der Spannungsversorgung VCC fließt, wodurch der Transistor Q3 und der Ausgangstransistor Q1 leitend werden.
  • Wenn das Eingangssignal sich in einem Zustand mit niedrigem Pegel befindet, werden N10 und N11 nicht-leitend, während N1 leitend wird. Als Ergebnis wird N5 leitend, so daß der Transistor Q4 und der Ausgangstransistor Q2 nicht-leitend werden. Demzufolge fließt ein Strom von der Spannungsversorgung VCC zum Ausgangsanschluß OUT über den Strombegrenzungswiderstand R2 und den Ausgangstransistor Q1, wodurch der Ausgangsanschluß OUT in einen Hochpegelzustand gebracht wird und ein invertiertes Signal des Eingangssignals am Ausgangsanschluß OUT erzeugt wird.
  • Wenn nun ein Eingangssignal mit hohem Pegel dem Eingangsanschluß IN zugeführt wird, werden N6 und N7 leitend, was wiederum Q2 leitend und was ebenfalls N5 nicht-leitend macht. Als Ergebnis fließt ein Strom in die Basis des Ausgangstransistors Q3 von der Spannungsversorgung VCC über P4 und den Widerstand R1 ebenso wie N8 und N7, wodurch Transistor Q3 leitend gemacht wird.
  • Da andererseits ein Strom der Basis des Ausgangstransistors Q3 zugeführt wird, wird das Basispotential des Transistors gleich VBE, d.h. gleich der Basis-Emitter-Spannung des Transistors Q2, wodurch Transistor Q3 nicht-leitend gemacht wird und der Ausgangstransistor Q1 nicht-leitend gemacht wird. Als Ergebnis fließt ein elektrischer Strom vom Ausgangsanschluß OUT nach Masse durch den Transistor Q2, wodurch der Ausgangsanschluß in einen Zustand mit niedrigem Pegel gebracht wird und ein invertiertes Signal des Eingangssignals vom Ausgangsanschluß OUT erzeugt wird. Die leitenden Zustande von N11 und N10 in diesem Zeitpunkt erlauben, daß ein elektrischer Strom vom Ausgangsanschluß OUT zur Basis des Transistors Q4 über N10, N13 und N12, und N11 fließt, wodurch der Transistor Q4 leitend gemacht wird. Als Ergebnis fließt ein Strom vom Ausgangsanschluß OUT zur Basis des Transistors Q2 über den Ausgangstransistor Q2, um so die Treiberfähigkeit des Ausgangstransistors Q2 zu erhöhen, wodurch die Rückflankencharakteristika des Ausgangspotential verbessert werden.
  • Im folgenden erfolgt eine Beschreibung des hochohmigen Zustands, wenn das Tri-State-Signal sich in einem Zustand mit niedrigem Pegel befindet.
  • Wenn ein Tri-State-Signal mit niedrigem Pegel dem Tri-State-Anschluß T zugeführt wird, wird der P-Kanal-Transistor P3 leitend gemacht, wodurch P4 nicht-leitend gemacht wird, während N4 leitend gemacht wird. Als Ergebnis wird der Transistor Q3 nicht-leitend gemacht, was den Ausgangstransistor Q1 nicht-leitend macht.
  • Wenn das Tri-State-Signal sich im Zustand mit niedrigem Pegel befindet, wird andererseits P2 leitend gemacht, so daß der Transistor Q3 nicht-leitend gemacht wird, selbst wenn der Transistor Q4 leitend gemacht wird. Als Ergebnis werden sowohl Transistor Q1 und Q2 nicht-leitend gemacht, wodurch der Ausgangsanschluß OUT in einen hochohmigen Zustand gebracht wird.
  • Auf oben beschriebene Art kann, wenn der Ausgangsanschluß OUT sich in einem hochohmigen Zustand befindet, ein elektrischer Strom, der dazu neigt, vom Ausgangsanschluß OUT zur Spannungsversorgung VCC über den Widerstand R3 und die Basis-Kollektor-Vorwärtsrichtung-Diode des Transistors Q1 zu fließen, blockiert werden, da die Diode D1 zwischen einen Anschluß des Strombegrenzungswiderstandes R2 und VCC verschaltet ist, wobei der andere Widerstand R2 mit dem Kollektor des Ausgangstransistors Q1 verbunden ist, selbst wenn eine Spannung an den Ausgangsanschluß OUT als Ergebnis des Massepegels von VCC angelegt wird.
  • Wie beim obigen Ausführungsbeispiel gemäß der vorliegenden Erfindung beschrieben, besteht die Tri-State-Ausgangsschaltung aus einem Eingangsabschnitt I, der den P-Kanal-FET und den N-Kanal-FET umfaßt, einem Ausgangsabschnitt III, der bipolare Transistoren umfaßt, und einem Steuerabschnitt II, der den P-Kanal-FET und N-Kanal-FET umfaßt und der die Schaltfunktionen der Ausgangstransistoren des Ausgangsabschnitts III und die hochohmigen Zustände des Ausgangsanschlusses steuert, wodurch, wenn der Ausgangsanschluß OUT sich in den Zuständen mit hohem Pegel und niedrigem Pegel befindet, der Betriebsstrom unter den des TTL-Schaltungsaufbaus reduziert werden kann, während, wenn der Ausgangsanschluß sich im hochohmigen Zustand befindet, der Strom im wesentlichen gleich dem des CMOS Schaltungsaufbaus ist, wodurch die Leistungsaufnahme reduziert wird.
  • Da die Ausgangstransistoren Q1 und Q2 in Form von Bipolartransistoren in der erfindungsgemäßen Tri-State-Ausgangsschaltung gebildet werden, kann eine hohe Lasttreiberfähigkeit, ebenso wie ein Hochgeschwindigkeitsbetrieb realisiert werden. Da eine Diode D2 zwischen den Ausgangsanschluß OUT und Masse angeschlossen ist, kann zusätzlich das Phänomen des Unterschwingens des Ausgangssignals unterdrückt werden, das anderenfalls auftritt, wenn eine Induktivitätskomponente an den Ausgangsanschluß OUT angeschlossen ist, wodurch demnach das unkontrollierte Schwingen des Ausgangssignals gelindert wird.
  • Die Wirkungen der Tri-State-Ausgangsschaltung gemäß der vorliegenden ERfindung sind wie folgt:
  • Da der Eingangsabschnitt und der Steuerabschnitt aus Komplementärtyp-Feldeffekttransistoren gebildet werden und da Tri-State-Ausgangssignale durch Steuerung der Schaltvorgänge der Ausgangstransistoren, die aus bipolaren Transistoren bestehen, und ein hochohmiger Zustand am Ausgangsanschluß durch einen Steuerabschnitt erzielbar sind, kann unkontrolliertes Schwingen des Ausgangssignals unterdrückt werden, ebenso wie eine geringe Leistungsaufnahme, eine hohe Lasttreiberfähigkeit und ein Hochgeschwindigkeitsbetrieb der Tri-State-Ausgangsschaltung erzielt werden kann.
  • Während die Erfindung in Form eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist es verständlich, daß die Worte, die verwendet wurden, Worte der Beschreibung, nicht der Beschränkung sind und daß verschiedene Veränderungen und Modifikationen innerhalb des Umfangs der Ansprüche durchgeführt werden können.

Claims (7)

1. Tri-State-Ausgangsschaltung mit
(a) einem Eingangsabschnitt (I) mit
einer NAND-Gatter-Schaltung (1), die ein Eingangssignal und ein Tri-State-Signal empfängt, und einer Inverterschaltung (2), die das Tri-State-Signal empfängt, zum Erzeugen eines dazu invertierten Signals, wobei jede der Schaltungen aus einer Vielzahl von komplementären Feldeffekttransistoren besteht;
(b) einem Steuerabschnitt (II) mit
einem ersten Feldeffekttransistor (P4) eines ersten Typs und einem zweiten Feldeffekttransistor (N4) eines zweiten Typs, wobei jeder der Gate-Anschlüsse davon gemeinsam mit einem Ausgangsanschluß der Inverterschaltung verbunden ist, wobei jeder der Source-Anschlüsse davon entweder mit einer Spannungsversorgung (VCC) oder mit einem Massepotential jeweils verbunden ist, wobei der Drain-Anschluß des zweiten Feldeffekttransistors (N4) mit dem Drain-Anschluß des ersten Feldeffekttransistors (P4) verbunden ist,
einem dritten Feldeffekttransistor (N5) des zweiten Typs, wobei dessen Gate-Anschluß an einen
Ausgangsanschluß der NAND-Gatter-Schaltung angeschlossen ist und dessen Source-Anschluß an Massepotential angeschlossen ist,
einer ersten Steuerschaltung (5) für elektrischen Strom mit
sechsten (N6) und siebten (N7) Feldeffekttransistoren des zweiten Typs, deren Gate-Anschluß jeweils an den Eingangsanschluß (IN) angeschlossen ist, und
achten (N8) und neunten (N9) Feldeffekttransistoren des zweiten Typs, deren Gate-Anschluß jeweils an dem Tri-State-Anschluß (11) angeschlossen ist,
wobei der sechste (N6) und neunte (N9) Feldeffekttransistor in Serie zwischen den Drain-Anschluß des ersten Feldeffekttransistors (P4) des ersten Typs und den Drain-Anschluß des dritten Feldeffekttransistors (N5) des zweiten Typs angeschlossen sind,
wobei der siebte (N7) und achte (N8) Feldeffekttransistor zwischen den Drain-Anschluß des ersten Feldeffekttransistors (P4) des ersten Typs und des Drain-Anschlusses des dritten Feldeffekttransistors (N5) des zweiten Typs in Serie angeschlossen sind, und
einer zweiten Steuerschaltung (6) für elektrischen Strom mit
zehnten (N10) und elften (N11) Feldeffekttranssistoren des zweiten Typs, deren Gate-Anschlüsse jeweils an den Eingangsanschluß (IN) angeschlossen sind,
und
zwölften (N12) und dreizehnten (N13) Feldeffekttransistoren des zweiten Typs, deren Gate-Anschlüsse jeweils an den Tri-State-Anschluß T angeschlossen sind,
wobei der zehnte (N10) und dreizehnte (N13) Feldeffekttransistor in Serie zwischen den Basisanschluß eines Bipolartransistors (Q4) und eines Ausgangsanschlusses (OUT) der Tri-State-Ausgangsschaltung angeschlossen sind,
wobei der elfte (N11) und der zwölfte (N12) Feldeffekttransistor in Serie zwischen dem Basisanschluß des Transistors (Q4) und den Ausgangsanschluß angeschlossen sind, und
(c) einem Ausgangsabschnitt (III) mit
einem ersten (Q1) und einem zweiten (Q2) bipolaren Ausgangstransistor, und
einem dritten (Q3) und einem vierten (Q4) bipolaren Transistor,
wobei der dritte Transistor (Q3) mit den ersten Ausgangstransistor (Q1) Darlingtonverbunden ist und dessen Basis-Anschluß mit dem Drain-Anschluß des ersten Feldeffekttransistors (P4) des ersten Typs verbunden ist,
wobei der vierte Transistor (Q4) mit dem zweiten Ausgangstransistor (Q2) Darlingtonverbunden ist, wobei der Basis-Anschluß des zweiten Ausgangstransistors (Q3) an den Drain-Anschluß des dritten Feldeffekttransistors (N5) des zweiten Typs angeschlossen ist,
wobei der Ausgangsanschluß (OUT) mit dem Emitteranschluß des ersten Ausgangstransistors (Q1) und dem Kollektor-Anschluß des zweiten Ausgangsanschluß (Q2) verbunden ist.
2. Tri-State-Ausgangsschaltung nach Anspruch 1, bei der eine erste Diode (D1) und ein Strombegrenzungswiderstand (R2), in Serie geschaltet, zwischen der Spannungsversorgung und dem Verbindungspunkt der Kollektoren des ersten und des dritten Bipolartransistors vorgesehen sind, wobei die Anode der ersten Diode an die Spannungsversorgung angeschlossen ist.
3. Tri-State-Ausgangsschaltung nach einem der vorangegangenen Ansprüche, bei der eine zweite Diode (D2) parallel zum zweiten Transistor zwischen dem Ausgangsanschluß (OUT) und dem Massepotential vorgesehen ist, wobei die Anode der zweiten Diode (D2) mit Nasse verbunden ist.
4. Tri-State-Ausgangsschaltung nach einem der vorangegangenen Ansprüche, bei der der Feldeffekttransistor des ersten Typs ein P-Kanal-FET und der Feldeffekttransistor des zweitne Typs in N-Kanal-FET ist.
5. Tri-State-Ausgangsschaltung nach einem der vorangegangenen Ansprüche, bei dem die komplementären Feldeffekttransistoren P-Kanal- und N-Kanal-FET- Transistoren sind.
6. Tri-State-Ausgangsschaltung nach einem der vorangegangenen Ansprüche, bei der der zweite, dritte und vierte Transistor des Ausgangsabschnitts (III) jeweils Schottky-NPN-Transistoren sind.
7. Tri-State-Ausgangsschaltung nach einem der Ansprüche 2 bis 6, bei der die erste und die zweite Diode Schottky-Dioden sind.
DE8888105267T 1987-03-31 1988-03-31 Tri-state-ausgangsschaltung. Expired - Fee Related DE3878276T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62076474A JPS63245015A (ja) 1987-03-31 1987-03-31 トライステ−ト出力回路

Publications (2)

Publication Number Publication Date
DE3878276D1 DE3878276D1 (de) 1993-03-25
DE3878276T2 true DE3878276T2 (de) 1993-07-29

Family

ID=13606177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8888105267T Expired - Fee Related DE3878276T2 (de) 1987-03-31 1988-03-31 Tri-state-ausgangsschaltung.

Country Status (5)

Country Link
US (1) US4839540A (de)
EP (1) EP0285157B1 (de)
JP (1) JPS63245015A (de)
KR (1) KR910001384B1 (de)
DE (1) DE3878276T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008687A (en) * 1988-08-29 1999-12-28 Hitachi, Ltd. Switching circuit and display device using the same
US4897564A (en) * 1988-12-27 1990-01-30 International Business Machines Corp. BICMOS driver circuit for high density CMOS logic circuits
JPH033417A (ja) * 1989-05-30 1991-01-09 Nec Corp 半導体集積回路
JP2619080B2 (ja) * 1989-11-29 1997-06-11 株式会社東芝 出力回路
US5070485A (en) * 1990-09-28 1991-12-03 Mts Systems Corporation Low power magnetostrictive sensor
US5153464A (en) * 1990-12-14 1992-10-06 Hewlett-Packard Company Bicmos tri-state output buffer
US5287021A (en) * 1992-05-06 1994-02-15 Motorola, Inc. Low noise BICMOS circuit
JP3140605B2 (ja) * 1993-04-28 2001-03-05 富士通株式会社 出力バッファ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3515901A (en) * 1968-04-01 1970-06-02 North American Rockwell Nand/nor circuit
JPS5490941A (en) * 1977-12-26 1979-07-19 Hitachi Ltd Driving circuit of tristate type
JPS60177723A (ja) * 1984-02-24 1985-09-11 Hitachi Ltd 出力回路
JPH06103837B2 (ja) * 1985-03-29 1994-12-14 株式会社東芝 トライステ−ト形出力回路

Also Published As

Publication number Publication date
EP0285157B1 (de) 1993-02-10
EP0285157A2 (de) 1988-10-05
JPS63245015A (ja) 1988-10-12
KR880012013A (ko) 1988-10-31
DE3878276D1 (de) 1993-03-25
US4839540A (en) 1989-06-13
JPH0552092B2 (de) 1993-08-04
EP0285157A3 (en) 1989-06-07
KR910001384B1 (ko) 1991-03-04

Similar Documents

Publication Publication Date Title
DE3888863T2 (de) BIFET-Logik-Schaltung.
DE69216773T2 (de) Ausgangspufferschaltung
DE3779784T2 (de) Logische schaltung.
DE69307368T2 (de) Treiberschaltung zur Stromsenkung für zwei Spannungsquellen
DE68917111T2 (de) BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte.
EP0416323A2 (de) Signalpegelwandler
DE3785833T2 (de) Logikschaltung.
DE68925856T2 (de) Logische Bicmos-Schaltung
DE3878276T2 (de) Tri-state-ausgangsschaltung.
DE3781919T2 (de) Eingangsschaltung.
DE69014035T2 (de) Pegelverschiebeschaltung zum Erzielen einer Hochgeschwindigkeits-Verarbeitung und einer verbesserten Ausgangsstrom-Speisefähigkeit.
DE68923334T2 (de) Stromschalterlogikschaltung mit gesteuerten Ausgangssignalpegeln.
DE2210105A1 (de) Verknüpfungsschaltung
DE60209621T2 (de) Stromschaltkreis
DE1537155B2 (de) Schnellschaltende verknuepfungsschaltung mit transistoren
DE2331441A1 (de) Logische grundschaltung
DE4308518A1 (de) BiMOS-Verstärker
DE19547754C1 (de) Steuerschaltung für BiCMOS-Bustreiber
DE69031019T2 (de) Ausgangssteuerungsschaltung
DE69029922T2 (de) Bi-CMOS-Schaltung
DE69008893T2 (de) TTL-kompatible Ausgangsschaltung mit hoher Schaltgeschwindigkeit.
DE3884713T2 (de) Logische Schaltung.
DE69630018T2 (de) Logische schaltung für niedrige spannungen
DE2552849C3 (de) Logische Schaltung
DE2525690C3 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee