DE69018053T2 - CMOS-Treiberschaltung mit hoher Schaltgeschwindigkeit. - Google Patents

Description

• Die vorliegende Erfindung betrifft Hochgeschwindigkeits-CMOS- Logikschaltungen. Im besonderen wird eine CMOS-Logikschaltung zum Wandeln von CMOS-Signalpegeln in kleine Signalpegel, wie beispielsweise ECL-Logiksignalpegel, beschrieben.
• In der digitalen Schaltungstechnik haben die Forderungen nach hohen Schaltgeschwindigkeiten den Einsatz van emittergekoppelten Logikschaltungen, ECL, zum Erreichen sehr kurzer Schaltzeiten, die für die ständig steigenden Schaltgeschwindigkeiten digitaler Bauelemente benötigt werden, begünstigt. Die ECL-Technologie ist eine bipolare Technologie, die die Tendenz hat, in der Herstellung teurer als die langsameren CMOS-Bauelemente zu sein. Die langsameren CMOS-Bauelemente haben verschiedene Vorteile, einschließlich der Möglichkeit, sie in größerer Baubauelementedichte aufzubauen sowie der Betriebsmöglichkeit auflogischen Pegeln, die einen größeren Rauschabstand besitzen. Zusätzlich verbraucht die CMOS-Technologie weniger Energie als die konventionelle bipolare ECL-Technologie.
• Die CMOS-Technologie entwickelt sich in einer Richtung, in der unbelastete Schaltungen mit Geschwindigkeiten im Bereich von 0,1 Nanosekunden schalten. Bei CMOS-SRAM-Speichern sind Zugriffszeiten unter 10 Nanosekunden erreichbar. Diese schnelleren Schaltungen und Speicher wurden durch die Verbesserungen der CMOS- Bauelemente ermöglicht. Wenn die Geschwindigkeit von CMOS-Bauelementen die der ECL-Logik erreicht, wäre es vorteilhaft, CMOS- Schaltungen auf ECL-Signalpegeln zu betreiben.
• ECL-Signalpegel sind viel kleiner als typische Signalpegel von CMOS-Schaltungen. Bei einer gegebenen Anstiegsgeschwindigkeit kann die ECL-Logik viel schneller schalten als die CMOS-Logikelemente. Die Implementierung von CMOS-Schaltungen, die mit den konventionellen Spannungspegeln der CMOS-Energieversorgung arbeiten, während sie gleichzeitig ECL-kompatible Signalpegel abgeben, würde die Vorteile der traditionell schneller schaltenden ECL-Schaltungen hervorbringen, während der Kostenvorteil der in CMOS implementierten Schaltungen erhalten bliebe.
• Um CMOS-Schaltungen mit niedrigeren Ausgangsspannungspegeln zu betreiben, muß die Stabilität der niedrigeren Pegel exakt aufrechterhalten werden, um einen entsprechenden Rauschabstand sicherzustellen. Diese Stabilität der Signalpegel muß angesichts normaler Prozeßtoleranzen erreicht werden, welche in der CMOS- Herstellungstechnologie auftreten. Zusätzlich werden die Signalspannungspegel durch normale Veränderungen der Versorgungsspannung, welche beim Betrieb von CMOS-Bauelementen auftreten, negativ beeinflußt. Veränderungen der Lastbedingungen des Bauelementes beeinflussen die Stabilität der Signalpegel ebenfalls negativ. Angesichts der Notwendigkeit, die Stabilität der logischen Spannungspegel sicherzustellen, muß dafür Sorge getragen werden, daß die Schaltung zur Verhinderung negativer Auswirkungen stabilisiert wird.
• Andere wesentliche Schaltungswechselwirkungen von CMOS-Schaltungen, die gesteuert werden müssen, umfassen die Bauelementverzögerung sowie die Anstiegsgeschwindigkeit. Die Schaltungsverzögerung sollte begrenzt werden, um die gewünschten hohen Schaltgeschwindigkeiten zu sichern. Dieses Ziel kann jedoch beispielsweise im Widerspruch dazu stehen, daß Anstiegsgeschwindigkeiten in einem Bereich von nicht mehr als 1 Volt pro Nanosekunde aufrechterhalten werden sollen. Wie dem Fachmann auf dem Gebiet des Schaltungsentwurfs bekannt ist, erzeugen extreme Anstiegsgeschwindigkeiten ein extremes Rauschen, das die Funktion der Schaltung stören kann.
• In dem IEEE Journal of Solid-State Circuits, Bd. 24, Nr. 2, April 1989, Seiten 478 bis 486 werden eine Begrenzung des Spannungshubes und eine Konstantstromsteuerung für Hochgeschwindigkeits-CMOS-Kreuzungspunktschalter beschrieben. Eine Ausgangsschaltung stellt eine Referenzmittenspannung bereit. Normalerweise arbeitet der Chip mit 5 V Versorgungsspannung und besitzt einen Ausgangsspannungshub von 1 V, welcher symmetrisch zu 2,5 V liegt. Wenn der Gleichspannungspegel geeignet verschoben wird, können die Eingangssignale/Ausgangssignale mit ECL-Gattern gekoppelt werden. Dieses Dokument des Standes der Technik kommt der Erfindung am nächsten und bildet die Präambel des Anspruches 1.
• Es ist eine Aufgabe der vorliegenden Erfindung, eine CMOS-Schaltung bereitzustellen, welche kompatible kleine Signalpegel bei gleichzeitig kompatiblen Schaltgeschwindigkeiten und Anstiegsgeschwindigkeiten erzeugt sowie einen Kompromiß zwischen den Anforderungen an die Anstiegsgeschwindigkeit, an die Verzögerung und an die Steuerung die Ausgangspegel zu finden.
• Es ist eine speziellere Aufgabe der vorliegenden Erfindung, eine exakte Pegelsteuerung von kleineren ECL-kompatiblen Signalpegeln aufrecht zuhalten.
• Es ist eine andere Aufgabe der vorliegenden Erfindung, die Steuerung der von der CMOS-Schaltung erzeugten kleinen Signalpegel auch angesichts der Prozeßtoleranzen und der Veränderungen der Versorgungsspannung, unter denen die Schaltungen normal erweise arbeiten, aufrechtzuhalten.
• Diese und andere Aufgaben der vorliegenden Erfindung werden durch eine CMOS-ECL-off-chip-Treiberschaltung bereitgestellt. Die Baugruppe ist vollständig in CMOS-Technologie hergestellt und verwendet standardmäßige CMOS-Betriebsspannungen Vdd - Vss. Die Schaltung ist in der Lage auf der Basis von CMOS-Logiksignalen kleinere ECL-kompatible Signalpegel bereitzustellen, die im Vergleich zu konventionellen CMOS-Logikpegeln einen viel kleineren Spannungshub besitzen. Die Schaltung ist in der Lage normal verbundene Übertragungsleitungsstrukturen, die ECL-Schaltungen verbinden, zu treiben und gewährleistet dennoch die Stabilität der Signalspannungspegel.
• Die reduzierten, ECL-kompatiblen Signalpegel werden durch Verwendung eines Rückkopplungszweiges stabil gehalten, der zwischen die Gates eines P-Kanal- und eines N-Kanal-Bauelementes geschaltet wird und in Reihe zwischen den Anschlüssen der CMOS-Versorgungsspannung liegt sowie durch eine Ausgangssignalfunktion, die an der Reihenschaltung der N-Kanal- und P-Kanal-Bauelemente erzeugt wird. Die Rückkopplungsbauelemente erlauben, daß der Verbindungsknoten des Ausgangssignals zwischen ersten und zweiten ECL-kompatiblen Spannungspegeln umgeschaltet wird, die den Ausgangsknoten auf dem geforderten ECL-Signalpegel halten.
• Die Ausführungsform der Erfindung hat gegenüber den anderen Schaltungen der Fig. 1, 2 und 3 einige Vorteile bezüglich des Kompromisses zwischen der Stabilität des Ausgangssignalpegels, der Schaltungsverzögerung und der Steuerung der Anstiegsgeschwindigkeit. Die Ausführungsform der Erfindung ist in der Lage eine Reihe von Lasten einer Übertragungsleitung zu treiben, welche zu ECL-Schaltungen kompatibel sind.
• In einer Ausführungsform enthält die Ausgangsverbindung ein Ausgangslastelement, um eine im wesentlichen konstante Lastimpedanz für das Bauelement bereitzustellen, was weiterhin dazu beiträgt, die Pegelsteuerurig des Ausgangssignalpegels angesichts unterschiedlicher Abschlußkennwerte für das Bauelement sicherzustellen.
• Bei der Implementierung des Rückkopplungsnetzwerkes werden ein P-Kanal-Bauelement und ein N-Kanal-CMOS-Bauelement parallel zwischen die Ausgangsverbindung und die Gateanschlüsse von zwei in Reihe geschalteten P-Kanal- und N-Kanal-Ausgangsbauelementen geschaltet. Entweder das eine oder das andere Rückkopplungsbauelement ist leitend, so daß der an die Gates angelegte Spannungspegel in einer Weise gesteuert wird, daß kleine Signalpegel an der Ausgangsverbindung aufrechterhalten werden. Durch die zwei P- und N-Kanal-Bauelemente wird für jede zu erwartende Last, die an die Ausgangsverbindung angeschlossen werden kann, genügend Strom zur Verfügung gestellt.
• Wie aus der Ausführungsform der Erfindung erkennbar ist, wird bezüglich der anderen Schaltungen der Fig. 1, 2 oder 3 eine Optimierung der Anstiegsgeschwindigkeit, der Ausgangspegel und der Schaltungsverzögerung durchgeführt.
• Die Erfindung wird mit Bezug auf die Zeichnungen detaillierter beschrieben, in denen:
• Fig. 1 eine erste Schaltung, bei der eine Rückkopplung implementiert ist, über die ECL- kompatible Signalpegel gesteuert werden, zeigt.
• Fig. 2 eine andere Schaltung zur Implementierung einer Rückkopplung zur Verbesserung der Pegelsteuerung von ECL-kompatiblen Signalpegeln zeigt.
• Fig. 3 noch eine weitere Schaltung, die gegenüber der Ausführungsformen der Fig. 1 und 2 eine verbesserte Schaltverzögerung hat, zeigt.
• Fig. 4 eine Ausführungsform der Erfindung, welche eine exaktere Steuerung der Ausgangssignalpegel bereitstellt, zeigt.
• Fig. 5 die Implementierung einer on-board-Last für jede der Schaltungen der Fig. 1, 2, 3 und 4 zeigt.
• Fig. 6 bis 9 die ECL-kompatiblen Ausgangsspannungspegel der Schaltungen 1 bis 4 für sieben verschiedene Prozeßbedingungen und Veränderungen der Versorgungsspannung entsprechend Tabelle 1 zeigen.
• Fig. 10 bis 13 die Anstiegsgeschwindigkeitskennlinien unter sieben verschiedenen Prozeßbedingungen und Betriebsspannungsschwankungen entsprechend Tabelle 1 zeigen.
• Fig. 14 bis 17 die Durchlaufverzögerung der in den Fig. 1 bis 4 dargestellten Ausführungsformen für die verschiedenen Prozeßbedingungen und Betriebsspannungsschwankungen entsprechend Fall 1 aus Tabelle 1 zeigen.
• Fig. 18, 19 und 20 Übersichten sind, die die entsprechende Leistungsfähigkeit jeder der Schaltungen der Fig. 1 bis 4 darstellen, wobei die Stabilität des Ausgangsspannung, die Veränderungen der Anstiegsgeschwindigkeit und die mittlere Durchlaufverzögerung vergleichend betrachtet werden.
• Wir beziehen uns jetzt auf die Fig. 1 bis 4. Darin werden verschiedene Schaltungen einer CMOS-off-chip-Treiberschaltung (OCT) dargestellt, welche ECL-kompatible kleine Signalpegel bereitstellen. Die gezeigten Schaltungen sind für eine Implementierung in 0,5 Mikrometer Kanallänge, 3,6 Volt CMOS-Technologie ausgelegt. Die Erfindung ist aber nicht auf diese spezielle Auswahl der Versorgungsspannung beschränkt. Die dargestellten Schaltungen arbeiten mit konventionellen CMOS-Versorgungsspannungen, die durch die Anschlüsse Vss und Vdd repräsentiert werden. Die Eingangssignale diese Schaltungen sind CMOS-Logikpegel, die über eine Anschlußfläche 24 der Schaltung angeschlossen werden. Der gezeigte CMOS-Teil ist selbst beispielhaft und zeigt keinerlei Einschränkungen, die bezüglich der CMOS-Schaltungsanordnungen gemacht werden müßten, um die ECL-kompatiblen Signalpegel ab zuleiten.
• Jede der gezeigten Baugruppen enthält einen CMOS-Teil, der einen Ausgangsknoten A besitzt. Die in den Fig. dargestellten speziellen Implementierungen enthalten einen Zwischenspeicher 11, der ein Paar P-Kanal-Feldeffekttransistoren 12 und 16 umfaßt, die mit N-Kanal-Feldeffekttransistoren 13 und 15 in Reihe geschaltet sind. Diese Feldeffekttransistoren, die bei der Impiernentierung der Erfindung verwendet werden, werden hierin nachfolgend als P-Kanal-Bauelement und N-Kanal-Bauelement bezeichnet, wie es in der den CMOS-Schaltungsentwurf betreffenden Literatur üblich ist. Das Länge-Breite-verhältnis der Kanäle ist für jedes der ausgewählten Bauelemente ebenfalls in den Fig. dargestellt, was aber nur für die Implementierung der vorliegenden Erfindung mit einer 3,6-Volt-Versorgungsspannung Vdd, Vss beipielgebend ist.
• Der Zwischenspeicher 11 wird von einer Reihenschaltung des P-Kanal-Bauelementes 19 und des N-Kanal-Bauelementes 20 getrieben. Diese Bauelemente haben gemeinsame Gateanschlüsse, die über die Anschlußfläche 24 der Schaltung mit einer Signalquelle verbunden sind, welche auf CMOS-Signalpegeln arbeitet. Die CMOS-Logikpegel werden an dem Knoten 1, der Verbindung der Bauelemente 19 und 20, erzeugt.
• Der an den Knoten A angelegte Signalpegel wird über die Ausgangsbauelemente, die ein P-Kanal-Bauelement 26 und ein N-Kanal- Bauelement 27 umfassen und die dargestellten Dimensionen aufweise, mit dem Ausgangsknoten 34 verbunden. Es ist eine Last dargestellt, die einen linearen Widerstand 37 umfassen soll, der zwischen die Anschlußfläche einer Referenzspannungsquelle 35 und den Ausgangsknoten 34 geschaltet ist. Wie aus der konventionellen Bipolartechnologie bekannt ist, ist eine solche Spannungsreferenz normalerweise verfügbar, welche in IBM Systemen eine Referenzspannung ungefähr in der Mitte zwischen dem Versorgungsspannungspotential und dem Massepotential erzeugt. Eine Kapazität 36 ist dargestellt, die die Kapazität des Gehäuses und der Übertragungsleitungen repräsentiert, welche die Ausgangs- Anschlußfläche 34 des Bauelementes abschließen.
• In jeder der gezeigten Schaltungen, tritt die ECL-kompatible Ausgangsspannung der Baugruppe an der Verbindung der P-Kanal- und N-Kanal-Bauelemente 26 und 27 auf. In jeder der gezeigten Schaltungen, sind ein Paar P-Kanal- und N-Kanal-Bauelemente 29 und 30 dargestellt, die den Verbindungspunkt der P-Kanal- und N-Kanal-Bauelemente 26 und 27 mit dem Ausgangsknoten A der CMOS- Logikschaltung 11 verbinden. Die CMOS-Logikschaltung 11 besitzt die Ausgangsbauelemente 12 und 13, die so dimensioniert sind, daß sie Sollwerte der Ausgangssignalpegel bereitstellen, welche ungefähr 1,0 und -1,5 Volt betragen. Die Sollwerte der CMOS-Pegel wären in dieser Konfiguration 1,4 Volt und -2,2 Volt. Somit erzeugt die CMOS-Logikschaltung 11 Signalpegel, die zwischen den CMOS-Logikpegeln und den ECL-Logikpegeln liegen.
• Das Anlegen von Sollspannungspegeln, die zwischen den Soll-CMOS- Logiksignalpegeln liegen, an den Verbindungspunkt A gestattet es, die Spannung am Verbindungspunkt A dadurch Anwachsen oder Abfallen zu lassen, daß die Rückkopplungsbauelemente 29 und 30 mehr oder weniger Strom in den Verbindungspunkt A einspeisen. Die Spannung am Verbindungspunkt A regelt das Potential am Ausgangsanschluß 34, indem die Triebkraft an den Gates des in Reihe geschalteten P-Kanal-Bauelementes 26 oder des N-Kanal-Bauelementes 27 erhöht oder vermindert wird. Das Ergebnis ist die Stabilisierung der kleineren ECL-kompatiblen Logikpegel, die am Ausgangsanschluß 34 entstehen.
• Die ECL-kompatiblen logischen Spannungspegel sind so ausgewählt, daß sie +0,5 und -0,5 Volt betragen sollen. Die im vorhergehenden erwähnte Referenzspannung ist 0 Volt, die in von IBM implementierter Bipolartechnologie dazu verwendet wird, um zwischen den Bedingungen einer logischen 1 und einer logischen 0 bei den ECL-Logikzuständen zu unterscheiden.
• Um eine Reduzierung der logischen Pegel von CMOS zu ECL-kompatiblen Pegeln zu erhalten, werden die Rückkopplungstransistoren 29 und 30 benutzt. Jeder der Rückkopplungstransistoren 29 und 30 hat innerhalb der unterschiedlichen Schaltungen in Abhängigkeit vom logischen Zustand am Knoten A einen unterschiedlichen Anteil bei der Bildung eines Spannungsteilers mit den P-Kanal-Bauelementen 12 und 26 sowie mit den N-Kanal-Bauelementen 13 und 27.
• Die Spannung am Knoten A bewirkt, daß eines der P-Kanal- und N-Kanal-Bauelemente 29 und 30 wesentlich mehr Strom zieht als das verbleibende Bauelement. Der Knoten A nimmt einen Sollspannungspegel von ungefähr 0,5 Volt unter dem oberen logischen Standard-CMOS-Pegel und von ungefähr 0,5 Volt über dem unteren logischen Standard-CMOS-Pegel ein. In Abhängigkeit von logischen Zustand des Ausgangs am Ausgangsanschluß 34, führt entweder das P-Kanal-Bauelement 26 oder das N-Kanal-Bauelement 27 Strom. Die Spannung, welche am Verbindungspunkt dieser beiden P-Kanal- und N-Kanal-Bauelemente 26 und 27 entsteht, wird zum Teil durch die Rückkopplungsbauelemente 29 oder 30 bestimmt. Wenn sich das Potential am Verbindungspunkt des P-Kanal-Bauelementes 26 und des N-Kanal-Bauelementes 27 verändert, bewirken die Rückkopplungsbauelemente 29 und 30, daß sich die Spannung an den Gateanschlüssen des P-Kanal-Bauelementes 26 und des N-Kanal-Bauelementes 27 in einer Richtung verändert, die jede Veränderung des Ausgangssignalpegels kompensiert. Somit wirkt im Beispiel von Fig. 1 bei einem ECL-Pegel einer logischen 1 ein Absinken des Potentials am Ausgangsanschluß 34 dahingehend, daß die Spannung am Knoten A sinkt, was dann das Bauelement 26 leitfähiger macht, wodurch der Ausgangsspannungspegel am Ausgangsanschluß 34 auf eine ECL-kompatible Spannung angehoben wird. Im entgegengesetzten logischen Zustand, stellt die negative Rückkopplung über das P-Kanal-Bauelement 30 die Spannung am Knoten A und am Gate des N-Kanal-Bauelementes 27 so ein, daß der gewünschte ECL-Spannungspegel am Ausgangsanschluß 34 aufrechterhalten wird.
• Die Schaltungen der Fig. 1 und 2 zeigen Implementierungen, in denen die Gates der Rückkopplungsbauelemente 29 und 30 miteinander und entweder mit dem Ausgangsanschluß 34 oder mit dem Eingangsknoten A verbunden sind. In den Schaltungen der Fig. 3 und 4 werden diese Gates auf ein höheres Potential geführt, das Vdd und Vss entspricht, was bestimmte Vor- und Nachteile bezüglich der Implementierung der Fig. 1 und 2 bringt. In Fig. 3 sind die Bauelemente 29 und 30 vollständig aufgesteuert, was dazu beiträgt, die Transistoren zu verkleinern und damit eine Gesamtverbesserung der Übergangsfunktion der Bauelemente bewirkt. Bei der Darstellung der Ausführungsform der Erfindung in Fig. 4 wird gezeigt, daß die Rückkopplungsbauelemente 29 und 30 mit Paaren von in Reihe geschalteten P-Kanal- und N-Kanal-Bauelementen 40, 41 und 42, 43 verbunden sind. Die Auswirkung dieser zusätzlichen Bauelemente liegt darin, daß der leitfähige Zustand der Rückkopplungsbauelemente 29 und 30 während des Übergangs von einen logischen Zustand zum anderen verzögert wird. Wie zu erkennen sein wird, wenn weitere Darstellungen der Leistungsfähigkeit der Schaltungen mit Bezug auf diese Ausführungsformen untersucht werden, erreicht man mit der Ausführungsform von Fig. 4 eine bessere Steuerung der Anstiegsgeschwindigkeit dadurch, daß während eines Übergangs vom Zustand eines logischen HIGH-Pegels zum Zustand eines logischen LOW-Pegels eine geringe Verzögerung beim Ausschalten des Transistors 29 bereitgestellt wird.
• Alle in den Fig. 1 bis 4 dargestellten Schaltungen haben einen geregelten ECL-kompatiblen logischen Ausgangspegel. Bei der von der IBM Corporation implementierten Ausführungsform werden die +0,5 und -0,5 Volt Spannungen im Rahmen der Veränderungen der Prozeßbedingungen, welche bei der Herstellung von CMOS-Bauelementen auftreten, ausgeregelt. Wie bekannt ist, können bei der Herstellung von CMOS-Schaltungen Variationen der Kanallänge, der Kanalbreite und der Schwellspannungen auftreten, die die Kennwerte der Schaltung verändern. Zusätzlich haben Veränderungen der CMOS-Versorgungsspannungen Vdd und Vss negative Auswirkungen auf die logischen Pegel.
• Die Leistungsfähigkeit der in den Fig. 1 bis 4 dargestellten Schaltungen wurde unter den Aspekten eingeschätzt, ob bzw. wie die Schaltungen in der Lage sind, die ECL-kompatiblen logischen Pegel auf ihren Sollwerten +0,5 und -0,5 Volt zu halten sowie welche entsprechenden Anstiegsgeschwindigkeiten und welche entsprechenden Durchlaufverzögerungen beim Schalten jeder Schaltung zu verzeichnen sind. Die Leistungsfähigkeit der Schaltungen wurde unter den in Tabelle 1 spezifizierten Bedingungen für die Prozeßvariationen und für die Veränderung der Versorgungsspannungen eingeschätzt. Dargestellt wird die Leistungsfähigkeit der Schaltungen in den Abbildungen der Fig. 6 bis 17. Tabelle 1 Fall Beschreibung Sollwerte alle Schwach alle Stark p Stark n Stark n Schwach p Schwach
• Die Verwendung der beschriebenen Rückkopplungstransistoren zum Aufrechterhalten der logischen Pegel innerhalb kleiner Toleranzen kann mit Bezug auf die Variationen der Bauelementabmessungen, der Schwellspannungen und der Versorgungsspannung gezeigt werden. Wie bereits erklärt wurde, sind die Transistorparameter so ausgewählt worden, daß eine im wesentlichen konstante Spannung für jeden der beiden ECL-Spannungspegel am Ausgangsverbindungspunkt für jeden der beiden entsprechenden logischen CMOS- Zustände, die an den Schaltungseingang angelegt werden, aufrechterhalten wird. Bevor die speziellen Leistungsparameter jeder Schaltung diskutiert werden, können unter Betrachtung der Schaltungen der Fig. 1 bis 4 die folgenden Verallgemeinerungen vorgenommen werden.
• Wie aus der Betrachtung von Fig. 1 deutlich wird, verläuft der Rückkopplungszweig für einen "1" ECL-Ausgangspegel über das N-Kanal-Bauelement 26 und das N-Kanal-Bauelement 29 und das N-Kanal-Bauelement 13. Knoten A gewährleistet innerhalb der obigen Variationen die ECL-kompatible logische Spannung, die am Verbindungspunkt der Bauelemente 26 und 27 erscheint. Während des entgegengesetzten logischen ECL-Zustandes "0" verläuft der Rückkopplungszweig über das Bauelement 27, das Bauelement 30 und das Bauelement 12. Das Potential am Knoten A hält den Spannungspegel des logischen ECL-Zustandes "0" auf seinem Sollwert. Unter diesen Bedingungen wird jede Potentialänderung am Verbindungspunkt der P-Kanal-Bauelemente 26 und 27 durch eine größere oder kleinere Spannung kompensiert, die an das Gate des Bauelementes 27 angelegt wird. Die spezielle Anordnung der Transistoren während jedes dieser logischen Zustände in der Baugruppe von Fig. 1 führt dazu, daß diese Schaltung, hinsichtlich der Fähigkeit, die logischen Ausgangspegel zu steuern, im Vergleich zu den Schaltungen der Fig. 2 bis 4 nur die geringsten Toleranzen bei den Prozeßbedingungen und der Versorgungsspannung zuläßt. Wie in den Fig. 6 und 7 gezeigt wird, ist für die sieben Prozeß variationen von Tabelle 1 die Baugruppe von Fig. 2 gegenüber Prozeß und Versorgungsspannungsvariationen weniger empfindlich als die Schaltung von Fig. 1. Die Ursache dafür kann aus der Untersuchung der Schaltungsanordnung in jedem der logischen Zustände verdeutlicht werden. Die bessere Leistungsfähigkeit von Fig. 2 ergibt sich in hohem Maße aus der Tatsache, daß die Ausgangsbauelemente 26 und 27 während der entsprechenden logischen ECL-Zustände "1" oder "0" ein Rückkopplungsbauelement haben, welches vom selben Typ ist, P oder N und an der Erzeugung der entsprechenden ECL-Logiksignalpegel mitwirkt. Die Schaltung von Fig. 3 besitzt, wie Fig. 8 beweist, unter den verschiedenen Prozeßtoleranzen und Veränderungen der Versorgungsspannung, die in Tabelle 1 dargestellt sind, nicht die Fähigkeit, die Ausgangspegel so exakt zu steuern wie die Schaltung von Fig. 2. Dies ist teilweise auf eine Konfiguration zurückzuführen, bei der beide Bauelemente 29 und 30 von Fig. 3 an der Rückkopplung beteiligt sind, wenn auch für jeden logischen Zustand, der am Knoten A erscheint, zu unterschiedlichen Teilen. Wie mit Bezug auf die Fig. 14, 15, 16 und 17 zu beachten ist, hat diese Schaltung beträchtliche Vorteile dadurch, daß kleinere Bauelementgrößen für die Rückkopplungsbauelemente 29 und 30 verwendet werden können, was eine bessere Verzögerungscharakteristik der Schaltung bewirkt. Diese Fig. zeigen für jede der Schaltungen der Fig. 1 bis 4 die Verzögerungen für den Fall 1 von Tabelle 1. Die vier Darstellungen repräsentieren die Spannungen an den Knoten 1, A und am Ausgangsanschluß 34.
• Die Ausführungsform von Fig. 4 gewährleistet eine Stabilität der erzeugten ECL-kompatiblen Ausgangspegel, welche besser als die der Schaltungen der Fig. 1, 2 und 3 ist. Aus Fig. 9 wird ersichtlich, daß die Veränderungen der logischen Ausgangspegel für diese Ausführungsform viel kleiner sind.
• Der Parameter Anstiegsgeschwindigkeit kann für die Schaltungen der Fig. 1 bis 4 unter Bezugnahme auf die Fig. 10 bis 13 dargestellt werden. Diese Fig. zeigen, wie die Anstiegsgeschwindigkeit durch all die Prozeß- und Versorgungsspannungsvariationen, die in Tabelle 1 dargestellt sind, beeinflußt wird. Wie aus Fig. 13 ersichtlich ist, ist die Veränderung der Anstiegsgeschwindigkeit für die Ausführungsform von Fig. 4 bezüglich der in Tabelle 1 gezeigten verschiedenen Prozeß und Versorgungsspannungsvariationen am günstigsten.
• Die Gesamtleistungsfähigkeit der Schaltungen von Fig. 1 bis 4 wird in den Fig. 18 bis 20 dargestellt. Die vorstehend vorausgesagten Kennwerte für die Veränderung des Ausgangspegels, der Anstiegsgeschwindigkeit und der durchschnittlichen Verzögerung sind in Form von Balkendiagrammen zusammengefaßt.
• Es ist klar, daß jede der Schaltungen einzelne Vorteile gegenüber den anderen besitzt. Es wird jedoch eingeschätzt, daß die in Fig. 4 dargestellte Ausführungsform der Erfindung die allgemein beste Lösung repräsentiert, bei der im Rahmen der verschiedenen Schaltungen die Anforderungen bezüglich der Anstiegsgeschwindigkeit, der Verzögerung und der Steuerbarkeit der Ausgangspegel am ausgewogensten erfüllt werden.
• Jede der im vorhergehenden beschrieben Darstellungen zeigt die vorhergesagte simulierte Leistungsfähigkeit für jede der Schaltungen. Die Leistungsdaten basieren auf der Voraussetzung, daß eine konstante Last von 80 Ohm und eine Kapazität von 5 uF vorhanden sind Die Leistungsfähigkeit der in den Fig. 1 bis 4 dargestellten Schaltungen wird durch jede Veränderung der Lastbedingungen, die am Ausgangsanschluß 34 wirken, verschlechtert. Folglich kann es auf Kosten einer höheren Verlustleistung trotzdem vorteilhaft sein, eine interne Last in der Schaltung zu implementieren, wie dies in Fig. 5 dargestellt wird, welche es ermöglichen würde, mit geringeren Veränderungen der ECL-Signalpegel einen größeren Bereich von off-chip-Lasten zu treiben. Fig. 5 zeigt, wie eine Impedanz von 80 Ohm aufgebaut werden kann, welche im wesentlichen eine Widerstandscharakteristik besitzt und zwei zusätzliche Bauelemente, das P-Kanal-Bauelement 45 und das N-Kanal-Bauelement 46, verwendet. Diese Bauelemente entsprechen den elektrischen Parametern der übrigen Bauelemente der Schaltung und unterstützen die Kompensation der Bauelementvariationen.
• Während des Übergangs des Ausgangssignals von einem logischen Zustand zum anderen, stellen die Bauelemente 45 und 46 ein nahezu lineares Widerstandsverhalten über den auftretenden Spannungbereich bereit.
• Somit wird ersichtlich, daß die CMOS-Logikschaltungen der Fig. 1 bis 4 anstelle konventioneller ECL-Treiberschaltungen implementiert und mit standardmäßigen Versorgungsspannungen von CMOS-Logikschaltungen betrieben werden können. Die sich ergebenden kompatiblen bipolaren Logikpegel besitzen geregelte Ausgangsspannungen sowie Anstiegsgeschwindigkeiten und Verzögerungsparameter, die zu der ECL-Technologie kompatibel sind.

Claims (5)

1. CMOS-Treiberschaltung zur Bereitstellung von geregelten kleinen Logiksignalpegeln, umfassend:

eine CMOS-Logikschaltung (11), welche CMOS-Logiksignale empfängt und an einem Ausgangsanschluß (A) erste und zweite Signalpegel erzeugt, die zwischen den CMOS-Logiksignalpegeln und den kleinen Logiksignalpegeln liegen;

eine Reihenschaltung von einem N-Kanal-Bauelement (27) und einem P-Kanal-Bauelement (26), welche zwischen ersten und zweiten Versorgungsspannungsanschlüssen (Vdd, Vss) der CMOS-Logikschaltung (11) liegt, wobei die Bauelemente (26, 27) Gateanschlüsse besitzen, die mit dem Ausgangsanschluß (A) der CMOS-Logikschaltung (11) verbunden sind und wobei ein Verbindungspunkt der in Reihe geschalteten N-Kanal- (26) und P-Kanal- (27) Bauelemente einen Ausgangsknoten (34) umfaßt; und

eine Rückkopplungsschaltung (29, 30), umfassend erste und zweite parallelgeschaltete P-Kanal- und N-Kanal-Rückkopplungsbauelemente (29, 30), die zwischen den Ausgangsknoten (34) und den Ausgangsanschluß (A) der CMOS-Logikschaltung (11) geschaltet sind, wobei eines der Rückkopplungsbauelemente (29) und eines der in Reihe geschalteten Bauelemente (26) einen ersten kleinen Logiksignalpegel an den Ausgangsknoten (34) anlegt und wobei das andere der in Reihe geschalteten Bauelemente (27) einen zweiten kleinen Logiksignalpegel an den Ausgangsknoten (34) anlegt;

dadurch gekennzeichnet, daß

die ersten und zweiten parallelgeschalteten P-Kanal- und N-Kanal-Rückkopplungsbauelemente (29, 30) Gateanschlüsse besitzen, die über Verzögerungsmittel (40, 41, 42, 43) mit der CMOS-Logikschaltung (11) verbunden sind, um den leitfähigen Zustand der Rückkopplungsschaltungsmittel (29, 30) in Folge eines Übergangs von einem CMOS-Logiksignalpegel zum anderen CMOS-Logiksignalpegel zu verzögern.

2. CMOS-Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Gateanschlüsse durch die CMOS-Logikschaltung (11) umgeschaltet werden, und daß sie abwechselnd in einen leitfähigen Zustand geschaltet werden, wenn die CMOS- Logikschaltung (11) zwischen den ersten und den zweiten logischen Zuständen umschaltet.

3. CMOS-Treiberschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Rückkopplungsschaltung (29, 30) erste und zweite parallele Schaltungspfade bereitstellt, von denen einer wesentlich mehr Strom an die Gateanschlüsse heranführt, wenn ein erster CMOS-Logikpegel an die CMOS-Logikschaltung (11) angelegt wird und der andere wesentlich mehr Rückkopplungsstrom führt, wenn ein zweiter CMOS-Logikpegel an die CMOS-Logikschaltung (11) angelegt wird.

4. CMOS-Treiberschaltung nach einem der vorstehenden Ansprüche, weiterhin ein Lastelement (37) umfassend, das zwischen den Ausgangsknoten (34) und eine Referenzspannung (Vref) geschaltet ist, um die kleinen Logiksignalpegel im wesentlichen unabhängig von zusätzlichen Lastbedingungen an dem Ausgangsknoten (34) auf einem konstanten Pegel zu halten.

5. CMOS-Treiberschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Lastelement (37) umfaßt:

ein P-Kanal-Bauelement (45), das von dem Ausgangsknoten (34) eine Verbindung zu einem gemeinsamen Anschluß (35) herstellt und einen Gateanschluß besitzt, der mit einem Anschluß (Vss) einer Polarität einer Spannungsquelle verbunden ist; und

ein N-Kanal-Bauelement (46), das von dem Ausgangsknoten (34) eine Verbindung zu dem gemeinsamen Anschluß (35) herstellt und einen Gateanschluß besitzt, der mit einem zweiten Anschluß der entgegengesetzten Polarität der Spannungsquelle verbunden ist.