DE3880735T2 - Integrierter CMOS-Kreis mit Substratvorspannungsregler. - Google Patents

Description

• Die Erfindung bezieht sich auf einen auf einem Substrat integrierten CMOS-Kreis mit einer Funktionsschaltung zum Durchführen einer Funktion unter Ansteuerung eines äußeren Taktimpulssignals, das von einer Eingangsklemme erhalten wird, wobei der CMOS-Kreis ebenfalls Vergleichsmittel aufweist zum Vergleichen einer Substratvorspannung mit einer Bezugsspannung, wobei diese Vergleichsmittei mit Schaltmitteln gekoppelt sind zum Ein/Aus-Schalten eines integrierten Osziliators, wobei dieser integrierte Oszillator erste Substratvorspannungspumpmittel speist.
• Ein integrierter CMOS-Kreis, in den ein Substratvorspannungsgenerator aufgenommen ist, ist aus dem europaischen Patent 0029681, veröffentlicht am 28. Januar 1987 bekannt.
• Ein anderer Substratvorspannungsgenerator ist aus der japanischen Kokal 50-193056 bekannt. Dieser Kreis hat eine negative Substratvorspannung und weist eine Vergleichsschaltung auf, die den inneren Oszillator ab schaltet, wenn die Substratvorspannung zu hoch wird. Auf diese Weise wird der Vorspannungspegel geregelt. Substratvorspannungsgeneratoren werden in CMOS-Kreisen verwendet um zu vermeiden, daß diese in den sog. "latch-up"-Zustand geraten. Wenn keine Substratvorspannungsgeneratoren verwendet werden, ist die Gefahr, daß dieser "latch-up"-Zustand erreicht wird, groß. In einem oft angewandten CMOS-Verfahren mit n-Wells werden n- leitende sowie p-leitende Transistoren implementiert, wodurch zugleich parasitäre Thyristoren gebildet werden. Wenn einer oder mehrere dieser Thyristoren durch bestimmte Spannungen an Knotenpunkten in einer Schaltungsanordnung und an mehreren Stellen in einem Substrat gezündet werden, werden diese Knotenpunkte der Schaltungsanordnung durch diese Thyristoren auf einer festen Spannung gehalten. Die Folge ist, daß die Schaltungsanordnung nicht mehr einwandfrei funktioniert und in einen "latch"-Zustand geraten ist. Die Erzeugung einer Substratvorspannung sorgt dafür, daß die Thyristoren viel schwieriger zünden können. Meistens besteht ein Substratvorspannungsgenerator aus einer kapazitiven Pumpe, die von einem Ringoszillator gesteuert wird. Der Ringoszillator wird auch verwendet zum Erzeugen der Taktimpulsfrequenz, die zum Steuern der weiteren Schaltungsanordnungen auf der integrierten Schaltung verwendet wird. Nun ist aber die "latch-up"-Empfindlichkeit abhängig von der Taktimpulsfrequenz, weil, wenn eine höhere Taktimpulsfrequenz verwendet wird, auch die Pumpe des Substratvorspannungsgenerators schneller pumpen muß um die durch die höhere Taktimpulsfrequenz erhöhte Substratströme ausgleichen zu können.
• Viele integrierte CMOS-Kreise haben jedoch eine Eingangsklemme zum Zuführen eines Taktimpulssignals mit einer von dem Gebraucher der Schaltungsanordnung erwünschten Frequenz, weil die Schaltungsanordnung in ein vom Gebraucher entworfenes System passen soll oder weil die Schaltungsanordnung in verschiedenen Betriebsarten arbeiten kann, wobei für die jeweiligen Betriebsarten verschiedene Taktimpulsfrequenzen erforderlich sind. Ein Beispiel davon ist eine Speicherschaltung, die zur Speicherung von Videotext-Information in Fernsehgeräten wirksam ist. Die Taktimpulsfrequenz für den Speicher wird dann auch durch das bei Fernsehen angewandte 625 oder 525 Bildzeilensystem bestimmt. Ein Oszillator zum Steuern der Ladungspumpe des Substratvorspannungsgenerators wird in derartigen integrierten Schaltungen nicht mitintegriert. Die Ladungspumpe wird dann mit Taktimpulsen gesteuert, die von draußen der Schaltungsanordnung zugeführt werden. In der europäischen Patentanmeldung Nr. 0022870 wird eine integrierte Schaltung beschrieben, die eine derartige durch von draußen zugeführte Taktimpulse gesteuerte ladungspumpe aufweist zum Ausgleichen von Leckstrom im Verhältnis zu der Taktimpulsfrequenz. Außerdem weist die Schaltungsanordnung eine Ladungspumpe auf, die von einem kontinuierlich laufenden inneren Oszillator gesteuert wird, zum Ausgleichen der restlichen Übergangsleckströme bei sehr niedrigen Taktimpulsfrequenzen. Diese Anordnung ist aber nicht imstande, sich an Stromstöße in dem Leckstrom anzupassen, wenn der äußere Taktimpuls nicht geliefert wird. Wenn die integrierte Schaltung vom Gebraucher getestet wird, wird nicht immer eine Taktimpulsfrequenz angeboten. Wenn in dem Fall Tests durchgeführt werden, wird keine Substratvorspannung erzeugt, wodurch also eine erhöhte "latch-up"-Empfindlichkeit entsteht. Weiterhin können bei der Entwicklung der Schaltungsanordnung während Meßverfahren unerwartet dennoch ein oder einige Teile der Schaltungsanordnung in den "latch-up"-Zustand geraten, wodurch Substratströme fließen, welche die Substratvorspannung abnehmen lassen. Die Folge ist, daß noch größere Teile der integrierten Schaltung in den "latch-up"-Zustand geraten usw. Letzten Endes kann an der integrierten Schaltung überhaupt nichts mehr gemessen werden.
• Die Erfindung hat nun zur Aufgabe, eine integrierte CMOS-Schaltung zu schaffen, bei der Maßnahmen getroffen wurden, wodurch sogar beim Fehlen der Taktimpulsfrequenz beim Testen der Schaltungsanordnung durch den Gebraucher oder beim Messen der Schaltungsanordnung bei der Entwicklung des Produktes dennoch kein "latch-up"-Zustand wird auftreten können.
• Die erfindungsgemäße CMOS-Schaltung weist deswegen das Kennzeichen auf, daß der Takimpulseingang ebenfalls gekoppelt ist zum Steuern der zweiten Substratvorspannungspumpmittel im normalen Betrieb, wobei die ersten integrierten Substratvorspannungpumpmittel zusätzlich zu den zweiten Substratvorspannungspumpmitteln arbeiten und einen Abfall in der von diesen zweiten Mitteln erzeugten Spannung ausgleichen, wenn das externe Taktimpulssignal nicht zugeführt wird.
• Eine integrierte CMOS-Schaltung mit einem derartigen Oszillator und mit einer Substratvorspannungspumpe bietet den Vorteil, daß wenn die Substratvorspannung nicht negativer ist als eine einzustellende Spannung, beispielsweise -2,2 Volt, dieser Vorspannungsgenerator automatisch eingeschaltet wird. Dadurch können zusätzliche Substratströme beim normalen Gebrauch ausgeglichen werden, aber der Substratvorspannungsgenerator kann auch vollwertig funktionieren wenn beim Testen beim Gebraucher oder beim Messen der integrierten Schaltung während deren Entwicklung keine Taktimpulse angeboten werden.
• Die erfindungsgemäße integrierte Schaltung wird anhand eines in einer Zeichnung dargestellten Ausführungsbeispiels näher erläutert, wobei in dieser Zeichnung ein Substratvorspannungsgenerator dargestellt ist.
• In einer erfindungsgemaßen integrierten CSMOS-Schaltung wird ein Oszillator O verwendet, der mit Schaltmitteln S ein- und ausschaltbar ist, eine Vergleichsschaltung CO, welche die erzeugte Substratvorspannung VBB mit einer Bezugsspannung vergleicht und eine Ladungspumpe PU zum Erzeugen der Substratvorspannung VBB, wobei die Pumpe PU durch das Ausgangssignal des Oszillators O gesteuert wird. Der Oszillator O weist eine Anzahl reihengeschalteter Verstärkerschaltungen 1 bis 6 und 8 bis 11 auf, wobei zwischen die Verstärkerschaltungen 6 und 8 ein mit den Schaltmitteln S ein- oder ausschaltbarer Verstärker aufgenommen ist. Die hier verwendeten Schaltmittel S mit der Verstärkerschaltung bilden ein NOR-Gatter, das zwei reihengeschaltete PMOS-Transistoren und zwei parallele NOR-Gatter aufweist.
• Von dem NOR-Gatter bilden der P-Transistor P15 und der N-Transistor N15 die Verstärkerschaltung, die einen Teil des Ringoszillators Q bildet, der die Inverter 1 bis 11 aufweist. Die Transistoren P16 und N14 des NOR-Gatters bilden die Schaltmittel; S, mit denen der Ringoszillator O ein- oder ausgeschaltet wird. Der Ausgang des Inverters 11 ist mit einem Eingang einer Treiberstufe 12 verbunden, welche die Substratvorspannungspumpe PU an steuert. Substratvorspannungspumpen PU sind an sich bekannt und bedürfen keiner weiteren Erläuterung. Die Vergleichsschaltung CO weist einen Spannungsteiler auf, der zwischen die Speisespannung VDD und die Substratspannung VBB angeschlossen ist. Der Spannungsteiler weist drei Transistoren auf, die in Reihe geschaltet sind, wobei ausgehend von VDD, ein PMOS-Transistor P13, dessen Steuerelektrode an Masse liegt, ein NMOS-Transistor, dessen Steuerelektrode ebenfalls an Masse liegt, und ein zweiter PMOS-Transistor in Reihe liegen, dessen Steuerelektrode mit der Substratvorspannung VBB verbunden ist. Ein Knotenpunkt 15 zwischen den Draln-Elektroden des PMOS-Transistors P13 und des NMOS-Transistors N12 ist mit einem Eingang des Inverters 13 verbunden, dessen Ausgang die Schaltmittel S oder die Transistoren P15 und N14 steuert. Die Wirkungsweise der Vergleichsschaltung ist wie folgt. Die Transistoren P13 und P20 sind immer leitend und bilden mit dem NMOS- Transistor N12 einen Spannungsteiler, wenn diese Transistor N12 ebenfalls leitend ist. Die Bemessungen dieser drei Transistoren P13, N12 und P20 sind derart gewählt worden, daß die Eingangsspannung des Inverters 13 immer bei einer ausreichend niedrigen Substratspannung niedrig genug ist, damit der Ausgang hoch sein kann. Dies führt dazu, daß der Transistor P15 gesperrt und der Transistor N14 der Schaltmittel S leitend ist. Deswegen ist der Oszillator O ausgeschaltet. Wenn nun die Substratvorspannung VBB nicht negativ genug mehr ist, mit anderen Worten positiver wird, wird der NMOS-Transistor N12 sperren, weil dessen Steuerelektrode an Masse liegt. Die Spannung zwischen der Steuerelektrode und der Hauptelektrode am Knotenpunkt 14 zwischen dem NMOS-Transistor 12 und dem PMCS-Transistor 20 ist dann nicht mehr größer als die Schwellenspannung des NMOS-Transistors N12. Der NMOS-Transistor N12 wird dadurch sperren und der Knotenpunkt 15 wird über den leitenden PMOSTransistor P13 aufgeladen. Deswegen wird, wenn die Spannung am Knotenpunkt 15 die Schwellenspannung des Inverters 13 überschreitet, der Ausgang dieses Inverters 13 von hoch nach niedrig umkippen. Deswegen wird der PMOS-Transistor P15 des Schalters S leitend und der NMOS-Transistor N14 des Schalters S sperrend. Der Oszillator O ist dadurch eingeschaltet. Deswegen wird über die Treiberstufe 12 und die Ladungspumpe PU zu dem Substrat gepumpt, so daß die Substratvorspannung VBB negativer wird. Der Oszillator O arbeitet nach wie vor bis eine ausreichend negative Substratvorspannung VBB erzeugt worden ist. Beim Abnehmen der Substratvorspannung nimmt auch die Spannung am Knotenpunkt 14 zwischen den Transistoren N12 und P20 weiter ab, so daß die gate-Source-Spannung des Transistors N12 zunehmen wird. Wird nun eine ausreichend negative Substratvorspannung VBB erreicht, so wird der Transistor N12 wieder stromleitend sein, so daß der Knotenpunkt 15 entladen wird. Der Eingang des Inverters 13 wird von einem hohen Potential zu einem niedrigen Potential enfladen, so daß der Ausgang des Inverters 13 einen hohen Ausgangspegel erhält und dadurch der Oszillator O über die Schaltmittel S mit den Transistoren P15und N14 ausgeschaltet.
• Die an sich bekannte Ladungspumpe PU hat eine Kapazität C, die zwischen dem Inverter 12 und dem Knotenpunkt C1 liegt, und zwei NMOS-Transistoren N10 und N11, die zwischen dem Knotenpunkt C1 und Masse bzw. dem Substrat liegen. Die beiden Transistoren N10 und N11 sind auf bekannte Weise als Diode geschaltet. Die Pumpkapazität C von beispielsweise 10 pf wird über den NMOS-Transistor N10 aufgeladen (der Ausgang des Inverters 12 ist hoch) und über den Transistor N11 zu dem Substrat entladen. Beim Entladen wird jedoch der Transistor N11 sich als Bipelar-Transistor verhalten, weil die Source des Transistors N11 negativer wird als das Substrat (auf VBB), das dann als Basis wirksam ist. Der Transistor N10 verhält sich jedoch auf dieselbe Weise, so daß der Transistor N10 als MOS-Feldeffekttransistor ausgeschaltet ist, aber als Bipelarelement jedoch stromleitend ist. Sind die Transistoren N10 und N11 gleich groß, so wird die Hälfte der in der Kapazität C gespeicherten Ladung durch den Transistor N10 abgeführt werden. Die Ladungspumpe PU hat eine Ausbeute von nur 50%. Wird nun der Transistor N11 größer gemacht als der Transistor N10 (beispielsweise Breite/Länge von N11 ist 5x Breite/Länge des Transistors N10), so läßt sich die Ausbeute verbessern (bei dem Beispiel auf 80%).

Claims (5)

1. Auf einem Substrat integrierten CMOS-Kreis mit einer Funktionsschaltung zum Durchführen einer Funktion unter Ansteuerung eines äußeren Taktimpulssignals, das von einer Eingangsklemme erhalten wird, wobei der CMOS-Kreis ebenfalls Vergleichsmittel (CO) aufweist zum Vergleichen einer Substratvorspannung (VB) mit einer Bezugsspannung, wobei diese Vergleichsmittel (CO) mit Schaltmitteln (N14, P15) gekoppelt sind zum Ein/Aus-Schalten eines integrierten Oszillators (O), wobei dieser integrierte Oszillator (O) erste integrierte Substratvorspannungspumpmittel (PU) speist, dadurch gekennzeichnet, daß der Takimpulseingang ebenfalls gekoppelt ist zum Steuern von zweiten Substratvorspannungspumpmitteln im normalen Betrieb, wobei die ersten Substratvorspannungpumpmittel (PU) zusätzlich zu den zweiten Substratvorspannungspumpmitteln arbeiten und einen Abfall in der von diesen zweiten Mitteln erzeugten Spannung ausgleichen, wenn das externe Taktimpulssignal nicht zugeführt wird.

2. Integrierter CMOS-Kreis nach Anspruch 1, dadurch gekennzeichnet, daß der integrierte Oszillator ein RingOszillator einer Anzahl reihengeschalteter Inverterstufen ist, wobei eine Inverterstufe zusammen mit den Schaltmitteln eine NOR-Gatterschaltung bildet.

3. CMOS-Kreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vergleichsmittel (CO) einen Inverter (13) und eine Reihenschaltung aus einem ersten PMOS-Transistor (T13), einem NMOS-Transistor (N12) und einem zweiten PMOS-

Transistor (P20) aufweist, der als Diode zwischen der positiven Speisespannung (VDD) und der Substratspannung (VBB) vorgesehen ist, wobei der erste PMOS-Transistor (P13) und der NMOS-Transistor (N12) mit ihren Gate-Elektroden an Erde gelegt sind, wobei ein Verbindungspunkt (15) der Drain-Elektroden mit dem Eingang des Inverters (13) verbunden ist und die Diode (P20) zwischen dem NMOS-Transistor (N12) und dem Substrat vorgesehen ist.

4. Auf einem Substrat integrierter CMOS-Kreis nach Anspruch 1, dadurch gekennzeichnet, daß das erste Substratvorspannungspumpmittel eine Kapazität (C) aufweist zwischen einem ersten Verbindungspunkt (C1) und einem Ausgang des inneren Oszillators (O), einen ersten NMOS-Transistor (N10) aufweist, der als Diode zwischen dem ersten Verbindungspunkt (C1) und Erde vorgesehen ist und einen zweiten NMOS- Transistor (N11) aufweist, der als Diode zwischen dem ersten Knotenpunkt (C1) und dem Substrat vorgesehen ist, wobei das Breite-Längenverhältnis des zweiten Transistors (N12) größer ist als das Breite-Längenverhältnis des ersten Transistors (N10).

5. Integrierter CMOS-Kreis nach Anspruch 4, dadurch gekennzeichnet, daß das Breite/Längenverhältnis des zweiten Transistors (N12) das des ersten Transistors (N10) um einen Faktor 5 übersteigt.