KR900004591B1 - 입력회로 - Google Patents

입력회로 Download PDF

Info

Publication number
KR900004591B1
KR900004591B1 KR1019870003028A KR870003028A KR900004591B1 KR 900004591 B1 KR900004591 B1 KR 900004591B1 KR 1019870003028 A KR1019870003028 A KR 1019870003028A KR 870003028 A KR870003028 A KR 870003028A KR 900004591 B1 KR900004591 B1 KR 900004591B1
Authority
KR
South Korea
Prior art keywords
transistor
signal
input
circuit
emitter
Prior art date
Application number
KR1019870003028A
Other languages
English (en)
Other versions
KR870009478A (ko
Inventor
가즈노리 츠가루
야스히로 스기모토
Original Assignee
가부시키가이샤 도시바
와타리 스기이치로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 와타리 스기이치로 filed Critical 가부시키가이샤 도시바
Publication of KR870009478A publication Critical patent/KR870009478A/ko
Application granted granted Critical
Publication of KR900004591B1 publication Critical patent/KR900004591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

입력회로
제1도는 본 발명의 기본회로도.
제2도는 본 발명의 일실시예에 따른 회로도.
제3도는 제2도에 도시된 회로의 입력신호와 출력회로간의 관계에 대한 시뮬레이션결과를 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 제3전원 11 : 입력단자
12 : 저항 13 : 트랜지스터
14 : 제1전원 15 : 제2전원
16 : 다이오드 17 : 저항(전류전압변환기)
18 : ECL IC 19 : 트랜지스터
20 : 부하저항 21 : 제4전원
22 : 트랜지스터 23 : 저항
24 : MOS트랜지스터 25 : 전원선로
26 : MOS트랜지스터 27 : MOS트랜지스터
28 : 트랜지스터 29 : 저항
30-32 : 저항 33 : 다이오드
본 발명은 단일 정극성 전원으로 구동되어지도록 부극성전압의 입력신호를 정극성전압의 출력신호로 변환시켜주도록 된 집적회로에 사용되는 입력회로에 관한 것으로, 특히 게이트어레이와 ECL장치,TTL장치 및 CMOS장치등이 혼합구성되어 각종 전압레벨의 출력신호를 발생시켜 주기위해 각종 전압레벨의 입력신호를 필요로 하는 일반논리회로에 사용되는 입력회로에 관한 것이다.
일반적으로, ECL 장치는 고속으로 동작될 수 있지만 전력소모가 많은 것인데, ECL장치의 출력에 접속된 논리장치를 고속으로 동작시켜줄 필요가 없는 경우 TTL장치와 CMOS장치등과 같은 저전력 소비형의 장치를 ECL장치에 조합시켜 사용하게 된다.
이와같이 ECL장치와 TTL장치 및 CMOS장치로 구성되어 집적회로에 사용할 수 있도록 된 입력회로로서 모터로라사에서 제보된 MC10125라는 집적회로를 예로 들수 있는데, 이 MC10125는 먼저 -1.7V에서 -0.9V로 상승한 다음 -1.7V로 떨어지는 ECL장치의 출력신호를 처음에 +5.0V에서 0V로 떨어진 다음 +5.0V로 상승하는 TTL에 필요한 신호로 변환시켜 주도록 된 것으로, 이는 +5.0V전원과 -5.2V전원의 2개 전원에 의해 구동되어 지는 것이다.
간단히 말해서, MC10125는 2개의 전원에 의해 구동되는 경우 ECL레벨신호를 TTL레벨신호로 변환시켜 주도록 된 것이다.
그러나 이와같은 입력회로는 정극성과 부극성의 2가지 전원을 필요로 하고, 입력회로를 형성하는 소자들의 내압이 정극성 전원과 부극성 전원에 견딜 수 있도록 적어도 10V이상이 되어야 한다는 두가지 결점을 갖고 있으므로, 이러한 입력회로와 다른 회로들이 단일 칩상에 형성되는 경우 입력회로의 소자들뿐만 아니라 모든 다른 회로들의 소자들도 상기한 바와같이 높은 내압을 갖게 해 주어야 한다는 문제가 있다.
따라서, 본 발명은 부극성 전압으로 떨어지는 ECL레벨 입력신호를 정극성 전압으로 상승하는 CMOS레벨신호로 변환시켜준 다음 이 CMOS레벨신호를 내부회로로 공급해 줄 수 있도록 된 입력회로를 제공하고자 함에 그 목적이 있다.
본 발명에 따른 입력회로는 부극성 전위의 신호를 수신하는 입력단자와, 부극성 레벨의 바이어스전압을 공급해주는 바이어스회로, 트랜지스터 및 전원에서 공급되는 출력신호의 정극성 전압레벨을 트랜지스터의 동작상태에 따라 변환시켜 주는 전류전압변환기로 구성된 것인데, 부극성 레벨의 신호는 입력단자로 부터 트랜지스터의 에미터로 공급되고, 부극성 레벨의 바이어스전압은 바이어스회로로 부터 트랜지스터의 에미터로 인가되므로써, 상기 트랜지스터는 에미터에 인가되는 부극성전위의 신호가 에미터전위, 즉 바이어스전압과 트랜지스터의 베이스-에미터간 전압차보다 낮은 경우 턴온된다.
본 발명에 따른 입력회로에서는 바이어스전압-V1이 트랜지스터의 베이스에 인가되고, 부극성 전위레벨의 입력신호 In이 트랜지스터의 에미터에 인가되므로써 이 트랜지스터는 입력회로 In이 트랜지스터의 에미터전위(-V1-VBE)보다 낮은 경우 턴온된다.
이 경우, 전류는 전원으로 부터 전류전압변환기와 트랜지스터를 통해 입력단자로 흐르게 되므로 전류전압 변환기는 전류를 정극성 전원전압(Vcc)과는 다른 전압으로 변환시켜주게 된다. 이 전류전압변환기의 출력전압은 정극성레벨의 출력신호로서 내부회로에 공급된다.
이와는 달리, 입력신호 In이 트랜지스터의 에미터전위인 (-V1-VBE) 이상으로 상승하게 되는 경우 트랜지스터가 턴오프되게 되므로 입력단자로는 어떠한 전류도 흐르지 않게 된다. 이 경우 정극성 전원전압(Vcc)은 내부회로로 공급되어지게 된다.
이와같이 본 발명은 단일 전원으로 구동시켜줄 수 있으므로 내부회로를 내압이 높은 소자로 제조할 필요가 없기 때문에 본 발명의 입력회로를 ECL IC에 인터페이스 시켜줄 수 있는 바이폴라 CMOS로 직IC에 적용시켜줄 수 있다.
이하 도면에 의거 본 발명에 대해 상세히 설명한다.
먼저 제1도에 의거 본 발명의 기본구조에 따른 입력회로에 대해 설명하면, 입력단자(11)는 저항(12)에 의해 NPN바이폴라 트랜지스터(13)의 에미터에 접속되어 있고, 상기한 부극성 레벨의 바이어스전압 -V1이 바이어스회로로 사용되는 제1전원(14)으로 부터 트랜지스터(13)의 베이스에 인가되어지며, 제2전원(15)과 다이오드(16)로 구성된 클램핑회로에는 트랜지스터(13)의 컬렉터가 접속되어 있는 것인데, 이 클램핑회로는 트랜지스터(13)의 컬렉터전위가 항상 정극성 레벨로 유지될 수 있도록 설계된 것이다. 또한 전류전압변환기로서 사용되는 저항(17)의 일단은 트랜지스터(13)의 컬렉터일단에 연결되어 있고, 이 저항(17)의 다른 일단은 정극성전압(Vcc)을 공급해 주는 제3전원(10)에 접속되어 있다.
여기서 트랜지스터(13)가 턴온된 경우 저항(17)은 트랜지스터(13)의 컬렉터전류에따라 제3전원(10)으로 부터 공급되는 Vcc레벨신호의 전압을 감소시켜 준다.
제3전원(10)의 전압 Vcc와 저항(17)에 의해 강하된 전압간의 차에 의해 발생되어진 정극성전압은 이러한 정극성전압을 필요로 하는 회로, 예컨대 내부회로라고 불리워질 CMOS논리게이트로 구성된 회로에 인가된다.
입력단자(11)에는 전단에 설치된 ECL IC(18)의 트랜지스터(19)의 에미터가 접속됨과 더불어 부하저항(20)의 일단이 접속되어 있고, 이 부하저항(20)의 다른 일단에는 제4전원(21)의 부극성단이 접속되어 있는데, 여기서 사용된 제4전원(21)은 부극성 전압(-2.0V)를 부하저항(20)에 공급해 주므로써 ECL레벨(-2V 내지 -1V)의 신호를 입력단자(11)에 인가해 주도록 된 것이다.
다음에 제1도에 도시된 입력회로의 작용에 대해 설명한다.
제1전원(14)이 바이어스전압(-V1)을 공급하고, ECL레벨의 입력신호 In이 입력단자(11)에 공급되어 이 입력신호 In이(-V1-VBE13)보다 낮은 레벨로 떨어진 경우(여기서 VBE13은 트랜지스터(13)의 베이스-에미터간 전압임) 트랜지스터(13)가 턴온된다.
이 경우 전류는 제3전원(10)으로 부터 저항(17)과 트랜지스터(13)를 차례로 거쳐 입력단자(11)로 흐르게 되는데, 이때 저항(17)에 의해 트랜지스터(13)의 컬렉터에서 전압강하가 일어나게 된다. 그리하여 제3전원(10)의 출력전위 Vcc로 부터 이 전압강하분을 뺀 전압이 내부회로로 공급되어지게 된다.
이와는 달리, 입력신호 In이 (-V1-VBE13)보다 높게 상승한 경우에는 트랜지스터(13)가 턴오프되어 입력단자(11)로 아무런 전류도 흐르지 않게 되므로 Vcc레벨의 신호가 내부회로로 공급되어지게 된다.
상기한 설명으로 부터 알 수 있는 바와같이, 트랜지스터(13)는 입력신호 In의 레벨이 변환될 때 턴온 또는 턴오프되므로써 전류전압변환기로서 작용을 하는 저항이 내부회로로 공급되는 신호의 레벨을 변환시켜 주게 된다.
다시 말해서, 입력신호 In의 ECL레벨변화가 Vcc레벨의 신호나 Vcc보다 낮은 레벨의 신호형태로 변환되어 내부회로로 전송되어지게 된다.
제2도는 제1도의 입력회로보다 상세하게 구성된 입력회로를 나타내는 것으로, NPN바이폴라 트랜지스터(13)의 에미터에는 저항(12)을 통해 입력단자(11)가 접속되어 있고, 이 트랜지스터(13)의 베이스에는 NPN바이폴라 트랜지스터(22)의 에미터가 접속되어 있으며, 저항(23)은 트랜지스터(13)의 베이스와 트랜지스터(22)의 에미터의 접속점에 접속되어 있다.
또한 트랜지스터(13)의 컬렉터에는 P챈널 MOS트랜지스터(24)를 통해 전원전압(VDD)을 공급해 주는 전원선로(25)가 접속됨과 더불어 트랜지스터(22)의 컬렉터에도 전원선로(25)가 접속되어 있고, MOS트랜지스터(24)의 게이트와 드레인은 상호 접속되어 이 MOS트랜지스터(24)의 게이트에는 P챈널 MOS트랜지스터(26)의 게이트가 접속되어 있으며, 이 MOS트랜지스터(26)의 소오스에도 전원선로(25)가 접속되어 있다.
또한, 상기 MOS트랜지스터(26)의 드레인에는 N챈널 MOS트랜지스터(27)의 드레인이 접속되어 있는데, 상기 MOS트랜지스터(24)(26)가 합쳐 전류미러회로를 이루고 있다.
한편, MOS트랜지스터(27)의 게이트에는 트랜지스터(13)의 컬렉터가 접속되어 있고, 상기 MOS트랜지스터(27)의 소오스는 접지되어 있으며, 트랜지스터(13)의 컬렉터는 NPN바이폴라 트랜지스터(28)의 에미터에 접속되어 있다.
트랜지스터(28)의 컬렉터에는 저항(29)을 통해 전원선로(25)가 접속되어 있고, 저항(30, 31, 32)들은 전원선로(25)와 접지점사이에 직렬로 접속되어 있으며, 저항(31)(32)간의 접속점에는 트랜지스터(28)의 베이스가 접속되어 있고, 다이오드(33)의 양극에는 저항(30)(31)간의 접속점이 접속됨과 더불어 이 다이오드(33)의 음극에는 접속점이 접속되어 있다.
이와같은 제2도에 도시된 회로에서는, 입력단자(11)에 인가되는 입력신호 In이 ECL레벨로 부터 CMOS레벨로 변화되어, 이 CMOS레벨의 신호가 MOS트랜지스터(26)(27)간의 접속점에서 내부회로로 공급되도록 되어 있다.
여기서, 트랜지스터(22)와, 저항(23), 저항(30-32) 및 다이오드(33)로 이루어진 회로부는 제1도에서의 제1전원(14)에 해당되고, 저항(30-32)과 다이오드(33)로 구성된 회로부는 제1도에서의 제2전원(15)에 해당되며, P챈널 MOS트랜지스터(24)는 제1도의 입력회로에 사용된 저항(17)대신에 전류전압변환기로서 사용된 것이다.
또한, NPN바이폴라 트랜지스터(28)는 어떠한 경우이든 트랜지스터(13)의 컬렉터전위가 접지전위 이하로 떨어지는 것을 방지해 주도록 된 클램핑회로로서의 기능을 갖는 것이고, 저항(29)은 트랜지스터(28)를 보호해 주도록 설치된 것이다.
이와같이 구성된 제2도에 도시된 입력회로의 작용에 대해 설명한다.
트랜지스터(22)의 기본전위는 대략 R32/(R31+R32). VF33이 되는데, 여기서 R31은 저항(31)의 레지스턴스이고, R32는 저항(32)의 레지스턴스이며, VF33은 다이오드(33)의 순방향전압강하분이다. 따라서 입력신호 In이 R32/(R31+R32). VF33-2VBE 이하로 떨어지게 되는 경우 트랜지스터(13)가 턴온되고, 이와는 달리 입력신호 In이 상기 레벨이상으로 상승하게 되는 경우 트랜지스터(13)가 턴오프되어, 트랜지스터(13)의 베이스에 인가되는 바이어스전압(R32/(R31+R32). VF33-1VBE)은 저항(31)(32)에 대해 적정한 레지스턴스를 선택해 주므로써 설정되어지게 되는 부극성레벨이 되어진다.
입력신호 In이 R32/(R31+R32). VF32-2VBE 보다 낮은 레벨이 된 경우에는, 트랜지스터(13)가 턴온되고, MOS트랜지스터(24)의 드레인과 게이트간 전위가 로우레벨로 되므로 MOS트랜지스터(26)가 온되어 MOS트랜지스터(27)가 오프된다. 이 경우 VDD레벨(즉, 전원선로(25)의 전위)의 신호가 내부회로로 공급되어지게 된다.
한편, 입력신호 In이 R32/(R31+R32). VF33-2VBE 이상인 경우, 트랜지스터(13)가 오프되어 MOS트랜지스터(24)의 드레인과 게이트간 접속점의 전위가 하이레벨로 되며, 이에 따라 MOS트랜지스터(26)가 턴오프되어 MOS트랜지스터(27)가 온되므로써, 이 경우 접지전위의 신호가 내부회로로 공급되어지게 된다.
또한, 어떠한 이유로 해서 트랜지스터(13)의 컬렉터전위가 저하된 경우에는 트랜지스터(28)가 턴온되므로써 트랜지스터(13)의 컬렉터전위가 접지전위 이하로 떨어지게 되는 것을 방지해 주게 된다.
제3도는 본 발명의 입력회로로 입력되는 신호와 이 입력회로에 의해 출력신호와의 관계를 나타내는 것으로, 이는 SPICE 시뮬레이션 프로그램을 사용하여 입력회로의 변환특성을 계산한 결과에 의거 작성된 것이다.
제3도에 도시된 바와 같이 -1.74V에서 -0.92V로 상승된 다음 -1.74V로 떨어지는 ECL레벨 입력신호가 본 발명에 따른 입력신호에 공급된 경우 이 입력회로에서는 5.0V에서 0V로 떨어진 다음 다시 5.0V로 상승된 CMOS레벨신호가 발생되었다.
이때의 신호변환기간(D1), 즉 입력신호의 상승과 출력신호의 하강사이의 지연시간은 2.2ns이었고, 신호 변환기간(D2), 즉 입력신호의 하강과 출력신호의 상승사이의 지연시간은 1.8ns 이었다.
이러한 신호변환기간(D1)(D2)의 평균값은 종래의 입력회로에서 요구되어졌던 4.0ns의 신호변환기간보다 1/2로 감소되었다. 따라서 본 발명의 입력회로는 종래의 입력회로보다 고속으로 입력신호를 변환시켜줌을 알 수 있었다.

Claims (5)

  1. 부극성전위레벨의 입력신호를 정극성 전위레벨의 출력신호로 변환시켜 주는 입력회로에 있어서, 입력신호를 수신하는 입력단자(11)와, 이 입력단자(11)에 에미터가 접속된 제1트랜지스터(13), 제1트랜지스터(13)의 베이스에 부극성전위의 바이어스전압을 인가해 주는 바이어스수단(22, 23, 30-33), 제1트랜지스터(13)의 동작상태에 따라 출력신호의 레벨을 변환시켜 주는 전류전압변환수단(24) 및, 이 전류전압변환수단(24)에 전류를 공급해주는 전원선로(25)로 구성된 것을 특징으로 하는 입력회로.
  2. 제1항에 있어서, 제1트랜지스터(13)의 컬렉터전위가 접지전위 이하로 떨어지는 것을 방지해 주는 클램핑수단(28)이 추가로 구성되어 이루어진 것을 특징으로 하는 입력회로.
  3. 제2항에 있어서, 바이어스수단(22,23)은 클램핑수단(28)의 출력에 의해 베이스가 바이어스되는 제2트랜지스터(22)와, 제1트랜지스터(13)의 에미터와 제1트랜지스터(13)의 베이스와 제2트랜지스터(22)의 에미터간의 접속점 사이에 접속된 저항(23)을 구비하여 이루어진 것을 특징으로 하는 입력회로.
  4. 제2항에 있어서, 클램핑수단(28)은 전원선로(25)로 부터 전원이 공급되어지되, 그에 에미터가 제1트랜지스터(13)의 컬렉터에 접속되어 있는 제3트랜지스터(28)를 구비하여 이루어진 것을 특징으로 하는 입력회로.
  5. 제1항에 있어서, 전류전압변환수단(24)은 전원선로(25)로 부터 전원이 공급되어지되, 그의 드레인이 제1트랜지스터(13)의 컬렉터에 접속되어짐과 더불어 그의 드레인과 게이트가 직접상호 접속되어진 P챈널MOS트랜지스터(24)를 구비하여 이루어진 것을 특징으로 하는 입력회로.
KR1019870003028A 1986-03-31 1987-03-31 입력회로 KR900004591B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-72843 1986-03-31
JP61072843A JPS62230222A (ja) 1986-03-31 1986-03-31 入力回路
JP72843 1986-03-31

Publications (2)

Publication Number Publication Date
KR870009478A KR870009478A (ko) 1987-10-27
KR900004591B1 true KR900004591B1 (ko) 1990-06-30

Family

ID=13501075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870003028A KR900004591B1 (ko) 1986-03-31 1987-03-31 입력회로

Country Status (5)

Country Link
US (1) US4798981A (ko)
EP (1) EP0239939B1 (ko)
JP (1) JPS62230222A (ko)
KR (1) KR900004591B1 (ko)
DE (1) DE3781919T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585599B2 (ja) * 1987-06-05 1997-02-26 株式会社日立製作所 出力インタ−フエ−ス回路
US4857766A (en) * 1987-10-30 1989-08-15 International Business Machine Corporation BiMos input circuit
US5144163A (en) * 1988-03-14 1992-09-01 Matsushita Electric Industrial Co., Ltd. Dynamic BiCMOS logic gates
JPH06103839B2 (ja) * 1988-12-28 1994-12-14 株式会社東芝 半導体論理回路
US5001362A (en) * 1989-02-14 1991-03-19 Texas Instruments Incorporated BiCMOS reference network
US4914321A (en) * 1989-04-10 1990-04-03 Motorola, Inc. BIMOS level convertor
JP2549729B2 (ja) * 1989-04-26 1996-10-30 株式会社東芝 半導体集積回路
JP2540971B2 (ja) * 1990-03-13 1996-10-09 日本電気株式会社 レベル変換回路
JP2800522B2 (ja) * 1992-02-03 1998-09-21 日本電気株式会社 電流切換回路
US5264745A (en) * 1992-08-28 1993-11-23 Advanced Micro Devices, Inc. Recovering phase and data from distorted duty cycles caused by ECL-to-CMOS translator
JP3257504B2 (ja) * 1998-03-30 2002-02-18 株式会社日立製作所 半導体記憶装置
US6362652B1 (en) 1999-12-20 2002-03-26 Fujitsu Microelectronics, Inc. High voltage buffer for submicron CMOS

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56106427A (en) * 1980-01-25 1981-08-24 Mitsubishi Electric Corp Transister logical circuit
JPS585029A (ja) * 1981-06-30 1983-01-12 Fujitsu Ltd レベル変換回路
DE3217512A1 (de) * 1982-05-10 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur pegelumsetzung
US4453095A (en) * 1982-07-16 1984-06-05 Motorola Inc. ECL MOS Buffer circuits
JPS59215122A (ja) * 1983-05-23 1984-12-05 Fujitsu Ltd トランジスタ回路
JPH0720059B2 (ja) * 1984-05-23 1995-03-06 株式会社日立製作所 トランジスタ回路
JPS6157118A (ja) * 1984-08-29 1986-03-24 Toshiba Corp レベル変換回路
US4677320A (en) * 1985-05-02 1987-06-30 Fairchild Semiconductor Corporation Emitter coupled logic to transistor transistor logic translator
JPS6269719A (ja) * 1985-09-24 1987-03-31 Toshiba Corp レベル変換論理回路

Also Published As

Publication number Publication date
EP0239939B1 (en) 1992-09-30
US4798981A (en) 1989-01-17
DE3781919D1 (de) 1992-11-05
EP0239939A3 (en) 1988-12-14
JPS62230222A (ja) 1987-10-08
DE3781919T2 (de) 1993-02-18
KR870009478A (ko) 1987-10-27
EP0239939A2 (en) 1987-10-07

Similar Documents

Publication Publication Date Title
KR900004591B1 (ko) 입력회로
US5635859A (en) Level converting circuit
US4538076A (en) Level converter circuit
KR950002090B1 (ko) 논리 레벨 변환기 회로
US6753707B2 (en) Delay circuit and semiconductor device using the same
EP0239841B1 (en) Voltage output circuit
US4977339A (en) Semiconductor integrated circuit having a MOS transistor with a threshold level to enable a level conversion
KR940001568A (ko) 레벨 변환 회로
US4514651A (en) ECL To TTL output stage
US5254887A (en) ECL to BiCMIS level converter
US4268761A (en) Interface circuit for converting logic signal levels
US5120998A (en) Source terminated transmission line driver
US4675554A (en) NPN transient driver circuit
JPH05315937A (ja) Ｃｍｏｓ／ｅｃｌレベル変換回路
JP2987971B2 (ja) レベル変換回路
JP2580250B2 (ja) バイポーラｃｍｏｓレベル変換回路
US5444395A (en) Non-saturating bipolar transistor circuit
US5434517A (en) ECL output buffer with a MOS transistor used for tristate enable
KR910010876A (ko) Ecl회로를 갖는 반도체 집적회로
SU1290512A1 (ru) Преобразователь уровн
KR930006085Y1 (ko) 3진논리 변환회로
KR970077626A (ko) 반도체 집적회로
JP2001153925A (ja) 入力バッファ回路
JP2748476B2 (ja) 定電圧発生回路
KR940003397Y1 (ko) 디지탈 집적회로 테스트의 드라이버 레벨 가변회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee