DE3689466T2

DE3689466T2 - Quellenfolger-CMOS-Eingangspuffer.

Info

Publication number: DE3689466T2
Application number: DE3689466T
Authority: DE
Inventors: James D Allan
Original assignee: Thorn EMI North America Inc
Current assignee: Thorn EMI North America Inc
Priority date: 1985-10-17
Filing date: 1986-10-06
Publication date: 1994-07-28
Anticipated expiration: 2006-10-07
Also published as: EP0220856B1; US4698526A; JPS62169359A; DE3689466D1; EP0220856A3; EP0220856A2

Description

Die vorliegende Erfindung bezieht sich auf eine Eingangsschaltung zur bevorzugten Verwendung in einem CMOS-Halbleiterspeicher.
Ein Eingangspuffer für einen Halbleiterspeicher sollte ein TTL-Eingangssignal (im Bereich von 0,8 bis 2 Volt) empfangen können und ein Ausgangssignal in einem Spannungsbereich erzeugen, das dem Chip (im allgemeinen zwischen VSS und VCC) entspricht, was im Falle von CMOS- Speichern heute 0 bis 5 Volt ist. Ein anderes Erfordernis ist, daß der Eingangspuffer in der Lage sein muß, hohe interne Chipkapazitäten anzusteuern.
Das durch die vorliegende Erfindung gelöste Problem wird bei Betrachtung der in Fig. 1 dargestellten herkömmlichen Eingangspufferschaltung und deren Unzulänglichkeiten verständlich. Das Problem bei der Schaltung von Fig. 1 betrifft den zwischen Betriebsgeschwindigkeit und dem Standby- Strom getroffenen Kompromiß. Wie erläutert werden wird, haben diese gegenseitig widersprechende Ziele gehabt, d. h., um eine erhöhte Geschwindigkeit zu erreichen, opfert man Standby-Strom. Die vorliegende Erfindung überwindet dieses Problem.
Fig. 1 zeigt eine herkömmliche CMOS-Eingangspufferschaltung 10, die aus Feldeffekttransistoren (FETs), welche alle vom Anreicherungstyp sind, gebildet ist. Die Schaltung 10 empfängt ein Eingangssignal bei 12 und legt dieses an eine erste Inverterstufe 14 mit zwei CMOS-Transistoren 16, 18. Das Bauelement 16 ist ein p-Kanalbauelement während das Bauelement 18 ein n-Kanalbauelement ist. Die Source-Drain- Strecken der Transistoren 16, 18 sind, wie gezeigt, in Serie zwischen VCC und Masse geschaltet. Das Eingangssignal 12 ist an die Gate-Elektroden jeder dieser Transistoren gekoppelt. Ein Knoten A zwischen dem Source-Anschluß des Transistors 16 und dem Drain-Anschluß des Transistors 18 liefert ein Eingangssignal an die zweite Inverterstufe 20. Der Inverter 20 weist ein anderes Paar von CMOS-Transistoren, die die Transistoren 24 und 26 enthalten, auf, welche in gleicher Weise wie die Stufe 14 geschaltet sind. Der Ausgangsknoten B der Stufe 22 ist an die kapazitive Last des Chips, wie durch die Kapazität 28 dargestellt, gelegt.
In Fig. 1 werden, wenn die Eingangsspannung 2,0 Volt beträgt, dann die Transistoren 16 und 18 zusammen eingeschaltet werden. Der Strom wird dann von VCC über die Source- Drain-Strecken dieser Transistoren nach Masse fließen. Der Transistor 18 wird ungefähr vier- oder fünfmal größer als der Transistor 16 dimensioniert, um zu gewährleisten, daß sich die Spannung am Knoten A auf Massepotential oder nahe am Massepotential befindet, wenn die Eingangsspannung bei einem TTL-Logikpegel von "1" von ungefähr 2,0 Volt liegt. In Wirklichkeit kann die Spannung am Knoten A in diesem Zustand ungefähr 1,0 Volt sein und als Ergebnis fließt etwas Strom in die zweite Stufe 20. Das Ausgangssignal der Inverterstufe 20 wird den gleichen Logikwert wie das Eingangssignal 12 aufweisen.
Es wird davon ausgegangen, daß die Kapazität der Last ungefähr 5 Pikofarad (pf) beträgt. Um diese Kapazität anzusteuern, benötigen die Transistoren in der Ausgangsstufe 20 eine Kanalbreite von typischerweise ungefähr 200 Mikron, wobei als Richtlinie ungefähr 40 Mikron pro Pikofarad für einen n-Kanaltransistor verwendet wird. Dies ist ein ziemlich großer Transistor und die Transistoren in der ersten Stufe 14 müssen groß sein, weil der Knoten A jeden der Transistoren 24 und 26 ansteuern muß. Der Strom durch die erste Stufe ist wichtig. Um diesen Standby-Strom zu reduzieren, könnten mehrere Inverterstufen hinzugefügt werden. Dies würde es ermöglichen, daß die Transistoren in der ersten Stufe kleiner dimensioniert werden. Allerdings wird ein Hinzufügen von Stufen die Laufzeit an den Übergängen im Eingangssignal und Ausgangssignal erhöhen. Dieses unerwünschte Ergebnis wird durch die vorliegende Erfindung überwunden.
Es wird auf einen Artikel in IBM Technikcal Disclosure Bulletin Vol. 26 No. 8, Januar 1994, Seiten 4139-4140 von J.P. Bansal mit dem Titel "Inverting/non-inverting on-chip CMOS line driver verwiesen. Dieser offenbart einen invertierenden CMOSLeitungstreiber und einen n-Kanal-Source-Folger zwischen zwei CMOS-Inverterstufen. Die Ausgangsstufe wird direkt von der Eingangsstufe angesteuert. Dieses Dokument befaßt sich nicht mit dem Vorsehen eines CMOS-Eingangspuffers, um Signale mit TTL-Logikpegel zu empfangen und diese in Signale mit CMOS-Logikpegel umzuwandeln.
Desweiteren beschreibt ein Artikel mit dem Titel "Schnelle CMOS-Logikbausteine" von K. Schrack, veröffentlicht in ELEKTRONIK, Band 32, Nr. 12, 16.06.1993, Seiten 63-66 das Umsetzen von LS-TTL-Logik in HC-CMOS-Logik unter Verwendung eines TTL/CMOS-Pegelumsetzers mit offenen Drain- oder offenem Kollektorausgang. In einem Fall wird ein Pull-up-Widerstand eingesetzt, um den Spannungspegel zu wechseln; in einem anderen Fall ist eine spezielle Schutzschaltung eingebaut. Keiner der Vorschläge in dieser Zeitschrift sieht eine einfache Umsetzpufferschaltung vor, die mit hoher Geschwindigkeit und geringer Verlustleistung arbeiten kann.
Die vorliegende Erfindung sieht eine Pufferschaltung zur Umwandlung von TTL-Logikpegeln in CMOS-Logikpegel vor, mit einer Eingangsstufe, die als CMOS-Inverter ausgebildet ist, der zwischen einer Betriebsspannungsquelle und einer Referenzspannung angeschlossen ist, und einen Eingang zum Empfang eines TTL-Signals und einen Ausgang aufweist; und eine Ausgangsstufe, die als CMOS-Inverter ausgebildet ist, der zwischen der Betriebsspannungsquelle und der Referenzspannung angeschlossen ist und einen Eingang und einen Ausgang aufweist, wobei die Pufferschaltung betrieben werden kann, TTL-Signale am Eingang der Eingangsstufe zu empfangen und sie in CMOS-Pegel umzuwandeln, die am Ausgang der Ausgangsstufe geliefert werden, gekennzeichnet durch:
einen ersten n-Kanal-Feldeffekttransistor, der als Source- Folger angeschlossen ist, wobei sein Gate mit dem Ausgang der Eingangsstufe verbunden ist und zwischen der Betriebsspannungsquelle und dem Eingang der Ausgangsstufe angeschlossen ist, um die Ausgangsstufe anzusteuern;
einen zweiten n-Kanal-Transistor, der den Source-Anschluß des Source-Folger-Transistors mit der Referenzspannung verbindet und dessen Gate-Elektrode zum Empfang des TTL-Signales geschaltet ist;
einen p-Kanal-Feldeffekttransistor, der zwischen der Betriebsspannungsquelle und dem Eingang der Ausgangsstufe angeschlossen ist und durch ein CMOS-Signal getort wird, das denselben Logikpegel wie das TTL-Signal aufweist und angeschlossen ist, angeschaltet zu werden, nachdem der n-Kanal- Source-Folger-Transistor einschaltet; und
einen weiteren Inverter, der mit der Eingangsstufe gekoppelt ist und ein Ausgangssignal liefert, das mit der Gate- Elektrode des p-Kanal-Transistors verbunden ist.
Eine bevorzugte Ausführungsform verwendet einen p-Kanal- Transistor mit einer im Vergleich zum n-Kanal-Source-Folger-Transistor kleinen Transistorbreite, um sicherzustellen, daß ein voller VCC-Pegel am Ausgang des Pull-up-Kanal- Schaltkreises erreicht wird.
Der Vorteil dieser Schaltung liegt darin, daß unabhängig davon, ob an den Eingang ein TTL- oder CMOS-Spannungspegel angelegt wird, die Schaltung gemäß dieser Erfindung einen geringen Standby-Strom aufweist. Zusätzlich wird sich, wenn es der Schaltung gemäß der vorliegenden Erfindung erlaubt wird, den gleichen Strom wie die Schaltung von Fig. 1 zu ziehen, die Geschwindigkeit der Schaltung erhöhen. Andererseits wird, wenn die Schaltungselemente so ausgelegt werden, daß die gleiche Geschwindigkeit erreicht wird, eine Schaltung gemäß der Erfindung die Hälfte des Stromes der Schaltung von Fig. 1 brauchen.
Zum besseren Verständnis der vorliegenden Erfindung und um zu zeigen, wie diese in Wirklichkeit umgesetzt wird, wird nun anhand eines Beispiels auf die angefügten Figuren Bezug genommen, in denen:
Fig. 1 eine Schaltung gemäß dem Stand der Technik illustriert, und
Fig. 2 eine Schaltung gemäß der vorliegenden Erfindung zeigt.
In Fig. 2 empfängt eine Schaltung 30 ein Eingangssignal bei 32 und legt dieses an eine Eingangsstufe 34, die Transistoren 36 und 38 aufweist, welche Bauelemente vom Anreicherungstyp sind, wie sämtliche der anderen in Fig. 2 dargestellten Transistoren. Der Transistor 36 ist ein p-Kanal- Bauelement und der Transistor 38 vorzugsweise dessen entsprechender n-Kanal-Bauelement. Die Transistoren 36, 38 bilden ein CMOS-Paar. Wie bei der Stufe 14 von Fig. 1 sind die Source-Drain-Strecken der Transistoren 36 und 38 in Serie zwischen VCC und Masse gekoppelt.
Ein Ausgangssignal 40 der Inverterstufe 34 ist an die Gate- Elektroden eines n-Kanal-Transistors 42 und an ein CMOS-Paar von Transistoren 44, 46 geschaltet. Vorzugsweise ist die Kanalbreite der Transistoren 44, 46 klein, beispielsweise 6 Mikron, während die Breite des n-Kanal-Transistors 42 beispielsweise ungefähr 120 Mikron ist. Als Ergebnis wird der größte Anteil der am Ausgangsknoten 40 erscheinenden Verstärkung der Eingangsstufe 34 an die Gate-Elektrode des Transistors 42 gerichtet.
Die Source-Drain-Strecke des Transistors 42 ist am Drainanschluß an VCC und am Source-Anschluß an einen Knoten C gekoppelt. Ein weiterer Transistor 48 ist ebenfalls ein n-KanalBauelement, dessen Source-Drain-Strecke den Knoten C an Masse koppelt. Die Gate-Elektrode des Transistors 48 ist jedoch nicht an den Knoten 40 gekoppelt, sondern wird statt dessen vom Eingangssignal 32 angesteuert. Somit liefert der Transistor 42, der als Source-Folger an die erste Inverterstufe gekoppelt ist, ein erhebliches Hochziehen (Pull-up), um es dem den Knoten C zu ermöglichen, eine größere Kapazität anzusteuern als der Knoten 40 im Stande wäre anzusteuern. Desweiteren ist die Verzögerung zwischen einem ansteigenden Übergang am Knoten 40 und dem ansteigenden Übergang am Knoten C klein, weil der Transistor 42 als Source-Folger geschaltet ist. Somit folgt der Knoten C unmittelbar dem Knoten 40, weil der Source-Folger-Transistor 42 groß ist und einen hohen Gewinn aufweist.
Der Knoten C steuert eine Ausgangsinverterstufe und ist an die Gate-Elektrode eines CMOS-Paares von Transistoren 50 und 52 gekoppelt, deren Source-Drain-Strecken in Serie zwischen VCC und Masse geschaltet sind. Ein Knoten D zwischen dem Source-Anschluß des Transistors 50 und dem Drain-Anschluß des Transistors 52 liefert das Ausgangssignal an die kapazitive Last 54.
Es ist hinlänglich bekannt, daß ein n-Kanal-Transistor einen größeren Gewinn aufweist als ein p-Kanal-Transistor der gleichen Größe. Mit dem starken Hochziehen (Pull-up) des Transistors 42 können die Transistoren 50 und 52 in der Ausgangsstufe größer ausgebildet werden als es andererseits durch die bekannte Schaltung von Fig. 1 möglich wäre. Die größere Breite der Transistoren an dieser Ausgangsstufe wird in dieser Stufe dazu führen, daß eine schnellere Betriebsweise als anderweitig erhältlich möglich ist.
Wie erwähnt, ist der Source-Folger-Transistor 42 ein n-Kanal-Bauelement. Als solcher kann er nicht alles nach VCC hochziehen, steigt statt dessen jedoch auf einen Spannungsübergang niedriger als VCC. Um es der Spannung am Knoten C zu erlauben, vollständig auf VCC anzusteigen, ist es bevorzugt, einen p-Kanal-Transistor 56 einzufügen, dessen Drain- Anschluß an VCC und dessen Sourceanschluß an den Knoten C gekoppelt ist. Dieser Schaltkreis wird nicht aus Geschwindigkeitsgründen hinzugefügt, sondern nur, um sicherzustellen, daß die Spannung vollständig am Knoten C ansteigt. Somit kann dieser ein kleiner Transistor mit einer Kanalbreite von beispielsweise 6 Mikron sein. Dieser beeinflußt nicht die Verzögerungszeit zwischen dem Eingangssignal 32 und dem Ausgangsknoten D. Die Transistoren 44 und 46 sehen eine Inverterstufe vor, um es der Spannung an dessen Ausgangsknoten E, der an die Gate-Elektrode des Transistors 56 gekoppelt ist, zu erlauben, logisch invers zum Zustand des Knoten 40 zu sein. Die Transistoren 44, 46 können klein, beispielsweise mit einer Kanalbreite von 6 Mikron, sein und der durch diese gezogene Strom ist entsprechend klein.
Der Transistor 48 ist in der bevorzugten Ausführungsform enthalten, um sicherzustellen, daß der Knoten C ganz auf Masse gezogen wird, wenn die Eingangsspannung bei 32 2,0 Volt beträgt. Somit ist der Transistor 48 ein n-Kanal- Bauelement, das durch die Eingangsspannung bei 32 getort wird. Die Source-Drain-Strecke des Transistors 48 stellt sicher, daß der Knoten C während dieses Zustandes auf Masse fällt. Der Vorteil hierbei liegt darin, daß dann, wenn die Eingangsspannung bei 32 auf einem hohen TTL-Logik von 2,0 Volt liegt, die 0 Volt am Knoten C sicherstellen, daß das CMOS-Paar 50, 52 der Ausgangsinverterstufe keinen Strom ziehen wird.
Somit stellt der Betrieb der Schaltung von Fig. 2 sicher, daß die Spannung am Knoten C entweder auf Masse (VSS) oder VCC liegt, wenn die Eingangsspannung hoch oder niedrig ist. Aus diesem Grund wird der Transistor 50 oder 52 aus sein, so daß kein Standby-Strom existiert, der in der Ausgangsstufe verbraucht wird.
An diesem Punkt soll erwähnt werden, daß bei einem Vergleich der vorliegenden Erfindung mit der in Fig. 1 dargestellten herkömmlichen Schaltung dann, wenn die erste Inverterstufe eine zweite Inverterstufe mit einer insgesamten Breite von 120 Mikron (das die Breite des Transistors 42 in Fig. 2 ist) ansteuert, das Nachfolgende geboten ist. Da ein p-Kanal-Bauelement eines CMOS-Paares eine doppelte Breite eines n-Kanal-Bauelements aufweisen muß, würde das p-Kanal-Bauelement eine Breite von ungefähr 80 Mikron und das n-Kanal-Bauelement eine Kanalbreite von ungefähr 40 Mikron aufweisen. Die Verstärkung dieses CMOS-Paares, das als ein Inverter angeordnet ist, würde weniger als die Verstärkung des Transistors 42 sein, weil die individuellen Breiten geringer sind. Desweiteren weist ein p-Kanal-Bauelement ungefähr die Hälfte der Verstärkung eines n-Kanal-Bauelements mit der gleichen Breite auf. Somit würde die Verstärkung beim Hochziehen (Pull-up) eines CMOS-Paares, das als Inverter geschaltet ist, ungefähr ein Drittel der Verstärkung des Transistors 42 sein, wobei die gesamte Kanalbreite konstant gehalten wird. Somit resultiert die Verwendung eines n-Kanal-Transistors anstelle eines CMOS-Inverterpaares darin, das Hochziehen um einen Faktor von 3 zu verbessern.
Beispielsweise kann der Transistor 36 eine Breite von 24 und eine Länge von 4 haben; der Transistor 38 kann eine Breite von 120 und eine Länge von 3,5 haben; der Transistor 48 kann eine Breite von 80 aufweisen; der Transistor 50 kann eine Breite von 120 haben; und der Transistor 22 kann eine Breite von 240 aufweisen (jeweils ausgedrückt in Mikron).
Unter Verwendung der Programmierung SPICE wurde die nachfolgende Tabelle I erzeugt, die den Standby-Strom und die Verzögerungszeiten unter verschiedenen Bedingungen zeigt. Es ist ersichtlich, daß die Schaltung von Fig. 2 bei einem konstanten Strom von 0,3 mA eine Verbesserung von 1 nsec bei den abfallenden Übergängen und eine Verbesserung von 0,6 nsec bei aufwärtsgerichteten Übergängen liefert, wenn der Strom konstant bei 0,3 mA gehalten wird. Andererseits ist erkennbar, daß bei einem Vergleich des durch die Schaltung von Fig. 1 gezogenen Stromes mit dem durch die Schaltung von Fig. 2 gezogenen Stromes bei im wesentlichen konstanten Eingangs-Ausgangs-Übergangsverzögerungen, die Schaltung von Fig. 2 0,3 mA zieht, während die Schaltung von Fig. 1 0,6 mA zieht. Somit ist die Arbeitsweise der bevorzugten Ausführungsform der vorliegenden Erfindung ständig besser als die von Fig. 1 hinsichtlich des StandbyStromes und der Geschwindigkeit. TABELLE I Schaltung Strom (mA) in der ersten Stufe mit einem Eingangssignal von 2,0 V Zeit (nsec) vom Eingangssignal "High" nach "Low" 1,4 V kreuzend, zum Ausgangssignal 22,5 V kreuzend Fig. 1

Claims

1. Pufferschaltung zur Umwandlung von TTL-Logikpegeln in CMOS-Logikpegel aufweisend eine Eingangsstufe (34), die als CMOS-Inverter ausgebildet ist, der zwischen einer Betriebsspannungsquelle (VCC) und einer Referenzspannung angeschlossen ist und einen Eingang (32) zum Empfang eines TTL-Signals und einen Ausgang aufweist; und eine Ausgangsstufe (50, 52), die als CMOS-Inverter ausgebildet ist, der zwischen der Betriebsspannungsquelle (VCC) und der Referenzspannung angeschlossen ist und einen Eingang und einen Ausgang aufweist, wobei die Pufferschaltung betrieben werden kann, TTL-Signale am Eingang der Eingangsstufe (34) zu empfangen und sie in CMOS-Pegel umzuwandeln, die am Ausgang der Ausgangsstufe geliefert werden, gekennzeichnet durch

einen ersten n-Kanal-Feldeffekttransistor (42), der als Source-Folger angeschlossen ist, wobei sein Gate mit dem Ausgang der Eingangsstufe verbunden ist und zwischen der Betriebsspannungsquelle (VCC) und dem Eingang der Ausgangsstufe angeschlossen ist, um die Ausgangsstufe anzusteuern;

einen zweiten n-Kanal-Transistor (48), der den Source-Kontakt des Source-Folger- Transistors (42) mit der Referenzspannung verbindet und dessen Gate-Elektrode verbunden ist zum Empfang des TTL-Signals;

einen p-Kanal-Feldeffekttransistor (56), der zwischen der Betriebsspannungsquelle und dem Eingang der Ausgangsstufe angeschlossen ist und durch ein CMOS-Signal gegatet wird, das denselben Logikpegel wie das TTL-Signal aufweist und angeschlossen ist, an geschaltet zu werden, nachdem der n-Kanal-Source-Folger-Transistor (42) einschaltet; und

einen weiteren Inverter (44, 46), der mit der Eingangsstufe gekoppelt ist und ein Ausgangssignal liefert, das mit der Gate-Elektrode des p-Kanal-Transistors (56) verbunden ist.

2. Pufferschaltung nach Anspruch 1, bei der der erste n-Kanal-Feldeffekttransistor (42) die größte Kanalbreite aller durch die Eingangsstufe (34) an gesteuerten Bauelemente (42, 44, 46) aufweist.

3. Schaltung nach Anspruch 1 oder 2, wobei der weitere Inverter ein Paar von CMOS- Transistoren (44, 46) aufweist.

4. Schaltung nach einem der vorangegangenen Ansprüche, wobei der zweite n-Kanal- Transistor (48) einen Source-Drain-Pfad aufweist, der Masse mit dem Source-Kontakt des Source-Folger-Transistors (42) verbindet.

5. Schaltung nach einem der vorangegangenen Ansprüche, wobei die CMOS-Inverter- Eingangsstufe (34) einen n-Kanal-Transistor (38) und einen p-Kanal-Transistor (36) aufweist, wobei die Kanalbreite des n-Kanal-Transistors ungefähr viermal oder fünfmal so breit ist wie die des p-Kanal-Transistors.

6. Schaltung nach einem der vorangegangenen Ansprüche, wobei der Ausgangsstufen-Inverter ein CMOS-Paar von Feldeffekttransistoren (50, 52) aufweist, deren jeder eine Gate-Elektrode aufweist, die mit dem Source-Kontakt des Source-Folger-Transistors (42) verbunden ist.

7. Schaltung nach einem der vorangegangenen Ansprüche, wobei alle Transistoren Bauelemente vom Anreicherungstyp sind.