-
Die Erfindung betrifft eine MOS-Halbleiterschaltung mit:
einer ersten und einer zweiten Spannungsklemme;
Kaskadenverbundenen Logikschaltungen; einer ersten
MOS-Transistorschaltung, die erste MOS-Transistoren aufweist, die zwischen
die erste Spannungsklemme und Ausgangsknotenpunkte
jeweiliger Logikschaltungen gekoppelt ist; einem zweiten
MOS-Transistor, der denselben Leitfähigkeitstyp aufweist wie der
erste MOS-Transistor und eine Source, ein an das Gate des
ersten MOS-Transistors gekoppeltes Gate und einen Drain
aufweist, der an das Gate des zweiten MOS-Transistors
gekoppelt ist; einer Stromsteuerschaltung, die an den Drain
des zweiten MOS-Transistors gekoppelt ist, um zu bewirken,
daß ein vorbestimmter Strom durch den Source-Drain-Pfad des
zweiten MOS-Transistors fließt; einer zweiten
MOS-Transistorschaltung, die dritte MOS-Transistoren aufweist, die
zwischen die zweite Spannungsklemme und jeweilige
Ausgangsknotenpunkte der Logikschaltungen gekoppelt ist; und einem
vierten MOS-Transistor, der denselben Leitfähigkeitstyp
aufweist wie die dritten MOS-Transistoren und mit einem Gate
versehen ist, welches an ein Gate der dritten
MOS-Transistoren gekoppelt ist, sowie einen Drain aufweist, der an das
Gate des vierten MOS-Transistors gekoppelt ist. Eine
derartige Einrichtung ist aus der US-A-4 592 087 bekannt.
-
Ein dynamisches RAM (DRAM) braucht einen periodischen
Auffrischungsvorgang oder einen Datenhaltevorgang. Zahlreiche
heutige DRAMs leiten automatisch einen Auffrischungsvorgang
ein, wenn auf sie nicht zugegriffen wird, also wenn sie sich
in einem Bereitschaftszustand befinden. Diese Art eines RAM
weist einen Auffrischungszeitgeber auf, der auf demselben
Chip vorgesehen ist, und dieser Auffrischungszeitgeber mißt
das Zeitintervall zwischen Auffrischungsvorgängen, um in
regelmäßigen Abständen den Auffrischungsvorgang zu triggern.
-
Im allgemeinen besteht der Auffrischungszeitgeber aus einem
Ringoszillator.
-
Fig. 1 erläutert einen konventionellen Ringoszillator, der
als ein Auffrischungszeitgeber verwendet wird.
-
Der Ringoszillator weist sechs CMOS-Inverter I1 bis I6 auf,
bei denen jeweils ein P-Kanal-MOS-Transistor P1 bis P6 in
Reihe mit einem korrespondierenden N-Kanal-MOS-Transistor N1
bis N6 zwischen eine Stromversorgungsklemme VDD mit einem
hohen Potential und eine Referenzspannungsklemme VSS
(Massepotential = 0 V) niedrigen Potentials geschaltet ist. Die
ersten fünf CMOS-Interter I1 bis I5 sind im Ring gekoppelt,
und der Ausgang des Inverters I5 ist an den letzten CMOS-
Inverter I6 angekoppelt, der als ein Signalformer dient. Bei
diesen Invertern I1 bis I6 ist ihr jeweiliger
Ausgangsknotenpunkt S1 bis S6 an parasitäre elektrostatische
Kondensatoren C1 bis C6 jeweils angekoppelt.
-
Wenn der Ringoszillator als ein Auffrischungszeitgeber
verwendet wird, liegt seine Oszillationsperiode zwischen
beispielsweise 10 usec und 100 usec und seine Verlustleistung
legt die Verlustleistung eines DRAM in einem
Bereitschaftszustand fest. Daher ist es wünschenswert, die
Verlustleistung des Ringoszillators selbst soweit wie möglich zu
verringern.
-
Bei dem in Fig. 1 gezeigten Ringoszillator sind die
Bestandteile jedes der in dem Ring gekoppelten CMOS-Inverter,
beispielsweise der P-Kanal-MOS-Transistor P1 und der N-Kanal-
MOS-Transistor N1 des Inverters I1 so ausgelegt, daß sie
eine beträchtliche Kanallänge L aufweisen, so daß diese
Transistoren jeweils eine geringe Konduktanz aufweisen.
Beispielsweise beträgt ihre Kanalbreite W etwa 2 um, während
die Kanallänge L 200 um beträgt. Im Gegensatz hierzu sind
die Transistoren P6 und N6, welche den Signalforminverter I6
bilden, so ausgelegt, daß sie eine verhältnismäßig große
Konduktanz aufweisen; ihre Kanalbreite W ist beispielsweise
so groß wie 100 um. Dieser Signalforminverter I6 treibt eine
weitere (nicht gezeigte) Schaltung, und der elektrostatische
Kondensator C6, der an seinen Ausgangsknotenpunkt S6
gekoppelt ist, weist eine Kapazität auf, die so hoch ist wie
5 pF.
-
Der voranstehend erwähnte Ringoszillator wird nicht nur als
der Auffrischungszeitgeber verwendet, sondern auch in einer
Basisplatten-Vorspannungsschaltung, welche eine
Basisplatten-Vorspannung auf dem Chip zur Verfügung stellt.
-
Wenn der Ringoszillator als ein Auffrischungszeitgeber
verwendet wird, so ist es nicht wünschenswert, daß seine
Schwingungsfrequenz leicht entsprechend einer Änderung der
Umgebungstemperatur, der verwendeten Spannung,
Herstellungsvorgängen und dergleichen variiert. Dies liegt daran, daß
mit wachsender Schwingungsfrequenz auch der
Bereitschaftsstrom ansteigt. Fig. 2 und 3 zeigen jeweils die
Temperaturcharakteristik der Schwingungsfrequenz und die Abhängigkeit
der Schwingungsfrequenz von der Stromquellenspannung bei dem
Ringoszillator nach dem Stand der Technik. Wie durch die
Kennlinie von Fig. 2 angedeutet ist, ändert sich die
Schwingungsfrequenz um etwa 30 bis 40% zwischen 0ºC und 85ºC. Wie
aus der Kennlinie von Fig. 3 deutlich wird, ändert sich die
Schwingungsfrequenz ebenfalls um etwa 30%, wenn sich die
Stromquellenspannung VDD zwischen 4 V und 6 V ändert. In den
Speicherzellen eines DRAM steigt der Leckstrom bei hoher
Temperatur an, und die Ladungsmenge, die in den
Speicherzellen angesammelt werden kann, nimmt mit einer niedrigen
Stromquellenspannung ab. Daher benötigt der
Auffrischungszeitgeber
eine derartige Charakteristik, daß die
Schwingungsfrequenz bei einer hohen Temperatur und einer niedrigen
Stromquellenspannung hoch ist. Allerdings weist der
Auffrischungszeitgeber nach dem Stand der Technik tatsächlich die
gegenteilige Charakteristik auf, wie in Fig. 2 und 3
gezeigt. Daher wird beim Stand der Technik der
Auffrischungszeitgeber so ausgelegt, daß er eine minimale zulässige
Frequenz bei einer hohen Temperatur und einer niedrigen
Stromquellenspannung aufweist, um sicherzustellen, daß Daten
selbst bei diesen Temperatur- und Spannungspegeln gehalten
werden. Daher schwingt der Auffrischungszeitgeber bei einer
höheren Frequenz bei einer niedrigen Temperatur und einer
hohen Stromquellenspannung, wodurch der Bereitschaftsstrom
wesentlich erhöht wird. Zwar muß das Auffrischungsintervall
bei diesen Temperatur- und Spannungsbedingungen nicht kurz
sein, jedoch wird der Auffrischungsvorgang regelmäßig
durchgeführt, und daher verlustbehaftet, da der
Auffrischungszeitgeber mit hoher Frequenz schwingt. Darüber hinaus erhöht
sich der Bereitschaftsstrom um 140% (in Folge der
Temperaturänderung) mal 130% (in Folge der Änderung der
Stromquellenspannung), verglichen mit dem erforderlichen Ausmaß, und
nimmt etwa 180% des ordnungsgemäßen Wertes an, wodurch die
Verlustleistung erhöht wird. Zieht man eine Änderung der
Herstellungsvorgänge in Betracht, so wäre der tatsächliche
Bereitschaftsstrom etwa das Zwei- bis Dreifache des
ordnungsgemäßen Bereitschaftsstroms.
-
Da die Transistoren P1 und N1 des Inverters I1 eine
erhebliche Kanallänge L aufweisen, so daß ihre Konduktanz gering
ist, beträgt darüber hinaus die von jedem Inverter auf einem
integrierten Chip eingenommene Fläche etwa 10.000 um²,
wodurch in unerwünschter Weise die Fläche des gesamten Chips
vergrößert wird.
-
Der Stand der Technik weist, wie nachstehend erläutert, eine
weitere Schwierigkeit auf.
-
Fig. 4 zeigt die Signal formen der Ausgangsspannungen an den
Ausgangsknotenpunkten S5 und S5 der jeweiligen Inverter I5
und I6 des in Fig. 1 gezeigten Ringoszillators. Eine
Variation der Ausgangsspannung des Inverters I5 an dem
Knotenpunkt S5 ist vergleichsweise sanft, verglichen mit einer
Variation der Ausgangsspannung des Inverters I6 an dem
Knotenpunkt S6. Beispielsweise beträgt der Wert des
Zeitintervalls zwischen t1, wenn die Ausgangsspannung an dem
Knotenpunkt S5 VSS ist, und t2, wenn sie auf die Schwellenspannung
VTN des N-Kanal-MOS-Transistors erhöht wird, 10 usec.
-
Wird die Schwellenspannung des P-Kanal-MOS-Transistors P6
des Inverters I6 mit VTP bezeichnet, die Schwellenspannung
des N-Kanal-MOS-Transistors N6 als VTN, und die Zeit, in
welcher die Spannung an dem Knotenpunkt S5 von dem Pegel VTN
aus auf den Pegel (VDD - VTP) ansteigt, als t3, so sind
beide Transistoren P6 und N6 zwischen dem Zeitpunkt t2 und
dem Zeitpunkt t3 EIN. Daher wird ein Strompfad zwischen der
Sourcespannungsklemme VDD und der Referenzspannungsklemme
VSS über die Transistoren P6 und N6 ausgebildet. Da die
Änderung der Spannung an dem Ausgangsknotenpunkt S5 des
Inverters I5 sanft ist, ist der Zeitraum, in welchem der
Strom zwischen den Spannungsklemmen fließt, lang. Nunmehr
wird angenommen, daß der maximale Strom, der zwischen den
Spannungsklemmen in dem Ringoszillator fließt, 5 mA beträgt,
und daß die Kanalbreiten W der Transistoren N6 und P6 100 um
bzw. 200 um betragen. Dann beträgt der in dem Inverter I6
fließende Durchschnittsstrom 50 uA, was es schwierig macht,
eine niedrige Verlustleistung zu erreichen, in Folge des
Vorhandenseins des Inverters I6.
-
Wird der Signalforminverter I6 weggelassen, oder werden die
Konduktanzen der Transistoren P6 und N6 verringert, so würde
der Strompfad zwischen den Spannungsklemmen verschwinden,
oder der Strom wäre verringert. Allerdings würde in diesem
Fall dasselbe Phänomen wiederum in der ersten Stufe einer
(nicht gezeigten) weiteren Schaltung auftreten, die durch
das Ausgangssignal des Inverters I6 getrieben wird.
Insgesamt kann die Verlustleistung nicht verringert werden. Obwohl
der Inverter I1 ebenfalls durch das Ausgangssignal des
Inverters I5 getrieben wird, ist seine Konduktanz so niedrig
wie 1/10.000 der Konduktanz des Signalforminverters I6, so
daß der zwischen den Spannungsklemmen des Inverters I1
fließende Strom vernachlässigbar ist.
-
Kurz gesagt weist die Schaltung nach dem Stand der Technik
einige Schwierigkeiten in der Hinsicht auf, daß die
Temperatur- und Spannungseigenschaften nicht flexibel eingestellt
werden können, daß die Verlustleistung und die Chipfläche
nicht wie gewünscht verringert werden können, und daß die
Schwingungsfrequenz in bezug auf eine Temperaturänderung,
eine Spannungsänderung und eine Änderung der
Herstellungsvorgänge nicht stabil ist.
-
Eine der Erfindung zugrundeliegende Aufgabe besteht in der
Bereitstellung einer MOS-Halbleiterschaltung, deren
Betriebseigenschaften nicht wesentlich durch eine Variation
der Betriebstemperatur, der Stromquellenspannung, oder
dergleichen beeinflußt werden.
-
Gemäß einer Zielrichtung der Erfindung zeichnet sich die
voranstehend definierte Halbleitersschaltung dadurch aus,
daß die Stromsteuerschaltung einen Polysilizium-Widerstand
aufweist, der zwischen die Drains des zweiten und des
vierten MOS-Transistors geschaltet ist.
-
Gemäß einer weiteren Zielrichtung der Erfindung wird eine
MOS-Halbleiterschaltung zur Verfügung gestellt, die eine
erste und eine zweite Spannungsklemme aufweist;
Kaskadenverbundene Logikschaltungen; eine erste
MOS-Transistorschaltung, die erste MOS-Transistoren aufweist, die an die erste
Spannungsklemme in Reihe mit jeweiligen Logikschaltungen
angekoppelt ist; einen zweiten MOS-Transistor, der denselben
Leitfähigkeitstyp aufweist wie die ersten MOS-Transistoren,
und der eine Source aufweist, ein an ein Gate des ersten
MOS-Transistors gekoppeltes Gate, sowie ein Drain, welches
an das Gate des zweiten MOS-Transistors gekoppelt ist; eine
erste Stromsteuerschaltung, die an den Drain des zweiten
MOS-Transistors gekoppelt ist, um zu veranlassen, daß ein
erster vorbestimmter Strom durch den Source-Drain-Pfad des
zweiten MOS-Transistors fließt; eine zweite
MOS-Transistorschaltung, die dritte MOS-Transistoren aufweist, die an die
zweite Spannungsklemme und in Reihe mit jeweiligen
Logikschaltungen geschaltet ist; einen vierten MOS-Transistor der
Stromsteuerschaltung, der denselben Leitfähigkeitstyp
aufweist wie die dritten MOS-Transistoren, und der mit einer
Source versehen ist, einem an das Gate des dritten
MOS-Transistors gekoppelten Gate, und einem an das Gate des vierten
MOS-Transistors gekoppelten Drain; und eine zweite
Stromsteuerschaltung, die an den Drain des vierten
MOS-Transistors gekoppelt ist, um zu veranlassen, daß ein zweiter
vorbestimmter Strom durch den Source-Drain-Pfad des vierten
MOS-Transistors fließt; dadurch gekennzeichnet, daß die
erste Stromsteuerschaltung einen ersten
Polysilizium-Widerstand aufweist, der zwischen den Drain des zweitem
MOS-Transistors und die zweite Spannungsversorgungsquelle gekoppelt
ist, um den ersten vorbestimmten Strom zur Verfügung zu
stellen; und daß die zweite Stromsteuerschaltung einen
zweiten Polysilizium-Widerstand aufweist, der zwischen den Drain
des vierten MOS-Transistors und die erste
Spannungsversorgungsklemme
gekoppelt ist, um den zweiten vorbestimmten
Strom zur Verfügung zu stellen.
-
Die Erfindung läßt sich besser anhand der nachfolgenden
detaillierten Beschreibung im Zusammenhang mit den beigefügten
Zeichnungen verstehen, wobei:
-
Fig. 1 ein Schaltbild eines konventionellen
Ringoszillators ist;
-
Fig. 2 und 3 Diagramme sind, die jeweils die Beziehung zwischen
der Schwingungsfrequenz des Ringoszillators von
Fig. 1 und der Temperatur bzw. der
Stromquellenspannung zeigen;
-
Fig. 4 ein Signalformdiagramm zur Erläuterung des
Betriebes des Ringoszillators von Fig. 1 ist;
-
Fig. 5 ein Schaltbild einer MOS-Halbleiterschaltung gemäß
einer Ausführungsform dieser Erfindung ist;
-
Fig. 6 ein Diagramm ist, welches die Beziehung zwischen
der Temperatur und dem Schichtwiderstand eines
Polysilizium-Widerstands zeigt, der bei der MOS-
Halbleiterschaltung von Fig. 5 verwendet wird;
-
Fig. 7 und 8 Diagramme sind, die jeweils die Beziehung zwischen
der Schwingungsfrequenz eines bei dem in der MOS-
Halbleiterschaltung von Fig. 5 verwendeten
Ringoszillators und der Temperatur bzw. Spannung zeigen;
-
Fig. 9 ein Schaltbild einer MOS-Halbleiterschaltung ist,
mit einer gegenüber der Ausführungsform von Fig.
5 abgeänderten Vorspannungssteuerschaltung;
-
Fig. 10 ein Schaltbild einer MOS-Halbleiterschaltung ist,
bei welcher eine Diode parallel zu einem
Widerstand der Vorspannungssteuerschaltung der in Fig.
5 gezeigten Ausführungsform gekoppelt ist;
-
Fig. 11 ein Schaltbild einer MOS-Halbleiterschaltung ist,
die mit einer Logikschaltung versehen ist, die
Spannungssignale an eine Signalformschaltung in
Reaktion auf die Ausgangssignale des
Ringoszillators anlegt;
-
Fig. 12 ein Diagramm ist, welches die Signal formen der
Spannungssignale der Logikschaltung von Fig. 11
erläutert;
-
Fig. 13 ein Schaltbild einer MOS-Halbleiterschaltung ist,
die eine Rückkopplungsschaltung aufweist, die an
die Ausgangsklemme der Signalformschaltung von
Fig. 11 angekoppelt ist; und
-
Fig. 14 ein Schaltbild einer MOS-Halbleiterschaltung gemäß
einer weiteren Ausführungsform der vorliegenden
Erfindung ist.
-
Ausführungsformen dieser Erfindung werden nunmehr unter
Bezug auf die beigefügten Zeichnungen beschrieben.
-
Fig. 5 ist ein Schaltbild, welches die erste Ausführungsform
der vorliegenden Erfindung zeigt, bei welcher eine
MOS-Halbleiterschaltung gemäß der Erfindung bei einem Ringoszillator
eingesetzt wird. Zur Erleichterung des Verständnisses und
zur Vereinfachung werden die bei der Schaltung nach dem
Stand der Technik gemäß Fig. 1 verwendeten Bezugsziffern
ebenfalls für entsprechende Teile von Fig. 5 verwendet. Bei
dieser Ausführungsform sind N-Kanal-MOS-Transistoren N11 bis
N15 zwischen die Spannungsklemme VSS und jeweils die
N-Kanal-MOS-Transistoren N1 bis N5 der Inverter I1 bis I5
eingefügt. Entsprechend sind P-Kanal-MOS-Transistoren P11
bis P15 zwischen die Spannungsklemme VDD und jeweils die
P-Kanal-MOS-Transistoren P1 bis P5 der Inverter I1 bis I5
eingefügt.
-
Die Gates der fünf P-Kanal-MOS-Transistoren P11 bis P15 sind
zusammengekoppelt, und sind auch an das Gate eines weiteren
P-Kanal-MOS-Transistors P16 angekoppelt. Die Source des
P-Kanal-MOS-Transistors P16 ist an die Spannungsklemme VDD
gekoppelt, und sein Gate und sein Drain sind
kurzgeschlossen.
-
Die Gates der fünf N-Kanal-MOS-Transistoren N11 bis N15 sind
zusammengekoppelt, und sind weiterhin an das Gate eines
weiteren N-Kanal-MOS-Transistors N16 gekoppelt. Die Source
des N-Kanal-MOS-Transistors N16 ist an die Spannungsklemme
VSS gekoppelt, und sein Gate und sein Drain sind
kurzgeschlossen.
-
Ein aus Polysilizium gebildeter Widerstand R1 ist zwischen
dem Drain des P-Kanal-MOS-Transistors P16 und dem Drain des
N-Kanal-MOS-Transistors N16 eingefügt. Der Widerstand R1 und
zwei Transistoren P16 und N16 bilden eine
Vorspannungssteuerschaltung B1.
-
Ein Signal an dem Ausgangsknotenpunkt S5 des Inverters I5
wird einer bistabilen Flip-Flop-Schaltung TFF über zwei
Inverter I7 und I8 zugeführt, die als Puffer dienen.
-
Wie voranstehend beschrieben, sind in Fig. 5 das Gate und
der Drain des Transistors P16 kurzgeschlossen, und weiterhin
ist dieses Gate an die Gates der Transistoren P11 bis P15
angekoppelt, während das Gate und der Drain des Transistors
N16 entsprechend kurzgeschlossen sind, und dieses Gate
weiterhin an die Gates der Transistoren N11 bis N15 angekoppelt
ist. Diese Anordnung ist als eine Stromspiegelschaltung
bekannt. Da der Transistor N16 denselben Vorspannungszustand
zwischen seinem Gate und seiner Source aufweist wie
beispielsweise der Transistor N11, würde derselbe Strom in den
Transistoren N11 und N16 fließen, wenn diese Transistoren
dieselbe Kanallänge und dieselbe Kanalbreite aufweisen. Hier
wird die Vorspannungsstromsteuereinrichtung für den
Transistor N16 durch den Polysilizium-Widerstand R1 gebildet, und
ein Strom d1, der durch diesen Widerstand R1 festgelegt
wird, ist gleich einem Maximalstrom d2 des Transistors N11.
Dieser Strom d2 verursacht eine Entladung des
elektrostatischen Kondensators C1, der an den Ausgangsknotenpunkt S1
angekoppelt ist.
-
Die Temperaturabhängigkeit der Schwingungsfrequenz wird
erläutert. Die Kapazität des elektrostatischen Kondensators
C1 hängt kaum von der Temperatur ab. Da der Strom d1, der
den Strom d2 zur Entladung der in dem elektrostatischen
Kondensator C1 angesammelten Ladungen festlegt, durch den
Polysilizium-Widerstand R1 bestimmt wird, hängt auch der
Strom d2 kaum von der Temperatur ab. Dies ist offensichtlich
angesichts Fig. 6, welche die Temperaturabhängigkeit des
Schichtwiderstands des Polysilizium-Widerstands zeigt. Der
Polysilizium-Widerstand ist bemerkenswert stabil gegenüber
einer Temperaturänderung, und da der äquivalente Widerstand
eines Transistors durch die Menge der bewegten Träger
festgelegt wird, steht der Polysilizium-Widerstand in deutlichem
Gegensatz zu einem, der eine starke Temperaturabhängigkeit
aufweist.
-
Da der Schichtwiderstand eines Polysilizium-Widerstands
größer ist als der eines Diffusions-Widerstands, ist die für
den Erhalt eines hohen Widerstands erforderliche Fläche
kleiner als bei dem Diffusions-Widerstand. Dies führt dazu,
daß die Zeit zur Entladung der Ladungen, die sich in dem
Kondensator C1 aufgebaut haben, eine flachere
Temperaturcharakteristik zeigt, und daß die Temperaturabhängigkeit der
Schwingungsfrequenz wesentlich verbessert wird, wie durch
die durchgezogene Linie in Fig. 7 angedeutet ist, verglichen
mit dem konventionellen Fall, der durch die gestrichelte
Linie in Fig. 7 angedeutet ist.
-
Bei der Ausführungsform wird die Flip-Flop-Schaltung TFF
verwendet, um das Ausgangssignal des Inverters I5 in der
Frequenz herunterzuteilen, wodurch die Verwendung einer
niedrigeren Schwingungsfrequenz sichergestellt ist.
-
Nunmehr wird die Abhängigkeit der Stromquellenspannung
betrachtet. Der Äquivalenzwiderstand jedes Transistors in der
konventionellen Schaltung von Fig. 1 ist proportional zur
Quellenspannung VDD. Daher ist die Menge der Ladungen, die
sich in jedem elektrostatischen Kondensator C angesammelt
hat, proportional zur Stromquellenspannung VDD, und dies
bedeutet, daß die Entladungszeit des elektrostatischen
Kondensators C1 umgekehrt proportional zur Stromquellenspannung
VDD ist. Allerdings hängt bei dieser Ausführungsform die
Entladungszeit für jeden der elektrostatischen Kondensatoren
C1 bis C5 nicht von dem Äquivalenzwiderstand der
Transistoren
N1 bis N5 ab, sondern ist proportional dem Strom d1, der
durch den Widerstand R1 fließt. Da dieser Strom d1 einen
Wert annimmt, der durch Subtrahieren der Schwellenspannung
VTP des P-Kanal-MOS-Transistors P16 und der
Schwellenspannung VTN des N-Kanal-MOS-Transistors N16 von der
Quellenspannung VDD und durch Division des Ergebnisses durch den
Widerstand des Widerstands R1 erhalten wird, ist die
Entladungszeit proportional zu (VDD - VTP - VTN). Nimmt man an,
daß die Schwellenspannungen VTP und VTN ausreichend kleiner
sind als die Quellenspannung VDD, so sind der
Entladungsstrom und die so entladenden Ladungen proportional zur
Quellenspannung VDD. Daher hängt die Entladungszeit kaum von der
Quellenspannung ab, und ebenso die Schwingungsfrequenz, die
daher, wie durch die durchgezogene Linie in Fig. 8
angedeutet ist, wesentlich verbessert ist, verglichen mit dem
konventionellen Fall, der durch die gestrichelte Linie in Fig.
8 angedeutet ist.
-
Fig. 9 ist ein Schaltbild, welches die Ausbildung der
zweiten Ausführungsform der vorliegenden Erfindung zeigt, die so
ausgelegt ist, daß sie die Quellenspannungsabhängigkeit
weiter verringert. Bei der zweiten Ausführungsform sind
anstelle der Vorspannungssteuerschaltung B1 der ersten
Ausführungsform Vorspannungssteuerschaltungen B2 und B3
getrennt vorgesehen, unter Verwendung eines
P-Kanal-MOS-Transistors P17 bzw. eines N-Kanal-MOS-Transistors N17. Bei dem
P-Kanal-MOS-Transistor P17 sind sein Gate und sein Drain
kurzgeschlossen, und seine Source ist an die Spannungsklemme
VDD gekoppelt, während beim N-Kanal-MOS-Transistor N17
dessen Gate und Drain kurzgeschlossen sind und dessen Source an
die Spannungsklemme VSS angekoppelt ist. In der
Vorspannungssteuerschaltung B2 ist ein Polysilizium-Widerstand R2
als eine Vorspannungsstrom-Steuereinrichtung zwischen den
Drain des P-Kanal-MOS-Transistors P17 und die
Spannungsklemme
VSS eingefügt, und das Gate des P-Kanal-MOS-Transistors
P17 ist an die Gates der P-Kanal-MOS-Transistoren P11 bis
P15 angekoppelt. In der Vorspannungssteuerschaltung B3 ist
ein weiterer Polysilizium-Widerstand R3 vorgesehen,
ebenfalls als eine Vorspannungsstrom-Steuereinrichtung, zwischen
dem Drain des N-Kanal-MOS-Transistors N17 und der
Spannungsklemme VSS, und das Gate des Transistors N17 ist an die
Gates der N-Kanal-MOS-Transistoren N11 bis N15 gekoppelt.
-
Da jede Vorspannungssteuerschaltung B2 oder B3 nur einen
einzigen Transistor aufweist, und da der Strom d3, der über
den Widerstand R3 fließt, proportional zu (VDD - VTH) ist,
sind der Entladestrom und die Menge der zu entladenden
Ladungen verläßlicher proportional zur Stromquellenspannung
VDD. Da jedoch dieselbe Strommenge immer durch die
Stromsteuertransistoren P16 und N16 in der Schaltung von Fig. 5
fließt, ist die Schaltung gemäß Fig. 5 in der Hinsicht
vorteilhaft, daß die Inverter I1 bis I5 dieselbe
Anstiegscharakteristik haben. Bei der in Fig. 9 gezeigten
Ausführungsform sind die P-Kanal-MOS-Transistoren und die N-Kanal-MOS-
Transistoren jedes Inverters, also die Transistoren P1 und
N1, und der Steuertransistor P11 in umgekehrter Reihenfolge
vorgesehen, verglichen mit der in Fig. 5 gezeigten
Schaltung. Die Schaltung mit dieser Anordnung ist im übrigen im
wesentlichen genauso aufgebaut wie die Schaltung von Fig. 5.
Es sollte jedoch beachtet werden, daß ein
N-Kanal-MOS-Stromsteuertransistor zwischen der Spannungsklemme VSS und jedem
der Ausgangsknotenpunkte S1 bis S5 der Inverter I1 bis I5
vorgesehen ist.
-
Da die vorliegende Erfindung darauf abzielt, die
Verlustleistung zu verringern, verwenden die voranstehend angegebenen
Ausführungsformen CMOS-Bauteile, welche P-Kanal- und
N-Kanal-MOS-Transistoren aufweisen.
-
Fig. 10 ist ein Schaltbild mit einer Darstellung einer
weiteren Ausführungsform dieser Erfindung, bei welcher eine
Diode D1 parallel, jedoch mit umgekehrter Polarität, an den
Widerstand R1 der Vorspannungssteuerschaltung B1 der in Fig.
5 gezeigten Ausführungsform angekoppelt ist, und so die
Vorspannungssteuerschaltung B5 bildet.
-
Bei den voranstehenden Ausführungsformen sind die
Schaltkreise I1 bis I5 als Inverter dargestellt, welche einen
Ringoszillator bilden. Der Begriff "Inverter" bezeichnet
hier eine Schaltung, die im Betrieb einen logischen
Invertierungsvorgang durchführt, und ist nicht in einem engen
Sinn verwendet.
-
Bei sämtlichen Ausführungsformen erfordern die Transistoren
P16, N16, P19 und N19 eine kleine, den Chip belegende
Fläche, so daß die den Chip belegende Fläche der
Gesamtschaltung unterhalb der Hälfte der Fläche liegt, die bei der
konventionellen Schaltung erforderlich ist. Dieses Merkmal
löst eines der beim Stand der Technik bestehenden Probleme,
welches mit der auf dem Chip eingenommenen Fläche
zusammenhängt. Bei der Ausführungsform von Fig. 5 kann der
Polysilizium-Widerstand R1 eine Länge von sogar 10 mm aufweisen,
jedoch läßt sich dies unter einem Aluminiumdraht über eine
Isolierschicht ausbilden, so daß die Länge nicht die auf dem
Chip eingenommene Fläche vergrößert.
-
Nachstehend wird nunmehr die Abhängigkeit vom
Herstellungsverfahren beschrieben. Wenn bei der konventionellen
Schaltung die Kanallänge oder Schwellenspannung eines Transistors
variiert, so ändert sich die Stromvorspannfähigkeit des
Transistors um etwa 30 bis 50%, und ebenfalls die
Schwingungsfrequenz. Da jedoch die Schwingungsfrequenz kaum von
der Stromvorspannfähigkeit des Transistors bei den
voranstehenden
Ausführungsformen abhängt, hängt die
Schwindungsfrequenz nicht von einer Variation bei dem
Herstellungsverfahren ab und ist immer stabil. Eine Variation des
Polysilizium-Widerstands beträgt etwa 10%.
-
Da die Ringoszillatoren der voranstehend angegebenen
Ausführungsformen eine stabile Schwingungsfrequenz aufweisen,
verschwenden sie nicht den Auffrischungsstrom, wie dies beim
Stand der Technik auftritt, und realisieren daher einen
Auffrischungszeitgeber mit verringerter Verlustleistung.
-
Die Ausführungsform von Fig. 5 wurde für den Fall
beschrieben, in welchem der Strom d1 gleich dem Strom d2 ist;
allerdings können diese Ströme unterschiedliche Werte haben.
Genauer gesagt, sind beispielsweise die Ströme d1 und d2
einander gleich, wenn die Transistoren N16 und N11 dieselbe
Größe aufweisen; im allgemeinen kann das Verhältnis dieser
Ströme dadurch auf den gewünschten Wert eingestellt werden,
daß die Kanallängen L und die Kanalbreiten W der
Transistoren N16 und N11 eingestellt werden. Wenn beispielsweise das
W/L-Verhältnis des Transistors N16 gleich 50 um/2 um ist, und
das W/L-Verhältnis des Transistors N11 gleich 10 um/2 um, so
ist d1:d2 = 50:10 = 5:1. Um in diesem Fall exakt dieses
Stromverhältnis zu erreichen, wird empfohlen, daß die
Transistoren N16 und N11 dieselbe Kanallänge aufweisen, wodurch
eine Abweichung in Folge des Kurzkanaleffekts minimalisiert
wird. Um eine Abweichung in Folge des Schmalkanaleffekts zu
minimalisieren, müssen mehrere Transistoren, welche dieselbe
Kanalbreite aufweisen, parallel zueinander gekoppelt werden.
-
Fig. 11 ist ein Schaltbild, welches den Aufbau einer
weiteren Ausführungsform der vorliegenden Erfindung erläutert.
Diese Ausführungsform ist so ausgelegt, daß sie die
Ausbildung eines Strompfades zwischen den Spannungsklemmen VDD und
VSS verhindert, die in Folge einer allmählichen Änderung der
Ausgangssignalform des Inverters I5 auftritt, was bei der
konventionellen Schaltung geschehen kann.
-
Bei dieser Ausführungsform sind die Inverter I7 und I8, die
bei der Ausführungsform von Fig. 5 als Puffer dienen,
eliminiert, und es sind ein NAND-Gatter K1 und ein NOR-Gatter K2
vorgesehen, die beide die Ausgangssignale von den
Ausgangsknotenpunkten S5 und S2 der Inverter I5 und I2 als ihr
Eingangssignal erhalten. Die Schaltung von Fig. 4 weist
weiterhin einen P-Kanal-MOS-Transistor P31 auf, dessen Source an
die Spannungsklemme VDD gekoppelt ist, sowie einen N-Kanal-
MOS-Transistor N31, dessen Source an die Spannungsklemme VSS
und dessen Drain an den Drain des Transistors P31 gekoppelt
ist. Diese Transistoren P31 und N31 bilden eine
Signalformschaltung I11, und dem erstgenannten Transistor P31 wird an
seinem Gate das Signal von dem Ausgangsknotenpunkt S11 des
NAND-Gatters K1 zugeführt, und dem letztgenannten Transistor
wird an seinem Gate das Signal von dem Ausgangsknotenpunkt
S12 des NOR-Gatters K2 zugeführt. Um dieselbe Wirkung zu
erreichen, die durch die Inverter I1 bis I5 zur Verfügung
gestellt wird, sind die P-Kanal-MOS-Transistoren P32 und
P33, deren Gates an das Gate des P-Kanal-MOS-Transistors P16
der Vorspannungssteuerschaltung B1 gekoppelt sind, an das
NAND-Gatter K1 bzw. das NOR-Gatter K2 gekoppelt, auf den
Seiten der Spannungsklemme VDD. Die N-Kanal-MOS-Transistoren
N32 und N33, deren Gates an das Gate des
N-Kanal-MOS-Transistors N16 gekoppelt sind, sind an das NAND-Gatter K1 bzw.
das NOR-Gatter K2 angekoppelt, auf den Seiten der
Spannungsklemme VSS. Das Signal von den Ausgangsknotenpunkten S13 der
Signalformschaltung I11 wird als ein Schwingungssignal RING
über Inverter I12 und I13 ausgegeben, und das Ausgangssignal
des Inverters I13 wird weiter als ein Schwingungssignal RING
über einen weiteren Inverter I14 ausgegeben.
-
Fig. 12 zeigt die Signalformen der Spannungen an den
Knotenpunkten S11 und S12 der in Fig. 11 gezeigten Schaltung. Wie
aus diesen Signalformen deutlich wird, wird der N-Kanal-MOS-
Transistor N31 vor dem Zeitpunkt t1 eingeschaltet, an
welchem die Spannung an dem Knotenpunkt S12 niedriger wird als
die Schwellenspannung VTN der N-Kanal-MOS-Transistoren. Im
Gegensatz hierzu wird der P-Kanal-MOS-Transistor P31 vor t1
ausgeschaltet, da die Spannung am Knotenpunkt S11 während
dieses Zeitraums oberhalb von (VDD - VTP) liegt. Sowohl der
P-Kanal-MOS-Transistor P31 als auch der
N-Kanal-MOS-Transistor N31 werden zwischen t1 und t2 abgeschaltet, wo die
Spannung am Knotenpunkt S11 niedriger wird als (VDD - VTP).
Nach t2 ist die Spannung am Knotenpunkt S11 unterhalb von
(VDD - VTP), wodurch der P-Kanal-MOS-Transistor P31
eingeschaltet wird, jedoch ist die Spannung am Knotenpunkt S12
niedriger als VTN, wodurch der N-Kanal-MOS-Transistor N31
abgeschaltet wird. Daher werden die Transistoren P31 und N31
zu keinem Zeitpunkt gleichzeitig eingeschaltet, wodurch die
Ausbildung eines Strompfades zwischen den Spannungsklemmen
VDD und VSS vermieden wird und hierdurch eine
MOS-Halbleiterschaltung mit verringerter Verlustleistung realisiert
wird. Zwar fließen die in dem NAND-Gatter K1 und dem NOR-
Gatter K2 erzeugten Ströme zwischen den Spannungsklemmen VDD
und VSS, jedoch führen sie nicht zu irgendwelchen
Schwierigkeiten, da diese Ströme durch die Stromsteuertransistoren
P32, P33, N31 und N33 gesteuert werden.
-
Wenn eine Änderung der Spannungssignalform des
Ausgangssignals an dem Knotenpunkt S13 der Signalformschaltung I11 so
sanft ist, daß ein derartiger Strom, der zwischen den
Spannungsklemmen fließt, in dem Inverter I12 zu einem Problem
führen kann, müssen zwei in Reihe geschaltete Pufferinverter
an der dem Inverter I12 vorhergehenden Stufe vorgesehen
werden. Zur Verringerung des gesamten Stroms, der zwischen
den Spannungsklemmen fließt, wird empfohlen, den Inverter
der ersten Stufe der zwei Pufferinverter durch einen
Transistor auszubilden, der eine geringe Konduktanz aufweist, und
dagegen den anderen Pufferinverter durch einen Transistor
auszubilden, der eine große Konduktanz hat.
-
Bei der Ausführungsform von Fig. 11 sind zwischen den in
Fig. 12 gezeigten Zeitpunkten t1 und t2 sowohl der P-Kanal-
MOS-Transistor P31 als auch der N-Kanal-MOS-Transistor N31
ausgeschaltet, wobei die Impedanz zwischen den
Spannungsklemmen VDD und VSS hoch ist, gesehen von dem Knotenpunkt
S13 aus. Wenngleich diese hohe Impedanz normalerweise zu
keinem wesentlichen Problem führt, sollte am besten der
Zeitraum zwischen t1 und t2 mit hoher Impedanz so kurz wie
möglich sein. Zur Realisierung dieses Zustands sollten am
besten beide Eingangsknotenpunkte sowohl des NAND-Gatters K1
als auch des NOR-Gatters K2 so nahe aneinanderliegen wie
möglich. Mit anderen Worten ist es am besten, da es
erforderlich ist, daß die an diesen zwei Eingangsknotenpunkten
jedes Gatters ankommenden Signale phasengleich sind, zwei
Inverter zwischen den beiden Eingangsknotenpunkten
vorzusehen, was bedeutet, daß es am besten ist, wenn ein einziger
Inverter zwischen diesen beiden Invertern existiert, welche
jeweils ihre Ausgangssignale dem NAND-Gatter K1 und dem NOR-
Gatter K2 zuführen. Bei dieser Ausführungsform werden die
Signale von den Ausgangsknotenpunkten von zweien der fünf
Inverter I1 bis I5, nämlich I2 und I5, verwendet, um die
Signalformen an den Knotenpunkten S11 und S12 zu erhalten,
wie in Fig. 12 gezeigt ist. Dies kann so modifiziert werden,
daß das Signal von dem Ausgangsknotenpunkt eines Inverters
und dessen verzögertes Signal für denselben Zweck verwendet
werden. Wenn die hohe Impedanz des Ausgangsknotenpunktes S13
nicht zulässig ist, kann darüber hinaus die Schaltung von
Fig. 11 modifiziert werden, wie dies in Fig. 13 gezeigt ist.
-
Fig. 13 ist ein Schaltbild, welches eine weitere
Ausführungsform der vorliegenden Erfindung zeigt. Die Schaltung dieser
Ausführungsform besteht aus der Schaltung von Fig. 11, mit
einem zugefügten Inverter I15. Der Inverter I15 empfängt das
Ausgangssignal des Inverters I12, und sein Ausgang ist auf
den Ausgangsknotenpunkt S13 der Signalformschaltung I11
zurückgeführt. Wie die Inverter I1 bis I5 ist bei dem
Inverter I15 sein Betriebsstrompfad an den P-Kanal-MOS-Transistor
P34 und einen N-Kanal-MOS-Transistor N34 angekoppelt, welche
den Betriebsstrom steuern.
-
Mit dem voranstehenden Aufbau hält die Rückkopplung durch
den Inverter I15 den Zustand des Ausgangsknotenpunktes S13
unverändert, selbst wenn der Zustand, in welchem das Signal
den Ausgangsknotenpunkt S13 des Inverters I11 entweder auf
"1" oder auf "0" durch den P-Kanal-MOS-Transistor P31 oder
den N-Kanal-MOS-Transistor N31 gehalten wird, sich zu dem
Zustand hin ändert, an welchem beide Transistoren P31 und
N31 abgeschaltet werden, so daß der Ausgangsknotenpunkt S13
in den Zustand mit hoher Impedanz versetzt wird. Dies
bedeutet, daß es keinen Zeitraum gibt, in welchem sich der
Ausgangsknotenpunkt S13 in dem Zustand mit hoher Impedanz
befindet.
-
Zwar wurde die Erfindung in bezug auf einen Ringoszillator
beschrieben, der eine Anwendung der vorliegenden Erfindung
darstellt, jedoch läßt sich die Erfindung auch bei anderen
Halbleiterschaltungen ebenso einsetzen. Das allgemeine
Konzept dieser Erfindung ist in Fig. 14 dargestellt. Die
MOS-Halbleiterschaltung von Fig. 14 weist Logikschaltkreise 10
auf, Stromsteuerungs-P-Kanal-MOS-Transistoren 11, die
jeweils zwischen der Spannungsklemme VDD und den
Source-Spannungs-Knotenpunkten
dieser Logikschaltkreise vorgesehen
sind, Stromsteuer-N-Kanal-MOS-Transistoren 12, die jeweils
zwischen der Spannungsklemme VSS und dem
Referenzspannungsknoten der Logikschaltkreise 10 vorgesehen sind, einen
-
N-Kanal-MOS-Transistor 16, dessen Gate und Drain
kurzgeschlossen sind, und der zusammen mit dem einzelnen
Transistor 12 eine Stromspiegelschaltung bildet, sowie eine
Stromsteuereinrichtung 15, die als ein Polysilizium-Widerstand
dargestellt ist. Diese Halbleiterschaltung kann einfach so
ausgelegt werden, daß sie eine bestimmte
Temperaturcharakteristik oder eine bestimmte Abhängigkeit der Sourcespannung
aufweist.
-
Wird diese Erfindung bei einem Ringoszillator eingesetzt,
wie bei den voranstehenden Ausführungsformen, so können die
Inverter I1 bis I5 dasselbe Layout aufweisen, wodurch
sichergestellt wird, daß die Stromsteuertransistoren mit einer
geringeren Variationsbreite ausgebildet werden. Bei einem
Ringoszillator ändert sich der Gesamtbetriebsstrom nicht
wesentlich, da der Abfall und das Ansteigen von Signalen an
gegenseitig eng benachbarten Zeitpunkten stattfinden. Dies
führt dazu, daß das von einer Variation des Betriebsstroms
herrührende Rauschen wesentlich unterdrückt werden kann,
wodurch ein stabiler Schwingungsbetrieb zur Verfügung
gestellt wird.