JP5008032B2 - 遅延回路、半導体制御回路、表示装置、および電子機器 - Google Patents

遅延回路、半導体制御回路、表示装置、および電子機器 Download PDF

Info

Publication number
JP5008032B2
JP5008032B2 JP2007224925A JP2007224925A JP5008032B2 JP 5008032 B2 JP5008032 B2 JP 5008032B2 JP 2007224925 A JP2007224925 A JP 2007224925A JP 2007224925 A JP2007224925 A JP 2007224925A JP 5008032 B2 JP5008032 B2 JP 5008032B2
Authority
JP
Japan
Prior art keywords
transistor
delay
circuit
inverter
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007224925A
Other languages
English (en)
Other versions
JP2009058693A5 (ja
JP2009058693A (ja
Inventor
ウィーラポン ジャルプーンポン
芳利 木田
Original Assignee
ソニーモバイルディスプレイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーモバイルディスプレイ株式会社 filed Critical ソニーモバイルディスプレイ株式会社
Priority to JP2007224925A priority Critical patent/JP5008032B2/ja
Priority to TW097129095A priority patent/TWI396172B/zh
Priority to US12/222,860 priority patent/US7956663B2/en
Priority to CN2008102151068A priority patent/CN101378252B/zh
Publication of JP2009058693A publication Critical patent/JP2009058693A/ja
Publication of JP2009058693A5 publication Critical patent/JP2009058693A5/ja
Priority to US13/064,219 priority patent/US8054104B2/en
Application granted granted Critical
Publication of JP5008032B2 publication Critical patent/JP5008032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、遅延回路、半導体制御回路、表示装置、および電子機器に関するものである。
一般に、駆動回路一体型表示装置の絶縁基板上にインバータ回路を形成するときに、薄膜トランジスタ（ＴＦＴ；thin film transistor）のポリシリコンプロセスまたはアモルファスシリコンプロセスでは、閾値電圧Vthや移動度μ等のトランジスタ特性のバラツキが単結晶プロセスに比べて大きい。
図１は、典型的なＣＭＯＳインバータ回路を２段に繋いだバッファ回路（以降はディレイバッファ回路と呼ぶ）を示す図である。
この回路は、構成がシンプル（面積が小さい）、リーク電流が少ない（低消費電力）などのメリットが上げられる。
しかし、Nチャネルトランジスタ（以降はNch Trと呼ぶ）あるいはPチャネルトランジスタ（以降はPch Trと呼ぶ）の特性（閾値電圧・移動度）のバラツキにより入力INに対しての出力OUTのディレイ量が変動されてしまうことが知られている。
つまり、ディレイ量はトランジスタの特性を表わすものの一つである。トランジスタの特性が悪ければディレイ量が大きく、トランジスタの特性が良ければディレイ量が小さい。
デジタル回路では、ディレイ量が簡単に比較できることからディレイ量を精度よく検知できればトランジスタの特性が簡単に検知できるはずである。
しかし、ＣＭＯＳトランジスタで構成された典型的なインバータによるディレイ量はNch TrにもPch Trにも大きく依存して実用的ではないという課題がある。
たとえば、図２ではポリシリコンプロセスで作製されたディレイバッファ回路のディレイ量とNch Tr、Pch Trの特性との関係を示す。
単チャネルトランジスタだけで構成されるインバータ回路がいくつの非特許・特許文献に取り上げられている。
たとえば、非特許文献１は、ブートストラップ型インバータ回路が紹介される。図３は非特許文献１に記載された回路を示す図である。
図３の回路は、３つの単一チャネルトランジスタ(Pch Tr)Q11，Q12，Q13とキャパシタC１１を有する。
図４は、特許文献１に紹介された単一チャネルトランジスタ(Pch Tr)を用いたブートストラップ型インバータ回路を示す図である。
トランジスタQp21は、ソースがVDD電源に接続され、ゲートに回路入力端子２１を通して入力信号INが与えられるとともに、ドレインから回路出力端子２２を通して出力信号OUTが導出される。
トランジスタQp22は、ソースがMOSトランジスタQp21のドレインに、ドレインがVSS電源に接続される。容量Cp2１は、トランジスタQp22のゲートとソースとの間に接続されて、トランジスタQp22と共にブートストラップ回路２３を構成している。
トランジスタQp23は、ソースがトランジスタQp22のゲートに、ドレインがVSS電源にそれぞれ接続されて、ゲートにリファレンス信号REF1が与えられる。このトランジスタQp23のソースとトランジスタQp22のゲートの接続点をノードNDと呼ぶこととする。トランジスタQp24は、ソースがVDD電源に、ドレインがノードNDにそれぞれ接続されて、ゲートにリファレンス信号REF2が与えられる。
図５は図４の回路における入力信号IN、リファレンス信号REF1、REF2、ノードNの電位および出力信号OUTの各レベルおよびタイミング関係を示す図である。
リファレンス信号REF1は、VSSレベルとなる期間をプリチャージ期間と呼び、リファレンス信号REF2は、VSSレベルとなる期間をリセット期間と呼ばれる。
これらのリセットおよびプリチャージ期間を設けることによりリーク電流を抑え、回路出力信号OUT電位の振幅が入力信号IN電位の振幅と同じく、段数を増すことができる。
原央著, 「MOS集積回路の基礎」, 近代科学社, p.94〜96 特開２００５-１４３０６８号公報 特開２００７-６０７２２号公報
しかし、非特許文献１に記載された回路は、消費電力が大きいことから次世代モバイル機器のテーマの一つとして低消費電力に向いていない。
また、特許文献１で紹介されたブートストラップ型インバータ回路はリーク消費電力が改善されているが、回路規模が大きい（ディレイバッファ１個当たりトランジスタ８個、容量２個）。さらに、複数な入力信号が必要である。狭額縁に向いていない。
すなわち、回路構成素子数が多く、回路入力信号がIN以外にREF1、２が必要(つまり、配線のレイアウト面積や信号生成回路などの面積が必要)で、リーク電流が流れる期間であるプリチャージ期間がまだ存在することにより狭額縁化・低消費電力化に向いていない。
また前述したように、一般に、駆動回路一体型表示装置の絶縁基板上形成されるTFT(Thin Film Transistor:薄膜トランジスタ)のポリシリコンプロセスまたはアモルファスシリコンプロセスでは、閾値電圧Vthや移動度μ等のトランジスタ特性のバラツキが単結晶プロセスに比べて大きい。
そのため、設計することに当たって大きなバラツキに対して十分な動作マージンを確保するのにトランジスタサイズを大きくしたりや駆動電源電圧レベルを高くしたりする。
その結果、消費電力の増大やトランジスタサイズ大による大きな額縁などが課題となる。消費電力を低減させる駆動システムや狭額縁のレイアウト法などの多くの技術が提案されている。
図６は、消費電力を低減させる駆動システムの構成例を示す図である（たとえば特許文献２参照）。
遅延回路３１および位相周波数比較回路３２で構成される速度モニタ回路３３は、速度切り換えのための制御信号を受けて、その動作速度に応じて速度検出信号を出力する。
基板バイアス制御回路３４は、速度モニタ回路３３が出力する速度検出信号Ｓ３３をもとに速度モニタ回路の動作速度を検出し、制御信号と比較して動作速度が所望の値になるようにPMOS基板バイアスおよびNMOS基板バイアスを発生して、速度モニタ回路３３および主回路３５のP Tr, N Trがそれぞれ形成される半導体領域に供給する。 そのため、トランジスタのバラツキを吸収して歩留まり改善・高速化を実現した半導体制御回路が得られる。
しかし、この技術は所望の動作速度を保持するのに基板バイアス電圧を利用しなければならない。
一般的に基板バイアスのない絶縁基板上で形成されるトランジスタに適用できない。
また、ヒステリシス特性を持たせてないため基板バイアス値を交互に選択され、所望速度値を中心に保持できず不安定な状態にある。また、低消費電力化のメリットがない。
本発明は、狭額縁化・低消費電力化を図ることが可能な遅延回路、半導体制御回路、表示装置、および電子機器を提供することにある。
本発明の第１の観点は、充電または放電を２段階で行い、信号を遅延させる遅延回路であって、遅延信号を出力する出力部と、２つの電源と、遅延インバータと、を有し、上記遅延インバータは、上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲートに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、上記遅延インバータの入力パルスが上記第３トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う。
本発明の第２の観点は、充電または放電を２段階で行い、信号を遅延させる遅延回路であって、遅延信号を出力する出力部と、２つの電源と、遅延インバータと、を有し、上記遅延インバータは、上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、上記出力部と他側との間に、第１回目の放電または充電用の上記第３トランジスタと同一チャネル型の第４および第５トランジスタが直列に接続され、当該第４トランジスタまたは第５トランジスタに並列に、第２回目の放電または充電用の上記第１および第２トランジスタと同じチャネル型の第６トランジスタが接続され、上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲート、並びに、上記第４および第５トランジスタに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、上記遅延インバータの入力パルスが上記第３トランジスタおよび第６トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う。
本発明の第３の観点は、制御対象回路に制御信号を供給する半導体制御回路であって、検出パルスを受けてトランジスタ特性に応じた遅延量の異なる複数の遅延信号を出力する遅延回路と、上記検出パルスを基準信号として上記遅延回路の遅延信号をサンプリングするサンプリング回路と、上記サンプリング回路でサンプリングされた複数の遅延信号の差に応じたヒステリシス特性を有する制御信号を生成するヒステリシス性回路と、を有し、上記遅延回路は、充電または放電を２段階で行い、信号を遅延させる遅延回路であって、遅延信号を出力する出力部と、２つの電源と、遅延インバータと、を有し、上記遅延インバータは、上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲートに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、上記遅延インバータの入力パルスが上記第３トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う。
また、上記遅延インバータは、上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、上記出力部と他側との間に、第１回目の放電または充電用の上記第３トランジスタと同一チャネル型の第４および第５トランジスタが直列に接続され、当該第４トランジスタまたは第５トランジスタに並列に、第２回目の放電または充電用の上記第１および第２トランジスタと同じチャネル型の第６トランジスタが接続され、上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲート、並びに、上記第４および第５トランジスタに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、上記遅延インバータの入力パルスが上記第３トランジスタおよび第６トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う。
本発明の第４の観点は、有効表示部と、上記有効表示部の動作にかかわる処理を行う少なくとも一つの周辺回路と、上記周辺回路を制御対象回路として制御信号を出力する半導体制御回路と、が絶縁基板上に一体形成され、上記半導体制御回路は、検出パルスを受けてトランジスタ特性に応じた遅延量の異なる複数の遅延信号を出力する遅延回路と、上記検出パルスを基準信号として上記遅延回路の遅延信号をサンプリングするサンプリング回路と、上記サンプリング回路でサンプリングされた複数の遅延信号の差に応じたヒステリシス特性を有する制御信号を生成するヒステリシス性回路と、を含み、上記遅延回路は、充電または放電を２段階で行い、信号を遅延させる遅延回路であって、遅延信号を出力する出力部と、２つの電源と、遅延インバータと、を有し、上記遅延インバータは、上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲートに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、上記遅延インバータの入力パルスが上記第３トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う。
また、上記遅延インバータは、上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、上記出力部と他側との間に、第１回目の放電または充電用の上記第３トランジスタと同一チャネル型の第４および第５トランジスタが直列に接続され、当該第４トランジスタまたは第５トランジスタに並列に、第２回目の放電または充電用の上記第１および第２トランジスタと同じチャネル型の第６トランジスタが接続され、上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲート、並びに、上記第４および第５トランジスタに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、上記遅延インバータの入力パルスが上記第３トランジスタおよび第６トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う。
本発明の第４の観点は、表示装置を有する電子機器であって、上記表示装置は、有効表示部と、上記有効表示部の動作にかかわる処理を行う少なくとも一つの周辺回路と、上記周辺回路を制御対象回路として制御信号を出力する半導体制御回路と、が絶縁基板上に一体形成され、上記半導体制御回路は、検出パルスを受けてトランジスタ特性に応じた遅延量の異なる複数の遅延信号を出力する遅延回路と、上記検出パルスを基準信号として上記遅延回路の遅延信号をサンプリングするサンプリング回路と、上記サンプリング回路でサンプリングされた複数の遅延信号の差に応じたヒステリシス特性を有する制御信号を生成するヒステリシス性回路と、を含み、上記遅延回路は、充電または放電を２段階で行い、信号を遅延させる遅延回路であって、遅延信号を出力する出力部と、２つの電源と、遅延インバータと、を有し、上記遅延インバータは、上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲートに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、上記遅延インバータの入力パルスが上記第３トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う。
また、上記遅延インバータは、上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、上記出力部と他側との間に、第１回目の放電または充電用の上記第３トランジスタと同一チャネル型の第４および第５トランジスタが直列に接続され、当該第４トランジスタまたは第５トランジスタに並列に、第２回目の放電または充電用の上記第１および第２トランジスタと同じチャネル型の第６トランジスタが接続され、上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲート、並びに、上記第４および第５トランジスタに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、上記遅延インバータの入力パルスが上記第３トランジスタおよび第６トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う。
本発明によれば、駆動回路一体型表示装置の絶縁基板上に生成され、低消費電力、簡単な構成、小レイアウト面積、片トランジスタのタイプ（Pch Tr又はNch Tr）だけに依存して遅延処理を行う。
本発明によれば、狭額縁化・低消費電力化を図ることができる。
以下、本発明の実施の形態を図面に関連付けて説明する。
図７は、本発明の実施形態に係るPch Trの特性だけに依存してディレイするディレインバータ回路を用いた遅延回路としてのディレイバッファ回路を示す図である。
これ以降は、本発明の説明が容易に行えるためにディレインバータを用いたディレイバッファ回路を例として利用する。
本実施形態に係るディレイバッファ回路４０は、第１〜４のPチャネルMOSトランジスタQp41〜Qp44および第１〜２のNチャネルMOSトランジスタQn41〜Qn42を有する。
このとき、ディレインバータ回路INV４1は、PチャネルMOSトランジスタQp42〜44及びNチャネルMOSトランジスタQn42を有する。
回路入力INがトランジスタQp41とQn41のゲートに接続されるとともに次段のトランジスタQp43、Qp44のゲートに接続されている。トランジスタQp41とQn41で構成されるインバータの出力をノードNDAと呼び、トランジスタQn42、Qp42のゲートに接続される。
トランジスタQp41、Qp42のソースが正側電源VDD（以降、VDD電源と記す）に接続されている。
トランジスタQn41, Qn42のソースおよびトランジスタQp44のドレインが負側電源VSS（以降、VSS電源と記す）に接続される。また、トランジスタQp43のソースがQp42のドレインに接続され、回路出力信号OUTが導出され、ドレインがトランジスタQn42のドレイン、Qp44のソースに接続され、その接続点をノードNDBと呼ぶことにする。
典型的なCMOSインバータ（図１）をベースに考えると、本実施形態においては、スイッチ素子であるPチャネルQp43およびQp44を出力部と電源部（ここではVSS）の間に配置される形である。
図８は、図７で示されるディレイバッファ回路の動作を説明するためのタイミングチャートを示す図である。
期間t41では、回路入力信号INがVDDレベルからVSSレベルに変わり始めるとき、VDD−|Vpth|となった時点でトランジスタQp41がオンし、ノードNDA電位がVSSレベルから引き上げられると同時にトランジスタQp43、Qp44も同様にオンし、ノードNDBとOUT電位がショートされ、VSS電源に放電しながらノードNDBの電位が出力信号OUTの電位にまで引き上げられる。この期間t41をstep1放電と呼ぶこととする。
次に、期間t42期間では、入力信号INがVSSレベルまで下ったときにノードNDBが出力信号OUTとショートしているためノードNDBが低くてもVSS+|Vpth|である(トランジスタQp43によるオン抵抗がトランジスタQn42とQp44によるCMOSスイッチのオン抵抗より十分に低く設定しておく)。
ノードNDAがVDDレベルのためトランジスタQn42がオンし、ノードNDB電位がVSSまでさらに下り続く。
入力信号INがノードBとの間にいくつの寄生容量（たとえば、トランジスタQｐ43のゲート・ドレイン容量Cgd、Qp44のゲート・ソース容量Cgs）があり、これらのカップリング（Coupling）を受けて、入力信号INの電位がVSSより低い電位まで下る。
また、トランジスタQp43のソース・ドレイン容量Csdより出力OUTもノードNDBの電位変化に引き下げられる。同様に入力信号INも前段の出力部のトランジスタのソース・ドレイン容量Csdで引き下げられる。この引き下げる分はΔVとする。ΔVはPチャネルトランジスタ特性だけに依存すると言える。この期間t42をstep2放電と呼ぶこととする。
以上の説明によりstep1,step2の2段階の放電期間を設けることにより入力信号INの立下りタイミングに対して出力信号OUTの立下りタイミングのディレイはほぼPチャネルトランジスタの特性のみに依存させることができる。
期間t43では、入力信号INがVSSレベルからVDDに変化するときにVSS+|Vnth|レベルになると、トランジスタQn41がオンし、ノードNDAが引き下げられる。
ノードNDA電位がVDD-|Vpth|まで下るとトランジスタQp42がオンし、出力OUTが引き上げられる。
よって、入力信号INの立ち上がりタイミングに対して出力信号OUTの立ち上がりタイミングのディレイ量はPch Tr, Nch Trの両方の特性に依存する。
ただしこれは問題とならない。その理由は、立下りタイミングのディレイ量が片トランジスタの特性だけに依存しているので絶縁性基板上で形成されるトランジスタの特性を検知するのに十分であるからだ。
図９は、本発明の第２の実施形態に係るNch Trの特性だけに依存してディレイするディレイバッファ回路を示す図である。
本実施形態に係るディレイバッファ回路５０は、第１〜４のNチャネルMOSトランジスタQn51〜Qn54及び第１〜２のPチャネルMOSトランジスタQp51〜Qp52を有する。
このとき、ディレインバータ回路INV51は、NチャネルMOSトランジスタQn52〜54およびPチャネルMOSトランジスタQp52を有する。
回路入力INがトランジスタQn5１とQp51のゲートに接続されるとともに次段のトランジスタQn53、Qn54のゲートに接続されている。トランジスタQn51とQp51で構成されるインバータの出力をノードNDAと呼び、トランジスタQn51、Qn52のゲートに接続される。
トランジスタQn51、Qn52のソースが負側電源VSSに接続されている。トランジスタQp51, Qp52のソースおよびトランジスタQn54のドレインが正側電源VDDに接続されている。
また、トランジスタQn53のソースがQn52のドレインに接続し、回路出力信号OUTを導出され、ドレインがトランジスタQp52のドレイン、Qn54のソースに接続され、その接続をノードNDBと呼ぶことにする。
図１０は、図９で示されるディレイバッファ回路の動作を説明するためのタイミングチャートを示す図である。
期間t51期間では、回路入力信号INがVSSレベルからVDDレベルに変わり始めるとき、VSS+|Vnth|となった時点でトランジスタQn51がオンし、ノードNDA電位がVDDレベルから引き下げられると同時にトランジスタQn53、Qn54も同様にオンし、ノードNDBとOUT電位がショートされ、VDD電源から充電しながらノードNDB電位が出力信号OUTの電位にまで引き下げられる。この期間t51をstep11充電と呼ぶこととする。
次に、期間t52では、入力信号INがVDDレベルまで上がったときにノードNDBが出力信号OUTとショートしているためノードNDBの電位は高くてもVDD-|Vnth|である(トランジスタQn53によるオン抵抗がトランジスタQp54とQp52によるCMOSスイッチのオン抵抗より十分に低く設定しておく)。
ノードNDAがVSSレベルのためトランジスタQp52がオンし、ノードNDB電位がVDDまでさらに上がり続ける。
入力信号INがノードNDBとの間にいくつの寄生容量（たとえば、トランジスタQn53のゲート・ドレイン容量Cgd、Qn54のゲート・ソース容量Cgs）があり、これらのカップリング（Coupling）を受けて、入力信号INの電位がVDDより高い電位まで上がる。
また、トランジスタQn53のソース・ドレイン容量Csdより出力OUTもノードNDBの電位変化に引き上げられる。同様に入力信号INも前段の出力部のトランジスタのソース・ドレイン容量Csdで引き上げられる。この引き上げられる分はΔVとする。ΔVはNチャネルトランジスタ特性だけに依存すると言える。この期間t52をstep21充電と呼ぶこととする。
以上step11,step12充電期間を設けることにより入力信号INの立ち上がりタイミングに対して出力信号OUTの立ち上がりタイミングのディレイはほぼNチャネルトランジスタの特性のみに依存すると言える。
期間t53では、入力信号INがVDDレベルからVSSに変化するときにVDD―|Vpth|レベルになるトランジスタQp51がオンし、ノードNDAが引き上げられる。
ノードNDA電位がVSS＋|Vnth|まで上がるとトランジスタQn52がオンし、出力OUTが引き下げられる。よって、入力信号INの立ち下がりタイミングに対して出力信号OUTの立ち下がりタイミングのディレイ量はPch Tr, Nch Trの両方の特性に依存する。
ただしこれは問題とならない。その理由は、立ち上がりタイミングのディレイ量が片トランジスタの特性だけに依存しているので絶縁性基板上で形成されるトランジスタの特性を検知するのに十分であるからだ。
以上、本発明の第１および第２の実施形態について説明した。CMOSトランジスタ回路の構成に係らず片チャネルのトランジスタ特性だけに依存してディレイするディレイバッファ回路を作製できた。この実施形態に基づいて変形例を示す。
使う用途に応じて、たとえば、Pチャネル・Nチャネルの両方のトランジスタ特性を検知したい場合にNチャネルトランジスタ特性だけに依存するディレイバッファとPチャネルトランジスタ特性だけに依存するディレイバッファが必要である。
上述した第１の実施形態と第２の実施形態の組み合わせることにより１個ディレイバッファ（素子数：トランジスタ８個）で両チャネルのトランジスタ特性を検知することができる。
すでに紹介した特許文献１（特開2005-143068号公報）の技術を用いた場合N、Pの両チャネルトランジスタ用のバッファの素子数がトランジスタ１６個＋容量４個必要である。仮にM個のバッファを使用するとなれば素子数の面から見てもM×（トランジスタ８個＋容量４個）が減らせる。
図１１は、本発明の実施形態に係るディレイバッファ回路の変形例であって、Pch Trの特性もNch Trの特性もそれぞれ独自に依存してディレイするディレイバッファ回路を示す図である。
本変形例に係るディレイバッファ回路６０は、第１〜４のPチャネルMOSトランジスタQp61〜Qp64および第１〜4のNチャネルMOSトランジスタQn61〜Qn64を有する。
このとき、ディレインバータ回路INV61は、NチャネルMOSトランジスタQn62〜Qn64およびPチャネルMOSトランジスタQn64〜Qp64を有する。
回路入力INがトランジスタQp6１とQn61のゲートに接続されるとともに次段のトランジスタQp63、Qp6４、Qn62、Qn63のゲートに接続されている。
トランジスタQp61とQn61で構成されるインバータの出力をノードNDAと呼び、トランジスタQp62、Qn64のゲートに接続される。
トランジスタQp61、Qp6２のソースおよびトランジスタQn62のドレインが正側電源VDDに接続されている。トランジスタQn61, Qn64のソースおよびトランジスタQp64のドレインが負側電源VSSに接続されている。
また、トランジスタQp63のソースがQn63ソースに接続され、ドレインがトランジスタQn64のドレイン、Qp64のソースに接続され、その接続点をノードNDCと呼ぶことにする。
トランジスタQn63のソースがQp6ソースに接続され、ドレインがトランジスタQp62のドレイン、Qn62のソースに接続され、その接続点をノードNDBと呼ぶことにする。
回路出力信号OUTはトランジスタQn６3のソースとトランジスタQp６3ソースの接続配線となる。
図１２は、図１１で示されるディレイバッファ回路の動作を説明するためのタイミングチャートを示す図である。
期間t61では、回路入力信号INがVDDレベルからVSSレベルに変わり始めるとき、VDD−|Vpth|となった時点でトランジスタQp61がオンし、ノードNDA電位がVSSレベルから引き上げられると同時にトランジスタQp63、Qp64も同様にオンし、ノードNDCとOUT電位がショートされ、VSS電源に放電しながらノードNDC電位が出力信号OUTの電位にまで引き上げられる。この期間t61をstep21放電と呼ぶこととする。
次に、期間t62では、入力信号INがVSSレベルまで下ったときにノードNDCが出力信号OUTとショートしているためノードNDCが低くてもVSS+|Vpth|である(トランジスタQp63によるオン抵抗がトランジスタQn64とQp64によるCMOSスイッチのオン抵抗より十分に低く設定しておく)。ノードNDAがVDDレベルのためトランジスタQn64がオンし、ノードNDC電位がVSSまでさらに下り続く。
入力信号INがノードNDCとの間にいくつの寄生容量（たとえば、トランジスタQｐ63のゲート・ドレイン容量Cgd、Qp64のゲート・ソース容量Cgs）があり、これらのカップリング（Coupling）を受けて、入力信号INの電位がVSSより低い電位まで下る。
また、トランジスタQp63のソース・ドレイン容量Csdより出力OUTもノードNDCの電位変化に引き下げられる。
同様に入力信号INも前段の出力部のトランジスタのソース・ドレイン容量Csdで引き下げられる。この引き下げる分はΔV１とする。ΔV１はPチャネルトランジスタ特性だけに依存すると言える。この期間t62をstep22放電と呼ぶこととする。
以上step21,step22放電期間を設けることにより入力信号INの立下りタイミングに対して出力信号OUTの立下りタイミングのディレイはほぼPチャネルトランジスタの特性のみに依存すると言える。
期間t63では、期間t62で切り替わった電位の状態を保持する期間で、入力信号INがVSS−ΔV1(ΔV1>0)、ノードNDAがVDD、ノードNDCがVSS、出力信号OUTがVSS−ΔV1(ΔV1>0)である。
期間t64では、回路入力信号INがVSSレベルからVDDレベルに変わり始めるとき、VSS+|Vnth|となった時点でトランジスタQn61がオンし、ノードNDA電位がVDDレベルから引き下げられると同時にトランジスタQn63、Qn64も同様にオンし、ノードNDBとOUT電位がショートされ、VDD電源から充電しながらノードNDB電位が出力信号OUTの電位にまで引き下げられる。この期間t64をstep31充電と呼ぶこととする。
次に、期間t65では、入力信号INがVDDレベルまで上がったときにノードNDBが出力信号OUTとショートしているためノードNDBの電位は高くてもVDD-|Vnth|である(トランジスタQn63によるオン抵抗がトランジスタQn62とQp62によるCMOSスイッチのオン抵抗より十分に低く設定しておく)。
ノードNDAがVSSレベルのためトランジスタQp62がオンし、ノードNDB電位がVDDまでさらに上がり続ける。入力信号INがノードNDBとの間にいくつの寄生容量（たとえば、トランジスタQn63のゲート・ドレイン容量Cgd、Qn62のゲート・ソース容量Cgs）があり、これらのカップリング（Coupling）を受けて、入力信号INの電位がVDDより高い電位まで上がる。
また、トランジスタQn63のソース・ドレイン容量Csdより出力OUTもノードNDBの電位変化に引き上げられる。
同様に入力信号INも前段の出力部のトランジスタのソース・ドレイン容量Csdで引き上げられる。この引き上げられる分はΔV２とする。ΔV２はNチャネルトランジスタ特性だけに依存すると言える。この期間t65をstep32充電と呼ぶこととする。
以上step31,step32充電期間を設けることにより入力信号INの立ち上がりタイミングに対して出力信号OUTの立ち上がりタイミングのディレイはほぼNチャネルトランジスタの特性のみに依存すると言える。
以上に説明した変形例は、１個のディレイバッファでPチャネル、Nチャネルトランジスタの特性をそれぞれ検知し、ディレイ量として表現できるディレイバッファである。
本発明に係る簡単な構成、小レイアウト面積、片トランジスタのタイプ（Pch TrまたはNch Tr）だけに依存してディレイするという特徴をもつディレインバータ回路およびディレインバータをディレイバッファに使用された場合を例として説明したが、これに限られるものではなく、本発明に係るディレイバッファ以外にも回路動作で片トランジスタの特性だけに依存してディレイしない回路全般に対しても適用できる。
また、絶縁基板上形成されるポリシリコンを用いた回路、さらにポリシリコンに限らず欠陥のあるシリコンを用いた回路全般に対して適用可能である。
以上説明したように、本実施形態によれば、出力部と電源との間に複数のスイッチ素子を挿入し、このスイッチ素子らによって出力電位の放電（又は充電）を２段階に行う。
その結果、回路構成が簡単で、省スペースで実現可能で、またバラツキが大きいと知られる容量を使用しないため精度がよい。
また、片トランジスタの特性だけに依存しディレイさせることができることで様々な応用がたくさん、たとえば、同じ絶縁基板上に形成される回路のトランジスタ特性を検知し、電源電圧やあらゆる制御信号にフィードバック（Feed back）し、トランジスタ特性の変動に伴って制御信号が反応するので歩留まり改善（コストダウン）や性能向上（高信頼性）などが期待できる。
次に、上述したディレイバッファ回路（遅延回路）を採用可能で、駆動回路一体型表示装置の絶縁基板上に形成される半導体制御回路について説明する。
前述したように、駆動回路一体型表示装置の絶縁基板上に形成されるＴＦＴのポリシリコンプロセスまたはアモルファスシリコンプロセスでは、閾値電圧Vthや移動度μ等のトランジスタ特性のバラツキが単結晶プロセスに比べて大きい。そのため、設計することに当たって大きなバラツキに対して十分な動作マージンを確保するのにトランジスタサイズを大きくしたりや駆動電源電圧レベルを高くしたりする。そのため、消費電力の増大やトランジスタサイズ大による大きな額縁などが課題となる。
本実施形態として、大きなバラツキを吸収し、マージンをできるだけ少なくして消費電力の低減と狭額縁を同時に得られる半導体制御回路について説明する。
図１３は、駆動回路一体型表示装置の概略構成を示す図である。
この液晶表示装置１００は、図１３に示すように、透明絶縁基板、たとえばガラス基板１０１上に、液晶セルを含む複数の画素がマトリクス状に配置された有効表示部１０２、図１３において有効画素部１０２の上下に配置された一対の水平駆動回路（Ｈドライバ）１０３Ｕ，１０３Ｄ、図１３において有効表示部１０２の側部に配置された垂直駆動回路（Ｖドライバ）１０４、複数の基準電圧を発生する一つの基準電圧発生回路１０５、およびデータ処理回路１０６、半導体制御回路２００等が集積されている。
このように、図１３の駆動回路一体型表示装置１００は、２つの水平駆動回路１０３Ｕ，１０３Ｄを有効画素部１０２の両サイド（図１３では上下）に配置しているが、これは、データ線の奇数ラインと偶数ラインとに分けて駆動するためである。
図１３においては、半導体制御回路２００として、他の回路と別個に設けたように図示されているが、以下に説明する半導体制御回路２００の制御対象回路としては、基準電圧発生回路１０５やデータ処理回路１０６に適用することが可能である。
以下、半導体制御回路２００に構成および機能について説明する。
図１４は、本発明の実施形態に係る半導体制御回路の構成を示すブロック図である。
半導体制御回路２００は、図１４に示すように、タイミング生成回路２１０、遅延回路２２０、サンプリング回路２３０、ヒステリシス性生成回路２４０、および制御対象回路２５０を有する。
半導体制御回路２００においては、タイミング生成回路２１０から生成される検出パルスDPLSが遅延回路２２０および位相周波数比較回路（たとえば、サンプリング回路。以降は“サンプリング回路”と呼ぶ）２３０に基準パルREFPとして入力される。
遅延回路２２０の出力信号の遅延信号S23, S24がそれぞれサンプリングされ、信号S21, S22が出力される。
また、信号S21, S22がヒステリシス性生成回路２４０を通し、ヒステリシス性をもつサンプリングされた波形が制御信号として様々な制御対象回路２５０に送る。
初めに全体駆動概念を説明する。
図１５は、図１４の半導体制御回路のタイミングチャートを示す図である。
タイミング生成回路２１０で生成された検出パルスDPLSが遅延回路２２０に入力され、たとえば、サンプリングトリガーを基準信号の立下りにする場合にトランジスタ特性（閾値Vth, ドレイン・ソース電流など）が良ければ遅延信号の遅延量が少なく、サンプリングされた信号S21, S22はハイ（High）レベルになる。
ここでは、遅延信号S23の通す遅延回路２２０内のディレイバッファ（Delay buffer）数が信号S24用のディレイバッファ数より多いとする。
このディレイバッファ数の差を利用してヒステリシス特性を制御に持たせる。詳細例は後で説明する。
制御対象回路２５０としては、たとえば電源電圧生成回路ＤＤコンバータ回路、アナログバッファ（Analog buffer）回路、データ処理回路、基準電圧生成回路が適用される。
本実施形態においては、既存技術と異なって基板バイアスを利用せず（ポリシリコンプロセスまたはアモルファスシリコンプロセスに適用できる）、ヒステリシス特性を持たて安定な出力値を得るように構成される。
また、表示装置能力に繋がる低消費電力化、狭額縁や表示装置コストダウンに繋がる歩留まりの改善・修正マスク低減のメリットが得られる。
以下、より具体的な構成、機能および変形例について説明する。
図１６は、Ｐチャネル、Ｎチャネルトランジスタ特性を別々に検出して制御する場合の構成例を示す回路図である。
制御対象回路２５０によって片チャネルだけを検出（検知）したい場合がある。
Ｎチャネルトランジスタ特性に依存して遅延回路２２０−１で遅延される遅延信号S31, S40はサンプリング回路２３０−１でそれぞれサンプリングされて信号S33、S34が出力される。ヒステリシス性生成回路２４０−１を通してセレクト回路２６０に入力される。
同様に、Ｐチャネルトランジスタ特性に依存して遅延回路２２０−２で遅延される遅延信号S32, S41はサンプリング回路２３０−２でそれぞれサンプリングされて信号S35、S36が出力される。ヒステリシス性生成回路２４０−２を通してセレクト回路２６０に入力される。
ＰチャネルとＮチャネルトランジスタ特性を両方考慮するか片チャネルトランジスタチャネルだけを考慮するか（たとえば、Ｐチャネルトランジスタ特性だけを検知したいなど）をセレクト回路２６０で選択し、セレクト回路２６０の選択出力が制御信号S39として制御対象回路２５０に送出される。
もちろん、用途に応じてセレクト回路が必要のない場合もある。
図１７および図１８は、片チャネルトランジスタ特性だけに依存してディレイ量が生じる回路を示す図である。
この回路として、上述した第１および第２の実施形態、または変形例として説明した回路が適用可能である。
図１７は、Ｎチャネルトランジスタ特性に依存してディレイ量を生成するディレイバッファ列（ディレイバッファ数：ｍ個とする）を示す図である。
ディレイバッファ列２２１Ａは、ｍ個のディレイバッファ回路Ｄ２２１−１〜２２１−ｍが縦続接続されている。
遅延信号S41, S42がそれぞれ端子OUT1, OUT2に出力される。信号S41の通すディレイバッファ段数が信号S42のより多いとする。
図１８は、Ｐチャネルトランジスタ特性に依存してディレイ量を生成するディレイバッファ列（ディレイバッファ数：ｎ個とする）を示す図である。
ディレイバッファ列２２２Ａは、ｍ個のディレイバッファ回路Ｄ２２２−１〜２２２−ｎが縦続接続されている。
遅延信号S51, S52がそれぞれ端子OUT1, OUT2に出力される。信号S51の通すディレイバッファ段数が信号S52のより多いとする。
図１９は、本実施形態に係るヒステリシス性生成回路の構成例を示す図である。
図２０は、図１９のヒステリシス性生成回路の真理値表示す図である。
図１９のヒステリシス性生成回路２４０は、排他的論理和（ＥＸＯＲ）ゲート２４１、切り替え制御回路２４２、スイッチ２４３、およびラッチ回路２４４を有する。
ヒステリシス性生成回路２４０は、入力ＩＮ１、ＩＮ２のレベルが異なるときに出力が前出力状態を保持する。
入力ＩＮ１、ＩＮ２のレベルが同ディレイレベル（たとえばハイレベル）のときに出力ＯＵＴのレベルが入力レベルと同じ（たとえばハイレベル）になる。
入力ＩＮ１、ＩＮ２の切り替え期間に出力信号ＯＵＴが誤動作を起こさないように切り替え制御パルスＳＷＰＬＳを利用する。
この回路は、切り替え期間にスイッチ２４３がオフ（OFF）状態になり、入力ＩＮ１、ＩＮ２信号レベルが完全に切り替えてからスイッチ２４３をオン状態(有効)とし、出力ＯＵＴに反映する回路である。
また、初期値の出力レベルのためにリセット信号ＲＳＴがラッチ回路２４４に供給される。
ヒステリシス性生成回路２４０の入力ＩＮ１、ＩＮ２は両方とも単純に遅延回路２２０から受け取る回路として説明したが、この構成に限らず様々な構成にも適用できる。
たとえば、片入力が遅延回路から遅延された信号で、もう一つの入力が前記の遅延信号に対してカウンタ回路でカウントして一定のディレイさせるものである。
次に、システム全体に対してトランジスタ能力検出（検知）システムの出力特性例を簡単に述べる。
図２１は、トランジスタ検出システムの出力特性の一例を示す図である。
図２１に示すように、はじめに、出力値ＯＵＴのレベルがリセット信号で初期値となり、検出パルスが送られてきたらトランジスタの能力特性によってディレイ量が発生し、ケース＜１＞として、Ｃ領域の電流特性（ドレイン・ソース電流Ｉｄｓなど）とする場合、電流特性が良く、ディレイ量が少ない。遅延信号S23,S24のサンプリングされた結果がＨレベルとなる。ヒステリシス性生成回路２４０を通した制御信号Ｓ２４０がハイレベルになる。
ケース＜２＞として、Ｂ領域の電流特性（ドレイン・ソース電流Ｉｄｓなど）とする場合、電流特性が多少良く、ディレイ量が多少少ない。遅延信号S24のサンプリングされた結果はＨレベルとなるが、遅延信号Ｓ２３のサンプリングされた結果はＬレベル。ヒステリシス性生成回路２４０を通した制御信号Ｓ２４０が前の状態を保持する（この場合は初期値がRESET）のでローレベルになる。
ケース＜３＞として、Ａ領域の電流特性（ドレイン・ソース電流Ｉｄｓなど）とする場合、電流特性が悪く、ディレイ量が大きい。遅延信号S23, S24のサンプリングされた結果がローレベルとなる。ヒステリシス性生成回路２４０を通した制御信号がローレベルなる。
また、ケース＜１＞になった場合、制御信号がＨレベル（ハイレベル）になり、なんらかの要因（温特、周波数、供給電源電圧など）でパネル特性が悪化してきて、（たとえば、ドレイン・ソース電流Ｉｄｓで表現）領域Ｂに移ってきた場合、ヒステリシス性生成回路２４０により前の出力状態を保持するので制御信号はＨレベルである。
さらに特性が悪化してきて領域Ａに移ってきた場合、遅延信号S23, S24のサンプリングされた結果がローレベルとなり、ヒステリシス性生成回路２４０を通した制御信号Ｓ２４０がローレベルになる。
領域Ａから領域Ｂに再び戻り制御信号は前の状態を保持するのでローレベルである。さらに、領域Ｂから領域Ｃに戻り制御信号はハイレベルとなる。
このようにヒステリシス性を持たせることによって、不安定な制御信号が出力されない(安定な制御信号を出力可能である。表示装置の画質や駆動システムに安定な制御システムを実現できる。
これからは制御対象回路２５０の具体例について述べる。
一般的に消費電力の低減方法の一つとして電圧比較回路を利用して駆動電圧レベルを制御することだが、トランジスタの特性バラツキを検出（検知）できなかったことから幅広い範囲のトランジスタバラツキを考慮しないといけないことによりレグレーション（Regulation）設定値を積極的に低くできない（例として正の電源電圧にしている。もちろん、負電源も同様）という課題がある。
しかし、本実施形態のトランジスタ検出システムを設けることにより標準以上の特性をもつトランジスタに対して積極的に電源電圧を低く設定し、ワースト特性のトランジスタに対して供給電源電圧を高く設定する。
トランジスタ検出システムを用いた例をいくつか示す。
（電圧比較回路 その１）
図２２は、ＤＣ／ＤＣコンバータの電圧比較回路に応用した場合のシステムの第１の構成例を示す図である。
この電圧比較回路３１０は、ＤＣ／ＤＣコンバータ３１１、抵抗分圧回路３１２、電圧比較回路３１３、ＡＮＤゲート３１４、および主回路３１５を有する。
制御信号がＨレベル（前記図２１より引用する。トランジスタ特性が良いことを意味する）のときに電圧比較回路３１０を有効とし、ＤＣ／ＤＣコンバータ３１１の出力電圧VDD2を低減させる。
制御信号がＬレベル（前記図２１より引用する。トランジスタ特性が悪いことを意味する）のときに電圧比較回路を無効させ、ＤＣ／ＤＣコンバータ３１１の出力電圧VDD2を低減させなく、全パワーを出力させる。
（電圧比較回路 その２）
図２３は、ＤＣ／ＤＣコンバータの電圧比較回路に応用した場合のシステムの第２の構成例を示す図である。
遅延回路列からの出力信号を複数に使用することによりトランジスタの能力レベルを何段に検出することができる。
複数の制御信号（図２３では２つ）ＣＴＬ１、ＣＴＬ２を出力させて、図２２のように電圧比較回路を有効・無効の選択だけではなく、電圧比較回路３１０Ａのレグレーション値（Regulation voltage）を複数に設定することができる。
トランジスタの能力はとても良いときレグレーション値をとても低く設定し、多少良いときレグレーション値を多少低く設定し、多少悪いときレグレーション値を多少高く設定する等、様々な設定ができる。
（アナログバッファ Analog buffer）
図２４は、アナログバッファ（Analog buffer）回路に応用した場合のシステムの構成例を示す図である。
図２４のアナログバッファ（Analog buffer）回路３２０は、スイッチ３２１〜３２３、Ｎチャネルトランジスタ３２４、およびキャパシタ３２５を有する。
ポリシリコンプロセスまたはアモルファスシリコンプロセスにおいてバラツキが大きい欠点がある。
このようなバラツキによる影響を少なくするため、定電流源においては、比較的大きな電流を流すように設計されるようになる。
しかし、このようにするとその分、消費電力が大きくなる欠点がある。
そこで本実施形態のトランジスタ能力検出システムを用い、制御信号をもらうことによりトランジスタ能力に応じて定電流源の能力を調整できる。
たとえば、図２４でトランジスタ能力検出システムからの出力制御信号をタイミング生成回路３３０に入力させ、定電流源の制御パルスxNcnt1, xNcnt3を出力させる。
トランジスタの状態が良い場合、定電流源の能力を落としスイッチ３２１のスイッチＳＷ１１１を有効、スイッチＳＷ１１２を無効になるようにする。
トランジスタの状態が悪い場合、定電流源の能力を全パワー出力させ、スイッチＳＷ１１１も有効、スイッチＳＷ１１２も有効になるようにする。
（データ処理回路）
図２５は、データ処理回路に応用した場合のシステムの構成例を示す図である。
図２５のデータ処理回路３５０(図１３のデータ処理回路１０６等に相当)は、複数のディレイバッファＤＢ、スイッチ３５１，３５２、シフトレジスタ３５３、およびラッチ回路３５４を有する。ラッチ回路３５４は、インバータ３５４１，３５４２、スイッチ４５４４，３５４４を有する。
ポリシリコンプロセスまたはアモルファスシリコンプロセスにおいてバラツキが大きい欠点がある。
そのため、基準クロックから作成されるサンプリングパルスとサンプリングしたいデータの位相関係を正しく得ることが困難である。
仮にサンプリングしたいデータの位相が基準クロックから生成されたサンプリングパルスより早い場合、データ系列にディレイバッファを配置して、所望のデータを遅らせる。 しかし、トランジスタのバラツキによって得られるディレイ量が異なる。ディレイバッファ個数を調整することが困難である。調整ミスになるとマスク修正を行うことになり、無駄なコスト増に繋がる。
また、高周波数になればなるほどバラツキを吸収できない状態になる可能性もある。
ポリシリコンプロセスまたはアモルファスシリコンプロセスは、高周波駆動に適用できるように解決しないといけない課題の一つである。
そこで、本実施形態のトランジスタの能力検出システムを導入することにより、トランジスタの能力がよいときにディレイ量が少ないため、ディレイブッファ数を多くする。トランジスタの能力が悪いときにディレイ量が大きいため、ディレイブッファ数を少なくする。
たとえば、図２５に示すように、トランジスタの能力検出システムからの出力制御信号がタイミング生成回路３３０に入力させ、ディレイブッファ数制御パルスS121が出力される。トランジスタの能力がよいときにディレイ量が少ないため、スイッチ３５１をオフ、スイッチ３５２をオンにし、ディレイブッファ数を多くする。
トランジスタの能力が悪いときにディレイ量が大きいため、スイッチ３５１をオン、スイッチ３５２をオフにし、ディレイブッファ数を少なくする。
データとシフトレジスタ３５３で生成されたサンプリングパルスとの位相関係について説明してきたが、これに限らずデータとマスタークロックと直接にサンプリングしてもよいし、他のロジックで組み合わせてもよいし、考え方は同じである。
（基準電圧生成回路）
図２６は、基準電圧生成回路に応用した場合のシステムの構成例を示す図である。
図２６の基準電圧生成回路３６０は、黒側γ調整回路３６１、白側γ調整回路３６２、基準電圧を生成する抵抗ラダー部３６３を有する。
たとえば、液晶駆動電源電圧は仕様により定められる範囲内に設定される。標準値の電源電圧で設計される基準電圧生成回路が一般的で、供給電源電圧が異なるとガンマ(γ)特性も変わってしまう。画質向上にむけて解決しないといけない課題の一つである。
このような場合、光学特性センサによって検知して制御パルスを生成することはもちろんできる。トランジスタの能力の変動として検出することも可能なのでここで説明する。
遅延回路に供給電源電圧を液晶駆動させる電源電圧(VDD1_ref)と同じおよび同じではない（仕様によって変動されないもの。たとえばICのレグレーション電源電圧VDD1Aなど）ものの2系列しておく。
同じトランジスタ特性（Vth）において、液晶駆動させる電源電圧(VDD1_ref)が低くなると、液晶駆動させる電源電圧(VDD1_ref)と同じく電源電圧を使用する遅延回路におけるディレイ量が大きくなる。
一方、液晶駆動させる電源電圧(VDD1_ref)と同じではない電源電圧VDD1Aを使用する遅延回路おけるディレイ量が変わらない。このディレイ量の差が設計される期間以上あれば、適切なガンマが得られるようにγ制御信号ＣＴＬ１１、ＣＴＬ１２を出力する。このように、常時適切なガンマを得られることができる。
図２７は、図２６の黒側γ調整回路と白側γ調整回路の詳細例を示す図である。
図２６のγ制御信号ＣＴＬ１１は、図２７では信号GS1,GS2となり、γ制御信号ＣＴＬ１２は、図２７では信号GS3,GS4となる。
上述の実施形態においては、ポリシリコンプロセスまたはアモルファスシリコンプロセスを用いた場合について説明してきたが、これに限りなく欠陥のあるシリコンを用いた回路全般に対して適用可能である。
また、本発明は、絶縁基板上に駆動回路を一体に形成したTFT液晶表示装置、CGS(Continuous Grain Silicon)液晶など、各種の液晶表示装置、さらにはEL（Electro Luminescence）表示装置等、種々のフラットディスプレイ装置に広く適用することができる。
以上説明したように発明効果として、プロセスによる大きなバラツキを吸収して消費電力を積極的に低減でき、バラツキを吸収することができる。そのため、必要以上のトランジスタサイズがなくなり、狭額縁化データ処理回路に適用されるとディレイブッファ修正するための無駄なマスク代がなくなる。短期間設計、コストダウンを実現することが可能となる。
データ処理回路に適用されるとサンプリングのマージンが拡大されるので高速周波数駆動になればなるほど必要な技術であり、歩留まり向上を図ることが可能である。
基準電圧生成回路に適用されると、常時に適切なガンマが得られ、画質向上に貢献できる。
回路構成が簡単のため、額縁に影響少ない。また、長い周期の検出パルスにしておけば消費電力は非常に少ない。
またさらに、上記実施形態に係るアクティブマトリクス型液晶表示装置に代表されるアクティブマトリクス型表示装置は、パーソナルコンピュータ、ワードプロセッサ等のＯＡ機器やテレビジョン受像機などのディスプレイとして用いられる外、特に装置本体の小型化、コンパクト化が進められている携帯電話機やＰＤＡなどの電子機器の表示部として用いて好適なものである。
図２８は、本発明が適用される電子機器、たとえば携帯電話機の構成の概略を示す外観図である。
本例に係る携帯電話機４００は、装置筐体４１０の前面側に、スピーカ部４２０、表示部４３０、操作部４４０、およびマイク部４５０が上部側から順に配置された構成となっている。
このような構成の携帯電話機において、表示部４３０にはたとえば液晶表示装置が用いられ、この液晶表示装置として、先述した実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。
このように、携帯電話機などの電子機器（携帯端末）において、先述した実施形態に係るアクティブマトリクス型液晶表示装置を表示部４３０として用いることにより、狭ピッチ化が可能で、狭額縁化を実現でき、また表示装置の低消費電力化を図ることができ、よって端末本体の低消費電力化が可能になる。
典型的なＣＭＯＳインバータ回路を２段に繋いだバッファ回路（ディレイバッファ回路）を示す図である。 ポリシリコンプロセスで作製されたディレイバッファ回路のディレイ量とNch Tr、Pch Trの特性との関係を示す図である。 非特許文献１に記載された回路を示す図である。 特許文献１に紹介された単一チャネルトランジスタ(Pch Tr)を用いたブートストラップ型インバータ回路を示す図である。 図４の回路における入力信号IN、リファレンス信号REF1、REF2、ノードNの電位および出力信号OUTの各レベルおよびタイミング関係を示す図である。 消費電力を低減させる駆動システムの構成例を示す図である。 本発明の第１の実施形態に係るPch Trの特性だけに依存してディレイするディレインバータ回路を用いたディレイバッファ回路を示す図である。 図７で示されるディレイバッファ回路の動作を説明するためのタイミングチャートを示す図である。 本発明の第２の実施形態に係るNch Trの特性だけに依存してディレイするディレイバッファ回路を示す図である。 図９で示されるディレイバッファ回路の動作を説明するためのタイミングチャートを示す図である。 本発明の実施形態に係るディレイバッファ回路の変形例であって、Pch Trの特性もNch Trの特性もそれぞれ独自に依存してディレイするディレイバッファ回路を示す図である。 図１１で示されるディレイバッファ回路の動作を説明するためのタイミングチャートを示す図である。 駆動回路一体型表示装置の概略構成を示す図である。 本発明の実施形態に係る半導体制御回路の構成を示すブロック図である。 図１４の半導体制御回路のタイミングチャートを示す図である。 Ｐチャネル、Ｎチャネルトランジスタ特性を別々に検出して制御する場合の構成例を示す回路図である。 Ｎチャネルトランジスタ特性に依存してディレイ量を生成するディレイバッファ列（ディレイバッファ数：ｍ個とする）を示す図である。 Ｐチャネルトランジスタ特性に依存してディレイ量を生成するディレイバッファ列（ディレイバッファ数：ｎ個とする）を示す図である。 本実施形態に係るヒステリシス性生成回路の構成例を示す図である。 図１９のヒステリシス性生成回路の真理値表示す図である。 トランジスタ検出システムの出力特性の一例を示す図である。 ＤＣ／ＤＣコンバータの電圧比較回路に応用した場合のシステムの第１の構成例を示す図である。 ＤＣ／ＤＣコンバータの電圧比較回路に応用した場合のシステムの第２の構成例を示す図である。 アナログバッファ（Analog buffer）回路に応用した場合のシステムの構成例を示す図である。 データ処理回路に応用した場合のシステムの構成例を示す図である。 基準電圧生成回路に応用した場合のシステムの構成例を示す図である。 図２６の黒側γ調整回路と白側γ調整回路の詳細例を示す図である。 本発明の実施形態に係る電子機器である携帯電話機の構成の概略を示す外観図である。
符号の説明
４０・・・ディレイバッファ回路、Qp41〜Qp44・・・PチャネルMOSトランジスタ、Qn41〜Qn42・・・NチャネルMOSトランジスタ、INV４1・・・ディレインバータ回路INV４1、５０・・・ディレイバッファ回路、５０は、Qn51〜Qn54・・・NチャネルMOSトランジスタ、Qp51〜Qp52・・・PチャネルMOSトランジスタ、１００・・・表示装置、１０１・・・明絶縁基板、１０２・・・有効表示部、１０３・・・水平駆動回路、１０４・・・垂直駆動回路（Ｖドライバ）、１０５・・・基準電圧発生回路、１０６・・・データ処理回路、２００・・・半導体制御回路、２１０・・・タイミング生成回路、２２０・・・遅延回路、２３０・・・サンプリング回路、２４０・・・ヒステリシス性生成回路、２５０・・・制御対象回路。

Claims (8)

  1. 充電または放電を２段階で行い、信号を遅延させる遅延回路であって、
    遅延信号を出力する出力部と、
    ２つの電源と、
    遅延インバータと、を有し、
    上記遅延インバータは、
    上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、
    上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲートに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、
    上記遅延インバータの入力パルスが上記第３トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う
    遅延回路。
  2. 充電または放電を２段階で行い、信号を遅延させる遅延回路であって、
    遅延信号を出力する出力部と、
    ２つの電源と、
    遅延インバータと、を有し、
    上記遅延インバータは、
    上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、
    上記出力部と他側との間に、第１回目の放電または充電用の上記第３トランジスタと同一チャネル型の第４および第５トランジスタが直列に接続され、当該第４トランジスタまたは第５トランジスタに並列に、第２回目の放電または充電用の上記第１および第２トランジスタと同じチャネル型の第６トランジスタが接続され、
    上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲート、並びに、上記第４および第５トランジスタに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、
    上記遅延インバータの入力パルスが上記第３トランジスタおよび第６トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う
    遅延回路。
  3. 制御対象回路に制御信号を供給する半導体制御回路であって、
    検出パルスを受けてトランジスタ特性に応じた遅延量の異なる複数の遅延信号を出力する遅延回路と、
    上記検出パルスを基準信号として上記遅延回路の遅延信号をサンプリングするサンプリング回路と、
    上記サンプリング回路でサンプリングされた複数の遅延信号の差に応じたヒステリシス特性を有する制御信号を生成するヒステリシス性回路と、を有し、
    上記遅延回路は、
    充電または放電を２段階で行い、信号を遅延させる遅延回路であって、
    遅延信号を出力する出力部と、
    ２つの電源と、
    遅延インバータと、を有し、
    上記遅延インバータは、
    上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、
    上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲートに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、
    上記遅延インバータの入力パルスが上記第３トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う
    半導体制御回路。
  4. 制御対象回路に制御信号を供給する半導体制御回路であって、
    検出パルスを受けてトランジスタ特性に応じた遅延量の異なる複数の遅延信号を出力する遅延回路と、
    上記検出パルスを基準信号として上記遅延回路の遅延信号をサンプリングするサンプリング回路と、
    上記サンプリング回路でサンプリングされた複数の遅延信号の差に応じたヒステリシス特性を有する制御信号を生成するヒステリシス性回路と、を有し、
    上記遅延回路は、
    充電または放電を２段階で行い、信号を遅延させる遅延回路であって、
    遅延信号を出力する出力部と、
    ２つの電源と、
    遅延インバータと、を有し、
    上記遅延インバータは、
    上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、
    上記出力部と他側との間に、第１回目の放電または充電用の上記第３トランジスタと同一チャネル型の第４および第５トランジスタが直列に接続され、当該第４トランジスタまたは第５トランジスタに並列に、第２回目の放電または充電用の上記第１および第２トランジスタと同じチャネル型の第６トランジスタが接続され、
    上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲート、並びに、上記第４および第５トランジスタに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、
    上記遅延インバータの入力パルスが上記第３トランジスタおよび第６トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う
    半導体制御回路。
  5. 有効表示部と、
    上記有効表示部の動作にかかわる処理を行う少なくとも一つの周辺回路と、
    上記周辺回路を制御対象回路として制御信号を出力する半導体制御回路と、が絶縁基板上に一体形成され、
    上記半導体制御回路は、
    検出パルスを受けてトランジスタ特性に応じた遅延量の異なる複数の遅延信号を出力する遅延回路と、
    上記検出パルスを基準信号として上記遅延回路の遅延信号をサンプリングするサンプリング回路と、
    上記サンプリング回路でサンプリングされた複数の遅延信号の差に応じたヒステリシス特性を有する制御信号を生成するヒステリシス性回路と、を含み、
    上記遅延回路は、
    充電または放電を２段階で行い、信号を遅延させる遅延回路であって、
    遅延信号を出力する出力部と、
    ２つの電源と、
    遅延インバータと、を有し、
    上記遅延インバータは、
    上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、
    上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲートに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、
    上記遅延インバータの入力パルスが上記第３トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う
    表示装置。
  6. 有効表示部と、
    上記有効表示部の動作にかかわる処理を行う少なくとも一つの周辺回路と、
    上記周辺回路を制御対象回路として制御信号を出力する半導体制御回路と、が絶縁基板上に一体形成され、
    上記半導体制御回路は、
    検出パルスを受けてトランジスタ特性に応じた遅延量の異なる複数の遅延信号を出力する遅延回路と、
    上記検出パルスを基準信号として上記遅延回路の遅延信号をサンプリングするサンプリング回路と、
    上記サンプリング回路でサンプリングされた複数の遅延信号の差に応じたヒステリシス特性を有する制御信号を生成するヒステリシス性回路と、を含み、
    上記遅延回路は、
    充電または放電を２段階で行い、信号を遅延させる遅延回路であって、
    遅延信号を出力する出力部と、
    ２つの電源と、
    遅延インバータと、を有し、
    上記遅延インバータは、
    上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、
    上記出力部と他側との間に、第１回目の放電または充電用の上記第３トランジスタと同一チャネル型の第４および第５トランジスタが直列に接続され、当該第４トランジスタまたは第５トランジスタに並列に、第２回目の放電または充電用の上記第１および第２トランジスタと同じチャネル型の第６トランジスタが接続され、
    上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲート、並びに、上記第４および第５トランジスタに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、
    上記遅延インバータの入力パルスが上記第３トランジスタおよび第６トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う
    表示装置。
  7. 表示装置を有する電子機器であって、
    上記表示装置は、
    有効表示部と、
    上記有効表示部の動作にかかわる処理を行う少なくとも一つの周辺回路と、
    上記周辺回路を制御対象回路として制御信号を出力する半導体制御回路と、が絶縁基板上に一体形成され、
    上記半導体制御回路は、
    検出パルスを受けてトランジスタ特性に応じた遅延量の異なる複数の遅延信号を出力する遅延回路と、
    上記検出パルスを基準信号として上記遅延回路の遅延信号をサンプリングするサンプリング回路と、
    上記サンプリング回路でサンプリングされた複数の遅延信号の差に応じたヒステリシス特性を有する制御信号を生成するヒステリシス性回路と、を含み、
    上記遅延回路は、
    充電または放電を２段階で行い、信号を遅延させる遅延回路であって、
    遅延信号を出力する出力部と、
    ２つの電源と、
    遅延インバータと、を有し、
    上記遅延インバータは、
    上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、
    上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲートに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、
    上記遅延インバータの入力パルスが上記第３トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う
    電子機器。
  8. 表示装置を有する電子機器であって、
    上記表示装置は、
    有効表示部と、
    上記有効表示部の動作にかかわる処理を行う少なくとも一つの周辺回路と、
    上記周辺回路を制御対象回路として制御信号を出力する半導体制御回路と、が絶縁基板上に一体形成され、
    上記半導体制御回路は、
    検出パルスを受けてトランジスタ特性に応じた遅延量の異なる複数の遅延信号を出力する遅延回路と、
    上記検出パルスを基準信号として上記遅延回路の遅延信号をサンプリングするサンプリング回路と、
    上記サンプリング回路でサンプリングされた複数の遅延信号の差に応じたヒステリシス特性を有する制御信号を生成するヒステリシス性回路と、を含み、
    上記遅延回路は、
    充電または放電を２段階で行い、信号を遅延させる遅延回路であって、
    遅延信号を出力する出力部と、
    ２つの電源と、
    遅延インバータと、を有し、
    上記出力部と片側電源との間に、第１回目の充電または放電用の同一チャネル型の第１および第２トランジスタが直列に接続され、当該第１トランジスタまたは第２トランジスタに並列に、第２回目の充電または放電用の上記第１および第２トランジスタと異なるチャネル型の第３トランジスタが接続され、
    上記出力部と他側との間に、第１回目の放電または充電用の上記第３トランジスタと同一チャネル型の第４および第５トランジスタが直列に接続され、当該第４トランジスタまたは第５トランジスタに並列に、第２回目の放電または充電用の上記第１および第２トランジスタと同じチャネル型の第６トランジスタが接続され、
    上記遅延インバータの入力の前の逆相パルスが上記第１および第２トランジスタのゲート、並びに、上記第４および第５トランジスタに供給され、第１回目の充電または放電は上記遅延インバータの入力の前の逆相パルスで行い、
    上記遅延インバータの入力パルスが上記第３トランジスタおよび第６トランジスタのゲートに供給され、第２回目の充電または放電は上記遅延インバータの入力パルスで行う
    電子機器。
JP2007224925A 2007-08-30 2007-08-30 遅延回路、半導体制御回路、表示装置、および電子機器 Active JP5008032B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007224925A JP5008032B2 (ja) 2007-08-30 2007-08-30 遅延回路、半導体制御回路、表示装置、および電子機器
TW097129095A TWI396172B (zh) 2007-08-30 2008-07-31 延遲電路，半導體控制電路，顯示裝置及電子裝置
US12/222,860 US7956663B2 (en) 2007-08-30 2008-08-18 Delay circuit, semiconductor control circuit, display device, and electronic device
CN2008102151068A CN101378252B (zh) 2007-08-30 2008-09-01 延迟电路、半导体控制电路、显示设备和电子装置
US13/064,219 US8054104B2 (en) 2007-08-30 2011-03-11 Delay circuit, semiconductor control circuit, display device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007224925A JP5008032B2 (ja) 2007-08-30 2007-08-30 遅延回路、半導体制御回路、表示装置、および電子機器

Publications (3)

Publication Number Publication Date
JP2009058693A JP2009058693A (ja) 2009-03-19
JP2009058693A5 JP2009058693A5 (ja) 2009-11-05
JP5008032B2 true JP5008032B2 (ja) 2012-08-22

Family

ID=40406479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007224925A Active JP5008032B2 (ja) 2007-08-30 2007-08-30 遅延回路、半導体制御回路、表示装置、および電子機器

Country Status (4)

Country Link
US (2) US7956663B2 (ja)
JP (1) JP5008032B2 (ja)
CN (1) CN101378252B (ja)
TW (1) TWI396172B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532301B2 (ja) * 2009-12-25 2014-06-25 ソニー株式会社 駆動回路および表示装置
JP2012080523A (ja) * 2010-09-10 2012-04-19 Renesas Electronics Corp 制御電圧生成回路、定電流源回路及びそれらを有する遅延回路、論理回路
US9159277B2 (en) * 2011-09-20 2015-10-13 Pixtronix, Inc. Circuits for controlling an array of light modulators of a display apparatus to generate display images
TWI512703B (zh) 2014-03-06 2015-12-11 Au Optronics Corp 移位暫存電路及移位暫存器
US9966953B2 (en) * 2016-06-02 2018-05-08 Qualcomm Incorporated Low clock power data-gated flip-flop
CN111210766B (zh) * 2020-02-24 2021-04-06 厦门天马微电子有限公司 反相器及其驱动方法、栅极驱动电路、显示装置
CN112419994B (zh) * 2020-11-30 2022-07-12 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698526A (en) * 1985-10-17 1987-10-06 Inmos Corporation Source follower CMOS input buffer
JP2685203B2 (ja) * 1988-02-22 1997-12-03 富士通株式会社 遅延回路
ES2101214T3 (es) * 1993-06-15 1997-07-01 Alcatel Bell Nv Circuito de conversion de nivel.
JP2885177B2 (ja) * 1996-03-22 1999-04-19 日本電気株式会社 電源モニタ回路
TW538400B (en) * 1999-11-01 2003-06-21 Sharp Kk Shift register and image display device
JP2003051741A (ja) * 2001-08-07 2003-02-21 Sony Corp バッファ回路
JP3958271B2 (ja) * 2003-09-19 2007-08-15 シャープ株式会社 レベルシフタ及びそれを用いた表示装置
JP4321266B2 (ja) 2003-10-16 2009-08-26 ソニー株式会社 インバータ回路および表示装置
US7567097B2 (en) * 2007-09-29 2009-07-28 Hewlett-Packard Development Company, L.P. Pre-driver circuit and appparatus using same

Also Published As

Publication number Publication date
US8054104B2 (en) 2011-11-08
TWI396172B (zh) 2013-05-11
CN101378252A (zh) 2009-03-04
CN101378252B (zh) 2012-08-22
US20090058488A1 (en) 2009-03-05
US7956663B2 (en) 2011-06-07
US20110164007A1 (en) 2011-07-07
TW200912879A (en) 2009-03-16
JP2009058693A (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
JP6637011B2 (ja) デジタル回路
JP5008032B2 (ja) 遅延回路、半導体制御回路、表示装置、および電子機器
US8102357B2 (en) Display device
US8598934B2 (en) Level shifter circuit and display driver circuit
US6834095B2 (en) Shift-register circuit
US7573971B2 (en) Shift register circuit and pull high element thereof
US7221194B2 (en) Analog buffers composed of thin film transistors
TWI410937B (zh) 半導體積體電路
US20090096818A1 (en) Data driver, integrated circuit device, and electronic instrument
US9299452B2 (en) Shift registers, display panels, display devices, and electronic devices
KR20170060953A (ko) 게이트 구동회로와 이를 이용한 표시장치
US20090096816A1 (en) Data driver, integrated circuit device, and electronic instrument
CN105938702B (zh) 电子电路、扫描电路、显示装置以及电子电路的寿命延长方法
US20210335255A1 (en) Shift register unit, driving method, light emitting control gate driving circuit, and display apparatus
US10134338B2 (en) Inverter, gate driving circuit and display apparatus
US8860652B2 (en) Shift registers, display panels, display devices, and electronic devices
US8174475B2 (en) D/A conversion circuit, data driver, integrated circuit device, and electronic instrument
US20050128002A1 (en) Output circuit
US8390611B2 (en) Image display system and gate driver circuit
WO2004105221A1 (ja) 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末
US10536148B2 (en) Apparatus and system of a level shifter
US9774346B2 (en) Digital-to-analog convertor and related driving module
US8547366B2 (en) Driving devices for providing driving signals to display arrays

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120523

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

R150 Certificate of patent or registration of utility model

Ref document number: 5008032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250