DE3432418C2 - Multiplizierschaltkreis für logische Signale - Google Patents

Description

Die Erfindung bezieht sich auf einen Multiplizierschaltkreis für logische Signale mit niedrigem Leistungsverbrauch (DE 25 25 057 A1).

Die meisten elektronischen Schaltkreise für tragbare Geräte geringer Abmessungen wie Uhren, Taschenrechner, Hörhilfen, usw. werden von Batterien oder Monozellen gespeist, deren Spannung auf einen Wert von 1,5 V bzw. 3 V für Lithiumbatterien genormt ist. Zwar wurden die entsprechenden Techniken, insbesondere die CMOS-Technik so angepaßt, daß eine korrekte Funktion der Schaltkreise bei diesen relativ niedrigen Spannungen sichergestellt wurde, doch gibt es immer noch Anwendungsfälle, wo es erforderlich ist, für die Schaltung über eine höhere Spannung als die Speisespannung verfügen zu können. Bekannt ist nämlich das Problem, das die Ansteuerung von Displays darstellt (Flüssigkristallanzeige oder Schrittschaltmotoren) und das gelöst wurde durch die Verwendung von Spannungsmultiplikatoren mit Dioden, wie in der CH-PS 621 917 beschrieben oder mit Hilfe eines Multiplikators, bei welchem die Dioden des vorgenannten Beispiels durch MOS-Transistoren ersetzt worden sind, beschrieben in einer weiteren CH-PS 593 510. Der Hauptnachteil dieses Typs von Multiplizierschaltkreisen besteht in seinem niedrigen Wirkungsgrad, der die Anwendung auf die Steuerung relativ langsamer Schaltkreise beschränkt.

Ein weiterer besonders wichtiger Anwendungsfall, bei dem es erforderlich ist, daß Spannungsmultiplikatoren bereitgestellt werden, sind Schaltkreise mit umgeschalteten Kapazitäten. Diese Schaltkreise beruhen auf der Verwendung von Kondensatoren, Verstärkern und Unterbrechern, welche den Ladungstransfer zwischen den Kondensatoren gemäß vorgegebenen Abfolgen sicherstellen. Derartige Schaltkreise sind beschrieben in dem Artikel "Microwatt switched capacitor circuit design" von E. Vittoz, erschienen in Elektro Component-Science and Technology, Band 9, Nr. 4, 1982, Seiten 263-273. Wie oben angegeben, ist eines der Basiselemente der Unterbrecher, der mit Hilfe von MOS- Transistoren realisiert wird. Diese letzteren werden allgemein von Signalen angesteuert, wie Werte annehmen können höchstens gleich den Versorgungsspannungen, was es nicht ermöglicht, eine Gesamtdurchschaltung eines MOS-Transistors mit p-Kanal oder n-Kanal für alle Werte der an seinen Drainanschluß angelegten Spannung sicherzustellen. Um diesen Nachteil zu vermeiden, nimmt man häufig Zuflucht zu einem Übertragungsgatter, das durch die Parallelschaltung eines p-Kanal-MOS-Transistors und eines n-Kanal-MOS-Transistors gebildet wird, gesteuert von gegenphasigen Signalen. Eine solche Lösung hat den Nachteil, zwei Transistoren und zwei Steuersignale pro Unterbrecher zu erfordern, was bei einer großen Anzahl von Unterbrechern eine große verwendete Oberfläche impliziert.

Aufgabe der vorliegenden Erfindung ist es, einen Multiplizierschaltkreis für logische Signale zu schaffen, der die oben erwähnten Nachteile nicht aufweist, wobei der Multiplizierschaltkreis einen sehr niedrigen Leistungsverbrauch aufweisen soll.

Die Lösung dieser Aufgabe ergibt sich aus dem Patentanspruch 1.

Die DE 25 25 057 A1 offenbart eine Spannungsvervielfacherschaltung, bei der ein erstes komplementäres Paar von MOS-Transistoren in Serie zwischen ein erstes Potential und ein zweites Potential gelegt ist. In einem dazu parallelen Zweig ist ein zweites Paar komplementärer MOS-Transistoren zwischen die zweite Potentialklemme und den Source-Anschluß eines PMOS-Transistors gelegt. Der Source-Anschluß des PMOS-Transistors ist über einen Kondensator verbunden mit der gemeinsamen Klemme der MOS-Transistoren des ersten Paares. Die Gates des ersten komplementären Transistorpaares und des zweiten komplementären Transistorpaares werden von Steuerimpulsen angesteuert. Dabei erfolgt ein Anstieg der Spannung an der mit dem Source des PMOS-Transistors verbundenen Kondensatorplatte auf das Doppelte der Betriebsspannung, und an dem gemeinsamen Anschluß des zweiten komplementären MOS-Transistorpaares ist eine doppelte Spannungsamplitude verglichen mit der Steuerspannung abgreifbar.

Eine ähnliche Schaltung zur Spannungsverdreifachung ist in US-PS 3 975 671 offenbart. Drei Kondensatoren werden getrennt auf die Beriebsspannung aufgeladen und über MOS-Schalter in Reihe geschaltet, so daß ihre Ladungen sich addieren.

Weitere Vorteile, Merkmale und Besonderheiten der Erfindung ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung bestimmter Ausführungsbeispiele. Dabei wird auf die beigefügten Zeichnungen Bezug genommen:

Fig. 1 zeigt einen Multiplizierkreis gemäß der Erfindung;

Fig. 2.a bis 2.c zeigen die Eingangs- und Ausgangssignale der Schaltung nach Fig. 1.

Fig. 3 zeigt einen weiteren Multiplizierschaltkreis, der nur einen einzigen Steuereingang benötigt;

Fig. 4.a zeigt einen Multiplizierschaltkreis mit n Stufen und

Fig. 4.b bis 4.d zeigen die Steuersignale eines Schaltkreises mit drei Stufen.

Fig. 1 zeigt das Schema des Multiplizierschaltkreises gemäß der Erfindung. Ein erster Zweig 1 der Schaltung, angeschlossen zwischen der positiven Klemme V_DD und der negativen Klemme 0 einer Speisespannungsquelle umfaßt in Serie einen ersten p Kanal MOS Transistor T1, eine erste Diode D1 und einen ersten n-Kanal MOS Transistor T2, wobei die Gates der Transistoren T1 und T2 miteinander und einer ersten Eingangsklemme verbunden sind, an der ein Taktsignal Φ1 anliegt. Ein zweiter Zweig 2 der Schaltung, ebenfalls angeschlossen zwischen die Versorgungspotentiale 0 und V_DD, umfaßt in Serie einen zweiten p Kanal MOS Transistor T3, eine zweite Diode D2 und einen zweiten n Kanal MOS Transistor T4, wobei die Gates der Transistoren T3 und T4 miteinander verbunden sind sowie mit einer zweiten Eingangsklemme, an der ein Taktsignal Φ2 anliegt. Die Schaltung umfaßt ferner einen Kondensator C, der zwischen dem Verbindungspunkt zwischen Diode D1 und Transistor T2 liegt und dem Verbindungspunkt zwischen Transistor T3 und Diode D2. Ferner erkennt man in Fig. 1 einen Kondensator CL, der die Knotenladung des Ausgangs A der Schaltung symbolisiert und einen Kondensator Cp, der die parasitäre Ladung des Knotens B symbolisiert.

Die Arbeitsweise dieser Schaltung wird nachstehend unter Bezugnahme auf Fig. 2.a und 2.b erläutert, welche die Taktsignale Φ1 bzw. Φ2 darstellen sowie auf Fig. 2.c, die die Spannungen an den Knoten A bzw. B der Schaltung zeigt.

Während der ersten Phase (oder Phase I) liegt das Signal Φ2 auf dem Logikpegel "1", während das Signal Φ1 auf Logikpegel "0" liegt. In dieser Phaser sind die Transistoren T1 und T4 durchgeschaltet, die Transistoren T2 und T3 sind gesperrt und der Kondensator C wird über den Transistor T1, Diode D1, Diode D2 und Transistor T4 bis auf eine Spannung V_A-V_B=V_DD-2V_D geladen (wobei V_A und V_B Spannungen an den Knoten A bzw. B sind, V_DD die Speisespannung ist und V_D der Spannungsabfall in jeder Diode D1 und D2). Während der zweiten Phase (oder Phase II) sind beide Taktsignale Φ1 und Φ2 auf Logikpegel "0" und die Transiostoren T1 und T3 sind leitend, während die Transistoren T2 und T4 gesperrt sind. Der Knoten B wird demgemäß auf die Speisespannung V_D gelegt, was zur Folge hat, die Spannung an Knoten A bis auf den Wert

zu bringen, (wobei C und CL die Kapazität des Kondensators C sind bzw. der Wert der kapazitiven Ladung des Knotens A). Das Vorhandensein der Diode D1 verhindert die Entladung des Kondensators C über den Transistor T1, der leitend gemacht ist. Während der dritten Phase (oder Phase III) sind beide Taktsignale Φ1 und Φ2 auf Logikpegel 1 und die Transistoren T1 und T3 sind gesperrt, während die Transistoren T2 und T4 leitend sind. Der Knoten A wird durch die Leitung des Transistors T2 auf Massepotential, das heißt 0 Volt gelegt, was zur Folge hat, die Spannung am Knoten B auf einen negativen Wert abfallen zu lassen:

Das Vorhandensein der Diode D2 verhindert die Entladung des Kondensators C über den leitend gemachten Transistor T4.

Fig. 2.c zeigt die Entwicklung der Spannungen an den Ausgangsknoten A bzw. B der Schaltung. Das Ausgangssignal am Knoten A ändert sich zwischen 0 Volt und praktisch dem zweifachen Wert der Speisespannung V_DD, während das Ausgangssignal am Knoten B sich praktisch zwischen -V_DD und +V_DD ändert. Das Ausgangssignal an Knoten A kann demgemäß verwendet werden für die Steuerung von Unterbrechern in Form von n Kanal MOS Transistoren, indem die sichere Funktion der Unterbrecher selbst dann garantiert wird, wenn diese "schwimmend" sind. Es ist möglich, das Ausgangssignal am Knoten B für die Steuerung von p Kanal MOS Transistorunterbrechern zu verwenden, obwohl in der Praxis es bevorzugt wäre, ein Steuersignal zu verwenden, dessen Anstiegsflanke so steil wie möglich ist. Dies läßt sich leicht realisieren mit der Schaltung nach Fig. 1, wenn sie mit Signalen angesteuert wird, die etwas zeitversetzt sind, relativ zu jenen nach Fig. 2.a und 2.b. Bei diesen Signalen wären dann ihre Abstiegsflanken in Phase, während die Anstiegsflanke von Φ1 um eine Dauer ΔT relativ zur Anstiegsflanke von Φ2 verzögert wäre.

Vorstehend wurde gezeigt, daß die Phase I dazu diente, die Ladung des Kondensators C sicherzustellen und Fig. 2.c zeigt das Vorhandensein eines mittleren Spannungspegels an den Knoten A und B. In der Mehrzahl der Anwendungsfälle stört dieser mittlere Pegel nicht. Es ist aber klar, daß die Dauer ΔT dieser Phase I verringert werden kann, wenn man einen Kondensator C geringer Größe wählt, Transistoren T1 und T4, deren Durchschaltwiderstand so niedrig wie nur möglich ist, also etwa Transistoren mit großem Kanal und Dioden mit geringem Widerstand.

Das Schema nach Fig. 3 zeigt einen Multiplizierschaltkreis, bei dem die erforderlichen Steuersignale Φ1 und Φ2 erzeugt werden, ausgehend von einem einzigen Steuersignal Φ1. Die Elemente aus Fig. 3, die identisch mit jenen der Fig. 1 sind, wurden mit den gleichen Bezugsziffern gekennzeichnet. Man findet demgemäß wieder die Transistoren T1 bis T4, die Kondensator C die Dioden D1 und D2 und die kapazitive Ladung CL des Knotens A. Das Steuersignal Φ wird einerseits an die Gates des Transistors T1 und T2 angelegt und andererseits an die Gates der Transistoren T5 und T6. Der Transistor T5 ist vom p Typ und in Serie gelegt mit dem Transistor T3 zwischen diesem und dem Knoten B. Der Transistor T6 ist vom n Typ und parallel geschaltet dem Transistor T4. Das Paar der Transistoren T5 und T6 bildet mit dem Paar der Transistoren T3 und T4 ein logisches Gatter, das die ODER-Funktion realisiert zwischen Signal Φ einerseits und dem an den Gittern der Transistoren T3 und T4 vorliegenden Signal.

Dieses letztere Signal ist das Signal des Knotens A, invertiert durch den Inverter, gebildet von dem komplementären Transistorenpaar T7 und T8 und verzögert durch den Kondensator C0. Demgemäß ist für die Schaltung nach Fig. 3 ein einziges Steuersignal erforderlich, um die Funktion des Multiplizierkreises zu gewährleisten.

Die Schemata der Fig. 1 und 3 zeigen, daß es erforderlich ist, eine Technik zu verwenden, die die Realisierung von "schwimmenden" Dioden gestattet, das heißt von Dioden, die an irgendeinen Punkt der Schaltung gelegt werden können, abweichend vom Substrat oder von den Speiseklemmen. Die schweizerische Patentschrift Nr. 581 904 beschreibt ein Verfahren zur Herstellung von Dioden, die dieser Bedingung entsprechen. Eine andere mögliche Lösung bestünde darin, die Basisemitterdiode eines bipolaren Transistors zu verwenden, dessen Kollektor mit einem Substrat verbunden ist. Eine solche Anordnung ist beispielsweise beschrieben in einem Artikel "A CMOS voltage reference" von Yannis P. Tsividis et al, erschienen in IEEE J. of Solid-State Circuits, Band SC-13, Nr. 6, Dezember 1978.

Fig. 4.a zeigt einen Multiplizierschaltkreis mit n Stufen. Die Elemente dieser Figur, die äquivalent jenen aus Fig. 1 sind, tragen die gleichen Bezugszeichen. Man erkennt demgemäß den Zweig 1, bestehend aus Transistoren T1 und T2, gesteuert von Signal Φ1 und in Serie mit Diode D1 gelegt und den Zweig 2, bestehend aus Transistoren T3 und T4, gesteuert von Signal Φ2 und in Serie geschaltet mit der Diode D2. Die Schaltung nach Fig. 4.a unterscheidet sich von der nach Fig. 1 durch das Vorhandensein von zwischengeschalteten Zweigen wie den mit i markierten Zweig, jeweils bestehend aus einem komplementären Transistorenpaar Ti und Ti+1 in Serie mit zwei Dioden Di und Di+1 zwischen den Speiseklemmen 0 und V_DD gelegt und gesteuert von einem Signal Φi. Der Punkt I, an dem die Dioden Di und Di+1 zusammengeschaltet sind, bildet den Knoten des Zwischenzweiges i und ist einerseits mit einer Klemme eines Kondensators Ci verbunden, dessen andere Klemme mit dem Knoten des folgenden Zweiges oder mit dem Knoten B des Zweiges 2 verbunden ist und andererseits mit einem Anschluß eines Kondensators, der an den vorhergehenden Zweig oder an den Kondensator C1 angeschlossen ist.

Die Arbeitsweise der Schaltung nach Fig. 4a ist analog derjenigen nach Fig. 1. Es ist jedoch festzuhalten, daß es ebensoviele zusätzliche Steuersignale Φi gibt wie es zwischengeschaltete Zweige gibt und daß jeder zwischengeschaltete Zweig i einerseits die Rolle des Zweiges 2 für den Zweig spielt, der ihm vorausgeht und andererseits die Rolle des Zweiges 1 für den Zweig, der ihm folgt. Die Fig. 4.b bis 4.c zeigen die Steuersignale einer Schaltung nach Fig. 4.a, die nur drei Zweige umfaßt, das heißt den Zweig 1, den Zweig i und den Zweig 2. Während der Phase I′ sind die Signale Φi und Φ2 auf Logikpegel "1", während das Signal Φ1 auf Logikpegel "0" liegt. Der Kondensator C1 wird demgemäß geladen über den Transistor T1, die Diode D1, die Diode Di+1 und den Transistor Ti+1. Während der Phase I′′ ist das Signal Φ2 auf Logikpegel "1", während die Signale Φ1 und Φi auf Logikpegel "0" liegen. Der Kondensator Ci wird über den Transistor Ti, die Diode Di, die Diode D2 und den Transistor T4 geladen. Die Phasen I′ und I′′ dienen dazu, die Kondensatoren C1 und Ci zu laden. Während der Phasen II sind alle Signale Φ1, Φi und Φ2 auf Pegel "0". Das Potential am Knoten b steigt bis zu einem Wert nahe der Speisespannung, das des Knotens des Zweiges i steigt bis zu einem Wert nahe dem Doppelten der Speisespannung und das Potential des Knotens A steigt bis zu einem Wert nahe dem Dreifachen der Speisespannung. Der in der Realität erreichte Wert am Knoten A hängt ab von den für die verwendete Technik zulässigen Spannungen (Durchschlagspannung der Dioden) und den Lecks, die an jedem Knoten vorliegen. Während der Phase III sind alle Signale Φ1, Φi und Φ2 auf Pegel "1", womit das Potential am Knoten A auf "0" zurückgebracht wird.

Claims (7)

1. Multiplizierschaltkreis für Logiksignale, der mit Hilfe der CMOS Technik realisierbar ist und der umfaßt:
- eine Mehrzahl von Paaren komplementärer MOS-Transistoren (T1-T2, Ti-Ti+1, T3-T4), in Reihe geschaltet zwischen ein erstes (0) und ein zweites (V_DD) Speisespannungspotential, wobei jedes Paar eine Inverterstufe bildet, die einen Steuereingang, verbunden mit den Gates der Transistoren, besitzt und einen Ausgangsknoten (A, I, B) aufweist, der in dem Leitungspfad der genannten Transistoren liegt,
- Kondensatoren (C1, Ci), welche den Ausgangsknoten einer Inverterstufe mit dem Ausgangsknoten der folgenden Inverterstufe verbinden,
wobei Steuersignale (Φ1, Φi, Φ2), angelegt an die genannten Steuereingänge, Logikpegel derart aufweisen, daß in einer ersten Phase die genannten Kondensatoren successiv geladen werden, jeder auf einen Wert nahe der Speisespannungsquelle, danach in einer zweiten und dritten Phase die Inverterstufen in Phase gesteuert werden derart, daß sich die Kondensatorspannungen addieren und daß in der genannten zweiten Phase der Ausgangsknoten (B) der letzten Stufe auf eine Spannung gebracht wird, die im wesentlichen gleich der Speisespannung ist sowie in der dritten Phase der Ausgangsknoten (A) der ersten Stufe auf eine Spannung im wesentlichen gleich null, und daß Mittel vorgesehen sind zum Verhindern der Entladung der Kondensatoren während der genannten zweiten und dritten Phase.

2. Multiplizierschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zum Verhindern der Entladung der Kondensatoren gebildet werden von:
- einer ersten Diode (D1), die in den leitenden Pfad der Transistoren der ersten Stufe zwischen den Ausgangsknoten (A) dieser ersten Stufe und die positive Speisespannungsquelle (V_DD) gelegt ist;
- einer zweiten Diode (D2), die in den leitenden Pfad der Transistoren der letzten Stufe zwischen den Ausgangsknoten (B) dieser letzten Stufe und die negative Speisespannungsquelle (0) gelegt ist;
- dritten (Di) und vierten (Di+1) Dioden, die in die leitenden Pfade der Transistoren der zwischenliegenden Stufen gelegt sind, welche dritten Dioden zwischen die Ausgangsknoten (I) und die positive Speiseklemme (V_DD) geschaltet sind, während die vierten Dioden zwischen die genannten Ausgangsknoten (I) und die negative Speiseklemme (0) gelegt sind.

3. Multiplizierschaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Dioden in einer polykristallinen Siliziumschicht realisiert sind, welche aneinander anschließende Bereiche mit Dotierung durch opponierende Dotierungsmittel aufweist.

4. Multiplizierschaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Dioden von der Basisemitterdiode von bipolaren Transistoren gebildet sind, deren Kollektor mit dem Schaltkreissubstrat verbunden ist.

5. Multiplizierschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß Mittel vorgesehen sind zum Erzeugen der genannten Steuersignale, ausgehend von dem Steuersignal der genannten ersten Stufe.

6. Multiplizierschaltkreis nach Anspruch 5 mit einer ersten Stufe, gebildet von einem ersten Paar von Transistoren (T1 und T2), einer zweiten Stufe, gebildet von einem zweiten Paar von Transistoren (T3 und T4) und einem ersten Kondensator (C), angeschlossen zwischen der ersten und der zweiten Stufe, dadurch gekennzeichnet, daß die Mittel zum Erzeugen des Steuersignals der zweiten Stufe, ausgehend von dem Steuersignal der ersten Stufe umfassen:
- ein drittes komplementäres Transistorenpaar (T5 und T6), die eine dritte Inverterstufe bilden und derart angeschlossen sind, daß sie mit den Transistoren des genannten zweiten Paares ein logisches ODER-Gatter bilden, welche dritte Inverterstufe von dem Steuersignal (Φ) der ersten Stufe gesteuert ist;
- ein viertes Paar komplementärer Transistoren (T7 und T8), in Serie geschaltet mit den Speisespannungsklemmen derart, daß eine vierte Inverterstufe gebildet wird, deren Eingang mit dem Ausgangsknoten (A) der ersten Stufe verbunden ist und deren Ausgang verbunden ist mit dem Steuereingang der zweiten Stufe und
- einen zweiten Kondensator (CO), angeschlossen an dem Verbindungspunkt des Ausgangs der vierten Inverterstufe und dem Steuereingang der zweiten Stufe unter Sicherstellung einer hinreichenden Verzögerung zum Ermöglichen der Ladung des ersten Kondensators.

7. Anwendung des Multiplizierschaltkreises nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Ausgangssignal des Multiplizierschaltkreises an das Gate von MOS- Transistoren angelegt wird, die als Unterbrecher in einem Schaltkreis mit umschaltbaren Kapazitäten liegen.