CH617800A5 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Spannungsvervielfa-chungsschaltung mit einer Bezugstaktsignalquelle und einer Spannungsquelle, deren einer Pol geerdet ist. Solche Schaltungen dienen der Erzeugung einer verhältnismässig hohen, z. B. als Speisespannung geeigneten Spannung, aus einer Spannungsquelle mit verhältnismässig niedriger Spannung. Eine solche verhältnismässig hohe Spannung ist beispielsweise zur Versorgung kleiner elektronischer Anordnungen bzw. Schal-

2

5

10

15

20

25

30

35

40

45

50

55

bU

65

tungen, z. B. Zeitanzeigeschaltungen für die Verwendung in elektronischen Uhren, insbesondere Armbanduhren geeignet.

Spannungsvervielfachungsschaltungen sind bekannt. Bei einer solchen bekannten Spannungsvervielfachungsschaltung werden z. B. Kondensatoren und Dioden verwendet, um eine Ausgangsspannung zu erzeugen, deren Wert gleich dem zweifachen des Scheitelwerts der Eingangswechselspannung ist. Wie noch eingehender beschrieben werden wird, sind bekannte Einrichtungen dieser Art ungeeignet für die Anwendung bei niedrigen Spannungen, und zwar wegen des Spannungsverlustes, welcher über die Diode oder den Dioden abfällt. Eine bekannte Spannungsvervielfachungsschaltung neuerer Art ist in US-PS 3 815 354 (Electronic Watch) beschrieben, welche am 11. Juni 1974 für Richard L. Sirocka und David F. Broxterman ausgegeben wurde. Diese bekannten Spannungsvervielfa-chungsschaltungen enthalten Transistorschalteinrichtungen, eine Induktivität, eine Kapazität und eine Diode; die Arbeitsweise beruht auf dem Prinzip der Induzierung einer verhältnismässig hohen Spannung in einer Induktivität durch schnelle Änderung des durch die Induktivität fliessenden Stromes. Der Ausgang wird gleichgerichtet und durch die Diode und den Kondensator «geglättet». Eine solche Spannungsvervielfa-chungsschaltung bereitet hinsichtlich der Miniaturisierung Schwierigkeiten; ein besonderes Problem ist die räumliche Pak-kung bei der Verwendung in kleinen Einrichtungen, beispielsweise elektronischen Armbanduhren, da es bei solchen Anwendungsfällen stets erwünscht bzw. erforderlich ist, Komponenten ausserhalb der integrierten Schaltung zu eliminieren.

Eine andere bekannte Einrichtung zur Spannungsvervielfachung ist in einem Aufsatz beschrieben, welcher unter der Bezeichnung «CMOS-Circuits for Digital Watches» von James Kerine auf einem Seminar «Electronic Watches», Teil I und II des «1975 Wescon Professional Program of San Francisco» am 16. Sept. 1975, ausgegeben wurde.

Auf Seite 4, Fig. 5, dieses Aufsatzes ist eine «Spannungs-verdreifacher-Schaltung» (Voltage Tripler Circuit) dargestellt, bei der CMOS-Elemente zur Vervielfachung einer Eingangsspannung mit niedrigem Wert auf einen verhältnismässig hohen Ausgangswert benutzt werden.

Die Erfindung bezweckt die Verbesserung der bekannten Spannungsvervielfachungsschaltungen, wobei unerwünschte Spannungsabfälle vermieden werden und die Anpassung an die Technik kleiner elektronischer Uhren erleichtert wird.

Dies wird gemäss der Erfindung bei einer Spannungsver-vielfachungsschaltung der eingangs erwähnten Art dadurch erreicht, dass ein Paar in Kaskade geschaltete Inverter eine erste Spannungspegelverschiebeschaltung bilden, dass der erste Inverter an den Spannungspol der Spannungsquelle und Erde angeschaltet ist und einen Eingang aufweist, der an die Bezugstaktsignalquelle angeschlossen ist, sowie einen Ausgang, der mit dem zweiten Inverter gekoppelt ist, dass der zweite Inverter zwischen die Bezugstaktsignalquelle und einen Ausgang der Spannungsvervielfachungsschaltung geschaltet ist, dass ein Ladungsspeicher parallel mit dem zweiten Inverter geschaltet ist, und dass ein Schaltglied zwischen den Ausgang der Spannungsvervielfachungsschaltung und dem Spannungspol der Spannungsquelle geschaltet ist und eine Gatterklemme aufweist, welche an den Ausgang des zweiten Inverters angeschlossen ist.

Ausserdem kann die beschriebene Spannungsvervielfa-chungsschaltung zur Vervierfachung einer Spannung verwendet werden, indem folgende Bestandteile hinzugefügt werden: Eine Quelle eines zweiten Bezugstaktsignals; eine zweite Span-nungspegelverschiebungsschaltung, deren erster Eingang mit dem zweiten Bezugstaktsignal gekoppelt ist und deren zweiter Eingang mit dem zweiten Eingang der ersten Spannungspegel-verschiebungsschaltung und einem Ausgang verbunden ist;

eine dritte Spannungspegelverschiebungsschaltung, deren

617800

erster Eingang mit dem Ausgang der zweiten Spannungspegel-verschiebungsschaltung gekoppelt und deren zweiter Eingang mit dem zweiten Eingang der ersten Spannungspegelverschie-bungsschaltung gekoppelt ist; ein zweiter Ladungsspeicher, welcher zwischen den Ausgang der zweiten Spannungspegel-verschiebungsschaltung und eine Ausgangsklemme der Vervielfachungsschaltung geschaltet ist; und ein zweiter Schalter, welcher zwischen dem Ausgang des Konverters und dem zweiten Eingang der ersten und dritten Spannungspegelverschie-bungsschaltung liegt.

Die Vorteile der vorliegenden Erfindung bestehen vor allem darin, dass weniger Teile ausserhalb einer integrierten Schaltung benötigt werden, so dass die Herstellungskosten wirksam gesenkt werden können; ein weiterer Vorteil ist, dass bei Anwendung der Erfindung mit niedrigeren Spannungen gearbeitet werden kann, ohne dass die bei den bisher bekannten Einrichtungen auftretenden unerwünschten Spannungsabfälle auftreten.

Ein wesentlicher Gesichtspunkt bei der vorliegenden Erfindung ist, dass eine Spannungsvervielfachungsschaltung geschaffen werden kann, welche ermöglicht, dass z. B. bei einer digitalen Armbanduhr, nur eine einzige Batteriezelle benötigt wird, nicht aber eine Mehrzahl von Batterien, um die erforderliche Ausgangsspannung für den Betrieb einer Flüssigkeitskristallanzeige zu liefern.

Ausführungsbeispiele der Erfindung unter Berücksichtigung des Standes der Technik werden anhand der Zeichnungen näher beschrieben.

Fig. 1 zeigt ein Schaltbild eines vorbekannten Spannungspegelkonverters.

Fig. 2 zeigt ein Schaltbild eines in neuerer Zeit bekannt gewordenen Spannungspegelkonverters.

Fig. 3 zeigt ein Blockschaltbild des Spannungspegelkonverters gemäss der vorliegenden Erfindung.

Fig. 4 ist eine Anordnungszeichnung, welche die Orientierung zur Verbindung der in den Fig. 4a bzw. 4b enthaltenen Schaltungen zeigt.

Fig. 4a und 4b zeigen in Kombination schematisch, jedoch in weiteren Einzelheiten ein Ausführungsbeispiel einer erfin-dungsgemäss ausgebildeten Schaltung.

Fig. 5 zeigt ein Steuerdiagramm, welches zur besseren Beschreibung der Arbeitsweise der Schaltung gemäss der vorliegenden Erfindung dient.

In Fig. 1 ist zum besseren Verständnis der nachfolgend zu beschreibenden Erfindung eine bekannte Spannungsvervielfa-chungsschaltung gezeigt, die als typisch für den Stand der Technik angesehen werden kann. Ein Transformator T1 hat Primärklemmen 10 und 11, welche mit einer Wechselspannungsquelle verbunden sind. Sekundärseitig ist eine Seite des Transformators T1 mit Erdpotential und einer Ausgangsklemme 12 verbunden. Die andere Seite des Transformators T1 ist mit einer Seite eines Widerstands R13 verbunden. Die andere Seite des Widerstands R13 ist mit einer Seite eines Kondensators C14 verbunden, dessen andere Seite mit einem Schaltungspunkt 15 in Verbindung steht. Eine Diode 16 liegt zwischen dem Schaltungspunkt 15 und Erdpotential, wobei die Anode der Diode D16 mit dem Schaltungspunkt 15 in Verbindung steht. Zwischen dem Schaltungspunkt 15 und einem anderen Schaltungspunkt 18 liegt eine Diode Dl7, deren Anode mit dem Schaltungspunkt 18 in Verbindung steht. Zwischen dem Schaltungspunkt 18 und Erdpotential liegt ein Kondensator C19. Auch ist Schaltungspunkt 18 mit einer zweiten Ausgangsklemme 20 verbunden.

Im Betrieb lädt sich während der positiven Halbwelle der am Transformator T1 anliegenden Wechselspannung der Kondensator C14 über die Diode D16 auf den halben Wert der von Spitze zu Spitze gemessenen Spannung des Wechselstromsignals auf. Wenn das Wechselstromsignal in den negativen

3

5

10

15

20

25

30

35

40

45

50

55

60

65

617800

Bereich schwingt, fällt die Spannung am Schaltungspunkt 15 auf einen negativen Wert ab, welcher gleich dem Doppelscheitelwert der Spannung des Wechselstromsignals ist, und der Kondensator C19 erhält Ladung durch Diode Dl7, so dass die Spannung am Ausgang im wesentlichen gleich dem Doppelscheitelwert der Spannung des Wechselstromeingangssignals ist, welches bei den Klemmen 10 und 11 eingespeist wird. Ein wesentlicher Nachteil der in Fig. 1 dargestellten bekannten Schaltung ist, dass ein Spannungsabfall über den Dioden Dl6 und Dl7 auftritt. Wenn daher eine solche Schaltung für Spannungsquellen mit niedriger Spannung in der Grössenordnung von etwa 1,5 Volt verwendet wird, werden die Spannungsabfälle über den Dioden kritisch.

Fig. 2 zeigt eine aus neuerer Zeit stammende bekannte Spannungsvervielfachungsschaltung, bei der ein Metall-Oxyd-Halbleiter-Element (MOS-Element) zur Simulierung einer Diode verwendet wird. Ein n-Kanal-Feldeffekttransistor (FET und MOS) Q21 hat eine Senkenklemme 22, welche mit einer Bezugsspannungsklemme 23 verbunden ist. Die Gatterklemme von Q21 ist gekoppelt mit der Serienklemme 22, so dass die Arbeitsweise einer Diode simuliert wird. Die Quellenklemme von Q21 ist gekoppelt mit der Gatterklemme eines anderen n-Kanal-MOSFET Q24 und mit einer Seite eines Kondensators C25 über einen Schaltungspunkt 26. Die Senkenklemme von Q24 steht in Verbindung mit Klemme 23. Die Quellenklemme 27 von Q24 ist gekoppelt mit der anderen Seite des Kondensators C25 über einen Schaltungspunkt 28. Die Senkenklemme 29 eines weiteren n-Kanal-MOSFET Q30 ist gekoppelt mit dem Schaltungspunkt 28, und die Quellenklemme 31 von Q30 ist mit einer zweiten Bezugsspannung verbunden, welche an Klemme 32 liegt. Die Gatterklemme von Q30 ist mit einer Eingangsklemme 33 verbunden. Der Ausgang dieser Spannungskonverterschaltung liegt am Schaltungspunkt 28 auf einer Leitung 35.

Zur Beschreibung der Arbeitsweise der Schaltung sei angenommen, dass ein positives Potential von 10 Volt an Klemme 23 liegt, Erdpotential an Klemme 32 liegt und eine Eingangssignal-Schwingung der Klemme 33 zugeführt wird. Wenn die Eingangssignal-Schwingung in den positiven Bereich geht, wird Q30 in den EIN-Zustand versetzt, und dadurch wird die Ausgangsspannung auf Leitung 35 auf Erdpotential abgesenkt. Gleichzeitig befindet sich Q21 im EIN-Zustand, und der Kondensator C25 lädt sich auf einen Wert auf, welcher innerhalb eines durch das Bauelement gegebenen Schwellen-Spannungsabfalls der Spannung am Schaltungspunkt 23 liegt. Dadurch wird Kondensator C25 auf etwa 8 Volt aufgeladen, wenn man annimmt, dass der durch das Bauelement bedingte Schwellen-Spannungsabfall etwa 2 Volt für die in dem vorliegenden Fall verwendeten n-Kanal-MOSFETS ist. Die Spannung am Schaltungspunkt 26 beträgt nun etwa 8 Volt, und hierdurch wird Q24 in den EIN-Zustand versetzt. Wenn das Eingangssignal an Klemme 33 dann auf Erdpotential abfällt, wird Q30 in den AUS-Zustand versetzt, und der Wert der Ausgangsspannung steigt an, da sich Q24 im EIN-Zustand befindet. Die positive Spannung am Schaltungspunkt 26 wird in zunehmendem Masse positiv, da sich die Spannung über C25 nicht übergangslos ändern kann. Wenn die Spannung am Schaltungspunkt 26 über etwa 8 Volt ansteigt, wird die Spannung an dem Gatter von Q24 ebenfalls zunehmend mehr positiv bis zu einem Maximum von etwa 18 Volt. Diese Spannungszunahme am Gatter von Q24 bewirkt, dass die Ausgangsspannung auf Leitung 35 auf plus 10 Volt ansteigt. Die Spannung am Schaltungspunkt 26 steigt auf einen Wert, welcher höher als die Speisespannung an Klemme 23 ist. Die Schaltung bewirkt daher eine Spannungsvervielfachung. Im Regelfall ist der am Schaltpunkt 26 verfügbare Strom sehr gering, wenn nicht C25 sehr gross ist und die geometrischen Abmessungen des Transistors bzw. der Transistoren verhältnismässig gross sind.

Ein Nachteil dieser Schaltung ist, dass stets ein Spannungsabfall über Q21 auftritt. Dieser Spannungsabfall ist kritisch in Anordnungen, welche eine Speisespannung von etwa 1,5 Volt haben. Wenn Q21 aus einer gesättigten Betriebsweise in eine ohmische Betriebsweise während jedes Zyklus des Eingangstaktsignals geschaltet werden könnte, so könnte die Spannung an Schaltungspunkt 26 auf einen Wert anwachsen, welcher im wesentlichen gleich dem doppelten Wert der Speisespannung an Schaltungspunkt 23 ist.

Die Spannungsvervielfachungsschaltung gemäss der vorliegenden Erfindung behebt die Nachteile und Schwierigkeiten der beschriebenen bekannten Schaltung, welche in Fig. 2 dargestellt ist, durch eine Spannungspegelverschiebung, welche einen Transistor entsprechend Q21 während jedes Zyklus eines Eingangstaktsignals von einer Betriebsweise in eine andere umschaltet.

In diesem Zusammenhang wird auf Fig. 3 Bezug genommen. Fig. 3 zeigt ein Blockschaltbild einer bevorzugten Ausführungsform einer Spannungsvervielfachungsschaltung gemäss der vorliegenden Erfindung. Eine Spannungsverdopplungs-schaltung 49, welche als Block durch gestrichelte Linien dargestellt ist, enthält eine Spannungspegelverschiebungsschaltung I, einen Kondensator C 50 und einen n-Kanal-MOSFET Q 51. Eine Batteriezelle 52, welche im Regelfall eine Spannung von 1,5 Volt zur Verfügung stellt, liegt über den Spannungseingängen 53 und 54 der Spannungspegelverschiebungsschaltung I. Die positive Platte der Batteriezelle 52 ist gekoppelt mit Erdpotential (Vref), so dass etwa minus 1,5 Volt am Eingang 54 liegen. Der Ausgang der Spannungsverdoppelungsschaltung 49 wird auf Leitung 55 weitergegeben, und er ist im wesentlichen gleich dem doppelten Wert der Eingangsspannung von 1,5 Volt, also etwa 3,0 Volt.

Ein Taktsignal, welches als 01 bezeichnet ist, wird an eine Klemme 56 angelegt, welche mit einem ersten Eingang der Pegelverschiebungsschaltung I über Kondensator C50 verbunden ist, und mit einem zweiten Eingang über Leitung 57. Die Senkenklemme von Q51 ist mit dem ersten Eingang der Pegelverschiebungsschaltung I gekoppelt, und die andere Seite des Kondensators C50 ist mit einem Schaltungspunkt 59 verbunden. Die Quellenklemme von Q51 ist verbunden mit der negativen Seite der Zelle 52, und die Gatterklemme steht in Verbindung mit einem Ausgang der Pegelverschiebungsschaltung I. Die Ausgangsleitung 55 ist gekoppelt mit dem Schaltungspunkt 59.

Die Spannungsverdopplungsschaltung 49 wird in eine Spannungsvervierfachungsschaltung umgewandelt durch die kaskadische Hinzufügung von Pegelverschiebungsschaltungen II und III, Kondensator C60 und einen weiteren n-Kanal-MOS-FET Q61. Ein zweites Taktsignal 02 wird über eine Klemme 63, welche mit einem ersten Eingang der Pegelverschiebungsschaltung II verbunden ist, eingespeist. Das Taktsignal 02 überlappt nicht das Taktsignal 01. Die Ausgangsleitung 55 aus der Spannungsverdopplungsschaltung 49 ist gekoppelt mit einem zweiten Eingang der Pegelverschiebungsschaltung II und einem ersten Eingang der Verschiebungsschaltung III. Die Erdpotential-Verbindung zu der positiven Seite der Zelle 52 ist auch mit einem dritten Eingang der Pegelverschiebungsschaltung II und einem zweiten Eingang der Pegelverschiebungsschaltung III verbunden.

Der Ausgang der Pegelverschiebungsschaltung II steht in Verbindung mit einem dritten Eingang der Pegelverschiebungsschaltung III und mit einer Seite des Kondensators C60. Die andere Seite des Kondensators C60 ist gekoppelt mit der Senkenklemme von Q61 und mit einer Ausgangsleitung 64 aus der Spannungsvervierfachungsschaltungüber einen Schaltungspunkt 65. Die Quellenklemme von Q61 ist gekoppelt mit

4

5

10

15

20

25

30

Ì5

40

45

W

55

fcfJ

65

der Leitung 55, und die Gatterklemme ist verbunden mit dem Ausgang der Pegelverschiebungsschaltung III.

Im Betrieb werden die beiden sich nicht überlappenden Taktsignale 01 und 02 ausserhalb der in Fig. 3 dargestellten Schaltung erzeugt. Die Signale gehen vorzugsweise ins Positive mit einem Tastverhältnis (duty cycle) von Ys bei 1,024 Hz mit logischen Schwingungen (logie swings) von ungefähr 1,5 Volt. Während der Zeit, in der sich das Taktsignal 01 auf einem hohen Pegel befindet (null Volt) wird das Gatter von Q51 zurückgestellt auf den am meisten positiven Spannungspegel, so dass Q51 in die EIN-Stellung versetzt wird, und Schaltungspunkt 59 ändert sein Potential auf etwa minus 1,5 Volt gegenüber der Bezugsspannung von null Volt. Wenn das Signal

01 den Wert einer logischen Null (— 1,5 Volt) erhält, nimmt die Spannung am Schaltungspunkt 59 aufgrund der Ladung des Kondensators C50 auf minus 3,0 Volt ab. In diesem Zeitpunkt wird das Gatter von Q51 zurückgestellt auf das Potential des Schaltungspunkts 59, wobei Q51 in den AUS-Zustand versetzt wird, so dass die Ladung auf Kondensator C50 bsi minus 3,0 Volt gehalten wird. Dies wird durch die Pegelverschiebungsschaltung I bewirkt.

Anschliessend nimmt das Taktsignal 02 den Wert einer logischen 1 an (null Volt), und die Pegelverschiebungsschaltung II konvertiert dieses Signal in ein positiv verlaufendes Signal, welches zwischen minus 3,0 Volt und der Bezugsspannung von null Volt schwingt. Dieses neue Signal wird nachfolgend als 02' bezeichnet, und es hat den gleichen Takt wie das 02-Signal, jedoch hat es eine grössere Amplitude. In diesem Zeitpunkt wird das Gatter von Q61 wieder auf das am meisten positive Potential (null Volt) zurückgestellt, so dass nun der EIN-Zustand hergestellt wird. Der Kondensator C60 lädt sich über Q61 auf ein Potential von minus 3,0 Volt. Wenn die Taktsignale

02 und 02' negativ werden, wird das Gatter von Q61 zurückgestellt auf das Potential des Schaltungspunkts 65, und Q61 wird dadurch in den AUS-Zustand versetzt. Die Spannung am Schaltungspunkt 65 schwingt auf ein Potential von minus 6,0 Volt, entsprechend der in dem Kondensator C60 gespeicherten Ladung. Die Gatterklemme von Q61 wird zurückgestellt auf das Potential des Schaltungspunkts 65 durch die Pegelverschiebungsschaltung III. Kurz gesagt, stellen die Spannungspegel-Verschiebungsschaltungen I und II sicher, dass die Gatter von Q51 und Q61 die Charakteristik in Sperrichtung vorgespannter Dioden simulieren. Auf diese Weise werden, wie nachfolgend noch anhand weiterer Einzelheiten erläutert werden wird, die Spannungsfallprobleme gelöst, die den oben beschriebenen vorbekannten Schaltungen anhaften.

Fig. 4 stellt ein Übersichtsdiagramm der Orientierung der Blätter mit den Fig. 4a und 4b dar. Die Fig. 4a und 4b zeigen ein schematisches Diagramm der in Fig. 3 dargestellten Schaltung zur Vervierfachung der Spannung mit der Spannungsvervielfa-chungsschaltung 49 gemäss der Erfindung.

Die TAKT- und TAKT-Eingänge einer Flip-Flop-Schaltung 75 erhalten Taktsignale von 4 KHz und die entsprechende Inversion, und zwar über Klemmen 76 bzw. 77. Das 4 KHz-Signal, welches bei Klemme 76 anliegt, wird auch dem ersten von drei Eingängen eines NAND-Gatters 78 zugeführt. Der Eingang D des Flip-Flop 75 ist gekoppelt mit einem zweiten Eingang des NAND-Gatters 78 und dem Ausgang Q eines zweiten Flip-Flop 80. Der Ausgang Q des Flip-Flop 75 ist gekoppelt mit einem dritten Eingang des NAND-Gatters 78. Die TAKT-bzw. TAKT-Eingänge des Flip-Flop 80 erhalten das gleiche 4 KHz-Signal und den gleichen inversen Wert über Klemmen 81 bzw. 82. Das 4 KHz-Eingangssignal, welches bei Klemme 81 zugeführt wird, wird auch dem ersten von drei Eingängen eines zweiten NAND-Gatters 83 zugeführt. Der Eingang D des Flip-Flop 80 ist gekoppelt mit einem 1 KHz-Signal, welches an Klemme 85 und einem zweiten Eingang des NAND-Gatters 83 anliegt. Der Ausgang Q des Flip-Flop 80 ist gekoppelt mit dem

617800

dritten Eingang des NAND-Gatters 83. Die Verwendung von 4 KHz-, 4 KHz- und 1 KHz-Signalen zur Erzeugung der gewünschten Frequenz der nicht-überlappenden Taktsignale 01' und 02 ist lediglich als Ausführungsbeispiel aufzufassen und nicht einschränkend.

Der Ausgang des NAND-Gatters 78 ist mit Klemme 63 verbunden, welche ihrerseits mit dem Eingang eines Inverters 88 innerhalb der Pegelverschiebungsschaltung II und mit der Gatterklemme eines p-Kanal-MOSFET 90 verbunden ist. Der Ausgang des Inverters 88 ist gekoppelt mit der Gatterklemme eines weiteren p-Kanal-MOSFET Q91. Das 02-Taktsigna) wird daher dem Gatter von Q90 zugeführt, und die Inversion dieses Signals (02) gelangt zum Gatter von Q91. Die Quellenklemmen von Q90 und Q91 sind gekoppelt mit der Bezugsspannung Vref an Klemme 53, und die Senkenklemme von Q91 ist verbunden mit der Senkenklemme eines n-Kanal-MOSFET Q92 und der Gatterklemme eines anderen p-MOSFET Q93 über Schaltungspunkt 94. In ähnlicher Weise ist die Senkenklemme von Q90 verbunden mit der Senkenklemme von Q93 und mit der Gatterklemme von Q92 über einem Schaltungspunkt 96, und es ist dadurch eine quergekoppelte bistabile Schaltung mit Q92 und Q93 gebildet, welche durch Q91 bzw. Q90 belastet sind. Die Substrate von Q92 und Q93 sind mit den zugehörigen Quellenklemmen verbunden. Die Quellenklemmen von Q92 und Q93 sind zusammengeschaltet, und sie stehen in Verbindung mit einem Schaltungspunkt 95. Die bistabile Schaltung konvertiert die 1,5 Volt-Pegel-Schwingung des Q2-Taktsignals in eine 3 Volt-Pegel-Schwingung.

Schaltungspunkt 96 ist gekoppelt mit den beiden Gatterklemmen eines komplementären Paares von MOSFETs Q98 und Q99, welche einen CMOS-Inverter bilden. Die Substrate von Q98 und Q99 sind mit ihren zugehörigen Quelleftklemmen verbunden. Die Quellenklemme von Q98 ist auch mit der Bezugsspannungsklemme 53 verbunden. Die Quellenklemme von Q99 ist mit dem Schaltungspunkt 95 verbunden. Die Senkenklemmen von Q98 und Q99 sind miteinander verbunden, und diese Verbindung ist gekoppelt mit einem Schaltungspunkt 100. Schaltungspunkt 100 ist auch verbunden mit den Gatterklemmen zweier komplementärer MOSFETs Q101 und Q102, welche einen CMOS-Inverter bilden. Die Substrate von Q101 und Q102 sind auch mit den zugehörigen Quellenklemmen verbunden. Die Quellenklemme von Q101 ist ausserdem mit der Bezugsspannungsquelle 53 verbunden. Die Quellenklemme von Q102 ist gekoppelt mit Schaltungspunkt 95. Die Senkenklemmen von Q101 und Q102 sind miteinander verbunden, und diese Verbindung ist mit einer Leistung 103 gekoppelt, welche das' 02'SignaI weiterleitet.

Der Ausgang des NAND-Gatters 83 ist gekoppelt mit dem Eingang eines Inverters 105, und der Ausgang des Inverters 105 steht in Verbindung mit dem Eingang eines zweiten Inverters 106. Der Ausgang des Inverters 106 ist gekoppelt mit den Gatterklemmen zweier komplementärer MOSFETs Q110 und Q111, welche einen CMOS-Inverter bilden. Die Substrate von Q110 und Q111 sind gekoppelt mit den zugehörigen Quellenklemmen. Die Quellenklemme von Q110 liegt an der Bezugsspannung Vref, und die Quellenklemme von Q111 liegt an der Bezugsspannung VBat- Der CMOS-Inverter mit Q 110 und Q111 puffert das Taktsignal 01 auf ein stärkeres Signal, welches dann an anderer Stelle in der Schaltung benutzt wird, um ausreichenden Ladestrom für den Kondensator C50 zu liefern. Die Senkenklemmen von Q110 und Q111 sind miteinander verbunden, und die Verbindung ist gekoppelt mit Klemme 56.

Die Klemme 56 steht in Verbindung mit den beiden Gatterklemmen zweier weiterer komplementärer MOSFETs Q115 und Q116. Die Substrate von Q115 und Q116 sind mit den zugehörigen Quellenklemmen verbunden. Die Quellenklemme von 115 liegt an der Bezugsspannung VREF. Die Quellenklemme von Q116 liegt an der Bezugsspannung VBat- Die Senkenklemmen

5

5

10

15

20

25

30

35

40

45

50

55

60

b5

617800

von Q115 und Q116'sind miteinander verbunden, und die Ver-. bindung ist gekoppelt mit einem Schaltungspunkt 120. Schaltungspunkt 120 steht mit den beiden Gatterklemmen zweier weiterer komplementärer MOSFETs Q121 und Q122 in Verbindung. Das Substrat von Q121 liegt an Vref, und das Substrat von Q122 ist verbunden mit der zugehörigen Quellenklemme. Die Quellenklemme von Q121 steht in Verbindung mit der Klemme 56, und die Quellenklemme von Q122 ist mit Schaltungspunkt 59 verbunden. Der Kondensator C50 liegt zwischen Klemme 56 und Schaltungspunkt 59.

Die Senkenklemmen von Q121 und Q122 sind miteinander verbunden, und diese Verbindung ist gekoppelt mit der Gatterklemme von Q51. Die Quellenklemme von Q51 liegt an der Bezugsspannung Vbat- Die Senkenklemme von Q51 steht in Verbindung mit dem Schaltungspunkt 59. Das Substrat von Q51 ist gekoppelt mit der Bezugsspannung VREF über eine Sperrdiode D128, deren Anode mit dem Substrat von Q51 verbunden ist. Das Substrat von Q51 flotiert daher frei, da keine direkte Verbindung zu einer Spannungsquelle besteht. Dies ist erforderlich, um sicherzustellen, dass die Spannung am Schaltungspunkt 59 nicht festgelegt wird innerhalb eines Dioden-Spannungsabfalls der Bezugsspannung Vbat. wenn die Spannung am Schaltungspunkt 59 sich in der negativen Schwingung befindet.

Der Schaltungspunkt 59 ist gekoppelt mit Schaltungspunkt 95 innerhalb der Pegelverschiebungsschaltung II durch Leitung 55. Auch ist der Schaltungspunkt 59 gekoppelt mit der in Fig. 4b dargestellten Pegelverschiebungsschaltung III über die gleiche Leitung 55.

Fig. 4b zeigt die Pegelverschiebungsschaltung III. Innerhalb dieser Schaltung ist Leitung 103, welche von der Pegelverschiebungsschaltung II (Fig. 4a) herangeführt ist, mit einem Schaltungspunkt 135 verbunden. Der Schaltungspunkt 135 ist mit den beiden Gatterklemmen zweier komplementärer MOSFETs Q136 und Q137 verbunden, deren Substrate mit den zugehörigen Quellenklemmen gekoppelt sind. Die Quellenklemme von Q136 liegt an der Bezugsspannung VREF, und die Quellenklemme von 137 steht mit Leitung 55 in Verbindung. Die Senkenklemmen von Q136 und Q137 sind miteinander verbunden, und diese Verbindung ist mit einem Schaltungspunkt 140 gekoppelt. Schaltungspunkt 140 ist verbunden mit den beiden Gatterklemmen zweier weiterer komplementärer MOSFETs Q141 und Q142. Das Substrat von Q141 liegt an der Bezugsspannung VREF, und das Substrat von Q142 ist mit der zugehörigen Quellenklemme verbunden. Die Quellenklemme von Q141 steht in Verbindung mit Schaltungspunkt 135, und die Quellenklemme von Q142 ist mit Schaltungspunkt 65 verbunden. Die Senkenklemmen von Q141 und Q142 sind miteinander verbunden, und die Verbindung ist gekoppelt mit der Gatterklemme von Q61. Die Quellenklemme von Q61 ist gekoppelt mit der Leitung 55, und das Substrat von Q61 steht in Verbindung mit der Bezugsspannung VREFüber eine Sperrdiode D 150, deren Anode gekoppelt ist mit dem Substrat von Q 61. Die Diode D 150, die entsprechend der Abbildung mit dem Substrat von Q 61 gekoppelt ist, bewirkt, dass das Substrat in der gleichen Weise frei flotiert, wie es in der vorangegangenen Beschreibung D 128 der Fall war. Der Kondensator C 60 liegt zwischen Schaltungspunkt 135 und Schaltungspunkt 65, und der Ausgang der Spannungsvervielfachungsschaltung gelangt zur Leitung 64, welche mit dem Schaltungspunkt 65 in der beschriebenen Weise gekoppelt ist.

Die gesamte in den Fig. 4a und 4b dargestellte Schaltung, ausser den Kondensatoren C 50 und C 60, kann in einem einzigen Halbleiterchip integriert sein, welcher auch eine weitere Schaltung oder weitere Schaltungen enthalten kann, die von der Spannungsvervielfachungsschaltung Gebrauch machen. Es ist praktisch nicht möglich, die Kondensatoren C 50 und C 60 zu integrieren: sie befinden sich daher ausserhalb des Chips.

io

25

55

Die Spannungsvervielfachungsschaltung gemäss der vorliegenden Erfindung erfordert daher lediglich den entsprechenden Platz für die Kondensatoren, wenn diese zusammen mit einer Packung einer integrierten Schaltung verwendet werden, z. B. als Modul einer Digital-Armbanduhr. Dementsprechend erhält man eine erhebliche Ersparnis an Platz bzw. eine verbesserte Packungsdichte gegenüber den bisherigen Spannungsvervielfa-chungsschaltungen, bei denen zusätzlich zu den Kondensatoren Induktivitäten vorhanden sind.

Die Arbeitsweise der in den Fig. 4a und 4b dargestellten Schaltung wird nachfolgend noch eingehender anhand des in Fig. 5 dargestellten Zeitablaufdiagramms beschrieben. Schwingungsform 155 zeigt das Signal 01, welches an Klemme 56 anliegt, und Schwingungsform 156 zeigt das Signal 0 2, welches vom Ausgang des NAND-Gatters 78 zu der Klemme 63 und Schwingungsform 156 zeigt das Signal 02, welches vom Ausgang des NAND-Gatters 78 zu der Klemme 63 am Eingang der Pegelverschiebungsschaltung II eingegeben wird. Dabei ist zu beachten, dass die Taktsignale 01 und 02 positiv gerichtete Taktsignale sind, welche zwischen minus 1,5 Volt und null Volt schwingen, und welche nicht miteinander in Phase liegen und einander nicht überlappen. Schwingungsform 157 zeigt die Spannung, welche am Schaltungspunkt 59 im Betrieb der Schaltung gemäss der Erfindung auftritt. Dabei ist zu beachten, dass die Schwingungsform 157 ebenfalls ein positiv gerichtetes Taktsignal ist, welches von minus 3,0 Volt bis etwa minus 1,5 Volt schwingt, und welches in Phase liegt mit dem Signal 01 (Schwingungsform 155). Schwingungsform 158 zeigt die am Schaltungspunkt 65 im Betrieb der Schaltung auftretende Spannung; sie enthält zwei positiv gerichtete Signalteile, welche eine maximale negative Extremität von minus 6 Volt aufweisen, wobei ein Teil in Phase liegt mit dem Taktsignal 01 (Schwingungsform 155), und der zweite stärker positiv schwingende Teil in Phase ist mit dem Taktsignal 02 (Schwingungsform 156).

In diesem Zusammenhang ist hervorzuheben, dass die Spannungs-Schwingungsform 158 kein Gleichstrom ist, sondern eine wechselnde Amplitude hat. Es ist naturgemäss möglich, dieses alternierende Signal gleichzurichten, um einen Gleichstrom zu erhalten. Wenn jedoch die Spannungsvervielfa-chungsschaltung integriert ist in digitale Armbanduhren, welche Flüssigkristallanzeigen aufweisen, genügt ein alternierendes Signal. Flüssigkristallanzeigen arbeiten nach dem Effektivwert der steuernden Spannung, und es entstehen keine nachteiligen Wirkungen durch Übergangsvorgänge der Speisespannung.

Bei der Beschreibung des dargestellten Ausführungsbeispiels ist die Bezugsspannung VREF das Erdpotential, und sie wird in dieser Beschreibung als «positiver» Wert oder «logisch null» bezeichnet. Die Bezugsspannung Vbat hat einen Minus-Wert, und sie wird als «negativer» Wert oder «logisch null» bezeichnet. Es wird angenommen, dass im Betrieb das Taktsignal 01 sich auf einem positiven Spannungspegel (Zeit ti, Fig. 5) befindet oder auf dem Spannungspegel VREF von null Volt. Die Transistoren Q 110 und Q121 schalten EIN, und Q 111 und Q122 schalten AUS. Transistor Q 51 wird daher in den EIN-Zustand versetzt, und Kondensator C 50 lädt sich durch Q110 und Q 51. Die Dauer des positiven Teils des Taktsignals 0 1 ist hinreichend lang im Vergleich zu der Ladungszeit von C 50, so dass sich dieser auf die volle Speisespannung von minus 1,5 Volt aufladen kann.

Anschliessend fällt das Taktsignal 01 auf eine logische Null oder minus 1,5 Volt (Zeit t2, Fig. 5), und dadurch wird der Inver-termitQ115undQ116 derart geschaltet, dass der Schaltungspunkt 120 den Pegel einer logischen Eins oder null Volt erhält. Sobald der Schaltungspunkt 120 den Pegel einer logischen Eins einnimmt, schalten Q121 auf AUS und Q122 auf EIN. Wenn Q122 in den EIN-Schaltzustand versetzt wird, kehrt die Span

nung am Gatter von Q51 zurück zu dem Spannungspegel, der am Schaltungspunkt 59 vorhanden ist. Q122 arbeitet daher wie ein Schalter, welcher Schaltungspunkt 59 zum Gatter von Q51 durchschaltet. Dies ist im Zusammenhang mit der vorliegenden Erfindung von besonderer Bedeutung, da hierdurch sichergestellt ist, dass Q51 in den AUS-Zustand geschaltet wird, wenn die Spannung an dem Schaltungspunkt 59 negativer wird als die von Vbat- Die von C50 im betrachteten Moment gehaltene Ladung kann sich daher nicht über Q51 entladen, und die Spannung am Schaltungspunkt 59 ist der maximal mögliche negative Ausschlag, ohne dass irgendwelche unerwünschten Spannungsabfälle auftreten, wie es bei nach dem Stande der Technik bekannten Schaltungen dieser Art der Fall war.

Mit anderen Worten würde ohne die Rückstellung zwischen der Quellenklemme von Q122 und Schaltungspunkt 59 eine effektive positive Spannung an der Gatterklemme von Q51 vorhanden sein, da der Schaltungspunkt 59 einen stärker negativen Wert annimmt als Vbat- Hierdurch würde C50 nach Vbat durch Q51 entladen, und dadurch würde der maximal mögliche negative Ausschlag am Schaltungspunkt 59 auf einen Schwellwert-Spannungsabfall der Anordnung begrenzt, welcher mehr ins Negative als der Wert von VBat fallen würde.

Dies ist das wesentliche Problem, das entsprechend den obigen Darlegungen bei solchen nach dem Stande der Technik bekannten Einrichtungen auftritt, wie sie in Fig. 2 dargestellt sind.

In diesem Zeitpunkt liegt eine Spannung von minus 3 Volt an dem Schaltungspunkt 59, welcher mit Schaltungspunkt 95-in der Pegelverschiebungsschaltung II durch Leitung 55 gekoppelt ist. Die Spannung von minus 3 Volt, welche auf Leitung 55 gegeben ist, stellt den Ausgang der Spannungsverdopplungs-schaltung 49 dar. Die Spannung von minus 3 Volt, welche am Schaltungspunkt 95 anliegt, ist die negative Speisespannung für die Pegelverschiebungsschaltung II.

Im Zeitpunkt (Fig. 5) erhält das Taktsignal 02 einen positiven Wert (im vorliegenden Fall null Volt), welcher an der Gatterklemme von Q90 liegt und Q90 im AUS-Zustand hält. Die Spannung an dem Ausgang des Inverters 88 hat einen negativen Wert (minus 1,5 Volt), wenn das Taktsignal 02 einen positiven Wert hat. Diese negative Spannung wird an die Gatter617800

klemme von Q91 angelegt, und das führt zum EIN-Zustand dieses Transistors, welcher Schaltungspunkt 94 auf den positiven Spannungspegel von VREF hinaufzieht. Transistor Q93 schaltet in den EIN-Zustand, so dass Schaltungspunkt 96 auf den Pegel von minus 3 Volt heruntergezogen wird, welcher sich am Schaltungspunkt 95 befindet. Dieser Wert von minus 3 Volt am Schaltungspunkt 96 wird gepuffert durch die beiden Inverter mit Q98 und Q99 bzw. Q101 und Q102. Das Ausgangssignal, welches auf Leitung 103 gegeben wird, ist das Taktsignal 02', welches sich in zeitlicher Synchronisation mit dem Taktsignal 02 befindet, aber zwischen minus 3 Volt und dem Erdpotential von VREF schwingt.

Bei der Beschreibung der Wirkungsweise wird nun die Fig. 4b betrachtet. Das Taktsignal 02' wird zu dem Schaltungspunkt 135 geleitet, und die Spannung von minus 3 Volt aus der Spannungsverdopplungsschaltung 49 wird auf die Leitung 55 gelegt. Wenn das Taktsignal 02 einen positiven Wert annimmt (null Volt), wird Transistor Q137 in den EIN-Zustand versetzt, so dass dann minus 3 Volt an Schaltungspunkt 140 liegen. Transistor Q141 wird in den EIN-Zustand versetzt, und dadurch wird das Potential VREF an das Gatter von Transistor Q61 angelegt. In diesem Zeitpunkt wird Q61 in den EIN-Zustand versetzt, und hierdurch wird ermöglicht, dass Kondensator C60 über Q61 von der Spannung von minus 3 Volt geladen wird, welche auf Leitung 55 vorhanden ist.

Wenn das Taktsignal 02 den Wert von minus 1,5 Volt annimmt (Zeitpunkt U, Fig. 5), fällt das Signal 02' auf minus 3 Volt. Q141 wird daher in den AUS-Zustand versetzt und Q142 wird in den EIN-Zustand versetzt, so dass die Spannung an der Gatterklemme von Q61 auf den am Schaltungspunkt 65 vorhandenen Wert zurückkehrt. Da das Taktsignal 02' ins Negative geht, sinkt die Spannung an der Ausgangsleitung 64 ins Negative auf 6 Volt ab, wie die Schwingungsform 158 (Fig. 5) zeigt.

Anhand der Zeichnung und der zugehörigen Beschreibung wurde eine Spannungsvervielfachungsschaltung erläutert, welche eine verhältnismässig niedrige Spannung in eine verhältnismässig hohe Spannung umwandelt, ohne dass unerwünschte Spannungsabfälle über Komponenten der Schaltung auftreten.

7

5

10

15

20

25

30

35

40

G

2 Blatt Zeichnungen

Claims (14)

1. 617800

   PATENTANSPRÜCHE

   1. Spannungsvervielfachungsschaltung mit einer Bezugs-taktsignalquelle und einer Spannungsquelle, deren einer Pol geerdet ist, dadurch gekennzeichnet, dass ein Paar in Kaskade geschaltete Inverter (Q 115, Q 116 ; Q 121, Q 122) eine erste Spannungspegelverschiebeschaltung (I) bilden, dass der erste Inverter (Q 115, Q 116) an den Spannungspol der Spannungsquelle und Erde angeschaltet ist und einen Eingang aufweist, der an die Bezugstaktsignalquelle angeschlossen ist, sowie einen Ausgang, der mit dem zweiten Inverter (Q 121, Q 122) gekoppelt ist, dass der zweite Inverter (Q 121, Q 122) zwischen die Bezugstaktsignalquelle und einenAusgang (55) der Span-nungsvervielfachungsschaltung geschaltet ist, dass ein Ladungsspeicher (C 50) parallel mit dem zweiten Inverter (Q 121, Q 122) geschaltet ist, und dass ein Schaltglied (Q 51) zwischen den Ausgang (55) der Spannungsvervielfachungsschal-tung und den Spannungspol der Spannungsquelle geschaltet ist und eine Gatterklemme aufweist, welche an den Ausgang des zweiten Inverters (Q 121, Q 122) angeschlossen ist.
2. 2. Spannungsvervielfachungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Bezugstaktsignalquelle einen ersten Ausgang für ein erstes Bezugstaktsignal (0 l)und einen zweiten Ausgang für ein zweites Bezugstaktsignal (0 2) aufweist, dass der Eingang des ersten Inverters (Q 115, Q 116) an den ersten Ausgang der Bezugstaktsignalquelle angeschlossen ist, dass eine zweite Spannungspegelverschiebeschaltung (II) vorgesehen ist, welche einen ersten Eingang aufweist, der an den zweiten Ausgang (0 2) der Bezugstaktsignalquelle gekoppelt ist, sowie einen zweiten Eingang (55), der an den Ausgang der ersten Spannungspegelverschiebeschaltung (I) gekoppelt ist, und einen Ausgang (103);

   dass eine dritte Spannungspegelverschiebeschaltung (III) vorgesehen ist, welche einen ersten Eingang aufweist, der an den Ausgang (103) der zweiten Spannungspegelverschiebe-schaltung (II) gekoppelt ist, sowie einen zweiten Eingang (55), der an den Ausgang der ersten Spannungspegelverschiebe-schaltung (I) gekoppelt ist;

   dass ein zweiter Ladungsspeicher (C 60) zwischen dem Ausgang der zweiten Spannungspegelverschiebeschaltung (II) und einem Ausgang (64) der Spannungsvervielfachungsschaltung geschaltet ist;

   und dass ein zweites Schaltglied (Q 61) zwischen dem Ausgang (64) der Spannungsvervielfachungsschaltung und dem zweiten Eingang (55) der dritten Spannungspegelverschiebe-schaltung (III) geschaltet ist und einen Schalteingang aufweist, welcher an den Ausgang der dritten Spannungspegelverschie-beschaltung (III) gekoppelt ist.
3. 3. Spannungsvervielfachungsschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Spannungspegelver-schiebeschaltung eine bistabile Schaltung (Q 90 bis Q 93) und ein Paar in Kaskade geschalteter Inverter (Q 98, Q 99; Q 101, Q 102) enthält, wobei ein Eingang der bistabilen Schaltung (Q 90 bis Q 93) an den ersten Eingang (63) der zweiten Spannungspe-gelverschiebeschaltung (II), ein Ausgang der bistabilen Schaltung (Q 90 bis Q 93) mit einem Eingang des ersten Inverters (Q 98, Q 99) des Paars der in Kaskade geschalteten Inverter gekoppelt ist, und ein Ausgang des zweiten Inverters (Q 101, Q 102) des Paars der in Kaskade geschalteten Inverter an den Ausgang (103) der zweiten Spannungspegelverschiebeschal-tung (II) gekoppelt ist.
4. 4. Spannungsvervielfachungsschaltung nach Anspruch 3, dadurch gekennzeichnet, dass die bistabile Schaltung (Q 90 bis Q 93) ein Paar kreuzweise gekoppelte Feldeffekttransistoren (Q 92, Q 93) enthält.
5. 5. Spannungsvervielfachungsschaltung nach Anspruch 4, dadurch gekennzeichnet, dass die bistabile Schaltung (Q 90 bis Q 93) ein zweites Paar von Feldeffekttransistoren (Q 91, Q 90)

   aufweist, welche an entsprechende der kreuzweise geschalteten Feldeffekttransistoren (Q 92, Q 93) gekoppelt sind.
6. 6. Spannungsvervielfachungsschaltung nach Anspruch 5, dadurch gekennzeichnet, dass die zweite Spannungspegelver-schiebeschaltung (II) einen dritten Inverter (88) aufweist, dessen Eingang an den zweiten Ausgang (0 2) der Bezugstaktsignalquelle gekoppelt, und dessen Ausgang an die Gatterklemme des ersten Feldeffekttransistors (Q 91) des zweiten Paars von Feldeffekttransistoren (Q 91, Q 90) gekoppelt ist.
7. 7. Spannungsvervielfachungsschaltung nach Anspruch 6, dadurch gekennzeichnet, dass der zweite Ausgang (0 2) der Bezugstaktimpulsquelle an die Gatterklemme des zweiten Feldeffekttransistors (Q 90) des zweiten Paars von Feldeffekttransistoren (Q 90,Q91) gekoppelt ist, wobei das Signal des zweiten Ausgangs (0 2) der Bezugstaktsignalquelle und das Komplement desselben am Ausgang des dritten Inverters (88) die bistabile Schaltung (Q 91 bis Q 93) steuern.
8. 8. Spannungsvervielfachungsschaltung nach Anspruch 3, dadurch gekennzeichnet, dass das Paar der in Kaskade geschalteten Inverter (Q 98, Q 99; Q 101, Q 102) der zweiten Span-nungspegelverschiebeschaltung (II) zwischen Erde und den Ausgang (55) der ersten Spannungspegelverschiebeschaltung (I) geschaltet ist.
9. 9. Spannungsvervielfachungsschaltung nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass die dritte Spannungspegelverschiebeschaltung (III) ein Paar von in Kaskade geschalteten Invertern (Q 136, Q 137; Q 141, Q 142) aufweist, wobei ein Eingang des ersten Inverters (Q 136, Q 137) dieses Paares an den Ausgang (103) der zweiten Spannungspe-gelverschiebeschaltung (II) gekoppelt ist, und dass der Ausgang des zweiten Inverters (Q141, Q142) dieses Paars an die Gat terklemme des zweiten Schaltgliedes (Q 61) angeschlossen ist.
10. 10. Spannungsvervielfachungsschaltung nach Anspruch 9, dadurch gekennzeichnet, dass der erste Inverter (Q136, Q137) des Inverterpaars (Q 136, Q 137; Q 141, Q 142) zwischen Erde und dem Ausgang (55) der ersten Spannungspegelverschiebe-schaltung (I) gekoppelt ist, und dass der zweite Inverter (Q141, Q142) zwischen den Ausgang (103) der zweiten Spannungspe-gelverschiebeschaltung (II) und den Ausgang (64) der Span-nungsvervielfachungsschaltung gekoppelt ist.
11. 11. Spannungsvervielfachungsschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der jeweilige Inverter ein komplementäres Paar vom MOS-Feldeffekttransi-storen (Q 115, Q 116; Q 121, Q 122, Q 98, Q 99; Q 101, Q 102; Q 136, Q 137; Q 141, Q 142) enthält.
12. 12. Spannungsvervielfachungsschaltung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das oder die Schaltglieder (Q 51, Q 61) einen Feldeffekttransistor enthalten.
13. 13. Spannungsvervielfachungsschaltung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der oder die Ladungsspeicher (C 50, C 60) einen Kondensator enthalten.
14. 14. Spannungsvervielfachungsschaltung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Bezugs-taktsignalquelle einander nicht überlappende Signale (0 1,0 2) abgibt