DE3338206C2 - - Google Patents
Info
- Publication number
- DE3338206C2 DE3338206C2 DE3338206A DE3338206A DE3338206C2 DE 3338206 C2 DE3338206 C2 DE 3338206C2 DE 3338206 A DE3338206 A DE 3338206A DE 3338206 A DE3338206 A DE 3338206A DE 3338206 C2 DE3338206 C2 DE 3338206C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- transistor
- input terminal
- output
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 description 7
- 230000001934 delay Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
- H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
- H03K19/09445—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors with active depletion transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Schnittstellenschaltung gemäß Ober
begriff des Anspruchs 1. Insbesondere ist an eine Schnittstellen
schaltung mit MOS-Feldeffekttransistoren gedacht, die in inte
grierten Digitalschaltungen mit Zweiphasen-Logik verwendet
werden kann, beispielsweise in digitalen Abstimmsystemen für
den Fernsehempfang.
Eine Schnittstellenschaltung für derartige Generatoren für
Synchronsignale, die nach einer Binärlogik kodierbar sind,
hat vor allem die Funktion, die von den Synchronsignalen ge
steuerte Verbraucherschaltung von dem Generator so zu entkop
peln, daß solche Rückkopplungen vermieden werden, die die lo
gischen Pegel der erzeugten Signale verändern, wobei gleich
zeitig die notwendige, von der Verbraucherschaltung geforder
te Signalleistung geliefert wird.
Eine Endstufe bisheriger Schnittstellenschaltungen kann in
einfacher Weise aus zwei Transistoren bestehen, die mit den
Source- und Drain-Elektroden in Reihe zwischen die beiden
Pole eines Speisespannungsgenerators geschaltet sind und deren
Gate-Elektroden mit einem Eingangsanschluß der Schaltung ver
bunden sind, die an den Synchronsignal-Generator angeschlossen
ist, von dem sie gegenphasig leitend gesteuert werden. Der
Verbindungspunkt der beiden Transistoren bildet einen Ausgangs
anschluß der Schaltung.
Eine Schaltung zur Erzeugung zweier Taktimpulsserien aus einem
periodischen Signal, bei der Endstufen in Gegentakt-Schaltung
verwendet werden, ist aus der US-PS 42 83 639 bekannt. Jeder
Taktphase ist eine eigene Gegentakt-Schaltung zugeordnet, die
über ein Flipflop mit einem Steuersignaleingang gekoppelt ist.
Zwischen den Steuersignaleingang und den Flipflop-Eingang der
für die eine Taktphase zuständigen Schaltung ist eine Source-
Folgerschaltung angeordnet. Zwischen den beiden Eingängen eines
jeden Flipflop befindet sich je ein Inverter.
Bisherige Schnittstellenschaltungen der zuvor erläuterten Art,
die mit Feldeffekttransistoren verwirklicht sind, verwenden
im allgemeinen Endstufen mit einem Kondensator, der in der
Fachwelt als "Bootstrap-Kondensator" bezeichnet wird und der
eine Verbesserung der Ansprechzeit des mit der Schnittstellen
schaltung ausgestatteten Systems gestattet.
Bootstrap-Kondensatoren für Inverter und Verstärker mit Gegen
takt-Endstufe zu verwenden, ist aus der US-PS 39 61 269 für
einen Mehrphasen-Taktgenerator bekannt. Dabei werden aus einem
einphasigen Taktsignal eines Taktoszillators zwei komplementäre
Taktsignale abgeleitet, die auf zwei getrennte Weiterverar
beitungsschaltungen gegeben werden, an deren Ausgang je eine
der beiden zu erzeugenden Taktphasen entsteht. Von den kom
plementären Taktsignalen wird in jeder Weiterverarbeitungs
schaltung eines direkt auf einen ersten Eingang eines Ver
stärkers und das zweite über ein UND-Transfer-Gatter auf
einen zweiten Eingang des Verstärkers gegeben. Das Ausgangs
signal eines jeden Verstärkers wird über je eine Verzögerungs
leitung auf je einen zweiten Eingang des UND-Transfer-Gatters
der jeweils anderen Weiterverarbeitungsschaltung gegeben.
Auch aus der US-PS 39 27 334 ist eine Schaltung bekannt, mit
der ein Zweiphasen-Taktsignal erzeugt werden kann. Zu diesem
Zweck werden zwei Pufferschaltungen kombiniert, die je einen
mit Bootstrap-Kondensator versehenen Inverter und einen mit
Bootstrap-Kondensator versehenen Gegentakt-Verstärker auf
weisen, die über einen MOSFET miteinander verbunden sind.
Bei der bereits angesprochenen bisherigen Schnittstellenschal
tung ist die Gate-Elektrode des an den negativen Pol angeschlossenen
Transistors mit dem Eingangsanschluß über eine Inverterschaltung
gekoppelt, so daß hohen oder niedrigen Signalpegeln
am Eingang, denen die binären Logikwerte "0" bzw. "1" gemäß
einer positiven Logik zugeordnet werden können, Leitungszustände
oder Sperrzstände des Transistors entsprechen.
Zwischen der Source- und der Drain-Elektrode ist ein Feldeffekttransistor
virtuell im Leitungszustand ein Kurzschluß
und im Sperrzustand eine offene Schaltung, so daß dem Potentialpegel
des Ausgangsanschlusses entsprechend "0" oder "1"
am Eingang nach einer "positiven Logik" ein binärer Logikwert
"0" bzw. "1" zugeordnet werden kann. Damit wird der Logik-
Pegel des Signals am Eingang korrekt zum Ausgang übertragen,
und auch das Ausgangssignal hat eine Impulswellenform. Der
Einsatz eines Bootstrap-Kondensators erlaubt es, die Anstiegszeit
der vorderen Flanken der Impulse der Ausgangssignale zu
verringern, deren Wellenform sich dadurch besser an eine
rechteckige Idealwellenform annähern kann.
Wenn er nämlich vor dem Übergang des Eingangssignals von "0"
auf "1" in geeigneter Weise geladen wird, wenn also der mit
dem negativen Pol verbundene Transistor an der vorderen Flanke
eines Eingangsimpulses sperrt und der Ausgangspegel zum Potential
des positiven Poles neigt, wird das Potential der Gate-
Elektrode des mit dem positiven Pol verbundenen Transistors
auf einen Pegel gebracht, der höher ist als derjenige, der
eine Kopplung mit dem Eingang und derselben Speisespannung
gestatten würde.
Ohne einen Bootstrap-Kondensator wäre die an der Gate-Elektrode
des mit dem positiven Pol verbundenen Transistors anliegende
Spannung konstant. Daher ergäbe sich gleichzeitig mit
einer Erhöhung des Potentials am Ausgangsanschluß, das heißt
an der Source-Elektrode dieses Transistors, eine progressive
Verringerung der am Transistor anliegenden Gate-Source-Spannung
und damit eine Verringerung seiner Leitfähigkeit, die
den ansteigenden Übergang des Ausgangs mit einem exponentiellen
Verlauf verzögern würde.
Der Bootstrap-Kondensator hält jedoch die Gate-Source-Spannung
nahezu konstant und erlaubt daher für den gesamten Umschaltungsübergang
eine nahezu konstante Anstiegsgeschwindigkeit
des Ausgangs auf den Logikwert "1". Die Kapazität muß
dann entladen werden, um den folgenden Übergang von "1" auf
"0" nicht zu behindern.
Eine Schnittstellenschaltung, die in der Endstufe oder in den
Endstufen der Schaltung einen Bootstrap-Kondensator benutzt,
muß daher auch geeignete Schaltungsmittel aufweisen, um diesen
Kondensator zu laden und zu entladen, ohne die korrekte
Logikfunktion der Schaltung zu stören.
Für Generatoren für Synchronsignale mit zwei nicht überlagerten
Phasen mit Rechteck-Impulswellenform und mit zwei getrennten
Ausgangsanschlüssen wird eine bekannte Schnittstellenschaltung,
die diesen Ansprüchen genügt, mit MOS-Feldeffekttransistoren
verwirklicht.
Diese Schaltung hat zwei identische, gesonderte Zwillingsschaltungen,
von denen jede einen Eingangsanschluß für die
Verbindung mit dem Signalgenerator und einen Ausgangsanschluß
für die Verbindung mit einer Verbraucherschaltung für diese
Signale besitzt.
Fig. 1 zeigt eine dieser identischen Schaltungen, die eine
Endstufe aufweist, welche aus einem ersten Transistor Q₁,
einem Anreicherungstransistor, und einem zweiten Transistor
Q₂, einem Verarmungstransistor besteht, die in Reihe zwischen
den positiven Pol +V CC und den negativen Pol -V CC eines
Speisespannungsgenerators geschaltet sind.
Die Source-Elektrode von Q₁ ist mit -V CC verbunden, während
die Drain-Elektrode von Q₂ an +V CC angeschlossen ist. Die
Drain-Elektrode von Q₁ und die Source-Elektrode von Q₂ sind
in einem gemeinsamen Schaltungsknoten vereinigt, der einen
Ausgangsanschluß U₁ bildet.
Die in Fig. 1 gezeigte Schaltung hat einen Eingangsanschluß
A für die Verbindung mit einem Generator für Synchronsignale.
Dieser Anschluß ist über eine erste Inverterschaltung I₁, eine
zweite Inverterschaltung I₂ und eine dritte Inverterschaltung
I₃ mit der Gate-Elektrode von Q₁ verbunden.
Die Gate-Elektrode von Q₂ ist über einen Bootstrap-Kondensator
C₁ an den Schaltungsknoten angeschlossen.
Die Schaltung hat ferner einen dritten Transistor Q₃, einen
Anreicherungstransistor, und einen vierten Transistor Q₄, einen
Verarmungstransistor. Die Source-Elektrode von Q₃ ist an
-V CC angeschlossen, während die Drain-Elektrode von Q₄ an +V CC
angeschlossen ist. Die Drain-Elektrode von Q₃ und die Source-
Elektrode von Q₄ sind mit einem Schaltungsknoten verbunden,
der durch Verbindungspunkt zwischen der Gate-Elektrode
von Q₂ und dem Kondensator C₁ gebildet wird.
Die Gate-Elektrode von Q₃ ist mit dem Ausgang der ersten Inverterschaltung
I₁ verbunden. Die Gate-Elektrode von Q₄ ist
mit dem Ausgang einer NOR-Logikschaltung N₁ verbunden, deren
erster Eingang über eine vierte Inverterschaltung I₄ mit dem
Eingangsanschluß A und deren zweiter Eingang mit dem Ausgang
der zweiten Inverterschaltung I₂ verbunden ist.
Nachstehend soll die Funktion nur einer der Zwillingsschaltungen
untersucht werden, da die Funktion der anderen identisch
ist.
Es sei angenommen, daß zu Beginn der Signalpegel am Eingang
niedrig ist, d. h., dem Logikwert "0" entspricht, und daß Q₁
und Q₃ leiten, da die Ausgangswerte von I₁ und I₃ gleich "1"
sind. Unter diesen Bedingungen ist der Bootstrap-Kondensator
C₁ sicher entladen und ist Q₂ ausgeschaltet, so daß der Potentialpegel
am Ausgang dem Logikwert "0" entspricht.
Da der Wert am Ausgang von I₄ "1" ist, ist der Ausgang der
Logikschaltung N₁ notwendigerweise "0", so daß auch Q₄ wenig
leitend ist (d. h., die geringstmögliche Leitfähigkeit, die
erzielbar ist, wenn die Source-Elektrode auf "0" und die Gate-
Elektrode auf einem nicht negativen Potential liegt), weshalb
keine Ladung von C₁ erfolgen kann.
Wenn der Signalpegel am Eingang an der Vorderfront eines Impulses
auf den Logikwert "1" übergeht, sinken die Ausgänge von
I₁ und I₄ gleichzeitig auf den Pegel "0".
Da der Pegel am Ausgang von I₂ aufgrund der analogen Verzögerungen
der Inverterschaltung erst nach einem bestimmten Zeitintervall
auf "1" ansteigt, haben während dieses gesamten Zeitintervalls
die Eingänge der NOR-Schaltung N₁ einen Logikwert
"0", so daß der Ausgang den Wert "1" annimmt und während dieser
Zeitspanne das Leiten von Q₄ bestimmt.
Da Q₃ bereits ausgeschaltet ist und der Ausgang noch auf "0"
ist, wird der Bootstrap-Kondensator C₁ durch Q₄ bis zu einer
Spannung aufgeladen, die in der Nähe der Speisespannung liegt.
Sobald der Ausgang von I₂ auf "1" ansteigt, schaltet N₁ Q₄
aus; da jedoch Q₃ immer noch ausgeschaltet ist, bleibt C₁ geladen.
Der Ausgang von I₃ sinkt mit einer bestimmten Verzögerung auf
den Pegel "0", wodurch Q₁ ausgeschaltet wird. Der Potentialpegel
am Ausgang der Schaltung beginnt zu steigen, wodurch
gleichzeitig aufgrund des Bootstrap-Kondensators, der die Gate-
Source-Spannung von Q₂ fast konstant hält, das Gate-Potential
von Q₂ über den Pegel von +V CC ansteigt.
Da die Leitfähigkeit eines Verarmungstransistors mit negativer
Schwellenspannung mit zunehmender positiver Spannung am Gate
wesentlich größer ist, steigt das Potential am Ausgang U₁ der
Schaltung mit einem sehr kurzen Übergang auf den Pegel "1".
Wenn dann der Eingang A an der hinteren Flanke des Signalimpulses
auf "0" wechselt, steigen die Ausgänge von I₁ und I₄
gleichzeitig auf "1" an, wodurch das Leiten von Q₃ hervorgerufen
wird, das die Entladung von C₁ und die Abschaltung von
Q₂ erlaubt, und wodurch der Wert "0" am Ausgang der NOR-Schaltung
bestätigt wird, der Q₄ ausgeschaltet hält. Mit einer gewissen
Verzögerung aufgrund der analogen Verzögerungen von
I₂ und I₃, deren Ausgänge auf "0" bzw. "1" übergehen, beginnt
Q₁ zu leiten und sinkt das Potential am Ausgang U₁ auf den
Pegel "0", wodurch die Anfangsbedingungen wieder hergestellt
werden.
Die bekannte Schnittstellenschaltung gemäß Fig. 1 gewährleistet
eine rasche Umschaltung des Ausgangs, wodurch Signalimpulse
erzeugt werden, deren Form sehr gut an die Rechteckform
angenähert ist.
Allerdings hat die Anwesenheit von mehreren Invertern in Kaskadenschaltung
nicht vernachlässigbare Signalverzögerungen
zwischen Eingang und Ausgang zur Folge. Da außerdem die zur
Ladung des Bootstrap-Kondensators verfügbare Zeit, die sich
durch Ausnutzung der analogen Verzögerungen der Inverterschaltungen
ergeben hat, ziemlich kurz ist, sind erhöhte Werte für
den Ladestrom und somit teurere Dimensionierungen der Schaltungskomponenten
erforderlich.
Die höheren Stromflüsse in den metallischen Verbindungen und
den Halbleiterübergängen der integrierten Vorrichtung führen
zu entsprechend stärkerem Rauschen und zu entsprechend höheren
thermischen Verlusten. Aufgrund der hohen Verlustleistungswärme
sinkt die Zuverlässigkeit der Vorrichtung rapide, wenn die
Betriebstemperatur bei erhöhter Frequenz sich denjenigen Werten
nähert oder diese überschreitet, bei denen die Halbleiterübergänge
beeinträchtigt oder zerstört werden.
Der Erfindung liegt die Aufgabe zugrunde, eine Schnittstellenschaltung
für Generatoren für Synchronsignale mit zwei nicht
überlagerten Phasen mit Rechteck-Impulswellenform zu schaffen,
die geringere Signalverzögerungen verursacht als die erwähnte bisherige
Schnittstellenschaltung und die wirtschaftlicher und zuverlässiger
ist als diese.
Bei einer Schnittstellenschaltung für Generatoren für Synchronsignale
mit zwei nicht überlagerten Phasen wird diese Aufgabe
erfindungsgemäß durch das Kennzeichen des Patentanspruchs 1
gelöst.
Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen
und aus der nachfolgenden Beschreibung eines Ausführungsbeispiels,
das in der Zeichnung dargestellt ist.
Es zeigt
Fig. 1 das Schema einer von zwei identischen, gesonderten
Schaltungen, die zusammen eine bekannte Schnittstellenschaltung
für Generatoren für Synchronsignale mit
zwei nicht überlagerten Phasen bilden, und
Fig. 2 das gesamte Schema einer Schnittstellenschaltung für
Generatoren für Synchronsignale mit zwei nicht überlagerten
Phasen gemäß der Erfindung.
In den Figuren sind für übereinstimmende Teile dieselben
Bezugszeichen verwendet.
Die in Fig. 2 gezeigte Schnittstellenschaltung kann als integrierte
Schaltung mit MOS-Feldeffekttransistoren mit isoliertem
Gate und n-Kanal ausgebildet sein, und sie kann Teil einer
umfangreicheren, nicht weiter dargestellten, integrierten
Schaltung sein.
Die in Fig. 2 gezeigte Schaltung besteht aus einer ersten
Schaltung mit einem Eingangsanschluß A und einem Ausgangsanschluß
U₁ und aus einer zweiten, mit der ersten Schaltung identischen
Schaltung, die einen Eingangsanschluß B und einen Ausgangsanschluß
U₂ hat.
Zur Vereinfachung wird nur eine der beiden identischen Zwillingsschaltungen
beschrieben, wobei die Verbindungen zwischen
beiden symmetrisch sind.
Die Schaltung hat eine Endstufe, welche aus einem ersten Transistor
Q₁, einem Anreicherungstransistor, und einem zweiten
Transistor Q₃, einem Verarmungstransistor besteht.
Die Source-Elektrode von Q₁ ist an den Pol -V CC eines Speisespannungsgenerators
angeschlossen, während die Drain-Elektrode
von Q₂ an den zweiten, zum ersten Pol entgegengesetzten Pol
+V CC des Speisespannungsgenerators angeschlossen ist.
Die Drain-Elektrode von Q₁ und die Source-Elektrode von Q₂
sind gemeinsam mit einem Schaltungsknoten verbunden, der den
Ausgangsanschluß U₁ der Schaltung bildet. Die Gate-Elektrode
von Q₂ ist an diesen Schaltungsknoten über einen Kondensator
C₁ angeschlossen, der den Bootstrap-Kondensator der Endstufe
bildet.
Die Schaltung hat ferner einen dritten Transistor Q₃, einen
Anreicherungstransistor, und einen vierten Transistor Q₄, einen
Verarmungstransistor. Die Drain-Elektrode von Q₃ und die
Source-Elektrode von Q₄ sind an die Gate-Elektrode von Q₂ angeschlossen,
welche außerdem mit der Drain-Elektrode eines
fünften Transistors Q₅, eines Anreicherungstransistors, verbunden
ist. Die Drain-Elektrode von Q₄ ist an +V CC und die
Source-Elektrode von Q₅ an -V CC angeschlossen.
Die Source-Elektrode von Q₃ ist an die Drain-Elektrode eines
sechsten Transistors Q₆, eines Anreicherungstransistors, angeschlossen,
dessen Source-Elektrode mit -V CC verbunden ist.
Die Gate-Elektroden von Q₁ und Q₃ sind mit dem Eingangsanschluß
A über eine Inverterschaltung I₁ gekoppelt.
Die Gate-Elektrode von Q₆ ist mit einem Anschluß eines zweiten
Kondensators C₂ verbunden, dessen zweiter Anschluß mit -V CC
verbunden ist.
Der erste Anschluß von C₂ ist an den Ausgangsanschluß U₁ über
einen als Diode geschalteten Transistor D₁, an die Drain-Elektrode
eines siebten Transistors Q₇, eines Anreicherungstransistors,
dessen Source-Elektrode mit -V CC verbunden ist, und
an einen ersten Anschluß einer NOR-Logikschaltung N₁ angeschlossen.
Der Ausgang dieser NOR-Logikschaltung ist mit der
Gate-Elektrode von Q₄ verbunden, und ein zweiter und ein dritter
Eingang von N₁ sind mit dem Eingangsanschluß A der Schaltung
bzw. mit dem Ausgangsanschluß U₂ der Zwillingsschaltung
verbunden.
Auch die Gate-Elektroden von Q₅ und Q₇ sind an den Ausgangsanschluß
U₂ der Zwillingsschaltung angeschlossen. Die entsprechenden
Bauelemente der Zwillingsschaltung, die identisch mit
der ersten Schaltung und mit dieser verbunden sind, sind in
Fig. 2 mit denselben Bezugszeichen versehen, welche jedoch
zusätzlich einen Strich aufweisen.
Nachstehend soll insbesondere die Funktion der Schnittstellenschaltung
gemäß der Erfindung untersucht werden, welche in
Fig. 2 dargestellt ist, wobei nur auf einen der diese bildenden
Zwillingsschaltungen Bezug genommen wird, weil die Funktion
der beiden Zwillingsschaltungen übereinstimmt und die
Verbindung zwischen beiden symmetrisch ist.
Die Transistoren Q₁ und Q₂ bilden mit dem Kondensator C₁ eine
Endstufe mit "Bootstrap-Kapazität" der bereits beschriebenen,
bekannten Bauart.
Während jedoch die Gate-Elektrode von Q₁ normalerweise mit dem
Eingangsanschluß über eine Inverterschaltung gekoppelt ist,
ist die Gate-Elektrode von Q₂ über geeignete Logikschaltungen
nicht nur mit dem Eingangsanschluß A der Schaltung verbunden,
sondern auch mit dem Ausgang U₂ der Zwillingsschaltung und
einem Speicherelement, das durch den Kondensator C₂ gebildet
wird und auf die Ausgänge U₁ und U₂ beider Zwillingsschaltungen
anspricht.
Der Kondensator C₂ wird geladen, wenn das Potential des Ausgangsanschlusses
U₁, mit dem er über die Diode D₁ verbunden
ist, auf den Wert "1" übergeht, d. h., wenn Q₁ sperrt und Q₂
leitet.
Wegen der Diode D₁ kann er jedoch nur dann entladen werden,
wenn Q₇ in den leitenden Zustand übergeht, d. h., wenn der
Ausgang U₂ den Wert "1" hat, unabhängig von den möglichen
Übergängen von U₁. Dadurch lädt sich C₂ entsprechend der
vorderen Flanke jedes Signalimpulses am Ausgang U₁ auf und bleibt
bis zur vorderen Flanke des nachfolgenden Signalimpulses am
Ausgang U₂ geladen.
Die Aufladung von C₁ kann nur über Q₄ erfolgen, wenn dieser
im leitenden Zustand ist, während die Entladung von C₁ nur
über Q₃ und Q₆ erfolgen kann, wenn diese gleichzeitig leiten.
Der Transistor Q₄ kann nur dann leiten, wenn der Kondensator
C₂ entladen ist, da er über die NOR-Logikschaltung N₁ mit diesem
Kondensator gekoppelt ist.
Der Transistor Q₆ leitet nur dann, wenn C₂ geladen ist, so
daß Q₄ und Q₆ niemals gleichzeitig im Zustand maximalen Leitens
sein können, wodurch die Aufladung und die Entladung von
C₁ nicht gleichzeitig erfolgen können.
Der Transistor Q₄ ist über die NOR-Schaltung auch mit dem Eingangsanschluß
A und dem Ausgangsanschluß U₂ der Zwillingsschaltung
verbunden, so daß er leiten und damit die Aufladung von
C₁ und die Leitung von Q₂ nur dann gestatten kann, wenn alle
Eingänge von NOR den Wert "0" haben, d. h. nur im Zeitintervall
zwischen der hinteren Flanke jedes Signalimpulses am Ausgang
U₂ und der vorderen Flanke jedes nachfolgenden Signalimpulses
am Eingang A.
Der Transistor Q₃ wird gleichzeitig mit Q₁ von den Eingangssignalen
über eine Inverterschaltung in den leitenden Zustand
gesteuert, so daß die Entladung von C₁ über Q₃ und Q₆ (und die
Abschaltung von Q₃) erfolgt, wenn gleichzeitig das Eingangssignal
den Wert "0" hat und der Kondensator C₂ entladen ist,
mithin nur im Zeitintervall zwischen der hinteren Flanke jedes
Signalimpulses am Eingang A und der hinteren Flanke jedes
nachfolgenden Signalimpulses am Ausgang U₂. Es läßt sich sehen,
daß die gemeinsam von Q₃ und Q₆ ausgeführte Funktion identisch
mit derjenigen ist, die ein einziger Transistor erfüllen könnte,
der von einer UND-Logikschaltung gesteuert ist, die zwei
mit I₁ und C₂ verbundene Eingänge hat.
Der Transistor Q₅ hält dann C₁ entladen und Q₂ ausgeschaltet,
bis der Ausgang U₂ den Wert "1" hat, d. h., bis zu dem Zeitpunkt,
in dem die nachfolgende Wiederaufladung von C₂ beginnen
kann.
Die in Fig. 2 gezeigte Schnittstellenschaltung überträgt das
Eingangssignal auf den Ausgang mit einer Verzögerung, die geringer
ist als die Verzögerung bei der in Fig. 1 gezeigten,
bekannten Schaltung, denn die Gate-Elektrode von Q₁ ist mit
dem Eingangsanschluß A über nur eine Inverterschaltung gekoppelt.
Die Schaltung gemäß der Erfindung verwendet zum Aufladen und
zum Entladen der "Bootstrap-Kapazität" Zeitintervalle, die
durch dieselbe Schaltung logisch so bestimmt sind, daß die
zwischen zwei Signalimpulsen verfügbare Zeit vollständig ausgenutzt
werden kann, ohne in irgendeiner Weise mit diesen zu
interferieren.
Insbesondere sind die zur Aufladung verfügbaren Zeitintervalle
beträchtlich länger als diejenigen, die sich bei einer
Schaltung des Standes der Technik mit den analogen Verzögerungen
der Inverterschaltungen ergeben (bei Signalfrequenzen von
250 kHz sind beispielsweise die Zeitintervalle 500 nsec anstatt
30-40 nsec), und ihre Dauer paßt sich an die Frequenz
der Impulse an.
Daraus ergeben sich eine größere Zuverlässigkeit und ein geringeres
Rauschen, da niedrigere Aufladungsstromwerte möglich
sind.
Die Verringerung der Stromwerte in der Schaltung erlaubt außerdem
eine günstigere Dimensionierung der Bauelemente und der
erforderlichen Versorgung, woraus sich eine größere Wirtschaftlichkeit
der entsprechenden Vorrichtungen ergibt, die mit bekannten
Integrationstechniken monolithisch integriert sind.
Über das beschriebene und dargestellte Ausführungsbeispiel
der Erfindung hinaus sind zahlreiche Varianten möglich, ohne
den Erfindungsgedanken zu verlassen.
So können beispielsweise die Verarmungstransistoren und der
Bootstrap-Kondensator gegen gleichwertige Anreicherungsvorrichtungen
ausgetauscht werden.
Bei einer anderen Lösung können alle Transistoren solche mit
p-Kanal sein.
Claims (8)
1. Schnittstellenschaltung für Generatoren für Synchronsignale
mit zwei nicht überlagerten Phasen mit Rechteck-
Impulswellenform, umfassend zwei identische, mit Feldeffekttransistoren
ausgerüstete Zwillingsschaltungen,
von denen jede einen Eingangsanschluß (A, B) für die Verbindung
mit einem Synchronsignalgenerator und einen Ausgangsanschluß
(U₁, U₂) für die Verbindung mit einer Verbraucherschaltung
hat sowie eine Endstufe mit einem ersten
Transistor (Q₁, Q₁′) und einem zweiten Transistor
(Q₁, Q₂′), die an einen ersten Pol (-V CC ) bzw. einen dazu
entgegengesetzten, zweiten Pol (+V CC ) eines Speisespannungsgenerators
angeschlossen sind, zwischen die sie mit den
Source- und den Drain-Elektroden in Reihe geschaltet sind,
wobei der Verbindungspunkt der beiden Transistoren den Ausgangsanschluß
(U₁, U₂) der Schaltung bildet und die Gate-
Elektrode des ersten Transistors (Q₁, Q₁′) mit dem Eingangsanschluß
der Schaltung über eine Inverterschaltung (I₁, I₁′)
gekoppelt ist, wobei ferner die Gate-Elektrode des zweiten
Transistors (Q₂, Q₂′) mit dem Verbindungspunkt des ersten und
des zweiten Transistors über ein kapazitives Schaltelement
(C₁, C₁′) gekoppelt und über eine erste Umschalteinrichtung
mit dem zweiten Pol (+V CC ) des Speisespannungsgenerators sowie
über eine zweite Umschalteinrichtung mit dem ersten Pol (-V CC )
des Speisespannungsgenerators verbunden ist, dadurch gekennzeichnet,
daß jeder der Zwillingsschaltungen
eine NOR-Logik-Schaltung (N₁, N₁′), die die erste, damit gekoppelte
Umschalteinrichtung steuert, und eine UND-Logik-
Schaltung, die die damit verbundene, zweite Umschalteinrichtung
steuert, aufweist sowie ein Speicherelement (C₂, C₂′),
das auf die Ausgangssignale der beiden Zwillingsschaltungen
anspricht und das bei der vorderen Flanke jedes Impulses dieser
Signale den Pegel des Signals am Ausgang der Schaltung,
zu dem das Speicherelement gehört, speichert, wobei es bis
zu dem Zeitpunkt, welche an der vorderen Flanke des Impulses
des nachfolgenden Ausgangssignals entspricht, ein Signal mit
einem konstanten Pegel, der gleich dem gespeicherten Pegel
ist, auf einen ersten Eingangsanschluß der NOR-Logik-Schaltung
(N₁, N₁′) und auf einen ersten Eingangsanschluß der UND-Logik-
Schaltung überträgt, wobei die NOR-Logik-Schaltung einen
zweiten Eingangsanschluß und einen dritten Eingangsanschluß
hat, welche mit dem Einganggsanschluß (A, B) der diese enthaltenden
Schaltung bzw. dem Ausgangsanschluß (U₂, U₂′) der
Zwillingsschaltung verbunden sind, und wobei die UND-Logikschaltung
einen zweiten Eingangsanschluß hat, der über die
Inverterschaltung (I₁, I₁′) mit dem Eingangsanschluß (A, B)
der diese enthaltenden Schaltung gekoppelt ist.
2. Schnittstellenschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß das Speicherelement (C₂, C₂′)
jeder Zwillingsschaltung ein Kondensator ist, von dem ein
erster Anschluß mit dem ersten Pol (-V CC ) des Speisespannungsgenerators
und ein zweiter Anschluß mit dem ersten Eingangsanschluß
der NOR-Logikschaltung (N₁, N₁′), mit dem ersten
Eingangsanschluß der UND-Logikschaltung über eine Diode (D₁,
D₁′) mit dem Ausgangsanschluß (U₁, U₁′) der Schaltung und
über einen dritten Transistor (Q₇, Q₇′) mit dem ersten Pol
(-V CC ) des Speisespannungsgenerators verbunden sind, wobei
der dritte Transistor (Q₇, Q₇′) mit der Source-Elektrode und
der Drain-Elektrode zwischen den zweiten Anschluß des Kondensators
(C₂, C₂′) und den ersten Pol (-V CC ) geschaltet und mit
der Gate-Elektrode an den Ausgangsanschluß (U₂, U₂′) der
Zwillingsschaltung angeschlossen ist.
3. Schnittstellenschaltung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß das kapazitive Schaltelement
jeder Zwillingsschaltung ein Kondensator (C₁, C₁′) ist.
4. Schnittstellenschaltung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die erste
Umschalteinrichtung jeder Zwillingsschaltung ein vierter Transistor
(Q₄, Q₄′) ist, der mit der Source-Elektrode und der
Drain-Elektrode zwischen die Gate-Elektrode des zweiten Transistors
(Q₂, Q₂′) und den zweiten Pol (+V CC ) des Speisespannungsgenerators
geschaltet und mit der Gate-Elektrode an die
NOR-Logikschaltung (N₁, N₁′) angeschlossen ist, die diesen
in den leitenden Zustand steuert.
5. Schnittstellenschaltung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die UND-
Logikschaltung und die in jeder der Zwillingsschaltungen enthaltene,
zweite Umschalteinrichtung insgesamt bestehen aus
einem fünften Transistor (Q₆, Q₆′) und einem sechsten Transistor
(Q₃, Q₃′), deren Gate-Elektroden den ersten Eingangsanschluß
bzw. den zweiten Eingangsanschluß der UND-Logikschaltung
bilden, wobei die fünften Transistoren (Q₆, Q₆′) und die
sechsten Transistoren (Q₃, Q₃′) mit den Source-Elektroden und
den Drain-Elektroden in Reihe zwischen die Gate-Elektrode des
zweiten Transistors (Q₂, Q₂′) und den ersten Pol (-V CC ) des
Speisespannungsgenerators geschaltet sind.
6. Schnittstellenschaltung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß jeder der
Zwillingsschaltungen einen siebten Transistor (Q₅, Q₅′) aufweist,
der mit den Source- und Drain-Elektroden zwischen die
Gate-Elektrode des zweiten Transistors (Q₂, Q₂′) und den ersten
Pol (-V CC ) des Speisespannungsgenerators geschaltet ist,
wobei die Gate-Elektrode an den Ausgang (U₂, U₁) der Zwillingsschaltung
geschaltet ist.
7. Schnittstellenschaltung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die darin
enthaltenen Transistoren MOS-Feldeffekttransistoren mit isoliertem
Gate und n-Kanal sind, wobei die Transistoren, die
mit einer Elektrode direkt an den zweiten Pol (+V CC ) des
Speisespannungsgenerators angeschlossen sind, Verarmungstransistoren
sind, während die anderen Transistoren Anreicherungstransistoren
sind.
8. Schnittstellenschaltung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß die darin enthaltenen
Transistoren MOS-Feldeffekttransistoren mit isoliertem
Gate und p-Kanal sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8223869A IT1210945B (it) | 1982-10-22 | 1982-10-22 | Circuito di interfaccia per generatori di segnali di sincronismo a due fasi nonsovrapposte. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3338206A1 DE3338206A1 (de) | 1984-05-03 |
DE3338206C2 true DE3338206C2 (de) | 1990-02-08 |
Family
ID=11210534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833338206 Granted DE3338206A1 (de) | 1982-10-22 | 1983-10-20 | Schnittstellenschaltung fuer generatoren fuer synchronsignale mit zwei nicht ueberlagerten phasen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4587441A (de) |
DE (1) | DE3338206A1 (de) |
FR (1) | FR2535128B1 (de) |
GB (1) | GB2128832B (de) |
IT (1) | IT1210945B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19531195C2 (de) * | 1994-08-24 | 2001-03-01 | Hyundai Electronics Ind | Ausgabepufferspeicher zur Rauschdämpfung |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63110811A (ja) * | 1986-10-28 | 1988-05-16 | Mitsubishi Electric Corp | クロツクジエネレ−タ |
US4774422A (en) * | 1987-05-01 | 1988-09-27 | Digital Equipment Corporation | High speed low pin count bus interface |
US4829515A (en) * | 1987-05-01 | 1989-05-09 | Digital Equipment Corporation | High performance low pin count bus interface |
US4816700A (en) * | 1987-12-16 | 1989-03-28 | Intel Corporation | Two-phase non-overlapping clock generator |
US5059837A (en) * | 1989-02-13 | 1991-10-22 | Ibm | Data dependent variable time delay circuit |
US5182468A (en) * | 1989-02-13 | 1993-01-26 | Ibm Corporation | Current limiting clamp circuit |
DE58908782D1 (de) * | 1989-09-22 | 1995-01-26 | Itt Ind Gmbh Deutsche | Zweiphasentaktgenerator. |
US5389831A (en) * | 1992-12-17 | 1995-02-14 | Vlsi Technology, Inc. | Clock generator for providing a pair of nonoverlapping clock signals with adjustable skew |
JP3330746B2 (ja) * | 1994-09-09 | 2002-09-30 | 新日本製鐵株式会社 | ブートストラップ回路 |
EP0822475B1 (de) * | 1996-07-31 | 2001-05-30 | STMicroelectronics S.r.l. | Verfahren und Schaltung zur Ladungssteuerung eines Bootstrap-Kondensators in einem schaltenden spannungsreduzierenden Regler |
JP5886128B2 (ja) * | 2011-05-13 | 2016-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5022593B1 (de) * | 1970-06-15 | 1975-07-31 | ||
US3986046A (en) * | 1972-07-24 | 1976-10-12 | General Instrument Corporation | Dual two-phase clock system |
US3927334A (en) * | 1974-04-11 | 1975-12-16 | Electronic Arrays | MOSFET bistrap buffer |
US3961269A (en) * | 1975-05-22 | 1976-06-01 | Teletype Corporation | Multiple phase clock generator |
JPS53106552A (en) * | 1977-02-28 | 1978-09-16 | Toshiba Corp | Waveform shaping circuit |
DE2837882C2 (de) * | 1978-08-30 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Taktformer für integrierte Halbleiter-Digitalschaltungen |
DE2837855C2 (de) * | 1978-08-30 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Impulswandler zur Taktversorgung von digitalen Halbleiterschaltungen |
DE3026951A1 (de) * | 1980-07-16 | 1982-02-04 | Siemens AG, 1000 Berlin und 8000 München | Treiberstufe in integrierter mos-schaltkreistechnik mit grossem ausgangssignalverhaeltnis |
US4456837A (en) * | 1981-10-15 | 1984-06-26 | Rca Corporation | Circuitry for generating non-overlapping pulse trains |
-
1982
- 1982-10-22 IT IT8223869A patent/IT1210945B/it active
-
1983
- 1983-10-13 US US06/541,728 patent/US4587441A/en not_active Expired - Lifetime
- 1983-10-20 DE DE19833338206 patent/DE3338206A1/de active Granted
- 1983-10-21 GB GB08328152A patent/GB2128832B/en not_active Expired
- 1983-10-21 FR FR8316774A patent/FR2535128B1/fr not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19531195C2 (de) * | 1994-08-24 | 2001-03-01 | Hyundai Electronics Ind | Ausgabepufferspeicher zur Rauschdämpfung |
Also Published As
Publication number | Publication date |
---|---|
GB8328152D0 (en) | 1983-11-23 |
IT8223869A0 (it) | 1982-10-22 |
FR2535128A1 (fr) | 1984-04-27 |
FR2535128B1 (fr) | 1986-04-25 |
GB2128832A (en) | 1984-05-02 |
IT1210945B (it) | 1989-09-29 |
GB2128832B (en) | 1986-02-26 |
DE3338206A1 (de) | 1984-05-03 |
US4587441A (en) | 1986-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69403964T2 (de) | Steuerschaltung mit einem Pegelschieber zum Schalten eines eletronischen Schalters | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2109936A1 (de) | Mehrphasentaktsignalgenerator unter Ver Wendung frequenzbezogener und phasengetrenn ter Signale | |
DE3338206C2 (de) | ||
DE2657948B2 (de) | Logikschaltung | |
DE69109521T2 (de) | Spannungserhöhte Phasen-Oszillator für den Antrieb eines Spannungsvervielfachers. | |
DE2225315B2 (de) | Mehrphasen-taktgeber | |
DE3050199T1 (de) | Dynamic ratioless circuitry for random logic applications | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2659660A1 (de) | Eingangspufferschaltung fuer speicherschaltungen | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE3343700C2 (de) | ||
DE3018604A1 (de) | Integrierte klemmschaltung | |
DE2837882A1 (de) | Taktformer fuer integrierte halbleiter-digitalschaltungen | |
EP0371555A1 (de) | Schaltungsanordnung zum Speisen einer Last | |
DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
DE2435454A1 (de) | Dynamischer binaerzaehler | |
DE69113414T2 (de) | Integrierte Konstantstromversorgung. | |
DE2833211C2 (de) | Asynchroner binärer Vorwärts-Rückwärtszähler | |
DE2834964A1 (de) | Signalgenerator oder treiberstufe | |
DE2734008C3 (de) | Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven Rauscheffekte | |
DE2727241A1 (de) | Logikschaltkreis | |
DE3432418A1 (de) | Multiplizierschaltkreis fuer logische signale | |
DE1945629A1 (de) | Pufferkreis fuer eine Torschaltung | |
DE3688234T2 (de) | Schaltung zum aufrechterhalten eines hohen potentials. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |