DE1947937A1 - Inverter mit Isolierschicht-Feldeffekttransistoren - Google Patents

Description

Inverter mit Isolierschicht-Feldeffekttransistoren

Die Erfindung betrifft eine Inverter-Schaltung mit Isolierschicht-Feldeffekttransistoren, kurz IG—FETs genannt sowie ein Verfahren zum Invertieren von Impulsen. Inverter führen die logische Funktion der Umsetzung einer logischen M¹ in eine logische ¹O' aus und stellen wesentliche Bauglieder für viele digitale Schaltungen dar. Verbesserungen an Inverter-Schaltungen wirken sich deshalb stark in einer für die Industrie günstigen Weise aus.

Ein wichtiges Kriterium beim Abschätzen des wirtschaftlichen Erfolges einer Schaltung sind die Kosten. Bei integrierten Schaltungen hängen die Kosten eng mit den räumlichen Abmessungen der Schaltung zusammen. Je kleiner die Schaltungen sind, desto billiger sind sie auch.

Aufgabe der Erfindung ist die Schaffung eines betriebssicheren, leicht ansteuerbaren Inverters, der sich insbesondere in Form einer integrierten Schaltung realisieren läßt, die erheblich kleiner als entsprechende bekannte Schaltungen mit IG-PEIs gemacht werden kann sowie die Angabe eines einfach durchzuführenden Verfahrens zum Invertieren von Datenimpulsen.

00981A/1681

Diese Aufgabe ist erfindungsgemäß dadurch gelöst, daß der Drain- und der Gateanschluß eines ersten IG-I¹ET direkt mit dem Drainanschluß eines zweiten IG-FET verbunden, daß die Sourceanschlüsse beider IG-I¹ETs direkt miteinander verbunden und über eine Kapazität an Masse gelegt sind,- daß eine Einrichtung ·=^=·zum Zuführen von Taktimpulsen zu den Drainanschlüssen und dem mit diesen verbundenen Gateanschluß des ersten IG-FET ,.vorgesehen ist sowie eine Einrichtung zum Zuführen von Datenimpulsen zum Gateanschluß des zweiten IG-FET in einer derartigen Zeitbeziehung zu den Taktimpulsen, daß mindestens ein Teil jedes Datenimpulses in eine Zeitlücke zwischen zwei aufeinanderfolgenden Taktimpulsen für eine Dauer fällt, die größer als die zur Entladung der Kapazität über den zweiten IG-FET erforderliche Zeitdauer % ist, und daß der Ausgang des Inverters durch die miteinander verbundenen Sourceanschlüsse gebildet ist. .

Das Verfahren nach der Erfindung ist dadurch gekennzeichnet, daß dem Gate- und dem Drainanschluß eines ersten IG-FET und dem Drainanschluß eines zweiten IG-FET gleichzeitig Taktimpulse "und daß dem Gateanschluß des zweiten IG-FET die Datenimpulse in einer solchen Zeitbeziehung zu den Taktimpulsen zugeführt werden, daß mindestens ein Teil jedes Datenimpulses in eine Zeitlücke zwischen zwei aufeinanderfolgenden Taktimpulsen für eine Dauer fällt, die größer als die. zur Ent-, ladung einer Kapazität, welche zwischen den miteinander verbundenen Sourceanschlüssen beider IG-FETs und Masse liegt, über den zweiten IG-FET erforderliche ZeitdauerX ist, und daß die invertierten Impulse an den miteinander verbundenen Sourceanschlüssen abgenommen werden.

Die Erfindung^ die mit ihre gegenüber dem Stand der Technik erzielbaren Torteile und eine bevorzugte Ausbildungs-

- 2a -

0 098 U/ 1681

form der Erfindung werden im folgenden anhand schematischer Zeichnungen näher erläutert.

In diesen zeigt:

Pig. 1. in isometrischer Ansicht den Aufbau eines bekannten Metalloxid-Silicium-Peldeffekttransistors, kurz MOS-PET genannt; -■■*■.'

0098U/1681

	4	1A-36	840	1947937
:	- \ -

Fig. 2 einen Querschnitt durch, einen MOS-FET im nichtleitenden Zustand; ·

, Pig. 3 einen Querschnitt durch einen MOS-FET im leiten-. den Zustand;

Fig. 4 ein Schaltbild einer "bevorzugten Ausführungsform der Erfindung;

Fig. 5 das in Fig. 4 gezeigte Schaltbild zusammen mit dem Eingangsteil einer nachfolgenden Stufeι

Fig. 6 den Verlauf eines Taktimpulses für die erfindungsgemäße Schaltung über der Zeitachse; \.

Fig. 7 den Verlauf eines Datenimpulses für die erfindungsgemäße Schaltung über der Zeitachse.

Zum besseren Verständnis des mit der Erfindung erzielbaren Fortschritts gegenüber dem Stand der Technik soll eine kurze Erläuterung der Feldeffekttransistoren und ihrer Anwendung in elektrischen Schaltungen beitragen.

Der Ausdruck "Transistor¹¹ bezeichnet ein elektronisches Bauelement aus Halbleitermaterial, das u.a. elektrische Signale verstärken und als Schalter arbeiten kann. Der bekannteste Transistor .- bipolar genannt, weil Majoritätsund Minoritätsladungsträger den Leitungsmechanismus bestimmen -, besitzt drei, mit dem Halbleitermaterial des "Transistors in unmittelbarer Verbindung stehende Anschlüsse. Im Gegensatz dazu besitzen Feldeffekttransistoren nur . zwei Anschlüsse, die mit dem Halbleitermaterial in unmittelbarer Verbindung stehen. Der dritte Anschluß wirkt mittels

009 81 kl 1681

1A-36 840

eines entsprechenden Feldes -daher der Name -, über einen Isolator auf das Halbleitermaterial ein.

Man unterscheidet zwei Grundformen von Feldeffekttransistoren: Spercschicht-Feldeffekttransistören und Isolierschicht-Feldeffekttransistoren, kurz IG-FET genannt. Von den IG-FET-Typen ist z.Zt. der Metalloxid-Silieium-Feldeffekttransistor, der MOS-FET, der häufigste, da er am einfachsten herzustellen ist. Da die Erfindung im wesentlichen eine Schaltung mit IG-FETs betrifft, wird sie im folgenden in bezug auf IG-FETö, und hier speziell in bezug auf MOS-FETs beschrieben.

Zum Verständnis von Schaltungen mit MOS-FETs trägt das Verständnis des Aufbaus und der Wirkungsweise des eigentlichen MOS-FET bei.

Alle Transistoren werden aus einem Einkristall eines HaIbleitefmaterials hergestellt. Die in der Elektronik wichtigsten Halbleiter sind Germanium und Silicium. Diese Elemente sind aus der vierten Gruppe des Periodischen Systems und haben vier Valenzelektronen. Germanium und Silicium besitzen eine tetrajedrische Kristallstruktur, wobei jedes Atom mit jedem seiner vier Nachbaratome ein Valenzelektron teilt. Ein reiner Halbleiter wird elektrisch leitfähig, wenn der Kristall soviel Energie, in der Kegel Wärmeenergie, besitzt, daß einige Elektronen aus der Gitterbindung im Kristall gelöst werden/' Nach Lösen der Bindung . verbleibt eine Lücke im Kristall, die Loch oder Defektelektron genannt wird. Die Stelle an der Bindungslücke besitzt eine positive Überschußladung, während die Stelle, an der sich das freie Elektron aufhält, eine negative Über-

' ■ - 5 - ■ 0098 U/ 16 81

1A-36 840

-ν- ^: ■ -'■■" ^:λ: \ ; ■■: :■■■■

schußladung besitzt. In solchen Halbleitern tragen sowohl die Elektronen als auch die Locher zur elektrischen Leitung bei. Wenn ein Elektron von einer anderen gelösten Bindung das Loch füllt, erscheint die Lücke an einer neuen Stelle mit dem. Effekt, als ob eine posivite Ladung zur neuen Stelle gewandert wäre.

Der Herstellung von Transistoren liegt die Tatsache zugrunde, daß die elektrische Leitfähigkeit erheblich und

W in einem genau beeinflußbaren Ausmaß durch Zugabe kleiner Mengen eines Fremdstoffes zu einem einkristallinen Halbleitermaterial vergrößert werden kann. Dies ist als Dotierung bekannt. Gewöhnlich werden Dotierungsstoffe entweder aus der dritten oder aus der fünften Gruppe des Periodischen Systems gewählt. Sie ersetzen in der Kristallstruktur bzw. im_Gitter beispielsweise ein Siliciumatom. Wird im Kristallgitter das Siliciumatom durch ein Atom aus der fünften Gruppe ersetzt, sind nur vier der fünf Valenzelektronen für die Bindungsaufgaben im Gitter notwendig. Das· verbleibende Elektron wird frei und steht als Leitungselektron zur Verfügung. Das so gewonnene Material wird n-leitender

k Halbleiter genannt, da sich in einem elektrisch neutralen Kristall negative Ladungsträger befinden. Das in der beschriebenen Weise benutzte Atom aus der fünften Gruppe wird Donator genannt. Wenn reinem Silicium eine kleine Anzahl Atome aus der dritten Gruppe zugesetzt wird, entsteht ein p-leitendes Halbleitermaterial. Wenn z.B. ein dreiwertiges Atom ein Siliciumatom im Metallgitter ersetzt, stehen nur drei Elektronen für die Bindungsaufgaben im Gitter zur Verfügung. Die übrig bleibende, nicht abgesättigte Bindung kann das Elektron eines Nachbaratomes binden, so daß ein bewegbares Loch geschaffen wird und damit die-. Möglichkeit einer Stromleitung durch Bewegung positiver

009814/1681

1A-36 840

Ladungen. Das in dieser Weise benutzte Atom der Gruppe 3 wird Akzeptor genannt, da es Elektronen bindet. Durch Zusatz von Donator- oder Akzeptoratomen in geringen Mengen kann die Leitfähigkeit eines Halbleiters enorm heraufgesetzt werden. . ·

Der in Fig. 1 gezeigte Transistor besitzt ein Substrat 10 aus η-leitendem Halbleitermaterial, in das zwei Zonen 12 und 14 aus p-leitendem Material eingelassen sind, die üblicherweise Source und Drain genannt werden (vgl. dazu "Telefunken AG·, Her aus g., Halbleiter-Lexikon, Fachausdrücke, Franzis-Verlag München," 1. Auflage 1965". . Für die Begriffe Source und Drain sind auch die deutschsprachigen Übersetzungen Zufluß bzw. Abfluß oder Quell- bzw. Saugelektrode bekannt geworden. Entsprechend sind für den Begriff Gate die deutschsprachigen Übersetzungen Tor, Eingang bzw. Steuerelektrode angegeben worden). Die Oberseite des Halbleiterkörpers ist mit einer Schutzschicht 15 bedeckt, die im Falle eines Silicium-Halbleiters aus Siliciumdioxid besteht. Die p-leitenden Siliciumzonen werden in der Regel durch Eindiffusion eines p-Fremdstoff'es in das n-Silicium durch aus dem Siliciumoxid herausgeätzte Fenster hindurch hergestellt. ·

Das Siliciumdioxid hat mindestens zwei wesentliche Funktionen. 1. wird" es, wie oben ausgeführt, als Maske benutzt, durch die p-Fremdstoffe an bestimmten Stellen in das Substrat hineindiffundiert wird. Außerdem schützt es das Siliciumsubstrat ■ vor Verunreinigungen. Seine elektrisch isolierenden Eigen- ■ schäften werden zur Isolation von Elektrodenteilen gegenüber dem Silicium benutzt. Metallische Kontakte 26 und 28 werden als Elektroden auf den freiliegenden Siliciumflachen an

- 7 -0098U/T681

1Α-36 840

Source-und "Drain angebracht. Eine metallisch leitende Gate-Elektrode 22 ist auf der Oxidschicht zwischen Source und Drain, gegenüber diesen und dem Substrat durch die Oxidschicht isoliert, angebracht.

Anhand der Fig. 2 und 3 wird die Wirkungsweise des soeben beschriebenen MOS-FET erläutert. Fig. 2 zeigt einen Zustand des HOS-FET, bei dem die Source- und Gate-Elektroden an Masse, gelegt sind und eine negative Spannung an der Drainelektrode liegt. Aufgrund des Spannungsunterschiedes zwischen Source und Drain würde ein elektrischer Strom zwischen ihnen fließen, wenn es eine leitende Verbindung gäbe. Da aber die Gate-Spannung null ist, bleiben die beiden p-Zonen des Transistors voneinander isoliert, so daß kein Strom zwischen ihnen fließen kann.

Fig. 3 zeigt den Transistor im leitfähigen Zustand, bei dem zwischen Source und Drain Strom fließen kann. Die Leitfähigkeit tritt ein, wenn ein Strom'von der Source-Elektrode in die p-Zone unterhalb der Source-Elektrode und von dort zur Drain-Elektrode durch einen p-Kanal 29 fließen kann, welcher zwischen den p-rleitenden Source- und Drainzonen existiert. Der in Fig. 3 gezeigte Zustand des Transistors wird durch Anlegen einer negativen Spannung an die Gate-Elektrode erzeugt. Den Zustand bei der Gate-Spannung null zeigt Fig. 2. Jedoch entsteht durch das Anlegen einer negativen Spannung an das Gate ein elektrisches Feld zwischen Gate' und Substrat, durch welches.die Elektronen von der Substratfläche unterhalb des Gate verdrängt .werden. Mit zunehmender, negativer Gate-Spannung entsteht ein p-Kanal aus elektronenarmem Silicium 'unmittelbar unterhalb der Oxidschicht zwischen' den beiden p-Zonen. Dies ist als Inversion bekannt. Der p-Kanai

Λ 0098U/1681

1A-36 840 -

stellt eine leitende Verbindung für Ladungsträger zwischen Source und Drain dar, so daß ein Strom durch den p-Kanal fließt, wenn die Source-Elektrode an Masse und die Drainelektrode an eine negative Spannung oder umgekehrt gelegt werden.

Bevor die Inversion der Oberfläche zur Bildung eines p-Kanals stattfinden kann, muß die Gate-Spannung einen "bestimmten kritischen Wert, die sog. Schwellenspannung V. erreichen. Die Schwellenspannung dst als Mindestspannung notwendig, um eine ausreichende Anzahl von Elektronen von der Oberfläche zu verdrängen und dadurch die Oberfläehenladungen zu neutralisieren. Der Wert von V^ hängt von der Qualität der Transistorherstellung ab und liegt gegenwärtig bei -2 bis -5 V. Mit zunehmender, negativer Gate-Spannung Vq. werden auch die Kanaltiefe und damit die leitfähige Verbindung größer. Durch Änderung der Gate-Spannung ist es möglich, die Kanalgröße zu ändern und dadurch die Stärke des in der einen oder anderen Richtung durch den Transistor fließenden Stromes zu steuern. Der Feldeffekttransistor ist, wie sich aus der Wirkungsweise ergibt, dadurch ausgezeichnet, daß der Strom in beiden Eichtungen gleichmäßig gut fließt. Der durch den p-Kanal gebildete elektrische Widerstand wird Leitwiderstand des Transistors genannt. Er ist im Vergleich zum Widerstand des am Gate nicht angesteuerten Transistors, dem sog. Isolationswiderstand, sehr klein. Der Isolationswiderstand kann beispielsweise einige Megohm betragen, während typische Werte für den Leitwiderstand 0,5 - 3 kπ.sind.

Der soeben beschriebene MOS-FET ist ein p-Kanal-Anreicherungs·· Typ, da sich nach Anlegen einer Gate-Spannung ein mit Löchern

'00 981 ί/1 M^H ■ ■ ' ·

1A-36 840

' angereiherter Kanal ausbildet. Wenn schon bei der Gate-Spannung null ein Kanal existiert, nennt man das Element einen Verarmungstyp". Entsprechend gibt es die weiteren MOS-FEG?-Variant en: p-Kanal-Verarmungstyp, n-Kanal-Anreicherungstyp und n-Kanal-Verarmungstyp. Die Erfindung läßt sich mit allen Typen gleich gut verwirklichen.

fc Der Feldeffekttransistor wird in Schaltungen in fast der gleichen Weise wie Vakuumrohren oder konventionelle, bipolare Transistoren eingesetzt. In der Nachrichtentechnik werden sie beispielsweise häufig als Verstärkerelemente benutzt, während sie bei digitalen Anwendungen als Schalter arbeiten. Da Vakuumröhre!und bipolare Transistoren sehr viel früher als Feldeffekttransistoren in die Praxis Eingang gefunden haben, werden insbesondere bipolare Transistoren ζ.Zt.häufiger angewendet. Jedoch besitzen die Feldeffekttransistoren verschiedene, nur ihnen eigene Vorteile, die es wahrscheinlich machen, daß der Feldeffekttransistor bei.einem großen Teil der Anwendungsfälle den jetzt noch gebräuchlichen, bipolaren Transistor ersetzen wird. Z.B.

) hat der Feldeffekttransistor den Vorteil. kleiner Ausmaße, verringerter Verlustleistung, größerer mechanischer Widerstandsfähigkeit und einer fast vollständigen Isolation zwischen Eingang und Ausgang.

Wahrscheinlich liegt aber die eigentliche Zukunft des Feldeffekttransistors auf dem Gebiet der integrierten Schaltung. Integrierte Schaltungen umfassen gewöhnlich mehrere Transistoren, die sämtlich zusammen mit einer sie verbindenden Schaltung auf einem Stück einkristallinen SiIi-

- 10 -

009814/1881

1Α-36 840

ciums, dem sog. Chip, ausgebildet sind. In der Regel ist es erwünscht, auf einem Chip möglichst viele Schaltkreise aus~ zubilden. Da jedes Chip alle Stufen des Herstellungsprozesses durchlaufen muß, sind seine Herstellungskosten fast unabhängig davon, ob es einen oder 100 integrierte Schaltkreise aufweist. Die Kosten pro Schaltkreis hängen daher im wesentlichen von der Anzahl der Schaltkreise auf einem Chip ab. Jeder Schaltungsentwurf, und damit auch die vorliegende Erfindung, hat deshalb zum Ziel, die für einen Schaltkreis benötigte Fläche auf dem Chip so klein wie möglich zu halten. Dies kann im allgemeinen dadurch erreicht werden, daß entweder die Zahl der Transistoren pro Schaltkreis, \die Ausdehnung des metallisierten Gebietes auf der Oberfläche des Chips, der zur Verbindung der

sog· Transistoren untereinander dienenden/Leiterbahnen, oder die Größe der Eontaktflächen auf dem Chip für Eingangsund Ausgangsverbindungen (E/A-Kontaktflächen) verkleinert wird. ■ . ,

Die Leiterbahnen bestehen aus schmalen, auf die Oberfläche des Chips aufgebrachten Metallstreif en und dienen zur Verbindung der verschiedenen Transistoren, Widerstände und Kondensatoren auf dem Chip zu Schaltkreisen. Normalerweise nimmt eine Leiterbahn auf der Oberfläche des Chips soviel Platz pro Schaltkreis wie ein MOS-FET ein.

E/A-Kontaktflächen v/erden zur elektrischen Verbindung des Chips mit der Baueinheit, in welcher es angeordnet ist, benötigt. Jede Eingangs- und Ausgangsverbindung erfordert eine Anschlußstelle, nämlich eine Fläche, an welcher ein dünner Draht angebracht werden kann. Jede solche Anschluß-

—2 stelle nimmt auf der Siliciumoberflache bis zu 2,6 χ 10 mm.

- 11

0098U/1681

1A-36 840

^* kleiner als _{? P}

ein, während der Flächenbedarf· eines MOS-FET / 0,06 χ 10 mm ist. Da die Schaltkreise auf einem bestimmten Chip nicht ohne Verbindung zu anderen, äußeren Schaltkreisen arbeiten^ ist eine gewisse Anzahl von E/A-Kontaktflächen· notwendig. Wegen des großen Platzbedarfes dieser Kontaktflächen auf der Oberfläche des Chips muß man jedoch stets bestrebt sein, die Anzahl der Kontaktflächen pro Chip zu verringern¹. Es ist deshalb eine Aufgabe dieser Erfindung, einen Schaltkreis anzugeben, der nur wenig E/A-Kontaktflächen benötigt.

Die Erfindung geht dieses Problem sehr wirksam auf zwei Wegen an. Zum ersten ist keine Gleichspannungsversorgung für die erfindungsgemäße Schaltung notwendig. Da die normalerweise benötigte Gleichspannung den Chips von außen zugeführt wird, enthält bei der Erfindung eine E/A-Verbindung. Da außerdem die Gleichspannung normalerweise jedem einzelnen Schaltkreis zugeführt werden muß, entfällt bei der Erfindung außerdem eine die einzelnen Schaltkreise verbindende, auf dem Chip hin- und herführende Leiterbahn.

Es ist .üblich, für Schaltkreise, die zu einer digitalen Schaltung zusammengefaßt sind, einen Taktgeber zu benutzen, der verhindert, daß die Schaltkreise aus dem Gleichtakt geraten;und daher falsche logische Ergebnisse liefern. Der Taktgeber oder ein'Taktimpuls-Generator ist in der Regel mit jedem einzelnen Schaltkreis der ganzen Schaltung verbunden, so daß die einzelnen Schaltkreise nur während des Auftretens eines Taktimpulses am" jeweiligen Schaltkreis arbeiten können. Einige bekannte Schaltkreise benötigen, um korrekt zu arbeiten, neben einer Datenquelle zwei Takt-

00981471881

tA-36 840 ·

-β

geber, die zu einem sog. zweiphasigen Taktgeber zusammengefaßt sind. Die erfindungsgemäße Schaltung stellt einen' wesentlichen Fortschritt gegenüber solchen, nur mit einem zweiphasigen Taktgeber zu betreibenden Schaltkreisen dar, da diese Schaltkreise zwei Taktleitungen benötigen, die ü-ber die Oberfläche des Chips hin- und herführen und an die einzelnen Schaltkreise angeschlossen sind. Außerdem erfordert ein zweiter Taktgeber eine weitere E/A-Verbindung. Die erfindungsgemäße Schaltung benötigt keinen zweiten Taktgeber, da die gegenseitige Beziehung der Takt- und Datenimpulse die korrekte Arbeitsweise der Schaltung sicherstellt. . .

Fig. 4 zeigt eine bevorzugte Ausbildungsform der Erfindung. Zwei Isolierschicht-Feldeffekttransistoren sind mit 20 bzw. JO bezeichnet. Der Dateneingangs-Transistor 20 besitzt eine Gate-Elektrode 22, eine Substrat-Elektrode 24-, eine Drain-Elektrode 26 und eine Source-Elektrode 28« Entsprechend besitzt der Transistor 30 eine Gate-Elektrode 32, eine ' Substrat-Elektrode 34, eine Drain-Elektrode 36 und eine Source-Elektrode 38.

Die Elektroden 26, 32 und 36 sind zusammen an eine^n Taktimpuls-Generator ^ angeschlossen, dessen Innenwiderstand E^-höchstens 50Λ beträgt / der kurze Impulse mit kleiner Anstiegszeit erzeugen kann. Z.B. sind Impulse mit einer Dauer zwischen 5 u*id 50 Nanosekunden zweckmäßig. Die Impulsdauer und die Taktzeit können natürlich in gewissen Grenzen beliebig gewählt werden. Je kleiner allerdings die Impulsdauer ist, desto kürzer ist auch die Taktzeit und desto schneller arbeitet die Schaltung.

Bei p-Kanal-Anreicherungselementen haben die Taktimpulse eine

009814/1681

19Λ7937

1A-36 840

gegenüber dem-Nullpegel negative Amplitude, die 4- oder größer als die Schwellenspannung des Elementes ist, wobei die Schwellenspannungen zwischen 2 und 5 V liegen. Die Datenimpulse haben eine gegenüber dem Kulipegel negative Amplitude, die ungefähr 2- bis 3mal größer als die Schwellenspannung des Elementes ist. Der Nullpegel ist als logische ¹O' und der negative Spannungspegel ist als logische Ί¹ definiert. · -

Die Source-Elektroden 28 und J8 sind untereinander verbunden und über einem Kondensator 40 an Masse gelegt. Der Ausgang 42 der Schaltung wird an der Verbindungsstelle zwischen den Elektroden 28 und 38 und dem Kondensator 40 abgenommen. Die Substrat-Elektroden 24 und 34 sind an Masse gelegt. Datenimpulse werden aus einer Quelle 44 der Gate-Elektrode 22 zugeführt. Der Kondensator 40 kann als integriertes oder als diskretes Bauelement ausgebildet sein» Fig. stellt einen Pail dar, bei dem der Kondensator 40 durch die

Kapazität zwischen Gate und Masse eines Eingangstransistors 46 einer nachfolgenden Stufe realisiert ist. Bei den meisten integrierten Schaltungen ist der Ausgang eines Schaltkreises direkt mit dem Eingang bzw. mit dem Gate eines weiteren Transistors auf dem gleichen Chip verbunden. Also ist der Ausgang der in Fig. 4 gezeigten Schaltung in Fig. 5 mit dem Eingangsgate 48 eines MOS-FET 46 verbunden, der z.B. seinerseits wieder den Eingang eines weiteren Inverters bilden kann, der mit dem in Fig. 4 gezeigten identisch ist (Der Rest der auf den MOS-FET 46 folgenden Schaltung ist nicht gezeigt). Die Kapazität 40 ist zwischen dem Gate 48 und Masse vorhanden. Aus Fig. 2 ist ersichtlich, daß die Kapazität durch den räumlichen Aufbau des MOS-FET bedingt ist. Dort wirkt das Oxid 15 als iso-

- 14 -

009814/16 81

1A-56 840

lierende Schicht zwischen einer oberen, durch die Gate-Elektrode 22 gebildeten Kondensatorplatte und einer unteren, durch das Substrat 10 gebildeten Kondensatorplatte. Die Größe der Kapazität liegt bei 0,25

Die gesamte Energie zum Betrieb der Schaltung muß vom Taktgenerator 4-6 geliefert werden, da ohne Gleichspannungsversorgung gearbeitet wird. Außerdem müssen die Takt- -und Datenimpulse im gegenseitigen Zusammenwirken einige

wichtige Zeit^sbeuerfunktionen übernehmen, damit die Schaltung ohne einen zweiphasigen Taktgeber betrieben werden kann. Zum Verständnis des Zeitverhaltens der Schaltung sollen die Fig. 6 und 7 beitragen.

Fig. 6 ist die Darstellung eines idealisierten Taktimpulses 50. Der Impuls ist rechteckförmig mit einer vom ifullpegel ausgehenden negativen Amplitude. Er besitzt eine zum Zeitpunkt 52 auftretende steile Vorderflanke 54 und eine zum , Zeitpunkt 58 auftretende steile Bückflanke 56. Die Impulsdauer ist mit tQ bezeichnet. Einzelne, gleichartige Impulse wiederholen sich im regelmäßigen, zeitlichen Abstand, so daß die Schaltung eine Taktimpulsserie erhält.

In Fig. 7 ist zur Darstellung eines Datenimpulses 60 die gleiche Zeitachse wie in Fig. 6 benutzt. Auch der Datenimpuls 60 ist recht eckförmig mit einer vom -.Nullpegel ausgehenden negativen Amplitude. Er besitzt eine, zum Zeitpunkt 62 auftretende steile Vorderflanke 64 und eine zum Zeitpunkt 68 auftretende steile Bückflanke 66. Die Impulsdauer des Datenimpulses ist mit t^ bezeichnet. Gleichartige Datenimpulse treten in unregelmäßigem zeitlichen Abstand in Abhängigkeit von den der Schaltung zuzuführenden Daten auf,

- 15 -

009814/1681

1A-36 840

wobei sowohl das Fehlen als auch das Auftreten eines Impulses eine Datenbedeutung hat. Natürlich sind die Impulsformen der Fig. 6 und 7 idealisiert, da in wirklichen Schaltungen nur endliche Anstiegs- und Abfallzeiten möglich sind.

Der Datenimpuls 60 muß noch für eine gewisse ZeitT* andauern, nachdem der Taktimpuls abgeklungen ist, damit sich die Kapazität 40 entladen kann, wenn eine logische "I¹ am Eingang 22 steht. Die Vorderflanke des Datenimpülses muß nicht notwendigerweise mit der Vorderflanke des Taktimpulses koinzidieren, jedoch ist es wichtig, daß der Datenimpuls noch für einige ZeitTT andauert, nachdem der Taktimpuls auf den Nullpegel zurückgefallen ist. Der Datenimpuls, kann insgesamt während der Zeit zwischen zwei Taktimpulsen auftreten. Er kann sich auch teilweise mit dem Taktimpuls auf dessen beiden Seiten überlappen. Außerdem ist die Impulsdauer t-^ des Datenimpulses beliebig. Die Schaltung arbeitet tatsächlich nur dann nicht, wenn ein mit einem Taktimpuls gleichzeitig auftretender Datenimpuls sich weniger als die Zeit t* über den Taktimpuls "hinaus erstreckt". Um jedoch eine möglichst hohe Arbeitsgeschwindigkeit der Schaltung zu erzielen, sollte die Vorderflanke des Datenimpulses zwischen den Zeitpunkten 52 und 58 und seine Rückflanke ziemlich genau tf Sekunden nach dem Zeitpunkt 58 auftreten. Die Zeitdauer Y beträgt üblicherweise einige NanoSekunden, hängt jedoch von den Transistoren ab. Auf jeden Fall muß die Zeitdauer f so groß sein, daß sich die Kapazität 40 entladen kann, während der Transistor.20 nach dem Aufhören des Taktimpulses leitfähig ist.

Wenn eine logische ¹O¹, also kein negativer Impuls, am Eingang 22 steht, arbeitet die Schaltung in der folgenden Weise;

0098 U/1681

840

A.

Die Vorderflanke 54 des Taktimpulses bringt zum Zeitpunkt die Elektroden 32 und 36 auf den vollen Wert der negativen .JDaktimpuls-Amplitude, während die Elektrode 38 ungefähr Nullpotential behält. Da das Potential an der Gate-Elektrode 32 um einen die Schwellenspannung V^ überschreitenden Vert kleiner als das Potential.an der Elektrode 38 ist, wird der Transistor 30 in den leitfähigen Zustand geschaltet und die Kapazität 40 daraufhin über den I/eitwiderstand des Transistors 30 auf eine negative, der .Amplitude des Taktimpulses praktisch gleichenden Spannung aufgeladen. In Wirklichkeit teilt siclr die Spannung zwischen der Kapazität 40 und Streukapazitäten auf, die zu den Transistoren 20 und 30 gehören und deren Größe von den jeweils verwendeten Transistoren abhängt. Mit dem Begriff Streukapazität sind Kapazitäten gemeint, die durch die jeweilige, bei der Herstellung der Schaltung benutzte Technologie bestimmt sind. Streukapazitäten existieren mehr oder weniger stark zwischen den Elektroden nahezu aller Transistoren, Vakuumrohren und ähnlicher Elemente. Normalerweise sind sie jedoch sehr klein. Die Streukapazitäten eines MOS-FET liegen in der Größenordnung von 0,02 pF mit Ausnahme der Gate-Masse-Kapazität, die vergleichsweise viel größer ist. Es wurde bereits erläutert, daß die relativ große Gate-Masse-Kapazität eines weiteren Transistors mit Vorteil zur Realisation der Kapazität 40 benutzt werden kann. Die Spannung des Taktimpulses teilt sich also zwischen der Kapazität 40 und irgendwelchen Streukapazitäten auf, die zwischen dem Taktimpulsgenerator 45 und Masse in Serie mit der Kapazität 40 liegen und z.B. durch die Source-Drain-Kapazitäten der beiden MOS-PETs 20 und 30 gebildet sein können. Es ist also wünschenswert, daß die Kapazität 40 -groß gegenüber den Streukapazitäten ist. Als Richtwert beim

- 1? 0098U/1681

1A-36 840

Schaltungsentwurf ist ein Verhältnis von 10:1 annehmbar, jedoch ist ein größeres Verhältnis anzustreben. Bei einer integrierten Schaltung ist ein hohes Verhältnis sehr leicht zu erzielen, da die Source-Drain-Kapazitäten sehr klein sind, während die Gate-Masse-Kapazität um mindestens eine Größenordnung größer ist.

Die Rückflanke 56 des Taktimpulses 50 schaltet den Transistor JO ab und isoliert dadurch die negative Taktimpulsspannung am Ausgang 42. IJm eine durch Leckstrom-Entladungen der Kapazität 40 "bedingte fehlerhafte Arbeitsweise der Schaltung zu vermeiden, wird die !Frequenz der Taktimpulse so gewählt, daß der Kondensator vor einer endgültigen Entladung bereits wieder nachgeladen wird. Ein Signal ¹O' am Eingang hat also zu einem Signal Ί' in Form einer negativen Spannung am Ausgang 42 geführt. -

Wenn am Eingang 22 eine logische Ί¹ liegt, arbeitet die Schaltung in der folgenden Weise: Die Vorderflanke 54 des Taktimpulses schaltet wiederum den Transistor 30 in den leitfähigen Zustand, so daß der Kondensator 40 genau so wie im Falle einer logischen ¹O' aufgeladen wird. Ebenso schaltet die Rückflanke 56 des Taktimpulses den Transistor ab. Da aber der negative Datenimpuls noch an der Elektrode 22 steht, nachdem der Taktimpuls auf Q zurückgefallen ist, besitzt die Elektrode 22 ein in bezug auf die Elektrode negatives Potential, wobei der Potentialunterschied > V^. ist. Also verbleibt der Transistor 20 weiter im leitfähigen Zustand, so daß sich die Kapazität 40 über den Leitwiderstand des Transistors 20 und den Innenwiderstand R*· während der ZeIfT auf Nullpotential entladen kann und daher am Ausgang 42 eine logische ¹P' erscheint.

• ' - 18 -

0098U/1681

1Ä-36 840

Die Kapazität 40 wird durch jeden Taktimpuls auf eine negative Spannung geladen. Der logische' Ausgang der Schaltung kann daher erst festgestellt werden, wenn nach dem Aufhören
eines Taktimpulses mindestens die Zeit t verstrichen ist. Wenn eine ¹O¹ am Eingang steht, wird die Kapazität nicht
entladen, so daß die logische '1' am Ausgang anhält. Wenn jedoch am Eingang eine ¹I' steht, wird die Kapazität 40
entladen, so daß der Ausgang eine ¹O¹ zeigt. In jedem lall kann der wahre Zustand der Schaltung nicht festgestellt werden, bevor nicht eine gewisse Zeit nach dem Abklingen des Taktimpulses vergangen ist, während der sich die Kapazität 40 gegebenenfalls entladen konnte.

Aus obiger Erläuterung ist ersichtlich, daß die zum Betrieb der Schaltung erforderliche Leistung in 3?orm kurzer Impulse vom Zeitgeber kommt. Während der Impulspausen erhält die
Schaltung keine Leistung, so daß eine unerwünschte Wärmeentwicklung nur während eines Bruchteils der gesamten Betriebszeit stattfindet. Die Schaltung hat also den Vorteil, daß nur eine sehr geringe Wärmemenge abgeführt werden muß.

Die Schaltung arbeitet im Gegensatz zu bekannten Schaltungen ohne Gleichstromspeisung. Also entfällt eine E/A-Kontaktfläche und eine zu allen Schaltkreisen führende Leitung,
so daß ,auf dem Chip mehr Platz für weitere Schaltkreise
frei ist und dadurch die Kosten pro Schaltkreis reduziert sind.

Da für eine einwandfreie Wirkungsweise der Schaltung kein zweiphasiger Taktgeber erforderlich ist, entfällt auch eine E/A-Kontaktfläche und die Leitung für die zweite Taktphase. Dadurch ist abermals mehr Platz für weitere Schaltkreise
auf dem Chip gewonnen.

— Ί9 —
009814/1681

1Α-36 84-0

Schließlich tritt keine. Spannungsteilung längs der Leitwiderstände von Transistören auf,wie dies bei einigen bekannten Schaltungen der Pail ist. Bei vielen bekannten Schaltungen wurde die Inversion durch Aufteilung einer Gleichspannung auf die zwei Leitwiderstände zweier in Serie geschalteter MOS-PETs erzeugt. Der Ausgang der Schaltung wurde am Verbindungspunkt zwischen den beiden MOS-J¹ETs abgenommen, während der Eingang durch das Gate des elektrisch der Masse am nächsten gelegenei MOS-IET gebildet war. Bei gesperrtem Eingangs-MOS-PET erscheint dann die gesamte Gleichspannung am Ausgang. Bei durchgeschaltetem MOS-PET hingegen liegt der Ausgang ungefähr auf Nullpotential. Damit diese Schaltung einwandfrei arbeiten kann, muß das .Verhältnis der Leitwiderstände der beiden MOS-PETs groß sein. Da aber die Größe der Leitwiderstände von der physischen Größe eines MOS-PET abhängt und da MOS-PETs mit großem Leitwiderstand große Abmessungen haben, besitzt auch diese Schaltung große Abmessungen. Im Vergleich zur erfindungsgemäßen Schaltring

der
können deshalb weniger/bekannten sog. Verhältnis-Schaltungen auf einem Chip untergebracht werden. Bei der erfindungsgemäßen Schaltung kann das Verhältnis der Leitwiderstände der beiden MOS-PETs ohne weiteres 1:1 betragen, so daß die kleinstmöglichen MOS-PETs benutzt werden können.

PATENTANSPRÜCHE :

0098U/1681

Claims (7)

1. Pa t e η t a η 's ρ r Ü c h e

   ;1 J Inverter mit Isolierschicht-Feldeffekttransistoren (IG-FETs), dadurch g e k. e η η zeichnet, daß der Drain- und der Gateanschluß (36; 32) eines ersten IG-EET (30) direkt mit dem Drainanschluß (26) eines zweiten IG-FET (20) verbunden, daß die Sourceanschlüsse (38; 28) "beider IG-I¹ETs direkt miteinander verbunden und.über eine Kapazität (40) an Masse gelegt sind, daß eine Einrichtung (W) zum Zuführen von Taktimpulsen (50) zu den Drainanschlüssen und dem mit diesen verbundenen Gateanschluß des ersten IG-I¹ET vorgesehen ist sowie eine Einrichtung (44) zum Zuführen von Datenimpulsen (60) zum GateaSschluß (22) des zweiten IG-FET in einer derartigen Zeitbeziehung zu den Taktimpulsen, daß mindestens ein Teil jedes Datenirapulses in eine Zeitlücke zwischen zwei aufeinanderfolgenden Taktimpulsen für eine Dauer fällt, die größer als die zur Entladung der Kapazität über den zweiten IG-FET erforderliche Zeitdauer T ist, und daß der Ausgang des Inverters durch die miteinander verbundenen Sourceanschlüsse gebildet ist.
2. 2. Inverter nach Anspruch 1, dadurch gekennzeichnet , daß er als integrierte Schaltung mit mindestens seinen beiden IG-FETs (20, 30) auf einem Chip ausgebildet ist.
3. 3. Inverter nach Anspruch 2, dadurch g e k e η η zeich riet , daß die Kapazität (40) durch die" Gate-Masse-Eigenkapazität eines weiteren E3amentes (46) auf dem Chip gebildet ist.

   0 9 8 14/1601
4. 4-. Inverter nach. Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß als Transistoren MOS-EETs (20j 30) verwendet sind.
5. 5. Verfahren zum invertieren von Datenimpulsen mit Hilfe von Isolierschicht-Feldeffekttransistoren (IG-IETs), dadurch gekennzeichnet , daß dem Gate- und dem Drainanschluß eines ersten IG-FET und dem Drainanschluß eines zweiten IG-FET gleichzeitig Taktimpulse und daß dem Gateanschluß des zweiten IG-FET die Datenimpulse in einer solchen Zeitbeziehung zu den TaktimpuTsen zugeführt werden, daß mindestens ein Teil jedes Datenimpulses in eine Zeitlücke zwischen zwei aufeinanderfolgenden Taktimpulsen für eine Dauer fällt, die größer als die zur Entladung einer Kapazität, welche zwischen den miteinander verbundenen Sourceanschlüssen beider IG-FETs und Masse liegt, über den zweiten IG-FET erforderliche Zeitdauer f ist, und daß die invertierten Impulse an den miteinander verbundenen Sourceanschlüssen abgenommen werden.
6. 6. Verfahren nach Anspruch 5, dadurch g e k e η η ze i ch η et, daß die Daten- und Taktimpulse in einer derartigen gegegenseitigen Zeitbeziehung zugeführt werden, daß die Rückflanke eines Datenimpulses der Rückflanke eines Taktimpulses mindestens um die Zeitdauer t nacheilt.
7. 7. Verfahren nach Anspruch 6, dadurch g e k e η η -

   ζ e" i c h η e t , daß die Daten- und Taktimpulse in einer derartigen gegenseitigen Zeitbeziehung zugeführt werden, daß die Vorderflanke eines Datenimpulses zwischen Vorder- und Rückflanke eines Taktimpulses fällt und daß die Rückflanke des Datenimpulses■ "■ ' ~ '-.'J-:.. *"■-■ Rückflanke des Taktimpulses um die Zeitdauer Γ nacheilt.

   003314/1881

   Le erseife