DE2109936A1 - Mehrphasentaktsignalgenerator unter Ver Wendung frequenzbezogener und phasengetrenn ter Signale - Google Patents

Mehrphasentaktsignalgenerator unter Ver Wendung frequenzbezogener und phasengetrenn ter Signale

Info

Publication number
DE2109936A1
DE2109936A1 DE19712109936 DE2109936A DE2109936A1 DE 2109936 A1 DE2109936 A1 DE 2109936A1 DE 19712109936 DE19712109936 DE 19712109936 DE 2109936 A DE2109936 A DE 2109936A DE 2109936 A1 DE2109936 A1 DE 2109936A1
Authority
DE
Germany
Prior art keywords
signals
clock signals
width
phase
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712109936
Other languages
English (en)
Other versions
DE2109936B2 (de
DE2109936C3 (de
Inventor
Gary Lee Anaheim Calif Heimbigner (V St A)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
North American Rockwell Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North American Rockwell Corp filed Critical North American Rockwell Corp
Publication of DE2109936A1 publication Critical patent/DE2109936A1/de
Publication of DE2109936B2 publication Critical patent/DE2109936B2/de
Application granted granted Critical
Publication of DE2109936C3 publication Critical patent/DE2109936C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/1504—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manipulation Of Pulses (AREA)
  • Laminated Bodies (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Dc-Dc Converters (AREA)
  • Shift Register Type Memory (AREA)

Description

DR. ING. E. HOFFMANN · DIPL. ING. W. EITLE · T)H, REK. N \T. K. HOFFMANN
PATENTANWÄLTE
D-8000 MÖNCHEN 81 · ARABEUASTRASSE 4 · TELEFON (08Π) 9Π087
North American Rockwell Corporation, El Segundo, Calif./USA
Mehrphasentaktsignalgenerator unter Verwendung frequenzbezogener und phasengetrennter Signale.
Die Erfindung bezieht sich auf ein Verfahren zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite und insbesondere auf eine Schaltung zum Erzeugen von Mehrphasentaktsignalen mit einer vorbestimmten Frequenz und vorbestimmten Phasentrennung sowie im einzelnen auf eine solche Schaltung zum Erzeugen des Mehrphasentaktsignals aus Signalen mit einer festen Phasentrennung und einem festen Frequenzverhältnis.
Bestimmte elektronische Systeme werden durch Mehrphasentaktsignale gesteuert. Z.B. werden Taktsignale, welche durch
-2-109851/1806
2109S36
die Phasenbezeichnungen ^1, 02 usw. und 01+2> #2+3' usw* identifiziert sind, zur Verarbeitung logischer Information über elektronische Systeme, welche auf Halterleiterplättchen hergestellt sind, verwendet.
Es kann erforderlich sein, daß die Taktsignale abhängig von der Größe des elektronischen Systems eine relativ hohe Leistung abgeben. Die Taktsignale werden auf einem Halbleiterplättchen erzeugt und über Leitungen und Eingangspfade zu einem anderen Halbleiterplättchen geführt, woraus das System besteht. Jedes Plättchen erfordert daher gewöhnlich mindestens vier Eingangspfade und eine entsprechende.Anzahl von mit den Eingangspfaden verbundenen Leitungen.
Es wäre ein Taktsignalgenerator erwünscht, welcher die Anzahl der Eingangspfade usw. und die erforderliche Takttreibleistung verringern würde. Als Ergebnis der Verringerung der Treibleistung könnten Geräuschprobleme und Treibergröße verringert werden.
Daher ist es das Ziel der Erfindung, verbesserte Mehrphasentaktsysteme zu schaffen, zur Verringerung der Anzahl von Eingangspfaden und des Bereichs, welcher auf jedem Plättchen eines elektronischen Systems für die Mehrphasentakteingänge zugeordnet ist, und welche eine Verringerung der Größe des Taktsignaltreibers und der Taktsignallejäbung ermöglichen.
Dieses Ziel wird erfindungsgemäß erreicht durch ein Verfahren bzw. eine Schaltung zum Erzeugen von Mehrphasentakt-Signalen doppelter und einfacher Breite, welche erfindungsgemäß umfaßt eine Einrichtung zum Erzeugen von in der Frequenz aufeinander bezogenen Signalen mit einer vorbestimmten Phasentrennung und eine Einrichtung zum logischen Verknüpfen der Signale zum Erzeugen einer ersten Mehrzahl von Mehrphasentaktsignalen doppelter Breite mit vorbestimmtem
1öyS51/1808 ~3~
Frequenzverhältnis und Phasentrennung zueinander und einer Mehrzahl von Mehrphasentaktsignalen einfacher Breite mit vorbestimmtem Frequenzverhältnis und Phasentrennung zueinander und zu den Taktsignalen doppelter Breite. Die Taktsignale sind frequenzbezogen und haben eine feste Phasentrennung, um das Auftreten von Durchgehbedingungen in den Schaltungen, in welchen die Signale verwendet werden,· zu vermeiden.
In einer bevorzugten Ausführungsform erzeugt ein Oszil-' lator mit verschiedenen Inverterstufen in jeder Oszillator- i stufe ein Signal. Bestimmte dieser Signale werden zum Erzeugen zweier grundlegender Logikpegelsignale logisch verknüpft. Die Logikpegelsignale haben bestimmte Spannungspegel, d.h. einen positiven oder negativen Spannungspegel und einen Spannungspegel auf elektrischer Erde. Der positive oder negative Spannungspegel kann z.B. zur Darstellung des logischen Zustande L und der Spannungspegel auf elektrischer Erde zur Darstellung des logischen Zustands 0 verwendet werden. Eine entgegengesetzte Übereinkunft kann ebenso verwendet werden.
Die zwei grundlegenden Signale haben das erforderliche Prequenzverhältnis und die erforderliche Phasentrennung. f Gewöhnlich ist die Frequenz des einen Signals doppelt so groß wie die Frequenz des anderen Signals. Die Phasentrennung ist festgelegt als Funktion der Zeit, welche für das Laden aller aktiven Kapazitäten während eines bestimmten Intervalls und für das Abklingen aller Übergangsspannungen auf eine unwirksame Höhe während eines bestimmten Intervalls erforderlich ist.Wenn z.B. die logisch "wahre" Dauer eines Signals A mit einer Frequenz in fünf Zeitintervalle oder Zeitdauern geteilt ist, wird die logisch "wahre" Dauer des Signals B mit der relativ höheren Frequenz mit einer
-4-109851/1806
2109S36
Vorderflanke beginnen, welche eine Zeitdauer nach der Vorderflanke des Signals A mit der geringeren Frequenz auftritt. Die Trennung kann als Funktion der elektronischen Verzögerung, wie sie für ein bestimmtes elektronisches System zu erwarten ist, geändert werden.
Die grundlegenden Signale, z.B. ein Signal A und ein Signal B, werden decodiert, um Taktsignale sowohl einfacher als auch doppelter Breite zu erzeugen.Die Taktsignale einfacher Breite werden oft Nebentaktsignale und die Taktsignale doppelter Breite werden oft Haupttaktsignale genannt. Alle Signale bestehen aus Mehrphasentaktsignalen, da die Signale zu verschiedenen Zeiten oder mit verschiedenen Phasen relativ zueinander entweder beginnen oder enden.
Die Nebentaktsignale können als 0-^, 0-, und die Haupttaktsignale als 0, 2 und 0^+4 bezeichnet werden. Weitere Nebentaktsignale wie 0p und 0j, und auch andere Haupttaktsignale wie 02+3 und 0i).+i sind für viele Taktsysteme nicht nötig. Eine zusätzliche Decodierlogik kann erforderlich sein, um die zusätzlichen Mehrphasentaktsignale von den zwei grundlegenden Signalen A und B oder von anderen grundlegenden Signalen zu erzeugen.
Das Taktsignal 0. « ist von dem Taktsignal 0-Z+^ um ein festes Phasenintervall gleich dem Phasenintervall zwischen den Signalen A und B getrennt. Das Taktsignal 0^ ist von dem Taktsignal 0, um die Zeitintervalle 02 und 0^ und die feste Phasentrennung zwischen den Taktsignalen ^1+2 und ß
In einer Anwendung der Erfindung sind der Decoder und der die Ausgangstreiberstufen für jeden Decoder auf jedem Plättchen eines elektronischen Systems, welches die Taktsignale erfordert, angeordnet. Die Erzeugungsschaltung für die Signale
-5-1098B1/180B
2109S36
A und B kann auf einem der Plättchen und eine De codier schättung zum Zuführen der Signale A und B zur Decodelogik auf dem anderen Plättchen angeordnet sein. Als Ergebnis sind statt vier Eingangspfaden, entsprechenden Leitungen und Bereichen für jedes Plättchen nur zwei erforderlich. Zusätzlich muß nur die tatsächliche niedrige Taktsignalkapazität auf jedem Plättchen getrieben werden. Als Ergebnis können die erforderliche Leistung und Treibergröße wesentlich verringert werden. Für ein festes Plättchensystem können die Leitungen, Pfade und Verbindungen z.B. von Jl auf 16 verringert werden. |
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein Schaltbild eines mehrstufigen Oszillator mit einer Logik zum Verknüpfen der Ausgänge bestimmter Stufen zum Erzeugen von phasengetrennten logischen Signalen mit zwei Frequenzen,
Fig. 2 ein Signaldiagramm der Signale von den Stufen der Schaltung in Fig. 1 und der Signale A und B an den Ausgängen der Schaltung nach Fig. 1, I
Fig. 5 ein logisches Schaltbild einer Ausführungsform einer Decodelogik, welche zum Decodieren der Signale A und B in vier Mehrphasentafcsignale Verwendung findet,
Fig. 4 ein Signaldiagramm, Welches das Verhältnis der Signale A und B zu den durch Decodelogik nach Fig. 3 erzeugten Mehrphasentaktsignalen zeigt,
Fig. 5 eine Tabelle, welche das Verhältnis der "wahren" und "falschen" Intervalle oder Zeitdauern der verschiedenen in der Schaltung nach Fig. 1 erzeugten Signale zueinander zeigt, und
1 09B61 / 1 806 "6"
2109836 - 6 -
Fig. 6 ein schematisches Schaltbild eines Feldeffekttransistorausgangstreibers unter Verwendung einer Bootstrapschaltung zum Erzielen einer höheren Ausgangsleistung.
Fig. 1 zeigt ein schematisches Schaltbild einer Ausführungsform eines Oszillators 10 zum Erzeugen von Signalen an den Ausgängen von Inverterstufen C bis G und eine Logik 11 zum Verknüpfen der Signale von bestimmten Ausgängen zum Erzeugen zweier grundlegender frequenzbezogener und phasengetrennter Signale an Ausgängen A und B. In jeder Stufe des Oszillators wird eine als Widerstand betriebene MOS-Vorrichtung und ein Kondensator verwendet. Die MOS-Vorrlchtungen und Kapazitäten sind so ausgewählt, daß der Phasenzusammenhang der Signale an den Ausgängen jeder der Stufen sequentiell geändert wird.
Die Eingangsspannung V wird über einen variablen Widerstand 12 und einen MOS-Widerstand 13 geteilt. Eine MOS-Vorrichtung ist ebenfalls mit der Eingangsspannung V über ihre Steuerelektrode 15 und Senkenelektrode 16 verbunden, um eine Spannung an der Steuerelektrode IT des MOS-Widerstands I3 vorzusehen. Wenn die Spannung V zunehmen will, versucht die Spannung an einem Punkt 18 zuzunehmen. Da jedoch der MOS-Widerstand 13 stärker durch die MOS-Vonichtung 14 als durch eine Zunahme von V getrieben wird, wird sein Widerstand verringert. Daher bleibt die Spannung am Punkt 18 infolge des verringerten Widers tands des MOS-Widerstands I3 relativ konstant, obwohl der Strom durch den MOS-Widerstand I3 infolge der Zunahme von V zunimmt. Die umgekehrte Wirkung tritt auf, wenn die Spannung V abnehmen will. Der Widerstand 12 kann ein Kohlewiderstand mit leicht negativer Charakteristik sein, so daß sein Widerstand bei steigender Temperatur sich nicht merklich ändert.
Wenn die Temperatur zunimmt, nimmt der Widerstand von MOS-Vorrichtungen I9, 20, 21, 22 und 23 zu, was zu einer Verringerung der Schwingungsfrequenz führen würde. Der Widerstand des
—7 —
109851/1806
MOS-Widerstands 13 nimmt jedoch ebenfalls zu, wodurch die Spannung am Punkt 18 negativer wird und die MOS-Vorriehtungen 19 bis 23 stärker getrieben werden, wodurch sie auf ihren ursprünglichen Widerstandswert zurückgebracht werden und dadurch die ursprüngliche Schwingungsfrequenz aufrechterhalten wird.
Die Spannung am Punkt 18 hält die MOS-Verbindungen I9 bis
23 eingeschaltet und bestimmt daher den Widerstand der RC-Zeitkonstanten für jede der Inverterstufen C bis G. Kondensatoren
24 bis 28 stellen die jeweiligen Kondensatoren für die Inverterstufen C bis G dar. Die Inverterstufen C bis G weisen wel- f ter entsprechende Inverter 29 bis 33 zum Umkehren der an den Kondensatoren auftretenden Spannung auf. Derartige Inverter sind bekannt. Z.B. können zwei in Reihe geschaltete Feldeffekttransistoren als Inverter verwendet werden.
Zur weiteren Erläuterung wird festgestellt, daß die Spannung am Punkt 18 beim Durchgang durch die Inverterstufen des Oszillators IO fünfmal umgekehrt wird. Am Ausgang der Inverterstufe G ist daher die Spannung umgekehrt oder um I80 Grad außer Phase gegenüber der am Punkt 18 auftretenden Spannung. Als Ergebnis ändert sich der Eingang zur Inverterstufe C, wodurch die Schaltung ihre Schwingung fortsetzt. *
Das Signal am Ausgang A wird direkt von dem Signal am Ausgang der Inverterstufe C des Oszillators 10 erzeugt.Der Ausgang von der inverterstufe C wird durch einen Inverter 38 umgekehrt und zum Treiben einer MOS-Vorrichtung 39 alternativ in leitenden und nichtleitenden Zustand verwendet. Sin Inverter 40 mit einem Bootstrapausgangstreiber ergibt das Treibsignal für eine MOS-Vorrichtung 41.
Das für den Inverter 40 verwendete Symbol in der Form einerschrägen Linie über dem Invertersymbol wird zur Darstellung
-8-
109851/1808
- 8 - 2109836
des Vorhandenseins eines Bootstraptreibers verwendet.Ein Beispiel eines Bootstraptreibers ist in Fig. 6 gezeigt.
MOS-Vorrichtungen 42, 43 und 44 mit einem Rückführungskondensator 45 stellen einen Inverter wie den Inverter 40 mit einem Bootstraptreiberausgang dar. Der Ausdruck Bootstrap bezieht sich auf den Rückführungskondensator 45 zwischen der Quellenelektrode und der Steuerelektrode der MOS-Vorrichtung 43.
Im Betrieb wird ein Eingangssignal am Anschluß 46 aufgenommen und die MOS-Vorrichtung 44 eingeschaltet. Als Ergebnis wird der Ausgang am Anschluß 47 mit Erde verbunden. Die MOS-Vonichtung 42 wird eingeschaltet gehalten, da sowohl ihre Steuerelektrode als auch ihre Senkenelektrode mit V verbunden sind.Wenn daher der Ausgang des Anschlusses 47 auf Erde gehalten wird, wird der Kondensator 45 etwa auf V geladen. Die MOS-Vorrichtung 43 wird während dieses Zeitraums ebenfalls eingeschaltet gehalten.
Wenn der Eingang am Anschluß 46 "falsch" ist, wird die MOS-Vorrichtung 44 abgeschaltet. Die Spannung am Anschluß 47 wird zur Steuerelektrode 48 der MOS-Vorrichtung 43 zurückgeführt. Als Ergebnis wird die Spannung an der Steuerelektrode wesentlich vergrößert und die Leitung der MOS-Vorrichtung wird als Funktion der vergrößerten Spannung an der Steuerelektrode gesteigert. Da die Spannung der Steuerelektrode mindestens um einen Schwellspannungsabfall größer als die Spannung der Senkenelektrode 49 der MOS-Vorrichtung 43 ist, werden die Quellenelektrode 50 und der Anschluß 47 am Ausgang auf V ge trieben. Durch Verwendung des Rückführungskondensators 45 kann daher ein höherer Ausgang und daher eine höhere Leistung einem Ausgangsanschluß zugeführt wer- " den.
Eine MOS-Vorrichtung 51 ist in Fig. 6 gezeigt zur Darstellung eines Beispiels eines NOR-Gatters mit einer Bootstraptreiberausgangsstufe. Ein NOR-Gatter 52, welches einen Teil der
-9-109851/1806
2109836
Logik 11 darstellt, ist ein Beispiel eines NOR-Gatters, bei welchem ein Bootstrapausgangstreiber zur Vergrößerung der Leitung und Spannung an dessen Ausgang verwendet wird.
Aus d?r obigen Beschreibung sollte klar sein, daß das Signal am Ausgang A im wesentlichen gleich dem Signal am Ausgang der Inverterstufe C ist, da der Ausgang von der Inverterstufe C zweimal umgekehrt ist.Dieser Zusammenhang ist weiter in der Tabelle in Fig.5 dargestellt. Wie angedeutet ist das "wahre" Intervall des Signals A gleich dem "wahren" Intervall des Signals C. Der gleiche Zusammenhang ergibt sich auch für die "falschen" Intervalle, welche durch Nullen dargestellt sind. Zum Zwecke der Be- I Schreibung des Systems wird das "wahre" Intervall in fünf Zeitdauern und das "falsche" .Intervall in die gleiche Anzahl von Zeitdauern geteilt.
Das Signal am Ausgang B wird erzeugt durch Verknüpfen der Ausgänge von den Inverterstufen D und P. Das Signal ist durch die folgende logische Gleichung definiert:
Mit anderen Worten ist das Signal am Ausgang B das exklusive Oder der Ausgänge der Inverterstufen D und P. Dieser Zusammenhang läßt sich aus der Tabelle in Fig. 5 erkennen. B.ist "wahr" während zweier Zeitdauern und "falsch" während dreier Zeitdauern. Wenn B "wahr" ist, ist P "wahr", jedoch D "falsch", oder D ist "wahr" und P ist "falsch". Zu allen anderen Zeiten ist B "falsch".
Die Ausgänge von den Inverterstufen D und P werden durch das NOR-Gatter 52 entsprechend verarbeitet, welches eine Bootstrapausgangsstufe wie in Verbindung mit Pig. 6 beschrieben aufweist. Die Ausgänge der Inverterstufen D und P werden weiter durch ein UND-Gatter 53 verarbeitet. Die Ausgänge von den Gattern 52 und werden über ein NOR-Gatter 54 als Eingang einem Inverter 55 und
-10-1 098B1/1806
2109836
einer MOS-Vorrichtung 56 zugeführt. Der Ausgang vom Inverter 55 ergibt ein Treibsignal für einen Transistor 57·
Der Ausgang von dem NOR-Gatter 52J- ist "wahr", wenn die oben angegebene logische Gleichung erfüllt ist. Wenn der Ausgang "wahr" ist, wird der Transistor oder die MOS-Vorrichtung 56 eingeschaltet und ein Signalpegel etwa gleich V tritt am Ausgang B auf. Der "wahre" Ausgang wird durch den Inverter 55 umgekehrt, um den Transistor 57 ausgeschaltet zu halten.
Zum Zwecke der Beschreibung einer Ausführungsform können p-Feldeffektvorrichtungen verwendet werden. In diesem Falle würden negative Spannungen verwendet. Eine negative Spannung würde den logischen Zustand L und elektrische Erde den logischen Zustand 0 darstellen. In anderen Ausführungsformen können n-Verrichtungen mit positiven Spannungen verwendet und eine andere logische Übereinkunft gewählt werden.
Fig. 2 ist ein Wellendiagramm und zeigt den Zusammenhang der Signale an den Ausgängen der Inverterstufen C bis G wie auch den Zusammenhang der Inverterausgangssignale mit den Signalen an den Anschlüssen der Ausgänge A und B. Wie in dem Signali
diagramm angedeutet, sind die Signale A und C gleich. Das Signal D wird "falsch" eine Zeitdauer nachdem das Signal C "wahr" wird. Das Signal E wird "falsch" eine Zeitdauer nachdem das Signal D "wahr"wird. Das Signal F wird "falsch" eine Zeitdauer nachdem das Signal S "wahr" wird und das Signal G wird "falsch" eine Zeitdauer nachdem das Signal F "wahr" wird. Das Signal D wird immer dann "wahr", wenn entweder das Signal F oder D "wahr" und das andere jeweils "falsch" ist. Als Ergebnis wird das Signal B eine Zeitdauer, welche hier als A 0 bezeichnet ist, "wahr", nachdem das Signal A "wahr" wird, und eine Zeitdauer A 0 nachdem das Signal A "falsch" wird. Die Vorderflanke des Signals B ist daher sowohl von der Vorder- als auch von der Hinterflanke des Signals A durch ein Zeitintervall oder eine mit A 0 bezeichnete Zeitdauer getrennt. Zusätzlich 1st zu sehen, daß das Signal B
-11-
eine Frequenz hat, welche zweimal so groß wie die Frequenz . des Signals A ist. Die Signale haben daher eine feste Phasentrennung, d.h. Λ 0» und ein festes Frequenzverhältnis, d.h. die Frequenz des Signals B ist zweimal so groß wie diejenige des Signals A.
Fig. 3 zeigt ein ^logisches Schaltbild einer Decodelogik 58 mit Kanälen 59* 60, 61 und 62 zum Erzeugen von Mehrphasensignalen 0J+2* 0i* 03 bzw. 0-I+U S-us den Eingangssignalen von den Ausgangen A und B der Schaltung in Fig. 1. In Fig. 3 sind die Eingänge für die Ausgänge A und B durch die Anschlüsse 63 und 64 definiert. "
Die AusgangsanschlÜsse für die Hauptmehrphasentaktsignale 0, iO und 0,, 1, doppelter Breite sind mit 65 bzw. 66 bezeichnet.
X+eL y\r"c
Die AusgangsanschlÜsse für die Nebenmehrphasentaktsignale ψ\ und 0, einfacher Breite sind mit 67 bzw. 68 bezeichnet. Die Schaltung in Fig. 3 erfüllt die folgenden logischen Gleichungen:
^1 = AB, (2)
01+2 = A (B-Hi1+2), (3) 03 «= AB, (A)
(5)
Der Kanal 60 weist ein NOR-Gatter 69 auf, welches Eingänge von einem Inverter 70 und einem Anschluß 7I erhält. Der Anschluß 7I erhält einen Eingang von einem Inverter 72. Das Signal am Anschluß 71 ist B, und der Ausgang vom Inverter 70 ist Ά". Der Ausgang vom NOR-Gatter 69 ist AB.
Ein Inverter 73 kehrt den Ausgang AB vom NOR-Gatter 69 um, um einen Ausgang AB als Treibsignal für eine MOS-Vorrichtung 74 zu erhalten. Eine MOS-Vorrichtung 75 wird durch den Ausgang AB vom NOR-Gatter 69 eingeschaltet gehalten, um ein Treibsignal für eine MOS-Vorrichtung 76 zu ergeben. Wenn entweder A oder B
-12-
109851/1806
' . 12 _ 2109336
"falsch" sind, trennt die MOS-Vorrichtung 75 die MOS-Vorrichtung 76 vom NOR-Gatter 69.
Eine MOS-Vorrichtung 77 erhält ein Treibsignal B vom Ausgang des Inverters 72 und klemmt den Transistor oder die MOS-Vorrichtung 76 während der Zeitdauer ab, zu welcher der Ausgang AB vom NOR-Gatter 69 "falsch" ist. Zusätzlich ist, wenn die MOS-Vorrichtung 77 eingeschaltet ist, die Steuerelektrode 78 der MQS-Vorrichtung 76 mit Erde verbunden, um die während der Einschaltzeit der MOS-Vorrichtung 75 gespeicherte Ladung zu entladen. Der Treiber für das Mehrphasentaktsignal 0^ umfaßt die MOS-Vorrichtungen 74, 76 und einen Rückführungskondensator 79. Der Treiber ist daher ein Bootstrapireiber, wie er oben in Verbindung mit Fig. 6 beschrieben worden ist.
Es ist zu bemerken, daß, während MOS-Vorrichtungen in der bevorzugten Ausführungsform beschrieben worden sind, andere p- und n-Peldeffektvorrichtungen innerhalb des Bereiches der Erfindung verwendet werden können.
Der Kanal 6l ist im wesentlichen gleich dem Kanal βθ. Ein NOR-Gatter 80 nimmt EingangssignaleB und A auf. Der Ausgang von dem NOR-Gatter 8O ist A + B, was das gleiche wie ÄBist. Ein a Inverter 81 kehrt den Ausgang von dem NOR-Gatter 80 um, .um ein Treibsignal für eine MOS-Vorrichtung 82 zu ergeben. Die MOS-Vorrich tung 82 setzt den Ausgangsanschluß 68 auf Erde, wenn A "wahr" und B "falsch" ist.
Eine MOS-Vorrichtung 85 zur Isolation wird eingeschaltet, wenn der Ausgang des NOR-Gatters 8O "wahr" ist, d.h. A-B, um ein Treibsignal an der Steuerelektrode 84 einer MOS-Vorrichtung 85 zu ergeben. Eine MOS-Vorrichtung 86 verbindet die Steuerelektrode 84 mit Erde, wenn B "wahr" ist. Daher wird, nachdem B "wahr" gewesen ist, B "wahr", um die auf der Steuerelektrode der MOS-Vorrichtung 85 .gespeicherte Ladung zu entladen. Der Ausgangstreiber für das
-13- " 109851/1806
Mehrphasentaktsignal 0, umfaßt die MOS-Vorrichtungen 82, 85 und einen Rückführungskondensator 87.
Da sowohl die Kanäle 60 und 61 als auch die weiteren Kanäle 59 und 62 Bootstrapausgangstreiber verwenden, sind die an den Ausgangsanschlüssen 65 bis 68 auftretenden Spannungspegel etwa gleich V, In der besonderen beschriebenen Ausführungsform stellt V einen logischen Zustand L dar.
Die Taktsignale 0^ und 0-, an den Ausgangsanschlüssen 67 und 68 sind Nebenmehrphasentaktsignale, da sie "wahre" und "falsche i1 i Zeitdauern aufweisen, welche die Hälfte der "wahren" und "falschen" Zeitdauern der Hauptmehrphasentaktsignale 0* « und 0-x.u sind.
Der Kanal 59 zur Erzeugung des Hauptmehrphasentaktsignals 0Λ,ο umfaßt UND-Gatter 88, welches einen Eingang B vom Ausgang des Inverters 72 und einen Ausgang von einem Inverter 89 aufnimmt. Ein NOR-Gatter 90 nimmt einen Eingang von dem UND-Gatter 88 und einen Eingang Ä von dem Inverter 70 auf. Der Ausgang vom Inverter 89 ist P1+2. Mit anderen Worten ergibt der Inverter 89 ein Treibsignal für eine MOS-Vorrichtung 9I. Wenn die MOS-Vorrichtung 9I eingeschaltet ist, liegt der Ausgangsanschluß 65 auf dem "falschen" Logikpegel von ^1+2· Daher ist der Ausgang von dem NOR- I Gatter 90 A(01+2 +B).
Wenn der Ausgang von dem NOR-Gatter 90 "wahr" ist, wird eine MOS-Vorrichtung 92 zur Isolation eingeschaltet, um ein Treibsignal für eine MOS-Vorrichtung 93 zu ergeben. Eine MOS-Vorrichtung •zum Klemmen wird eingeschaltet, wenn A "wahr" ist, um die auf der Steuerelektrode 95 der MOS-Vorrichtung 93 gespeicherte Ladung gegen elektrische Erde zu entladen. Ein Kondensator 96 zwischen der Steuerelektrode 95 und der Senkenelektrode der MOS-Vorrichtung 93 ermöglicht das Arbeiten des Ausgangstreibers, welcher die MOS-Vorrichtungen 93 und 9I umfaßt, als Bootstrapausgangstreiber.
1098B1/1806 "l4"
Der Kanal 62 ist im wesentlichen der gleiche wie der Kanal 59 mit der Ausnahme, daß andere Signale zur Erzeugung des Hauptmehrphasentaktsignals 0-*.h am Ausgangsanschluß 66 miteinander kombiniert werden. Der Kanal umfaßt ein UND-Gatter 97, welches einen Eingang B von dem Inverter J2 und einen Eingang 0-,+^ von einem Inverter 98 erhält. Ein NOR-Gatter 99 ergibt einen Ausgang A (B+jZL^). Wenn der Ausgang des NOR-Gatters 99 "wahr" ist, wird eine MOS-Vorrichtung 100 zur Isolation eingeschaltet, um ein Treibsignal an der Steuerelektrode 101 einer MOS-Vorrichtung vorzusehen. Ein Kondensator 103 ergibt eine Rückführung vom Ausgangsanschluß 66 auf die Steuerelektrode 101. Eine MOS-Vonichtung 104 wird durch das Signal A zum Rücksetzen der Steuerelektrode 101 auf Erde eingeschaltet. Eine MOS-Vorrichtung 105 wird durch das Signal W77Ü zum Setzen des Ausgangsanschlusses 66 auf elektrische Erde eingeschaltet, was äquivalent mit dem Setzen von 0-z.h auf "falsch" ist.
Fig. 4 zeigt ein Signaldiagramm der durch Verknüpfen der Signale A und B über die Kanäle 59 bis 62 von der Decodelogik in Fig. jj erzeugten Ausgangssignale. Wie in Fig. 4 angedeutet, wird das Signal 0. "wahr", wenn sowohl A als auch B "wahr" sind. Daher hat ^1 eine Frequenz gleich der Frequenz des Signals A.
Das Taktsignal 0i.o wird "wahr", wenn A und B "wahr" sind und bleibt "wahr", bis A "falsch" wird. 0, ist "wahr", wenn B "wahr" und A "falsch" ist. Da A und B um Δ 0 getrennt sind, sind 0-, und 0^ 2 ebenfalls um Δ 0 getrennt,
wird "wahr", wenn B "wahr" und A "falsch" ist. wahr",
umA0 getrennt.
Es sollte klar sein, daß 0^+2 und 0j+li die gleiche Frequenz haben, obwohl beide um eine feste Phase, nämlich Δ 0 getrennt sind. Ähnlich haben 0^ und 0-, die gleiche Frequenz, obwohl sie um ein Zeitintervall gleich A0 und eine Taktsignalphase, z.B.
1öä!/180S
bleibt "wahr", bis A "wahr" wird. 0-^.^ und 01+2 sind ebenfalls
02 getrennt sind. Daher sind die Mehrphasentaktsignale in der Frequenz aufeinander bezogen und um eine feste Phase getrennt.
Es wird bemerkt, daß das Taktsignal 0*,o allgemein als 0a+b und das Taktsignal 0^4 allgemein als 0c+d beschrieben werden kann. Ähnlich könnte 0, als 0a und 0, als 0 bezeichnet werden.
Obwohl bei einer bevorzugten Ausführungsform eine Oszillatorschaltung zum Erzeugen der zwei grundlegenden frequenzbezogenen und phasengetrennten Signale verwendet wird, sollte es klar sein, daß andere Schaltungen und Einrichtungen zum Erzeugen der zwei Signale verwendet werden können. Z.B. könnte zum Erzeugen der Signale A und B ein Zentralmehrphasenvibrator gefolgt von einer Verzögerungsschaltung verwendet werden. Weiter könnte ein Rechenprogramm zur Erzeugung der zwei Signale verwendet werden.
109851/1806
-16-

Claims (9)

  1. 2109S36
    Patentansprüche
    JVerfahren zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite, dadurch gekennzeichnet, daß zwei in der Frequenz aufeinander bezogene Signale mit einer vorbestimmten Phasentrennung erzeugt werden und die Signale zur Erzeugung einer ersten Mehrzahl von Mehrphasentaktsignalen doppelter Breite mit vorbestimmtem Frequenzverhältnis und Phasentrennung zueinander und einer ersten Mehrzahl von Mehrphasentaktsignalen einfacher Breite mit vorbestimmtem Frequenzverhältnis und Phasentrennung zueinander und zu den Taktsignalen doppelter Breite logisch verknüpft werden.
  2. 2. Schaltung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch eine Einrichtung zum Erzeugen von in der Frequenz aufeinander bezogenen Signalen mit einer vorbestimmten Phasentrennung und eine Einrichtung zum logischen Verknüpfen der Signale zum Erzeugen einer ersten Mehrzahl von Mehrphasentaktsignalen doppelter Breite mit vorbestimmtem Frequenzverhältnis und Phasentrennung zueinander und einer Mehrzahl von Mehrphasentaktsignalen einfacher Breite mit vorbestimmtem Frequenzverhältnis und Phasentrennung zueinander und zu den Taktsignalen doppelter Breite.
  3. 3. Schaltung nach Anspruch 2, dadurch gekennzeichne t> daß die Einrichtung zum Erzeugen zwei Signale erzeugt und die vorbestimmte Phasentrennung eine Funktion der Ansprechzeit einer elektronischen Schaltung ist.
  4. 4. Schaltung nach Anspruch 3, dadurch gekennzei chnet, daß eines der Signale eine Fre-quenz zweimal so groß wie die des anderen hat und die elektronische Schaltung die Mehrphasentakt-Signale aufnimmt.
  5. 5· Schaltung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß die Einrichtung zum Erzeugen einen
    109851/1808 ~17~
    Oszillator mit einer Mehrzahl von Inverterstufen und logische Gatter umfaßt, welche die Ausgänge ausgewählter Stufen zum Erzeugen der Signale verknüpfen.
  6. 6. Schaltung nach Anspruch 3, dadurch gekennzeich-
    n e t, daß der Oszillator eine ungleiche Zahl von Inverterstufen aufweist und eine Rückführung von der letzten Stufe einen Eingang zur ersten Stufe zum Aufrechterhalten der Schwingung umfaßt.
  7. 7. Schaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß jede Stufe des Oszillators eine RC-Zeit- . konstante mit einem Feldeffekttransistor als Widerstand, eine ™ Eingangsspannungseinrichtung und eine Spannungseinstelleinrichtung zum Verändern der Schwingfrequenz des Oszillators und eine Feldeffekttransistoreinrichtung zum Kompensieren der Änderungen von Spannung und Temperatur aufweist.
  8. 8. Schaltung nach einem der Ansprüche 2 bis7, dadurch gekennzeichnet, daß die Einrichtung zum logischen Verknüpfen eine Decodelogik zum Erzeugen zweier Mehrphasentaktsignale doppelter Breite und zweier Mehrphasentaktsignale einfacher Breite umfaßt.
  9. 9. Schaltung nach Anspruch 8, dadurch gekennzeich- i net, daß die zwei Mehrphasentaktsignale doppelter Breite entsprechend den Gleichungen
    0c+d =
    und die Mehrphasentaktsignale einfacher Breite entsprechend den Gleichungen
    0a - AB,
    0C = AB
    erzeugt werden, wobei A und B zwei von dem Oszillator erzeugte Signale und a, b, c und d die Phasen der Mehrphasentaktsignale darstellen. 109851/1806
DE2109936A 1970-06-15 1971-03-02 Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite Expired DE2109936C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US4609570A 1970-06-15 1970-06-15

Publications (3)

Publication Number Publication Date
DE2109936A1 true DE2109936A1 (de) 1971-12-16
DE2109936B2 DE2109936B2 (de) 1980-05-29
DE2109936C3 DE2109936C3 (de) 1981-02-05

Family

ID=21941582

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2109936A Expired DE2109936C3 (de) 1970-06-15 1971-03-02 Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite

Country Status (7)

Country Link
US (1) US3641370A (de)
JP (2) JPS5022593B1 (de)
DE (1) DE2109936C3 (de)
FR (1) FR2095494A5 (de)
GB (1) GB1277714A (de)
NL (1) NL7101196A (de)
SE (1) SE361992B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2713319A1 (de) * 1977-03-25 1978-09-28 Siemens Ag Elektronischer taktgeber fuer elektrische digitalanlagen

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1381963A (en) * 1971-05-07 1975-01-29 Tokyo Shibaura Electric Co Counter using insulated gate field effect transistors
JPS494553U (de) * 1972-04-14 1974-01-16
US3986046A (en) * 1972-07-24 1976-10-12 General Instrument Corporation Dual two-phase clock system
JPS532308B2 (de) * 1972-09-25 1978-01-26
US3898479A (en) * 1973-03-01 1975-08-05 Mostek Corp Low power, high speed, high output voltage fet delay-inverter stage
US3927334A (en) * 1974-04-11 1975-12-16 Electronic Arrays MOSFET bistrap buffer
JPS50137662A (de) * 1974-04-20 1975-10-31
US3946255A (en) * 1974-04-25 1976-03-23 Honeywell Inc. Signal generator
US3906255A (en) * 1974-09-06 1975-09-16 Motorola Inc MOS current limiting output circuit
JPS5192154A (de) * 1975-02-10 1976-08-12
US4034242A (en) * 1975-08-25 1977-07-05 Teletype Corporation Logic circuits and on-chip four phase FET clock generator made therefrom
US4061933A (en) * 1975-12-29 1977-12-06 Mostek Corporation Clock generator and delay stage
JPS52119152A (en) * 1976-03-31 1977-10-06 Toshiba Corp Oscillation circuit
US4140927A (en) * 1977-04-04 1979-02-20 Teletype Corporation Non-overlapping clock generator
GB1573771A (en) * 1977-09-26 1980-08-28 Philips Electronic Associated Buffer circuit
FR2414823A1 (fr) * 1978-01-13 1979-08-10 Thomson Csf Dispositif dephaseur a semi-conducteur et filtre a transfert de charges comportant un tel dispositif
JPS5513566A (en) * 1978-07-17 1980-01-30 Hitachi Ltd Mis field effect semiconductor circuit device
JPS57147537U (de) * 1981-03-12 1982-09-16
JPS58220291A (ja) * 1982-06-15 1983-12-21 Nec Corp 信号伝般時間制御回路
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
IT1210945B (it) * 1982-10-22 1989-09-29 Ates Componenti Elettron Circuito di interfaccia per generatori di segnali di sincronismo a due fasi nonsovrapposte.
JPS5987695A (ja) * 1982-11-11 1984-05-21 Toshiba Corp 半導体記憶装置
US4658161A (en) * 1985-08-13 1987-04-14 Hewlett-Packard Company Split phase loop
IT1190324B (it) * 1986-04-18 1988-02-16 Sgs Microelettronica Spa Disoverlappatore di fase per circuiti integrati mos,particolarmente per il controllo di filtri a capacita' commutate
JPS6324712A (ja) * 1986-07-17 1988-02-02 Toshiba Corp Ｍｏｓ型半導体回路
JPS63222109A (ja) * 1987-03-11 1988-09-16 Sunstar Inc 毛髪処理剤
JPH03505031A (ja) * 1988-05-06 1991-10-31 マジエラン・コーポレーシヨン・（オーストラリア）・プロプライエタリイ・リミテツド 低電力クロツク回路
US4885485A (en) * 1988-08-30 1989-12-05 Vtc Incorporated CMOS Output buffer providing mask programmable output drive current
US5355037A (en) * 1992-06-15 1994-10-11 Texas Instruments Incorporated High performance digital phase locked loop
DE4324519C2 (de) * 1992-11-12 1994-12-08 Hewlett Packard Co NCMOS - eine Hochleistungslogikschaltung
US5352945A (en) * 1993-03-18 1994-10-04 Micron Semiconductor, Inc. Voltage compensating delay element
US5952863A (en) * 1996-12-09 1999-09-14 Texas Instruments Incorporated Circuit and method for generating non-overlapping clock signals for an integrated circuit
US6294939B1 (en) * 1998-10-30 2001-09-25 Stmicroelectronics, Inc. Device and method for data input buffering
US6603338B1 (en) 1998-10-30 2003-08-05 Stmicroelectronics, Inc. Device and method for address input buffering
JP4040456B2 (ja) * 2000-11-01 2008-01-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ２線式通信バスに対称形の出力信号を供給するラインドライバ
US6618277B2 (en) * 2001-08-14 2003-09-09 Sun Microsystems, Inc. Apparatus for reducing the supply noise near large clock drivers
JP4653000B2 (ja) * 2006-03-27 2011-03-16 富士通セミコンダクター株式会社 プリスケーラ及びバッファ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3154744A (en) * 1959-12-09 1964-10-27 Ibm Double trigger composed of binary logic elements
BE639278A (de) * 1962-10-29
US3248657A (en) * 1963-10-18 1966-04-26 Rca Corp Pulse generator employing serially connected delay lines
US3441727A (en) * 1965-02-12 1969-04-29 Melpar Inc Function generator for simultaneously producing electrical wave forms of like wave shape and of predetermined phase displacement
US3551823A (en) * 1967-04-24 1970-12-29 Cossor Ltd A C Electrical pulse decoders
US3532991A (en) * 1968-05-08 1970-10-06 Rca Corp Shift circuits including threshold or other logic gates and employing multiple-phase shift pulses

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2713319A1 (de) * 1977-03-25 1978-09-28 Siemens Ag Elektronischer taktgeber fuer elektrische digitalanlagen

Also Published As

Publication number Publication date
JPS5120144B1 (de) 1976-06-23
NL7101196A (de) 1971-12-17
GB1277714A (en) 1972-06-14
JPS479A (de) 1972-01-05
SE361992B (de) 1973-11-19
DE2109936B2 (de) 1980-05-29
FR2095494A5 (de) 1972-02-11
DE2109936C3 (de) 1981-02-05
JPS5022593B1 (de) 1975-07-31
US3641370A (en) 1972-02-08

Similar Documents

Publication Publication Date Title
DE2109936A1 (de) Mehrphasentaktsignalgenerator unter Ver Wendung frequenzbezogener und phasengetrenn ter Signale
DE3689296T2 (de) Ausgangsschaltung mit Pegelstabilisierung.
DE69333353T2 (de) Spannungswandlerschaltung und mehrphasiger Taktgenerator
DE3629383C2 (de) Schaltungsanordnung mit einer Ladungspumpe zum Ansteuern von N-Kanal-MOS-Transistoren
DE3689466T2 (de) Quellenfolger-CMOS-Eingangspuffer.
DE2625007A1 (de) Adressenpufferschaltung in einem halbleiterspeicher
DE1280924B (de) Bistabile Schaltung
DE2225315A1 (de) Mehrphasen-Clock-Generator-Schaltung mit einem Steuerkreis
DE69424764T2 (de) Ladungspumpenschaltung
DE69717893T2 (de) Ausgangpufferschaltung
DE69635767T2 (de) Cmos treiberschaltung
EP0633662B1 (de) Schaltungsanordnung für einen Ringoszillator
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE68912739T2 (de) Befehlschaltung.
DE3237778A1 (de) Dynamisches schieberegister
DE2316619A1 (de) Halbleiterschaltung
DE2755714C3 (de) Logische Schaltung
DE69109888T2 (de) Taktfrequenzverdoppler.
DE2755715C2 (de) Logische Schaltung
EP0253914A1 (de) Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen
EP0252999B1 (de) Getaktete CMOS-Schaltung mit mindestens einem CMOS-Schalter
DE3338206C2 (de)
DE2141915C3 (de) Transistor-Treiberschaltkreis
DE2001538B2 (de) Dynamisches Schieberegister
DE2834964A1 (de) Signalgenerator oder treiberstufe

Legal Events

Date Code Title Description
OGA New person/name/address of the applicant
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee