DE2815605C3 - Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit - Google Patents

Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit

Info

Publication number
DE2815605C3
DE2815605C3 DE2815605A DE2815605A DE2815605C3 DE 2815605 C3 DE2815605 C3 DE 2815605C3 DE 2815605 A DE2815605 A DE 2815605A DE 2815605 A DE2815605 A DE 2815605A DE 2815605 C3 DE2815605 C3 DE 2815605C3
Authority
DE
Germany
Prior art keywords
polysilicon
layer
control lines
diffusion
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2815605A
Other languages
English (en)
Other versions
DE2815605B2 (de
DE2815605A1 (de
Inventor
Dr.Rer.Nat. Ruediger 8000 Muenchen Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2815605A priority Critical patent/DE2815605C3/de
Priority to FR7908484A priority patent/FR2423030A1/fr
Priority to GB7912246A priority patent/GB2019091B/en
Publication of DE2815605A1 publication Critical patent/DE2815605A1/de
Publication of DE2815605B2 publication Critical patent/DE2815605B2/de
Application granted granted Critical
Publication of DE2815605C3 publication Critical patent/DE2815605C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft einen integrierten, in Silizium-Gate-Technik aufgebauten Halbleiterspeicher mit als Ansteuerleitungen dienenden, aus Polysilizium bestehenden Wort- und Bitleitungen, die als Diffusionsbahnen ausgebildet sind und mit über Ansteuerleitungen angesteuerten Speicherzellen aus einem MOS-Auswahltransistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator.
Bekannte Eintransistorspeicherzellen in MOS-Technik (Electronics, Sept. 13, 1973, Seiten 116 bis 121) bestehen aus einem Auswahltransistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator. Der Auswahltransistor ist mit seiner Steuerelektrode an die Wortleitung des Halbleiterspeichers angeschlossen. Die gesteuerte Strecke des Auswahltransistors liegt zwischen der Bitleitung und dem Speicherkondensator. Der andere Anschluß des Speicherkondensators liegt an einer festen Spannung. Die in der Speicherzelle abzuspeichernde Information wird durch die Ladung des Speicherkondensators festgelegt. Das Ein- bzw. Auslesen einer Information in bzw. aus der Speicherzelle erfolgt über den Auswahltransistor, wenn dieser von der Wortleitung her angesteuert wird.
Bei der Herstellung derartiger Eintransistorspeicherzellen in der bekannten Silizium-Gate-Technik bestehen die Ansteuerleitungen (Wortleitung) für den Auswahltransistor aus Polysilizium. Die Bitleitungen dagegen sind im Bereich der Speicherzelle als Diffusionsbahnen ausgebildet. Beim Silizium-Gate-Prozeß wird für die Herstellung der Ansteuerleitungen für den Auswahltransistor deswegen in bekannter Weise Polysilizium verwendet, um beim eigentlichen Diffusionsprozeß eine Selbstjustierung der Diffusionsbahnen zu erreichen.
Polysilizium hat aber den Nachteil, daß es einen relativ hohen elektrischen Widerstand aufweist. Dasselbe gilt für die ebenfalls als Ansteuerleitungen (Bitleitungen) verwendeten Diffusionsbahnen. Innerhalb von hochintegrierten MOS-Bausteinen führt dies bei entsprechend langen Transportwegen zu nicht mehr
ίο vernachlässigbaren Laufzeiten im Baustein und damit zu einer Verringerung der insgesamt erreichbaren Arbeitsgeschwindigkeit.
Bei der bekannten Silizium-Gate-Technik können die als Ansteuerleitungen verwendeten Diffusionsis bzw. Polysiliziumleitungen nur durch Erhöhung der Dotierung oder der Leiterbahndicke niederohmig gemacht werden. Beiden Parametern sind jedoch nach oben hin Grenzen gesetzt: So kann die Dotierung nur bis zur Löslichkeitsgrenze gesteigert werden, während die maximale Leiterbahndicke durch das Abrißverhalten der Metailverdrahtung bestimmt ist, eine bloße Metallbelegung der Leitungen (DE-OS 2164745) hält dem anschließenden Diffusionsprozeß nicht stand.
Aue der Literatur [PHYS. STAT. SOL. (a) 36,217 (1976)] ist es bekannt, daß Verbindungen von Silizium mit Metallen, sogenannte »Suizide", fast metallische Leitfähigkeit besitzen. Als geeignete Metalle werden dabei Palladium, Platin, Rhodium und Nickel beschrieben.
Aufgabe der Erfindung ist es, für nach der Silizium-Gate-Technik hergestellte MOS-Halbleiterspeicher, Ansteuerleitungen mit geringem elektrischen Widerstand bereitzustellen.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß auf den aus Polysilizium bestehenden Ansteuerleitungen eine Silizidschicht angeordnet ist.
Bei einer besonderen Ausführungsform der Erfindung ist auf den als Diffusionsbahnen ausgebildeten
AO Ansteuerleitungen eine, eine Silizidschicht tragende Polysiliziumschicht angeordnet.
Zur Herstellung einer derartigen Diffusionsbahn wird auf dem die Diffusionsbahn aufnehmenden Halbleitersubstrat eine Materialschicht aufgebracht, die aus einer Trägerschicht aus Polysilizium, einer darauf angeordneten dünnen Schicht aus Dotierungsmaterial und einer die Schicht aus Dotierungsmaterial abdeckenden dünnen Metallschicht besteht. Daran schließt sich ein Hochtemperaturprozeßschritt an.
Durch die Erfindung ergibt sich eine wesentliche Erniedrigung des Polysiliziumbahnwiderstandes, was zu einer drastischen Laufzeitverringerung bei Speicherbausteinen mit Polysilizium-Wortleitungen führt. Dadurch, daß parallel zu den Diffusionsbahnen eine Polysiliziumbahn mit Silizidschicht angeordnet ist, wird eine schnellere Signalverarbeitung bei Speicherbausteinen mit diffundierten Bitleitungen ermöglicht.
Da die effektive Stufenhöhe über Diffusionsgebieten durch das darüberliegende Polysilizium reduziert wird, ergibt sich insgesamt bei Speicherbausteinen eine Verringerung der Stufenhöhe für die Metallverdrahtungsebene und damit eine verminderte Metallabrißgefahr.
Der nach der Metallabscheidung durchgeführte Temperaturschritt zur Erzeugung der Silizidschicht auf dem Polysilizium kann zusammen mit dem zur Erzeugung der Diffusionsleiterbahnen erforderlichen
Hochtemperaturschritt durchgeführt werden. Damit wird die Herstellung des Speicherbausteins insgesamt wesentlich erleichtert.
Ausführungsfonnen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden beispielsweise näher beschrieben. Es zeigt
Fig. 1 eine Prinzipdarstellung einer Eintransistorspeicherzelle in MOS-Technik,
Fig. 2 einen Querschnitt durch eine Eintransistorspeicherzelle in der bekannten n-Kanal-Silizium-Gate-Tecbiük,
Fig. 3 bis 5 schematische Darstellungen der Prozeßschritte zur Erzeugung von niederohmigen Polysiliziumleiterbahnen, und
Fig. 6 bis 9 scaematische Darstellungen der Prozeßschritte zur Erzeugung von niederohmigen Diffusionsleiterbahnen.
Die bekannte Eintransistorspeicherzelle in MOS-Technik der Fig. 1 besteht aus einem Auswahltransistor AT und einem Speicherkondensaior CS. Die Speicherzelle ist zwischen einer Wortleitung WL und einer Bitleitung BL angeordnet. Dabei ist die Steuerelektrode des Auswahltransistors AT mit der Wortleitung WL verbunden, während die gesteuerte Strecke des Auswahltransistors AT zwischen der Bitleitung BL und dem Speicherkondensator CS liegt.
Der andere Anschluß des Steuerkondensators CS ist an eine feste Spannung VDD angeschlossen. Im Speicherkondensator CS wird jeweils die eine Information kennzeichnende Ladung gespeichert. Die Ladung kann über den Auswahltransistor AT auf die Bitleitung BL übertragen werden. Dies geschieht dann, wenn die Wortleitung WL entsprechend angesteuert wird. Mit CB ist die Bitleitungskapazität bezeichnet.
Aus Fig. 2 ergibt sich die Realisierung einer Eintransistorspeicherzelle nach der bekannten n-Kanal-Silizium-Gate-Technik. Dabei liegen der Speicherkondensator CS und der Auswahltransistor AT nebeneinander auf einem Silizium-Halbleitersubstrat SU. In das Halbleitersubstrat SU sind dabei zwei gesteuerte Elektroden SEI und SEI in der bekannten Weise eindiffundiert. Zwischen den gesteuerten Elektroden SEI und SEI, diese teilweise überlappend, liegt isoliert zum Halbleitersubstrat SU die Steuerelektrode G. Die eine gesteuerte Elektrode SEI liegt an der Bitleitung BL. Die andere gesteuerte Elektrode SE2 ist mit dem Speicherkondensator CS verbunden. Diese wird gebildet mit Hilfe einer Leiterbahn SK, die isoliert über dem Halbleitersubstrat SU liegt. Wird an die Leiterbahn SK eine entsprechende Spannung angelegt, dann bildet sich an der Oberfläche des Halbleitersubstrates SU eine Inversionsschicht IV, die mit der gesteuerten Elektrode SEI des Auswahltransistors AT verbunden ist. Die zur Realisierung des Speicherkondensators CS und des Auswahltransistors AT notwendigen Isolierschichten IS können aus Siliziumoxyd bestehen. Die Steuerelektrode G jedes Auswahl transistors A T kann in Polysilizium ausgeführt sein. Polysilizium als Material für die Ansteuerelektrode wird pus den bekannten Prozeßgründen verwendet. D u. ~ii u«. Verwendung dieses Materials wird die eingangs beschriebene Selbstjustierung der Diffusionskanäle SEI und SEI bezüglich dem Gate G ermöglicht. Würde man das Gate G in Metall ausführen, so müßte die Metallabscheidung vor der Diffusion geschehen, da das Metall die hohen Diffusionstemperaturen von ca. 1000° nicht übersteht.
Dadurch würde jedoch der Voneil der Selbstjustierung der Diffusionsbahnen aufgegeben werden, was erhöhten Platzbedarf und langsamere Arbeitsgeschwindigkeit bedeuten würde.
Der Nachteil von Polysilizium als Leitermaterial ist sein relativ hoher elektrischer Widerstand, was die Laufzeiten der Signale im Baustein verlängert. Eine Erhöhung der Leitfähigkeit wird zwar durch Dotierung des PolysüMums mit Hilfe von Phosphor erreicht, kann aber nur bis zur Löslichkeitsgrenze gesteigert werden. Einer Erniedrigung des ohmschen Widerstandes durch Verdickung der Leiterbahn steht der erhöhte Platzbedarf entgegen.
Die im folgenden beschriebene Erfindung ist selbstverständlich nicht nur auf die bekannte Eintransistorspeicherzelle in MOS-Technik beschränkt, sondern sie kann auch auf Eintransistor-Speicherzellen in V-MOS-Technik, wie sie z. B. in der amerikanischen Patentschrift 4003 036 beschrieben sind, angewendet werden.
Im Rahmen des hier nicht näher beschriebenen, bekannten Silizium-Gate-Prozesses zur Herstellung einer Eintransistorspeicherzelle, wird gemäß Fig. 3 auf das mit einer Isolierschicht IS (Siliziumoxyd) versehene Substrat (Silizium) SU, Polysilizium PS mit einer Stärke von ca. 0,5 μΐη aufgebracht. Dieses als Leiterbahn dienende Polysilizium PS wird mit einer dünnen Schicht von ca. 100 bis 200 Angström mit Phosphor PH belegt.
Der Phosphor dient als Dotierungsmaterial zur Dotierung des Polysiliziums PS, das dadurch eine höhere Leitfähigkeit erhält. Die maximal dadurch mögliche Leitfähigkeit ist ungefähr 20 Ohm/Flächeneinheit. In einem weiteren Prozeßschritt wird auf die PoIysiliziumschicht mit ihrem Phosphorbelag eine dünne Schicht von ca. 0,05 μηι eines Metalls, z. B. Palladium, Platin, Rhodium oder Nickel, aufgebracht. Dies kann wie die vorherigen Prozesse durch Abscheidung, durch Aufdampfen oder durch Sputtern geschehen.
In einem anschließenden Temperaturschritt, mit Temperaturen über 500°, wird das abgeschiedene Polysilizium an der Oberfläche in eine dünne Silizidschicht SZ mit metallischer Leitfähigkeit umgewandelt, eine Leitfähigkeit, die dann ca. 50 x 10"3 Ohm/
Π erreichen kann. Wie die Fig. 5 zeigt, ist der weitere Prozeßablauf mit dem der bisherigen Silizium-Gate-Technologien identisch. Nach der Fototechnik und der Ätzung der Silizid-Polysiliziumschicht ergibt sich z. B. die in der Figur dargestellte Struktur mit dem Gate G und einer Leiterbahn L. Die dargestellte Struktur kann nun in bekannter Weise weiterverarbeitet werden.
Der nach der Metallabscheidung durchgeführte Temperaturschritt zur Erzeugung dei Silizidbahn kann aber auch in Verbindung mit einem evtl. erforderlichen Diffusionsschritt durchgeführt werden. Damit läßt sich ein Prozeßschritt einsparen. Mit der oberflächlichen dünnen Silizidschicht sind Polysiliziumbahnen mit einem Bahnwiderstand von ca. 1 Ohm/cm erzielbar. Dies entspricht einer Verbesserung gegenüber dem herkömmlichen Polysilizium von ungefähr dem Faktor 20.
Wie in den Fig. 6 bis 9 dargestellt, ist es gemäß der Erfindung zur Erniedrigung des Bahnwiderstandes von Diffusionsbahnen möglich, die Diffusionsbahnen mit einer Polysiliziumschicht mit darin enthaltener Silizidschicht abzudecken und durch die parallel liegende Polysiliziumbahn den Gesamtwiderstand der
Leiterbahn zu reduzieren.
Die einzelnen Prozeßschritte sind dabei die folgenden: Nach der Freiätzung der Diffusionswanne DW, mittels einer sogenannten »Buried-ContacU-Maske (Fig. 6, 7), wird eine Polysiliziumschicht aus PS in einer Stärke von ca. 0,5 μηι aufgebracht. Diese Polysiliziumschicht ist, wie bereits vorstehend beschrieben, mit einer dünnen Phosphorschicht von ca. 100 bis 200 Angström belegt. Auf diese Polysilizium-Phosphor-Schicht wird eines der erwähnten Metalle in einer Stärke von ca. 0,05 μΐη aufgebracht, und dann wird die ganze Struktur einem Hochtemperaturprozeß von ca. 1000° in einem Diffusionsofen ausgesetzt. Bei der Erwärmung der Struktur im Diffusionsofen bildet sich bei ca. 500° die Silizidschicht, bei ca. 1000° erfolgt die Diffusion und damit die Bildung der Diffusiönsbahn D, die in diesem Fall aus einem stark n-leitenden Material (n+) (Phosphoratome) besteht. Die Diffusion und die gleichzeitige Silizidbildung in einem Prozeß wird dadurch möglich, daß die Polysiliziumschicht P für Dotierungsatome (Phosphor) durchlässig ist, wo hingegen die Oxydschicht /5 als Maske wirkt.
Gemäß der Darstellung in der Fig. 9 wird die gesamte Struktur anschließend noch mit einer Zwischenoxydschicht ZO, einer sogenannten »Flow-Glass«-Schicht abgedeckt. Insgesamt ergibt sich gemäß der Erfindung eine wesentliche Reduzierung des Diffusionsleitungs-Widerstandes. Damit wird eine wesentlich schnellere Signalverarbeitung bei Speicherbausteinen mit diffundierter Bitleitung möglich. Durch die Verminderung der Stufenhöhe für die Metall-Verdrahtungsebene (Kontaktierung) vermindert sich die Metallabrißgefahr, da die wirksame Stufenhöhe über Diffusionsgebieten, wie in der Fig. 9 dar^ gestellt, durch das darüberliegende Polysilizium reduziert wird.
Für die Dotierungskonzentrationen der einzelnen Schichten können folgende Werte Gültigkeit haben: p+ ungefähr 2 X 1016 JStöratome pro cm3
ρ — ungefähr 3 X 1015 Störatome pro cm3
n+ ungefähr 1020 Störatome pro cm3.
Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Integrierter, in Silizium-Gate-Technik aufgebauter Halbleiterspeicher mit als Ansteuerleitungen dienenden, aus Polysilizium bestehenden Wort- und Bitleitungen, die als Diffusionsbahnen ausgebildet sind und mit über Ansteuerleitungen angesteuerten Speicherzellen aus einem MOS-Auswahltransistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator, dadurch gekennzeichnet, daß auf den aus Polysilizium (PS) bestehenden Ansteuerleitungen eine SL'izidschicht (5Z) angeordnet ist.
2. Integrierter Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß auf den als Diffusionsbahnen \d) ausgebildeten Ansteuerleitungen eitle eine Silizidschichi (Z) tragende PoIysiiiziumschicht (PS) angeordnet ist.
3. Verfahren zur Herstellung von als Diffusionsbahn ausgebildeten Ansteuerieitungen in einer Halbleiterspeicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß auf dem die Diffusionsbahn (D) aufnehmenden Halbleitersubstrat (SU) eine Materialschicht aufgebracht wird, die aus einer Trägerschicht aus Polysilizium (PS), einer darauf angeordneten dünnen Schicht aus Dotierungsmaterial (PH) und einer, die Schicht aus Dotierungsmaterial (PH) abdeckenden dünnen Metallschicht besteht, und daß sich daran ein Hochtemperaturprozeßschritt anschließt.
DE2815605A 1978-04-11 1978-04-11 Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit Expired DE2815605C3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2815605A DE2815605C3 (de) 1978-04-11 1978-04-11 Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit
FR7908484A FR2423030A1 (fr) 1978-04-11 1979-04-04 Cellule de memoire a semiconducteurs comportant des conducteurs de commande possedant une conductivite elevee
GB7912246A GB2019091B (en) 1978-04-11 1979-04-06 Semiconductor store

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2815605A DE2815605C3 (de) 1978-04-11 1978-04-11 Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit

Publications (3)

Publication Number Publication Date
DE2815605A1 DE2815605A1 (de) 1979-10-18
DE2815605B2 DE2815605B2 (de) 1980-06-26
DE2815605C3 true DE2815605C3 (de) 1981-04-16

Family

ID=6036700

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2815605A Expired DE2815605C3 (de) 1978-04-11 1978-04-11 Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit

Country Status (3)

Country Link
DE (1) DE2815605C3 (de)
FR (1) FR2423030A1 (de)
GB (1) GB2019091B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3250096C2 (de) * 1981-05-27 1997-09-11 Hitachi Ltd Verfahren zur Herstellung einer einen MISFET enthaltenden Halbleiterschaltung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
JPS5832789B2 (ja) * 1980-07-18 1983-07-15 富士通株式会社 半導体メモリ
JPS5780739A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
DE3046218C2 (de) * 1980-12-08 1982-09-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Erzeugung einer Eintransistor-Speicherzelle in Doppelsilizium-Technik
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
JPS57159055A (en) * 1981-03-25 1982-10-01 Toshiba Corp Manufacture of semiconductor device
JPS57194567A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor memory device
JPS57207556A (en) * 1981-06-12 1982-12-20 Nippon Denso Co Ltd Electric dust collector
JPS5873156A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd 半導体装置
JPS5893347A (ja) * 1981-11-30 1983-06-03 Toshiba Corp Ｍｏｓ型半導体装置及びその製造方法
DE3304651A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Dynamische halbleiterspeicherzelle mit wahlfreiem zugriff (dram) und verfahren zu ihrer herstellung
GB2139418A (en) * 1983-05-05 1984-11-07 Standard Telephones Cables Ltd Semiconductor devices and conductors therefor
JPS60136337A (ja) * 1983-12-22 1985-07-19 モノリシツク・メモリ−ズ・インコ−ポレイテツド ２重層処理においてヒロツク抑制層を形成する方法及びその構造物
JPS60134466A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置およびその製造方法
JPS60263455A (ja) * 1984-06-04 1985-12-26 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン ポリシリコン構造
KR940002772B1 (ko) * 1984-08-31 1994-04-02 가부시기가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치 및 그 제조방법
US5362662A (en) * 1989-08-11 1994-11-08 Ricoh Company, Ltd. Method for producing semiconductor memory device having a planar cell structure
JP2869090B2 (ja) * 1989-08-11 1999-03-10 株式会社リコー 半導体メモリ装置とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2164745C3 (de) * 1971-12-27 1981-07-30 geb. Avvakumova Evdokija Kirillovna Moskva Šergold Halbleiter-Diodenmatrix
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3250096C2 (de) * 1981-05-27 1997-09-11 Hitachi Ltd Verfahren zur Herstellung einer einen MISFET enthaltenden Halbleiterschaltung

Also Published As

Publication number Publication date
FR2423030A1 (fr) 1979-11-09
GB2019091A (en) 1979-10-24
DE2815605B2 (de) 1980-06-26
GB2019091B (en) 1982-07-07
DE2815605A1 (de) 1979-10-18

Similar Documents

Publication Publication Date Title
DE2815605C3 (de) Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit
DE3141195C2 (de)
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE3513034C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE19823464A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE4140681A1 (de) Masken-nur-lesespeicher (masken-rom) und verfahren zu dessen herstellung
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
EP0183138A1 (de) Verfahren zum Herstellen von Hochintegrierten MOS-Transistorschaltungen
DE19923388A1 (de) Halbleiterspeicherbauelement mit SOI (Silizium auf Isolator) Struktur und Verfahren für dessen Herstellung
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE2342923B1 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungsverschiebeanordnung
DE3153137C2 (de)
DE2236510B2 (de) Monolithisch integrierbare Speicherzelle
DE10230674B4 (de) Halbleiterkondensator und damit aufgebauter MOSFET

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee