DE2236510B2

DE2236510B2 - Monolithisch integrierbare Speicherzelle

Info

Publication number: DE2236510B2
Application number: DE2236510A
Authority: DE
Inventors: Narasipur Gundappa Hopewell Junction Anantha; Te-Long Wappingers Falls Chiu
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1971-08-09
Filing date: 1972-07-26
Publication date: 1974-05-22
Also published as: DE2236510A1; NL7209890A; IT963412B; BR7205394D0; AR200242A1; CH534939A; BR7205403D0; FR2148581A1; JPS5314351B2; SE384756B; JPS4826437A; DE2236510C3; FR2148581B1; GB1374009A

Description

3 4

Vorteile dieser Speicherzelle liegen insbesondere elemente sehr dicht gepackt angeordnet sind. Wie

darin, daß sie weniger als den Platzbedarf eines Feld- aus Fig. 2 a zu ersehen ist, bestehen die Wortleituneffekttransistors aufweist und daß Schreiben und gen 18 aus Streifen von P+-dotiertem Silizium auf Lesen lediglich durch eine Ladungsverschiebung er- der Oberfläche des Substrats 8. Die Gateelektrode 16

folgen. 5 ist jeweils eine seitliche Abzweigung der Wortleitung

Ausführungsbeispiele der Erfindung sind in den 18. In F i g. 2 b ist das mit einem Isolierbezug 17 aus

Zeichnungen dargestellt und werden anschließend Siliziumoxyd versehene Gate 16 im Schnitt zu sehen.

näher beschrieben. Es zeigt Die Bitleitungen 20 sind mit den Diffusionsbereichen

Fig. 1 schematisch die Schaltungs-Verbindungen 11 verbundene Metallstreifenleitungen. Die Konden-

der ladungsgekoppelten Speicherzellen in einer io satorleitung 24 ist eine Metallstreifenleitung, wobei

Speichermatrix, die Ladungsspeicherelektroden 14 durch quer verlau-

F i g. 2 a eine Draufsicht eines ersten Ausfüh- fende Abzweigungen der Leitung gebildet sind. Der

rungsbeispieles, Querschnitt der Anordnung ist in Fig. 2b gezeigt.

Fig. 2b eine geschnittene Seitenansicht entlang Besonders wichtig ist die relativ dünne Isolierschicht

der Linie 2 b der F i g. 2 a, 15 28 aus thermisch aufgewachsenem Siliziumoxyd und

Fig. 3 a eine Draufsicht eines zweiten Ausfüh- die darüberliegende Schicht 30 aus Siliziumnitrid, die

rungsbeispiels, ' · zwischen der Gateelektrode 16, der Ladungsspeicher-

Fig. 3b eine geschnittene Seitenansicht entlang elektrode 14 und dem Substrat 8 liegt. Der diffun-

der Linie 3 b der F i g. 3 a, dierte Bereich 11 der Bitleitung ist von der Konden-

F i g. 4 a eine geschnittene Seitenansicht einer ein- 20 satorleitung 24 durch eine Isolierschicht 70 isoliert, zelnen Speicherzelle, In der Speicherzelle ist der geringe Abstand der

F i g. 4 b verschiedene, an diese Speicherzelle über Gateelektrode 16 von der Ladungsspeicherelektrode die Wort-, Bit- und Leseleitungen angelegte Signale 14 deswegen wichtig, weil dadurch eine Potentialin der Verarmungsbetriebsweise, sperre im Halbleiter zwischen diesen Elektroden ge-Fig. 5 a eine geschnittene Seitenansicht einer ein- 25 bildet wird. Mit konventionellen Ätzverfahren läßt zelnen Speicherzelle in der Matrixschaltung, sich ein Abstand in der Größenordnung von Fig. 5b verschiedene, an diese Speicherzelle über 50000 A unter der Annahme erreichen, daß die beidie Wort- und Bit-, Speicher- und Leseleitungen an- den separaten Metallelektroden aus einer Metallgelegten Signale in der Anreicherungsbetriebsweise, schicht hergestellt wurden. Bei dem vorgeschlagenen Fig. 6 eine geschnittene Seitenansicht eines drit- 30 Verfahren mit der Verwendung einer Isolierschicht ten Ausführungsbeispieles der Speicherzelle und zur Trennung ist der begrenzende Faktor nur die ef-Fig. 7 a bis7d Schnittansichten in verschiedenen fektive Dicke dieser Schicht, die in der Größenord-Herstellungsstufen zur Erläuterung der Herstellung nung von 1000 A liegen kann.

der Speicherzelle. .In den Fig. 3 a und 3 b ist ein anderes Ausfüh-

Die in Fig. 1 schematisch dargestellte binäre 35 rungsbeispiel der Speichermatrix dargestellt. In die-Speichermatrix enthält in einer 2 χ 2-Anordnung vier sem Ausführungsbeispiel sind die Bitleitungen 20 Speicherzellen 10, von denen jede aus einem Diffu- längliche Diffusionsbereiche hoher Leitfähigkeit. Die sionsbereich 11 in einem Plättchen oder Halbleiter- Wortleitungen 18 sind Streifenleitungen aus Metall, substrat 8, einer Stromführungselektrode 12 in Ohm- die mit den Gateelektroden 16 durch die Öffnung 19 schein Kontakt mit dem Diffusionsbereich 11, einer 40 in der Siliziumdioxydschicht 17 leitend verbunden Ladungsspeicherelektrode 14 und einer Gateelek- sind. Die Kondensatorleitung 24 ist eine Schicht aus trode 16 besteht. In diesem Ausführungsbeispiel sind leitendem Metall, ähnlich dem in Fig. 2a und 2b nur vier Zellen dargestellt, da dies zur Erklärung gezeigten Ausführungsbeispiel. Die die Kondensatorausreicht. In der Praxis werden wesentlich größere leitung 24 und das Substrat scheidende Isolierschicht Speicheranordnungen mit viel mehr Speicherzellen 45 70 ist wesentlich dicker als die Schicht unter der Gabenutzt. Die Wortleitungen 18 sind mit den Wort- teelektrode 16 und der Ladungsspeicherelektrode 14, Treibern 23 und die Bitleitungen 20 mit Bit-Treibern wie durch den über Kreuz schraffierten Bereich 15 in und Leseverstärkern 21 verbunden. Zwischen den den F i g. 2 a und 3 a angezeigt wird. Ladungsspeicherelektroden 14 und dem Halbleiter- Fig. 4a zeigt eine Speicherzelle 10, die in einer

substrat 8 wird von einer Spannungsquelle 22 über 5° Schaltung für den Verarmungsbetrieb vorgesehen ist. die Leitungen 24 und 26 eine Spannung angelegt. Wenn eine negative Gleichspannung von der Span-

Das Substrat 8 besteht aus einem monokristallinen nungsquelle 22 an die Speicherelektrode 14 und das Halbleiter, beispielsweise Silizium, der mit N-leiten- Substrat 8 der Speicherzelle 10 angelegt wird, werden den Fremdatomen dotiert ist und enthält darin einen Defektelektronen, d.h. positive, bewegliche Ladun-Diffusionsbereich 11 mit P-Leitfähigkeit. Der Halb- 55 gen, an die Trennfläche zwischen Oxyd und Substrat leiter kann selbstverständlich auch vom entgegenge- herangezogen und bilden dort eine Inversionsschicht, setzten Leitfähigkeitstyp sein, wenn die angelegten Diese Schicht liegt unter der Ladungsspeicherelek-Spannungen entsprechend umgepolt werden, so daß trode 14. Wenn ein negativer Spannungsimpuls an N-leitende oder P-leitende Halbleitersubstrate in der die Gateelektrode 16 gelegt wird, wird eine unter der Speichermatrix verwendet werden können. N-lei- 60 Gateelektrode liegende Inversionsschicht gebildet, tende Substrate werden bevorzugt, weil normaler- Diese Inversionsschicht bildet einen leitenden Kanal weise an der Oberfläche von P-leitenden Substraten zwischen der Inversionsschicht unter der Ladungseine Inversionsschicht anzutreffen ist. Durch die speicherelektrode 14 und dem P+-Diffusionsbereich Wahl einer geeigneten Oberflächenisolierschicht und 11, der zur Stromzuführungselektrode 12 gehört, mit entsprechenden Passivierungsverfahren kann je- 65 Wenn ein negativer Spannungsimpuls an die Bitleidoch diese Inversionsschicht beseitigt werden. tungen und die Elektrode 12 angelegt wird, kann die

In den Fig. 2a und 2b ist ein Ausführungsbei- Inversionsschicht unter der Elektrode 14 durch den spiel der Speichermatrix gezeigt, in welchem die Bau- leitenden Kanal unter der Gateelektrode 16 an La-

düngen verarmt werden. Wenn dadurch einige De- Inversionsschicht noch eine Injektion in die Inverfektelektronen abgezogen werden, wird die Inver- sionsschicht auf. Über dem Widerstand 12 r tritt entsionsschicht unter der Ladungsspeicherelektrode 14 sprechend der Darstellung in Fig. 4b beim Lesen auf eine negative Spannung aufgeladen. Grundsatz- oder Schreiben einer Null kein Spannungsabfall auf. lieh kann so mit dem Fehlen oder dem Anlegen einer 5 Für den Anreicherungsbetrieb wird die Speichernegativen Spannung unter der Elektrode 14 binäre zelle entsprechend der Darstellung in Fig. 5a geInformation gespeichert werden. Die Ladung der ne- schaltet. Die Lese- und Schreiboperationen sind in gativ geladenen Schicht zerfällt zwar mit der Zeit, sie F i g. 5 b dargestellt. Zum Schreiben einer Eins wird existiert jedoch in einer für den Betrieb ausreichen- ein langer negativer Impuls 50 an die Speicherleitung den Zeitspanne. In der Praxis müssen die Ladungen io 14 s angelegt, um unter der Metallelektrode 14 einen in der Speichermatrix mit bekannten Verfahren re- Verarmungsbereich zu erzeugen. Ein negativer Spangelmäßig erneuert werden. nungsimpuls wird ebenfalls an die mit der Gateelek-

Der Querschnitt in F i g. 4 a zeigt die Anordnung trode 16 verbundene Wortleitung angelegt, um einen der Speicherzelle in einer Matrix. Für den Verar- leitenden Kanal unter dieser zu erzeugen, während mungsbetrieb wird eine negative Gleichspannung von 15 gleichzeitig ein positiver Spannungsimpuls 54 an die der Spannungsquelle 22 zwischen der Metallelek- Bitleitung 12 b angelegt wird. Da der Verarmungsbetrode 14 und dem Substrat 8 angelegt, um Defekt- reich unter der Metellelektrode 14 an einer negativen elektroden, d. h. positive, bewegliche Ladungsträger, Spannung und der P+-Diffusionsbereich auf Nullan die Trennfläche zwischen Oxyd und Substrat zur Potential liegt, werden Defektelektronen vom Dif-Bildung einer Inversionsschicht anzuziehen. Wenn 20 fusionsbereich 11 in den Verarmungsbereich unter ein negativer Impuls an die Gateelektrode 16 ange- der Metallelektrode 14 durch den leitenden Kanal inlegt wird, wird ein leitender Kanal gebildet, der den jiziert, bis eine Inversionsschicht von ungefähr glei-Bereich unter der Ladungsspeicherelektrode 14 und eher Spannung wie diejenige der Bitleitung erreicht den Diffusionsbereich 11 miteinander verbindet. wird. Ein an die Leitung 12 s angeschlossener Le-Wenn an den Diffusionsbereich 11 über die Bitlei- 25 severstärker fühlt einen negativen Impuls 56 über tung 12 b ein negativer Impuls angelegt wird, werden dem Widerstand 12 r ab.

Defektelektronen aus der Inversionsschicht, die Zum Lesen einer unter der Elektrode 14 gespei-

durch die Spannungsquelle 22 unter der Elektrode cherten Eins wird ein negativer Impuls 52 an die

14 geschaffen wurde, durch den leitenden Kanal un- Wortleitung zur Gateelektrode 16 angelegt, um einen

ter der Elektrode 16 abgezogen. Wenn der Span- 30 leitenden Kanal vom Diffusionsbereich 11 zur Inver-

nungsimpuls von der Elektrode 16 genommen wird, sionsschicht unter der Metallelektrode 14 zu induzie-

wird die negative Ladung bzw. die Verarmung von ren, und der negative Spannungsimpuls 50 an der

Defektelektronen unter der Elektrode 14 erhalten. Speicherleitung 14 s wird gleichzeitig beendet. Da die

Das Verfahren für den Verarmungsbetrieb wird an Bitleitung negativ ist und die Inversionsschicht auf Hand der Fig. 4b erläutert. Um eine Eins zu schrei- 35 Null-Potential liegt, werden Defektelektronen in der ben, d. h. eine negative Ladung unter der Elektrode Inversionsschicht verarmt, bis die Inversionsschicht 14 einzuführen, werden negative Impulse 41 und 42 und die Bitleitung ungefähr auf gleicher Spannung gleichzeitig an die mit der Gateelektrode verbundene liegen. Der Impuls 58 am Abfrageanschluß 12 s kann Wortleitung bzw. die mit dem Diffusionsbereich 11 abgefühlt werden. Zum Schreiben einer Null wird ein verbundene Bitleitung 12 b angelegt. Geeignete Le- 40 negativer Impuls 50 an die Speicherleitung angelegt, severstärker fühlen am Anschluß 12 s einen positiven um einen Verarmungsbereich zu induzieren, und ein Impuls ab. Dieser Impuls 40 tritt zu Beginn der negativer Spannungsimpuls 52 wird gleichzeitig an die Wort- und Bitimpulse 41 und 42 auf. Am Ende der Wortleitung und Gateelektrode 16 angelegt. Da die Impulse erscheint ein kleiner Impuls 43 infolge der Bitleitung negativ ist und keine Defektelektronen im kapazitiven Kopplung der Speicherzelle. Um die 45 Verarmungsbereich unter der Metallelektrode 14 vorSpeicherzelle auszulesen, wird ein negativer Span- handen sind, werden keine positiven Ladungen aus nungsimpuls 41 an die Wortleitung angelegt, um dem Verarmungsbereich unter der Metallelektrode einen leitenden Kanal von dem P+-Diffusionsbe- abgezogen. Nur kleine Impulse 60, die von der kapareich zur Inversionsschicht unter der Metallelektrode zitiven Kopplung in der Speicherzelle herrühren, 14 zu induzieren. Da bei Speicherung einer Eins der 50 werden am Anschluß 12 s abgefühlt. Zum Lesen P+-Diffusionsbereich auf Erdpotential und die In- einer Null wird eine negative Spannung 52 an die Versionsschicht auf einer negativen Spannung stehen, Wortleitung angelegt und gleichzeitig die negative werden Defektelektronen von den P+-Diffusionsbe- Spannung an der Speicherleitung abgeschaltet. Wiereich 11 in die Inversionsschicht unter der Elektrode derum werden keine Defektelektronen beim Lesen 14 injiziert, bis die Spannung an der Inversions- 55 einer Null abgezogen. Somit tritt beim Lesen und schicht ungefähr Erdpotential erreicht hat. Der Span- Schreiben einer Null entsprechend der Darstellung in nungsabfall über dem Widerstand 12r wird durch Fig. 5b kein Spannungsabfall auf. den Kondensator 12c abgefühlt und ist in der Figur Fig. 6 zeigt ein anderes Ausführungsbeispiel der als negativer Impuls 46 dargestellt. Um eine Null zu Speicherzelle. Der Aufbau ist grundsätzlich derselbe lesen oder zu schreiben, wird ein negativer Impuls 41 60 wie bei den oben beschriebenen Ausführungsbeispiean die Wortleitung angelegt, um einen leitenden Ka- len, hier ist jedoch die Gateelektrode aus Metall und nal vom Diffusionsbereich 11 zur Inversionsschicht die Speicherelektrode aus einer Schicht von dotierunter der Metallelektrode 14 zu induzieren. Der tem Silicium hergestellt. Die Arbeitsweise ist die-P+-Diffusionsbereich 11 und die Inversionsschicht selbe, wie sie oben beschrieben wurde, unter der Elektrode 14 liegen beim Speichern einer 65 An Hand der Fig. 7a bis 7d wird ein Herstel-NuIl ungefähr auf gleicher Spannung. Da an die Bit- lungsverfahren für eine der beschriebenen Speicherleitung kein negativer Impuls angelegt wird, tritt we- zellen erläutert. Entsprechend der Fig. 7 a wird eine der eine Verarmung von Defektelektronen aus der relativ dicke Schicht 70 aus SiO₂ auf einem monokri-

stallinen Halbleitersubstrat 8 aufgewachsen, welches eine folgende Ätzung die Siliciumschicht 76 nur im schwach N-leitend dotiert ist. Die Konzentration des Gatebereich 16 erhalten bleibt (siehe Fig. 7 c). Für Dotierungsmittels liegt vorzugsweise zwischen 10¹³ die Schicht 78 kann SiO₂, ein Photolackmaterial oder und 10¹⁷ Atomen/ccm. Das Halbleitersubstrat 8 jedes andere geeignete Maskenmaterial verwendet kann aus jedem geeigneten Material bestehen und die i werden. Nach dem Ätzen bleibt nur der polykristal-Schicht 70 aus einem anderen durch ein geeignetes line Bereich 16 zurück, der schließlich die Gateelek-Verfahren darauf niedergeschlagenen Isoliermaterial. trode bildet. Die Siliciumnitridschicht 30 und die Eine Öffnung 72 wird in der Schicht 70 mit konven- darunterliegende Schicht 28 aus SiO₂ werden dann in tionellen photolithographischen und Ätzverfahrens- dem Bereich der stromführenden Elektrode entfernt schritten hergestellt. Die Öffnung 72 ist groß genug, io und lassen nach Darstellung in Fig. 7d die Öffnung um die ganze Zellenstruktur aufzunehmen. In der 80 zurück. Das Substrat wird dann einem geeigneten Praxis hat die Öffnung 72 die Form eines Langlo- P-Leitung hervorrufenden Dotierungsmittel ausgeches, dessen Größe ausreicht, um eine Reihe von setzt, wobei der Diffusionsbereich 11 gebildet wird Speicherzellen ähnlich der in Fig. 2 gezeigten An- und die polykristalline Siliciumschicht 16 mit einem Ordnung aufzunehmen. 15 Dotierungsmittel dotiert wird. Das überschüssige SiIi-Auf der Oberfläche des Halbleiters 8 in der Öff- zium kann vor oder nach der Diffusion entfernt wernung 72 wird dann eine dünne Oxydschicht 28 auf- den. Bei Entfernung nach der Diffusion erzeugt der gewachsen oder niedergeschlagen durch thermische erste Ätzschritt nur ein Difiusionsfenster. Durch Weg-Oxydation des Substrates. Die Dicke der Schicht 28 ätzen nach der Diffusion wird der Rest der Siliciumbeträgt zwischen 200 und 2000 A. Eine Siliziumni- ao schicht entfernt und nur die Elektrode entsprechend tridschicht 30 wird dann auf der Oberfläche des der Anordnung nach dem in den Fig. 2, 3 oder6 Plättchens über der Schicht 70 und 28 gemäß der gezeigten und gewünschten Ausführungsbeispiel Darstellung in F i g. 6 b niedergeschlagen. Die Silizi- übriggelassen. Über der polykristallinen Siliziumumnitridschicht kann auf gebräuchliche Weise pyro- schicht 16 wird dann thermisch eine Oxydschicht lithisch gebildet werden, z. B. durch Einführung von 25 aufgewachsen und das Oxyd im Kontaktloch über SiH₄ und NH₃ in eine Kammer und Überströmen des dem Bereich 11 entfernt. Eine Metallschicht wird erhitzten Substrates. Die Dicke der Schicht 30 be- dann auf der Oberfläche der Speicherzelle, beispielsträgt 200 bis 1000 A. An Stelle von Siliziumnitrid weise durch Aufdampfen, niedergeschlagen und die können auch andere geeignete Isoliermaterialien ver- verschiedenen Anschlüsse und Metallmuster durch wendet werden, wie Al₂O₃, TiO₂ und Phosphorsili- 30 Entfernen überschüssigen Materials ausgebildet,
katglas. Eine relativ dicke Schicht 76 aus polykristal- Schaltungen für Wort-Treiber, Bit-Treiber und Lelinem Silizium wird dann über der Schicht 30 nach severstärker können auf demselben Substrat in eini-Darstellung in Fig. 7b niedergeschlagen. Dieser gen oder allen der oben beschriebenen Prozeßschritte Niederschlag kann auf bekannte Weise dadurch er- gleichfalls mit hergestellt werden. Diese Funktionen folgen, daß man z.B. SiH₄ über das erhitzte Substrat 35 können jedoch auch durch separate Bauteile überströmen läßt. Da die darunterliegende Schicht 30 nommen werden, die mit der Speichermatrix in geamorph ist, ist die resultierende Siliziumschicht 76 eigneter Weise verbunden werden können. Die ganze polykristallin. Auf der Schicht 76 wird durch übliche Speichermatrix wird vorzugsweise mit einer Schicht Photolithographie eine Maskenschicht 78 niederge- aus einem geeigneten Isoliermaterial überzogen und schlagen und liefert eine Maske, mit welcher durch 40 fertig montiert.

Hierzu 2 Blatt Zeichnungen

Claims

1 2 gerten Kosten pro Bit gegenüber den älteren Magnet-Patentansprüche: Speichereinheiten erzielt. Jede solche Speicherzelle erfordert normalerweise eine Anzahl von in geeigne-

1. Monolithisch in einer Speichermatrix inte- ter Schaltung miteinander verbundenen Halbleitergrierbare Speicherzelle, bestehend aus einem la- 5 bauelementen. Dadurch ist ein relativ komplexer dungsspeichernden Element, das einen in ein Herstellungsprozeß erforderlich, der zwangsläufig zu Halbleitersubstrat eines ersten Leitfähigkeitstyps Ausfällen infolge möglicherweise defekter Schalteingebrachten, mit einer Stromzuführungselek- kreise führt. Auch erfordert jede Speicherzelle einen trode versehenen Halbleiterbereich des entgegen- beträchtlichen Platz auf der Halbleitermatrix. Eine gesetzten zweiten Leitfähigkeitstyps und eine an io der letzten Entwicklungen ist die Verwendung von diesen Halbleiterbereich angrenzende, isoliert auf Feldeffekttransistoren in Speicherschaltungen, das Substrat aufgebrachte Gateelektrode auf- Neben den bekannten, in Kreuzkopplung zu einem

weist, dadurch gekennzeichnet, daß Flipflop verbundene Feldeffekttransistoren enthalan die Gateelektrode (16) angrenzend auf das tenden Speicherzellen ist auch bereits eine Speicher-Substrat (8) eine Ladungsspeicherelektrode (14) 15 zelle mit nur einem Feldeffekttransistor bekannt, woisoliert aufgebracht ist, über die ein in das Sub- bei aber eine zusätzliche Diode mit dem Gate verstrat (8) einwirkendes elektrisches Feld erzeugt bunden ist. Über diese Diode ist die Gatekapazität wird, und daß über die Gateelektrode (16) zwi- ladbar. In Abhängigkeit vom Ladungszustand der sehen der Ladungsspeicherelektrode (14) und Gatekapazität ist der Feldeffekttransistor leitend dem Halbleiterbereich (11) ein Stromkanal indu- 20 oder nichtleitend, was zur Kennzeichnung einer binäzierbarist. ren Information dienen kann. Auch diese Speicher-

2. Speicherzelle nach Anspruch 1, dadurch ge- zelle weist also noch den Platzbedarf für zwei Halbkennzeichnet, daß die von dem Halbleitersubstrat leiterbauelemente auf. Weiterhin sind lediglich aus (8) durch eine Isolationsschicht getrennte Gate- einem Feldeffekttransistor bestehende Speicherzellen elektrode (16) aus dotiertem polykristallinem SiIi- 25 bekannt, bei denen die Gateelektrode über einer Iazium besteht. dungsspeichernden Gateisolation angeordnet ist. Ab-

3. Speicherzelle nach Anspruch 2, dadurch ge- hängig vom Ladungszustand des Gates weist der kennzeichnet, daß die Gateelektrode mit einer Si- Transistor zwei Schwellwerte auf, die über den Leitliziumdioxydschicht abgedeckt ist. zustand des Transistors zur Kennzeichnung einer bi-

4. Speicherzelle nach Anspruch 2, dadurch ge- 30 nären Information herangezogen werden. Als relativ kennzeichnet, daß sich die Isolationsschicht aus ungünstig erweist es sich hierbei, daß die Festlegung einer ersten Schicht (28) aus Siliziumdioxyd und der zu speichernden binären Information über die aus einer zweiten Schicht (30) aus Siliziumnitrid Beeinflussung des Schwellwertes des Feldeffekttransizusammensetzt. stors erfolgen muß und daß beim Lesen einer der

5. Speicherzelle nach Anspruch 1, dadurch ge- 35 beiden Binärinformationen ein Durchschalten des kennzeichnet, daß die von dem Halbleitersubstrat Feldeffekttransistors stattfindet.

durch eine Isolationsschicht getrennte Ladungs- Schließlich sind auch Speicherzellen bekannt, die

speicherelektrode (14) aus Metall besteht. lediglich aus einem Feldeffekttransistor und einer

6. Speicherzelle nach den Ansprüchen 1, 3 dazu in Serie geschalteten Kapazität bestehen. Der und 4, dadurch gekennzeichnet, daß die Gate- 40 Ladezustand der Kapazität kennzeichnet die gespeielektrode aus Metall und die Ladungsspeicher- cherte binäre Information. Die Auf- und Entladung elektrode aus stark dotiertem Silizium besteht der Kapazität erfolgt über den Feldeffekttransistor. (Fig. 6). Zwar muß bei dieser Speicherzelle beim Lesen der

7. Speicherzelle nach den Ansprüchen l_t und 2, einen binären Information lediglich eine Kapazität dadurch gekennzeichnet, daß das Halbleitersaib- 45 umgeladen werden, sie erfordert aber wiederum den strat (8) vom iV-Leitfähigkeitstyp ist. Platzbedarf zweier Bauelemente.

Es ist die der Erfindung zugrunde liegende Aufgabe, eine Speicherzelle mit nur einem Element anzugeben, dessen Platzbedarf gegenüber den bekann-50 ten vergleichbaren Speicherzellen mit nur einem Element weiter verringert ist und bei der gleichzeitig der Leistungsaufwand für Schreiben und Lesen außeror-Die Erfindung betrifft eine monolithisch in einer dentlich gering ist.

Speichermatrix integrierbare Speicherzelle, bestehend Gemäß der Erfindung wird diese Aufgabe für eine

aus einem ladungsspeichernden Element, das einen 55 Speicherzelle, bestehend aus einem ladungsin ein Halbleitersubstrat eines ersten Leitfähigkeits- speichernden Element, das einen in ein Halbleitertyps eingebrachten, mit einer Stromzuführungselek- substrat eines ersten Leitfähigkeitstyps eingebrachtrode versehenen Halbleiterbereich des entgegenge- ten, mit einer Stromzuführungselektrode versehenen setzten zweiten Leitfähigkeitstyps und eine an diesen Halbleiterbereich des entgegengesetzten zweiten Leit-Halbleiterbereich angrenzende, isoliert auf das Sub- 60 fähigkeitstyps und eine an diesen Halbleiterbereich strat aufgebrachte Gateelektrode aufweist. angrenzende, isoliert auf das Substrat aufgebrachte

Bei der Entwicklung neuer Datenverarbeitungsan- Gateelektrode aufweist, dadurch gelöst, daß an die lagen konzentriert sich die Suche nach Verbesserun- Gateelektrode angrenzend auf das Substrat eine Lagen immer mehr auf die Entwicklung kompakter, bil- dungsspeicherelektrode isoliert aufgebracht ist, über liger Informationsspeichereinrichtungen mit großer 65 die ein in das Substrat einwirkendes elektrisches Feld Speicherkapazität. Eine neuere Entwicklung ist z.B. erzeugt wird, und daß über die Gateelektrode zwidie Speichermatrix aus monolithischen integrierten sehen der Ladungsspeicherelektrode und dem HaIb-Schaltungen, die eine hohe Speicherdichte bei verrin- leiterbereich ein Stromkanal induzierbar ist.