DE3030385A1 - Mos-halbleitervorrichtung und verfahren zur herstellung derselben - Google Patents

Mos-halbleitervorrichtung und verfahren zur herstellung derselben

Info

Publication number
DE3030385A1
DE3030385A1 DE19803030385 DE3030385A DE3030385A1 DE 3030385 A1 DE3030385 A1 DE 3030385A1 DE 19803030385 DE19803030385 DE 19803030385 DE 3030385 A DE3030385 A DE 3030385A DE 3030385 A1 DE3030385 A1 DE 3030385A1
Authority
DE
Germany
Prior art keywords
zone
conductivity type
semiconductor
insulating film
semiconductor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803030385
Other languages
English (en)
Other versions
DE3030385C2 (de
Inventor
Yoshihisa Mizutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3030385A1 publication Critical patent/DE3030385A1/de
Application granted granted Critical
Publication of DE3030385C2 publication Critical patent/DE3030385C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Henkel, Kern, Feiler & Hänzel Patentanwälte
Möhlstraße 37 D-8OOO München
Tokyo Shibaura Denki Kabushiki Kaisha,
, . , . Tel.: 089/982085-87
Kawasaki-shi, Japan Telex: 0529802 hnkld
Telegramme: ellipsoid
55P552-2
MOS-Kalbleitervorrichtung und" Verfahren zur Herstellung derselben
Die Erfindung betrifft eine verfeinerte MOS-Halbleitervorrichtung und ein Verfahren zur Herstellung.
Vor nicht langer Zeit wurden Halbleiterelemente kleiner ausgeführt und die Halbleitervorrichtungen wurden auch mit höherer Packungsdichte angeordnet. Einer der Faktoren/ der in Verbindung mit einer höheren Packungsdichte von Halbleitervorrichtungen auftritt, betrifft das Problem der Verdrahtung bzw. elektrischen Verbindung der jeweiligen Elemente. Im Falle einer Schaltung, die mehr als nur einen Transistor enthält, um die elektrischen Eigenschaften eines zweiten Transistors zu steuern und zwar unter Verwendung der Ausgangsspannung eines ersten Transistors als Vorsteuerspannung für den zweiten Transistor, ist es erforderlich, eine Kontaktöffnung lila (sh. Fig. 1) in einer Source-Zone 103 oder einer Drain-Zone 104 eines ersten Transistors Q auszubilden (dieser Transistor umfaßt eine Steuerelektrode 101, die Source-Zone 103, die Drain-Zone 104, einen Steuerelektroden-Verdrahtungsabschnitt 107 und
130008/0947
eine Source-Elektrode 108, wobei mit 111 eine Kontaktöffnung bezeichnet ist) ; ferner ist es erforderlich, eine Kontaktöffnung 111b auf der Steuerelektrodenseite 102 eines zweiten Transistors Q- auszubilden (dieser Transistor umfaßt eine Steuerelektrode 102, eine Source-Zone 105, eine Drain-Zone 106, eine Source-Elektrode 109 und eine Drain-Elektrode 110, wobei mit 111 eine Kontaktöffnung bezeichnet ist); und schließlich ist es erforderlich, eine Spannung der Steuerelektrode 102 des zweiten Transistors Q zuzuführen, und zwar mit Hilfe eines geeigneten Verdrahtungs- oder Verbindungsmaterials 120, wie beispielsweise Ai. Es war daher erforderlich, in jeder Zonen einen Raum in der Kontaktöffnung sicherzustellen, um einen guten Ohmschen Kontakt zu realisieren, weiter war es erforderlich, einen Raum für diese Zonen und für die A Jt-Verdrahtung zu schaffen oder vorzusehen und die Bruchneigung der Verdrahtung an den Stellen mit zu berücksichtigen, wie beispielsweise am Ende der Kontaktöffnung.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben zu schaffen, die eine hohe Packungsdichte ermöglicht, wobei der Herstellungsprozeß einfacher gestaltet werden soll und die Zuverlässigkeit der Eigenschaften des hergestellten Elements erhöht werden soll.
Zur Lösung dieser Aufgabe schafft die Erfindung eine Halbleitervorrichtung mit aktiven Elementen, die aus einer Halbleiterbasis eines ersten Leitfähigkeitstyps, einem dünnen isolierenden Film über der Fläche der Halbleiterbasis, einer zwischen der Fläche der Halbleiterbasis und dem dünnen isolierenden Film ausgebildeten Zone eines zweiten Leitfähigkeitstyps, und einer über der
130008/0947
Zone des zweiten Leitfähigkeitstyps ausgebildeten Halbleiterschicht besteht, wobei der dünne Isolierfilm so dazwischen angeordnet ist, daß die Halbleiterschicht wenigstens zum Teil die genannte Zone des zweiten Leitfähigkeitstyps überlappt und dadurch die elektrischen Eigenschaften der Halbleiterschicht durch eine Spannung bestimmt werden, die der genannten Zone des zweiten Leitfähigkeitstyps zugeführt wird, wobei diese Spannung unterhalb der Rückwärts-Durchbruchsspannung über einem pn-übergang zwischen der Halbleiterbasis und der genannten Zone des zweiten Leitfähigkeitstyps liegt.
Die vorliegende Erfindung schafft auch ein Verfahren zur Herstellung einer Halbleitervorrichtung der zuvor definierten Art. Dieses Verfahren umfaßt die Verfahrensschritte der Ausbildung eines dünnen Isolierfilms über der Fläche einer Halbleiterbasis eines ersten Leitfähigkeitstyps und der selektiven Ausbildung einer Zone des zweiten Leitfähigkeitstyps zwischen der Fläche der Halbleiterbasis und dem dünnen Isolierfilm. Weiter umfaßt das Verfahren die Ausbildung einer Halbleiterschicht über der genannten Zone des zweiten Leitfähigkeitstyps, wobei der dünne Isolierfilm derart dazwischen angeordnet ist, daß die Halbleiterschicht wenigstens teilweise die Zone des zweiten Leitfähigkeitstyps überlappt.Nach dem erfindungsgemäßen Verfahren werden ferner Teile der Halbleiterschicht, die nicht die Elementzone betreffen, entfernt oder diese Teile oder Abschnitte werden in eine Isolierschicht umgewandelt und es wird schließlich eine Verunreinigung in die Halbleiterschicht eingeführt, so daß die elektrischen Eigenschaften der Halbleiterschicht durch die Spannung bestimmt werden, die der Zone des zweiten Leitfähigkeitstyps zugeführt wird, wobei diese Spannung unterhalb der Rückwärts-Durchbruchsspannung über einen pn-übergang
130008/0947
zwischen der Halbleiterbasis und der genannten Zone des zweiten Leitfähigkeitstyps liegt.
Gemäß einer anderen Ausführungsform wird erfindungsgemäß ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, bei welchem Sauerstoffionen oder Stickstoffionen in eine Halbleiterbasis inplantiert werden, um dadurch die Halbleiterbasis in zwei Schichten durch eine Isolierschicht aufzuteilen, die durch die Aktivierungseffekte der implantierten Ionen ausgebildet wird. Ferner wird nach diesem Verfahren selektiv eine Ionenverunreinigungsimplantation an Abschnitten vorgenommen, welche die Fläche des Halbleiterkörpers unterhalb der Isolierschicht ausmachen, wobei dieser Verfahrensschritt entweder vor oder nach den vorangegangenen Verfahrensschritten durchgeführt wird. Es werden dann unnötige Teile der Halbleiterschicht auf der Isolierschicht entfernt oder es werden diese Teile in eine Isolierschicht umgewandelt und es werden Verunreinigungen in die Halbleiterschicht auf der Isolierschicht eingebracht und zwar vor oder nach dem vorangegangenen Verfahrensschritt, so daß die elektrischen Eigenschaften der Halbleiterschicht durch eine Spannung bestimmt werden können, die der genannten Zone des zweiten Leitfähigkeitstyps zugeführt wird, wobei diese Spannung unterhalb der Rückwärts-Durchbruchsspannung über einem pn-übergang zwischen der Halbleiterbasis und der genannten Zone des zweiten Leitfähigkeitstyps liegt.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnungen näher erläutert. Es zeigen:
130008/0947
Fig. 1 eine Draufsicht auf eine herkömmliche Halbleitervorrichtung, die eine Schaltung mit zwei Transistoren bildet;
Fig. 2 ein äquivalentes Schaltbild der Halbleitervorrichtung nach Fig. 1;
Fig. 3a bis 3f Schnittdarstellungen, die aufeinanderfolgend ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform nach der Erfindung veranschaulichen;
Fig. 4a bis 4c Schnittdarstellungen, die aufeinanderfolgend ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der Erfindung veranschaulichen;
Fig. 5a und 5b Schnittdarstellungen und ein äquivalentes Schaltbild einer Halbleitervorrichtung gemäß einer noch weiteren Ausführungsform mit Merkmalen nach der Erfindung;
Fig. 6 eine Schnittdarstellung einer Gate-gesteuerten Diode mit Merkmalen nach der Erfindung;
Fig. 7 eine Draufsicht auf eine Halbleitervorrichtung mit Merkmalen nach der Erfindung, die eine Schaltung mit zwei Transistoren bildet; und
Fig. 8 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer noch weiteren Ausführungsform nach der Erfindung, die eine Schaltung mit zwei Transistoren bildet.
130008/0947
Im folgenden wird die Halbleitervorrichtung und das Verfahren zur Herstellung desselben entsprechend den Merkmalen nach der vorliegenden Erfindung im einzelnen beschrieben und zwar anhand von Ausführungsbeispielen mit n-Kanaltransistoren und Siliziumsubstraten.
Nach dem erfindungsgemäßen Verfahren wird ein Siliziumoxidfilm 2 bis zu einer Dicke von 700 A durch thermische Oxidation auf der Fläche eines Siliziumsubstrats 1 vom p-Leitfähigkeitstyp (Fig. 3a) gezüchtet. Unter Anwendung eines Widerstandsfilms 3 als Maske, die die Anordnung teilweise überdeckt, werden Arsenionen in einer Konzen-
15 2
tration von 2 χ 10 /cm bei einer Beschleunigungsspannung von 180 KeV durch Ionenimplantation eindotiert (Fig. 3b). Die eindotierten Arsenionen durchdringen den Siliziumoxidfilm 2 und gelangen somit zur Innenseite dieses Siliziumoxidfilms 2. Danach werden sie durch eine geeignete Wärmebehandlung aktiviert und bilden dann eine Diffusionsschicht 4 vom n-Leitfähigkeitstyp, die sich an den Siliziumoxidfilm (Fig. 3c) anschließt bzw. zu diesem benachbart liegt. Eine Struktur ähnlich derjenigen nach Fig. 3c kann alternativ dadurch erhalten werden, indem man vorher selektiv eine Diffusionsschicht 4 vom n-Leitfähigkeitstyp auf der Fläche eines Siliziumsubstrats durch Ionenimplantation oder durch thermische Diffusion ausbildet und indem man anschließend die gesamte Fläche oxidiert. Gemäß einer weiteren Alternativ kann auf einem Substrat ein η-Verunreinigungsmuster ausgebildet werden und dann eine thermische Oxidation vorgenommen werden. Es wird dann der Widerstandsfilm 3 entfernt und auf der gesamten Fläche mit Hilfe des CVD-Verfahrens ein polykristalliner Siliziumfilm 5 ausgebildet. Nicht erforderliche Abschnitte 6 werden selektiv durch Ätzen entfernt, so daß lediglich der Abschnitt für die Befestigung der Elemente übriggelassen wird. Die Abschnitte 6 können
130008/0947
alternativ auch in ein Isoliermaterial umgewandelt werden und zwar mit Hilfe irgendeines Verfahrens, wie beispielsweise durch selektive Oxidation. Dieses Verfahren soll im folgenden beschrieben werden.
Falls erforderlich, kann die Schwellenwertspannung durch Kanaldotierung (Fig. 3d) eingestellt werden. In der Diffusionsschicht 4 wird ein Widerstandsfilm 7 teilweise ausgebildet. Unter Verwendung dieses Films als Maske
15 2 werden Arsenionen in einer Konzentration von 2 χ 10 /cm mit einer Beschleunigungsspannung von 200 KeV (Fig. 3e) eindotiert. Die eindotierten Arsenionen werden durch eine geeignete Wärmebehandlung aktiviert, um Source- und Drain-Zonen 9 vom n-Leitfähigkeitstyp auszubilden. Nach da:Entfernung des Widerstandsfilms 7 wird auf der gesamten Fläche durch Anwendung des CVD-Verfahrens ein Siliziumoxidfilm 10 mit einer Dicke von 1 um ausgebildet. Es wird dann eine Kontaktöffnung hergestellt und es wird Al in einem entsprechenden Muster niedergeschlagen, um dadurch Source- und Drain-Elektrodenleitungen 11 und 12 jeweils auszubilden (Fig. 3f).
Obwohl die Elektrodenleitungen 11 und 12 als Verbindungen zu den Source- und Drain-Zonen ausgebildet sind, können die Source- und Drain-Zonen 9 einfacher auch fortgeführt werden, wodurch die Ausbildung getrennter Elektrodenleitungen entfällt. In ähnlicher Weise kann die Verunreinigungsschicht der Diffusionsschicht-Gate-Elektrode 4 fortgesetzt oder fortgeführt werden, um dadurch die Ausbildung getrennter Elektrodenleitungen für den Steueranschluß zu vermeiden.
130008/0947
Bei einem nach diesem Verfahren hergestellten MOS-Transistor kann die Diffusionsschicht 4 vom n-Leitfähigkeitstyp, die in dem p-Siliziumsubstrat ausgebildet wurde, als Steueranschluß für die Steuerung der elektrischen Eigenschaften des Transistors verwendet werden. D.h., daß die Gate-Spannung zur Steuerung des elektrischen Leitfähigkeitszustandes des n-Kanaltransistors positiv gegenüber dem Source-Potential ist. Allgemein wird das Potential des Siliziumsubstrats 1 so gewählt, daß es dem Source-Potential entspricht und dadurch eine dem Steueranschluß 4 zugeführte positive Spannung durch die Rückwärts-Durchbruchsspannung zwischen dem Siliziumsubstrat 1 und dem Diffusions-Steueranschluß 4 gehalten wird. Da bei einem Transistor einer derartigen Konstruktion die Steuerelektrode in das Siliziumsubstrat eingebettet ist und ein polykri'staliiner Siliziumfilm , der einen Element-Befestigungsabschnitt darstellt, die Anordnung überdeckt, ist der Transistor sehr widerstandsfähig gegenüber einer Verunreinigung , die von außen her der Steuerelektrode nach der Bildung der Elemente zugeführt werden könnte. Es wird daher auch die Zuverlässigkeit der Eigenschaften des Bauelements wesentlich verbessert.
Da darüber hinaus Elektrodenleitungen für die Source-, Drain- und Steueranschlüsse nicht ausgebildet werden brauchen, brauchen auch die Schritte eines Kt> -Niederschlags zur Ebnung der Elemente und zur Bildung von Mustern nicht durchgeführt werden.
Das Halbleiterelement mit der erfindungsgemäßen Struktur kann auch alternativ durch die folgenden Verfahrensschritte hergestellt werden. In ein p-Siliziumsubstrat 20 (Fig. 4a) werden Sauerstoffionen oder Stickstoffionen
130008/0947
implantiert. Die implantierten Sauerstoffionen oder Stickstoffionen werden anschließend durch Wärmebehandlung aktiviert. Es wird dann eine eingebettete Isolierschicht 22 in dem Siliziumsubstrat ausgebildet, und das Siliziumsubstrat wird in einen Abschnitt 21 auf der Substratseite und einen Abschnitt 25 auf der anderen bzw. Flächenseite aufgeteilt.
Unter Verwendung einer Widerstandsmaske 23 , die selektiv auf der Anordnung ausgebildet wird, wird eine Verunreinigung wie beispielsweise Phosphor oder Arsen mit dem Ionen-Implantationsverfahren implantiert, um eine η-Leitfähigkeit zu erzielen. Die Beschleunigungsspannung wird so ausgewählt, daß die Ioneniiuplantationsschicht etwas dichter bei dem Substrat liegt als die Isolierschicht 22 (Fig. 4b). Die Verunreinigungsionen , die durch Ionenimplantation implantiert wurden, werden dann durch eine geeignete Wärmebehandlung aktiviert, um eine Diffusionsschicht 24 vom n-Leitfähigkeitstyp neben der Isolierschicht 22 auszubilden.
Daran schließend werden die an früherer Stelle (Fig. 3d-3f) Verfahrensschritte durchgeführt, so daß ein Halbleiterelement mit einer Struktur nach der vorliegenden Erfindung erhalten wird.
Während dieses Prozesses kann die Siliziumschicht 25 an der Oberflächenseite durch ein Verfahren wie beispielsweise epitaxiales Aufwachsen oder das CVD-Verfahren dicker gemacht werden. Obwohl die vorliegende Erfindung anhand eines n-Kanaltransistors beispielsweise erläutert wurde, sei darauf hingewiesen, daß auch ein p-Kanaltransistor ausgehend von einem n-Siliziumsubstrat in der gleichen Weise hergestellt werden kann. Das HaIb-
130008/0947
leitersubstrat kann aus Germanium, GaAs usw. anstelle von Silizium hergestellt werden. Auch kann gemäß den Fig. 5a und 5b die in das Siliziumsubstrat 1 eingebettete n-Diffusionsschicht 4 erweitert oder verlängert werden und zwar zur unteren Seite der Source- oder Drainzone 9. Dann wird anschließend eine Kontaktöffnung 13 in dem Abschnitt des Siliziumoxidfilms 2 nahe dem fortgeführten Abschnitt für eine direkte Verbindung mit der Source- oder Drain-Zone 9 ausgebildet.
Fig. 6 zeigt eine Schnittdarstellung eines Ausführungsbeispiels einer Gate-gesteuerten Diode, die die Struktur nach der vorliegenden Erfindung aufweist. Die Gategesteuerte Diode dieses Typs bildet ein effektives Element speziell für eine Schutzschaltung zur Beseitigung einer Zerstörung des Gates aufgrund einer übermäßig großen Geräuschspannung an den Eingangs- und Ausgangskreisen. Die Bezugszeichen 1, 2, 4, 6, 10-12 in dieser Figur bezeichnen ähnliche Teile bzw. Abschnitt, wie die entsprechenden Bezugszeichen in Fig. 1. Mit 34 ist eine N -Zone, mit eine P-Zone und mit 38 eine P -Zone bezeichnet.
Das Halbleiterelement mit der erfindungsgemäßen Struktur zeigt besondere Vorteile, wenn es kombiniert zur Herstellung einer elektronischen Schaltung eingesetzt wird und zwar mit herkömmlichen Halbleiterelementen der herkömmlichen Struktur, wie beispielsweise einem MOS-Transistor, wobei die Source- und Drain-Zonen auf der Halbleitersubstratseite ausgebildet und eine Steuerelektrode auf der Kanalzone zwischen diesen zwei Zonen über einen Isolierfilm ausgebildet ist.
130008/0947
Fig. 7 veranschaulicht einen Fall, bei dem der Transistor Q einer herkömmlichen Halbleitervorrichtung gemäß Fig. 1 durch einen Transistor mit der Struktur nach der vorliegenden Erfindung ersetzt ist. In Fig. 7 umfaßt die Steuerelektrode 102 des Transistors Q_ die Drain-Zone 104 des Transistors Q1 und eine zusammenhängend oder materialeinheitlich ausgebildete Halbleiterschicht. Somit existieren die Kontaktöffnungen lila und 111b , die in Fig. 1 gezeigt sind, nicht, so daß ein Brechen der Verdrahtung oder elektrischen Verbindung ausgeschaltet wird und die Packungsdichte wesentlich erhöht werden kann. Die von den Transistoren Q und Q beanspruchte Fläche im Falle der Ausführungsform nach Fig. 7 reduziert sich im Vergleich zum Fall nach Fig. 1 um 35 I. Entgegen der Ausführungsform nach Fig. 7 ist bei der Ausführungsform nach Fig. 8 der Transistor Q durch einen Transistor mit der Struktur nach der vorliegenden Erfindung ersetzt. Auch hier beträgt die Verminderung der erforderlichen Fläche 35 %. In den Fig. 1, 7 und 8 sind die gleichen Teile mit den gleichen Bezugszeichen versehen.
Da im Sinne der vorliegenden Erfindung der Steuerelektrodenteil innerhalb der Halbleiterbasis eingebettet werden kann, läßt sich das Verdrahtungsmuster der Elektrodenanschlüsse und Elektrodenleitungen stark reduzieren, was wiederum zur Folge hat, daß die Packungsdichte der Halbleitervorrichtungen stark erhöht werden kann, wobei auch noch Probleme, wie eine von außen kommende Verschmutzung oder Brechen der Elektrodenleitungen beseitigt wird und die Zuverlässigkeit der Eigenschaften des Bauelements wesentlich erhöht wird.
130008/0947
Zusammenfassend schafft die Erfindung somit eine Halbleitervorrichtung und ein Verfahren zur Herstellung desselben, wobei auf der Fläche einer Halbleiterbasis ein dünner Isolierfilm ausgebildet wird, ferner zwischen dem dünnen Isolierfilm und dem Halbleiterkörper eine Steuerelektroden-Zone mit einem Leitfahigkeitstyp ausgebildet wird, der sich von demjenigen der Halbleiterbasis unterscheidet und wobei die Source- und Drain-Zonen am oberen Abschnitt des dünnen Isolierfilms ausgebildet werden, so daß die der Steuerelektroden-Zone zugeführte Spannung unterhalb der Rückwärts-Durchbruchsspannung über einem pn-übergang zwischen der Halbleiterbasis und der Steuerelektrodenzone liegt- und die elektrischen Eigenschaften der Source- und Drain-Zone bestimmt.
1 30008/0947
'41'
Leerseite

Claims (1)

  1. Patentansprüche
    [■
    Ij Halbleitervorrichtung mit aktiven Elementen, gekennzeichnet durch eine Halbleiterbasis eines ersten Leitfähigkeitstyps, durch einen über der Fläche der Halbleiterbasis ausgebildeten dünnen Isolierfilm, durch eine selektiv zwischen der Fläche der Halbleiterbasis und dem dünnen Isolierfilm ausgebildeten Zone eines zweiten Leitfähigkeitstyps, und durch eine über dieser Zone des zweiten Leitfähigkeitstyps ausgebildeten Halbleiterschicht, wobei der dünne Isolierfilm so dazwischen angeordnet ist, daß die Halbleiterschicht zumindest teilweise die Zone des zweiten Leitfähigkeitstyps überlappt, wobei die elektrischen Eigenschaften der Halbleiterschicht durch eine Spannung bestimmbar sind, die der Zone des zweiten Leitfähigkeitstyps zugeführt wird, wobei diese
    130008/0947
    Spannung unterhalb der Rückwärts-Durchbruchsspannung über dem pn-übergang zwischen der Halbleiterbasis und der Zone des zweiten Leitfähigkeitstyps liegt.
    2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zone des zweiten Leitfähigkeitstyps aus einem Gate besteht und daß eine Source-Zone und eine Drain-Zone in der Halbleiterschicht ausgebildet sind.
    3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Gate-Zone und die Source-Zone oder die Drain-Zone über eine Kontaktöffnung in dem dünnen Isolierfilm elektrisch verbunden sind.
    4. Halbleitervorrichtung mit einem ersten Transistor und mit aktiven Elementen, gekennzeichnet durch eine Halbleiterbasis eines ersten Leitfähigkeitstyps, einem über der Fläche der Halbleiterbasis ausgebildeten dünnen Isolierfilm, einer selektiv zwischen der Fläche der Halbleiterbasis und dem dünnen Isolierfilm ausgebildeten Gate-Zone eines zweiten Leitfähigkeitstyps, und durch eine auf der Gate-Zone ausgebildete Source-Zone und Drain-Zone, wobei der dünne Isolierfilm dazwischen angeordnet ist, derart, daß die Source-Zone und die Drain-Zone wenigstens teilweise die Gate-Zone überlappen, und durch einen zweiten Transistor mit aktiven Elementen, der eine auf der gleichen Fläche, auf welcher die Halbleiterbasis des ersten Transistors ausgebildet ist, ausgebildete Source-Zone und/oder Drain-Zone aufweist, und eine Gate-Zone, die auf
    130008/0947
    der Halbleiterbasis über den dünnen Isolierfilm des ersten Transistors ausgebildet ist, wobei der Gate-Anschluß des einen Transistors und wenigstens eine der Source- oder Drain-Zonen des anderen Transistors materialeinheitlich bzw. miteinander verbunden ausgeführt sind.
    5. Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet, daß über der Fläche einer Halbleiterbasis eines ersten Leitfähigkeitstyps ein dünner Isolierfilm ausgebildet wird, und daß zwischen der Fläche der Halbleiterbasis und dem dünnen Isolierfilm selektiv eine Zone eines zweiten Leitfähigkeitstyps ausgebildet wird, daß dann über der Zone des zweiten Leitfähigkeitstyps unter Zwischenschaltung des dünnen Isolierfilms eine Halbleiterschicht ausgebildet wird, derart, daß die Halbleiterschicht wenigstens teilweise die genannte Zone des zweiten Leitfähigkeitstyps überlappt, und daß dann Abschnitte der Halbleiterschicht, welche nicht die Elementzone betreffen, entfernt werden oder diese Teile in eine Isolierschicht um-V gewandelt werden, daß dann in die Halbleiterschicht eine Verunreinigung eingeführt wird, so daß die elektrischen Eigenschaften der Halbleiterschicht durch eine Spannung bestimmbar sind, die der genannten Zone des zweiten Leitfähigkeitstyps zugeführt wird und die unterhalb der rückwärts gerichteten Durchbruchsspannung über einem pn-übergang zwischen der Halbleiterbasis und der genannten Zone des zweiten Leitfähigkeitstyps liegt.
    130008/0947
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Herstellung der Zone des zweiten Leitfähigkeitstyps auf der Fläche der Halbleiterbasis ein dünner Isolierfilm ausgebildet, Ionen eindotiert und die Dotierung anschließend aktiviert wird.
    7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Herstellung des dünnen Isolierfilms die Zone des zweiten Leitfähigkeitstyps auf der Fläche der Halbleiterbasis hergestellt und die gesamte Fläche oxidiert wird.
    Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet, daß in eine Halbleiterbasis Sauerstoffionen oder Stickstoffionen inplantiert werden, derart, daß die Halbleiterbasis in zwei Schichten durch eine Isolierschicht aufgeteilt wird, die durch die Aktivierungseffekte der inplantierten Ionen gebildet wird, daß dann an Abschnitten, die der Fläche des Halbleiterkörpers unterhalb der Isolierschicht entsprechen, vor oder nach den vorangegangenen Verfahrensschritten selektiv eine Verunreinigung durch Ionenimplantation eingebracht wird, wodurch die nicht erforderlichen Abschnitte der Halbleiterschicht auf der Isolierschicht beseitigt oder diese Abschnitte in eine Isolierschicht umgewandelt werden und daß in die Halbleiterschicht auf der Isolierschicht eine Verunreinigung eingebracht wird, und zwar vor oder nach dem vorangegangenen Verfahrensschritt, so daß die elektrischen Eigenschaften der Halbleiterschicht durch eine Spannung bestimmbar sind, die der Zone des zweiten Leitfähigkeitstyps zugeführt wird und die unterhalb der rückwärts gerichteten Durchbruchsspannung über einem pn-übergang
    130008/0947
    zwischen der Halbleiterbasis und der Zone des zweiten Leitfähigkeitstyps liegt.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Dicke der Halbleiterschicht auf dem dünnen Isolierfilm vergrößert wird.
    10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Vergrößerung der Dicke durch epitaxiales Aufwachsen oder durch das CVD-Verfahren erfolgt.
    130008/0947
DE3030385A 1979-08-10 1980-08-11 Verfahren zur Herstellung einer MOS-Halbleitervorrichtung Expired DE3030385C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10119279A JPS5626467A (en) 1979-08-10 1979-08-10 Semiconductor device and the manufacturing process

Publications (2)

Publication Number Publication Date
DE3030385A1 true DE3030385A1 (de) 1981-02-19
DE3030385C2 DE3030385C2 (de) 1986-05-22

Family

ID=14294079

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3030385A Expired DE3030385C2 (de) 1979-08-10 1980-08-11 Verfahren zur Herstellung einer MOS-Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US4396930A (de)
JP (1) JPS5626467A (de)
DE (1) DE3030385C2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683075A (en) * 1979-12-10 1981-07-07 Nippon Telegr & Teleph Corp <Ntt> Insulating gate type field-effect transistor circuit device
JPS57211267A (en) * 1981-06-22 1982-12-25 Toshiba Corp Semiconductor device and manufacture thereof
DE3146981A1 (de) * 1981-11-26 1983-06-01 Siemens AG, 1000 Berlin und 8000 München Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb.
NL8203870A (nl) * 1982-10-06 1984-05-01 Philips Nv Halfgeleiderinrichting.
DE3588114T2 (de) * 1984-04-19 1997-02-06 Hitachi Ltd Supraleitende Anordnung
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
US4683486A (en) * 1984-09-24 1987-07-28 Texas Instruments Incorporated dRAM cell and array
US4797373A (en) * 1984-10-31 1989-01-10 Texas Instruments Incorporated Method of making dRAM cell with trench capacitor
GB2169746B (en) * 1984-11-13 1988-09-14 Sharp Kk Thin film transistor
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
US5135888A (en) * 1989-01-18 1992-08-04 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5770892A (en) * 1989-01-18 1998-06-23 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5801396A (en) * 1989-01-18 1998-09-01 Stmicroelectronics, Inc. Inverted field-effect device with polycrystalline silicon/germanium channel
US5231296A (en) * 1989-12-19 1993-07-27 Texas Instruments Incorporated Thin film transistor structure with insulating mask
US5629218A (en) * 1989-12-19 1997-05-13 Texas Instruments Incorporated Method for forming a field-effect transistor including a mask body and source/drain contacts
US5166084A (en) * 1991-09-03 1992-11-24 Motorola, Inc. Process for fabricating a silicon on insulator field effect transistor
JP2824719B2 (ja) * 1992-09-09 1998-11-18 三菱電機株式会社 半導体圧力センサおよびその製造方法
JP2875132B2 (ja) * 1993-02-25 1999-03-24 シャープ株式会社 電荷転送装置
BE1008052A3 (nl) * 1994-01-31 1996-01-03 Philips Electronics Nv Halfgeleiderinrichting.
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
JP3086906B1 (ja) 1999-05-28 2000-09-11 工業技術院長 電界効果トランジスタ及びその製造方法
US8248803B2 (en) * 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2503864A1 (de) * 1975-01-30 1976-08-05 Siemens Ag Halbleiterbauelement
US4085499A (en) * 1975-12-29 1978-04-25 Matsushita Electric Industrial Co., Ltd. Method of making a MOS-type semiconductor device
DE2808257A1 (de) * 1977-11-28 1979-05-31 Nippon Telegraph & Telephone Halbleitervorrichtung und verfahren zu ihrer herstellung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503787A (de) * 1973-05-16 1975-01-16

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2503864A1 (de) * 1975-01-30 1976-08-05 Siemens Ag Halbleiterbauelement
US4085499A (en) * 1975-12-29 1978-04-25 Matsushita Electric Industrial Co., Ltd. Method of making a MOS-type semiconductor device
DE2808257A1 (de) * 1977-11-28 1979-05-31 Nippon Telegraph & Telephone Halbleitervorrichtung und verfahren zu ihrer herstellung

Also Published As

Publication number Publication date
DE3030385C2 (de) 1986-05-22
US4396930A (en) 1983-08-02
JPS5626467A (en) 1981-03-14

Similar Documents

Publication Publication Date Title
DE2919522C2 (de)
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE2214935C2 (de) Integrierte MOS-Schaltung
DE2745857C2 (de)
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2352762C2 (de) Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
DE4101130A1 (de) Mos-feldeffekttransistor und verfahren zu dessen herstellung
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE2059072B2 (de) Halbleiterbauelement
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE3030862A1 (de) Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur
DE3427293A1 (de) Vertikale mosfet-einrichtung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee