DE2721851A1 - Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen - Google Patents

Description

Anmelderin:

Böblingen, den 13. Mai 1977 gg-rs/som 2 771851

International Business Machines Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen! Neuanmeldung

Aktenzeichen der Anmelderin :

FI 975 068

Vertreter:

Patentassessor Dipl.-Ing. Heinz Gaugel 7030 Böblingen

Bezeichnung:

Verriegelnder Leseverstärker für Halbleiterspeicheranordnungen

709881/0651

FI 975 068

Die Erfindung betrifft einen verriegelnden Leseverstärker für HalbleiterSpeicheranordnungen, bestehend aus zwei nach Art eines Flipflops kreuzgekoppelten Feldeffekt-Transistoren als Inverterelemente, deren eine Stromflußelektrode über jeweils einen als Lastelement dienenden Feldeffekttransistor an den einen Pol und deren andere Stromflußelektrode über einen gemeinsamen, gesteuerten Feldeffekt-Transistor als Auslöseelement an den anderen Pol der Betriebsspannungsquelle angeschlossen ist, wobei das von der Speicheranordnung kommende Bitleitungspaar an die Kreuzkopplungspunkte geführt ist.

Beispiele für Halbleiterspeicheranordnungen, in denen der erfindungsgemäße Leseverstärker vorteilhaft anwendbar ist, sind in den US-Patentschriften 3 949 385 und 3 610 967 beschrieben.

Leseverstärker, Verriegelungsschalter und verriegelnde Leseverstärker zum Auslesen der Speicherzellen derartiger Halbleiterspeicheranordnungen sind in großer Zahl bekannt. Die Ispeicherzellen der im allgemeinen in Form einer Matrix aufgebauten Speicheranordnungen sind jeweils mit einem Bitleijtungspaar verbunden, über das Information in die Speicherlzelle eingeschrieben und aus ihr ausgelesen werden kann. Zum Zwecke des Auslesens ist an jedes Bitleitungspaar ein Leseverstärker angeschlossen, der die aufgrund der in der Speicherzelle gespeicherten binären Information die zwischen dem Bitleitungspaar auftretende Strom- und/oder Spannungsdifferenz abfühlt.

Es sind verriegelnde Leseverstärker bekannt, die aus zwei nach Art eines Flipflops kreuzgekoppelten Feldeffekt-Transistoren bestehen und einen weiteren Transistor enthalten, über den der Schaltvorgang ausgelöst wird, nachdem eine Pegeldif-

709881/0651

FI 975 068

- ir-ζ

ferenz an dem angeschlossenen Bitleitungspaar auftritt. Ein derartiger Leseverstärker ist beispielsweise in der US-Patentschrift 3 795 898 beschrieben. Ein wesentlicher Nachteil dieses Leseverstärkers besteht darin, daß er gegen die Bitleitungen nicht entkoppelt ist. Sobald nämlich der Auslösevorgang stattgefunden hat und der verriegelnde Leseverstärker in den der ausgelesenen binären Information entsprechenden Schaltzustand gebracht ist, liegt an den Bitleitungen die volle logische Pegeldifferenz. Vor dem nächsten Speicherzyklus ist es erforderlich, das Bitleitungspaar auf das gleiche Potential, nämlich den oberen binären Pegel, umzuladen, was einen beträchtlichen Zeit- und Leistungsaufwand zur Folge hat.

Eine bekannte Methode zur Entkopplung der Bitleitungen von einem derartigen verriegelnden Leseverstärker ist in der US-'patentschrift 3 600 609 beschrieben. Die dort als Kopplungsbzw. Entkopplungselemente verwendeten Transistoren 14 und 16 müssen jedoch getrennt geschaltet werden. Außerdem sind die Bitleitungen während der Auslösung und Einstellung der Schaltbedingung mit dem Leseverstärker verbunden. Die Bitleitungen jwerden also auch hler auf eine Potentialdifferenz gebracht, die einem vollen logischen Pegelhub entspricht.

Hinzuweisen ist auch auf die US-Patentanmeldung, Serial No.

i 583 926, in der der Aufbau eines Inverters durch gleichzeitige Verwendung von Feldeffekt-Transistoren des Anreicherungs- und Verarmungstyps beschrieben ist. Ein derartiger Inverter zeigt einen höheren Wirkungsgrad und seine Schaltzeit ist höher im Vergleich zu mit gleichartigen Transistoren aufgebauten Invertern. Der Strom durch den Feldeffekttransistor des Verarmungstyps bleibt im wesentlichen konstant, wenn die Ausgangs-j spannung auf die an der Drain liegende Betriebsspannung über- ,

709881/0651

FI 975 068

geht. Die Schaltgeschwindigkeit wird daher beträchtlich erhöht. Feldeffekt-Transistoren des Verarmungstyps lassen sich außer- j dem auf geringerer Fläche verwirklichen als Transistoren des Anreicherungstyps. Schließlich ist darauf hinzuweisen, daß bei Feldeffekt-Transistoren des Verarmungstyps nicht der Schwellenspannungsabfall auf die bei Transistoren des Anreiche-j rungstyps auftritt. Werden sie also als Lastelemente verwendet, so kann der den Ausgang bildende Knoten zwischen dem das eigentliche Inverterelement bildenden Transistor und dem das j Lastelement bildenden Transistor auf einen vollen binären ! oberen Pegel gebracht werden. i

Es ist die der Erfindung zugrundeliegende Aufgabe, einen verriegelnden Leseverstärker für Halbleiterspeicheranordnungen der eingangs genannten Art anzugeben, der eine Erhöhung der Arbeitsgeschwindigkeit der Speicheranordnung bei gleichzeitig verringertem Leistungsbedarf gewährleistet und bei dem keine Maßnahmen zum Angleich der Schwellenspannungscharakteristiken jder verwendeten Transistoren erforderlich sind.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen:

Fig. 1 ein Ausführungsbeispiel eines erfindungsgemäßen Leseverstärkers;

Fig. 2 die Anordnung des erfindungsgemäßen Leseverstärkers innerhalb einer Halbleiterspeicheranordnung ;

Fig. 3 für die Wirkungsweise der Anordnungen nach

Fig. 1 und Fig. 2 wesentliche Signalverlaufe und

709881/0651

FI 975 068

! - Sr-

'■ >

Fig. 4 die Anordnung des erfindungsgemäßen Lesever- I stärkers in einer weiteren Speicheranordnung.

Zunächst sei die in Fig. 1 dargestellte Schaltung des erfindungsgemäßen Leseverstärkers näher betrachtet. Zwei Feldeffekt-Transistoren T1 und T2 des Anreicherungstyps sind mit ihren Source-Elektroden verbunden. Die Drain des Transistors T1 ist

mit dem Gate des Transistors T2 und die Drain des Transistors ' T2 mit dem Gate des Transistors T1 zur Bildung der erforderlichen Kreuzkopplung miteinander verbunden. Bekanntlich stellen Drain und Source von Feldeffekt-Transistoren gesteuerte Elektroden oder sog. Stromflußelektroden dar, während das Gate als Steuerelektrode dient. Die Festlegung von Drain und

Source ergibt sich aus den angelegten Betriebsspannungen, da

!Feldeffekt-Transistoren häufig in symmetrischer Struktur aufgebaut sind. Die im Leseverstärker nach Fig. 1 verwendeten Feldeffekt-Transistoren gehören dem N-Kanaltyp an. Selbstverständlich könnten auch P-Kanal-Transistoren verwendet werden, \ wenn Betriebs- und Steuerspannungen entsprechend angepaßt wer- ; den. j

l Der als Auslöseelement verwendete Transistor T3 ist mit seiner Drain an die gemeinsame Verbindung der Source-Elektroden von Transistor T1 an T2 angeschlossen. Die Source des Transistors T3 liegt an Massepotential. Das Gate des Transistors liegt an einer noch näher zu beschreibenden Impulsquelle. Als Lastelemente dienen die beiden Transistoren T4 und T5, die dem Verarmungstyp angehören. Die Drain des Transistors T4 liegt am positiven Pol VH der Betriebsspannungsquelle. Die Source und das Gate des Transistors T4 liegen an der Drain des Transistors T1. Der Transistor T5 ist ebenfalls mit seiner Drain an die Betriebsspannungsquelle VH gelegt und Gate und Source dieses Transistors liegen an der Drain des Transistors

709881 /0651

FI 975 068

272185]

T2. Die beiden Kreuzkopplungspunkte A und B des auf diese Weise gebildeten Flipflops bilden gleichzeitig die Ausgänge des Leseverstärkers. Als Entkopplungselemente sind dem Anreicherungstyp angehörende Feldeffekt-Transistoren T6 und T7 vorgesehen. Die Source des Transistors T6 ist an die Bitleitung BO angelegt, die gleichzeitig den Eingang des Leseverstärkers darstellt. Gate und Drain des Transistors T6 sind miteinander verbunden und an den Ausgang A des Leseverstärkers geführt. In entsprechender Weise ist die Source des Transistors T7 mit dem zweiten Eingang des Leseverstärkers bzw. der Bitleitung B1 verbunden, während die Drain und das Gate gemeinsam an den Ausgang B des Leseverstärkers geführt sind.

Eine vorteilhafte Ausgestaltung des beschriebenen, verriegelnden Leseverstärkers besteht darin, daß an die beiden Ausgänge A und B ein Gegentaktverstärker zusätzlich angeschlossen wird. Diesez Gegentaktverstärker enthält einen Feldeffekt-Transistor T9 des jAnreicherungstype, dessen Drain mit einer positiven Spannungs- !quelle +V verbunden ist, die gleichzeitig der Betriebsspannungs !quelle VH entsprechen kann. Die Source des Transistors T9 ist

!mit der Drain eines Transistors T8 des Anreicherungstyps verbunden, dessen Source an Massepotential liegt. Das Gate des Transistors T9 ist elektrisch mit dem Ausgang B und das Gate des Transistors T8 mit dem Ausgang A des eigentlichen Leseverstärkers gekoppelt. Den Ausgang des Gegentaktverstärker bildet der gemeinsame Verbindungspunkt von Source des Transistors T9 und Drain des Transistors T8. Dieser Ausgang treibt typisch eine kapazitive Last, die durch eine Kapazität TL angedeutet ist. Die Ausgänge A und B bzw. die Kreuzkopplungspunkte des Flipflops sind über Entkopplungetransistoren T10 und T11 mit dem Gegentaktverstärker verbunden. Es handelt sich hierbei wiederum um Transistoren des Anreicherungetyps. Dabei sind jeweils die Drain-Source-Strecken der beiden Transistoren

709881/0651

PI 975 068

- ar-3

in Serie zwischen die Ausgänge A und B und die Gates der den Gegentaktverstärker bildenden Transistoren T9 und T8 geschaltet. Die beiden Gates der Entkopplungstransistören T10 und T11 sind miteinander verbunden und an die gleiche Impulsquelle angelegt, an der auch das Gate des Auslösetransistors T3 angeschlossen ist. Die Aufgabe dieser beiden Entkopplungstransistoren besteht darin, die Ausgänge A und B des Leseverstärkers gegen die Eingänge des Gegentaktverstärkers zu isolieren, wenn beide Ausgänge A und B den oberen Pegel einnehmen. Zu allen anderen Zeiten sind die Ausgänge A und B direkt mit den Eingängen des Gegentaktverstärker verbunden.

Anhand der Fig. 2 sei nunmehr die Anordnung des erfindungsgemäßen Leseverstärkers innerhalb einer Speichermatrix betrachtet. In vereinfachter Darstellung ist eine Speichermatrix mit lediglich vier Speicherzellen dargestellt. Eine typische Speicherzelle umfaßt ein Flipflop aus vier Feldeffekt-Transistoren Q1, Q2, Q3 und Q4. Der erfindungsgemäße Leseverstärker kann {selbstverständlich auch zum Auslesen anders aufgebauter Speicherzellen verwendet werden, die jeweils über ein Bitleitungspaar angesteuert bzw. ausgelesen werden. Wie bei Speichermatrizen üblich, erfolgt die Ansteuerung der Zellen in einer Zeile über Wortleitungen 1 und 2, die an Wortleitungstreiber und Wortdecoder angeschlossen sind. An jedes Bitleitungspaar der Speicherzellen einer Spalte ist eine Nachladeschaltung angeschlossen, an deren Anschluß R ein Nachladeimpuls R zugeführt wird. Die Stromflußelektroden des Transistors Q7 verbinden die beiden Bitleitungen und dienen dem Potentialausgleich. Die Transistoren Q5 und Q6 sind seriell zwischen die Betriebsspannungsquelle VH und die Bitleitungen eingefügt. Eines der hervortretenden Merkmale des erfindungsgemäßen Leseverstärkers besteht darin, daß die Dauer des an den Anschluß R der Nachladeschaltung anzulegenden Impulses beträchtlich ver-

709881/0651

PI 975 068

- sr-JO

ringert werden kann, da beide Bitleitungen BO und B1 niemals auf einem vollen logischen Pegel entladen werden. Dieses Merkmal wird durch die automatisch ablaufende Wirkung der Entkopplungstransistoren T6 und T7 hervorgerufen. Der dadurch bedingte minimale Pegelhub auf den Bitleitungen ergibt die angestrebte i hohe Geschwindigkeit. j

Wie bereits erwähnt, ist es nicht erforderlich, für jede Spalte der Speichermatrix einen gesonderten Leseverstärker vorzusehen. Ein entsprechendes Ausführungsbeispiel ist in Fig. 4 j dargestellt. Dabei sind im Vergleich mit dem Ausführungsbeispiel gemäß Fig. 2 für gleiche Bauteile gleiche, jedoch mit j

einem Strichindex versehene Bezugszeichen verwendet. Der _; einzige Unterschied besteht darin, daß im Ausführungsbeispiel gemäß Fig. 4 zusätzlich Bitschalter und Bitdecoder zwischen ι Speichermatrix und L-severstärker eingefügt sind, die es erlauben, mit dem gleichen Leseverstärker jeweils eine aus einer Vielzahl von Spalten selektierte Spalte auszulesen.

Mit Ausnahme der erhöhten Lesegeschwindigkeit und des geringeren LeistungsVerbrauchs, verursacht durch den erfindungsgemäßer Leseverstärker, entspricht der Operationsablauf der in Fig. 2 jdargestellten Speicheranordnung in bekannter, konventioneller Weise. Zur Beschreibung des Operationsablaufes ist zusätzlich zu den Fign. 1, 2 und 4 die Fig. 3 zu beachten, in der die auftretenden Signalverläufe dargestellt sind. Zum besseren Verständnis sind gängige, aber keineswegs zwingend auftretende, Spannungswerte angegeben.

Im betrachteten Anfangszeitpunkt nach einem vorausgegangenen Zyklus nimnt der Speicherselektionsimpuls MS den oberen Pegel ein. Auch die Bitleitungen BO und B1 liegen auf ihrem oberen Pegel. Die Ausgänge A und B liegen auf einer vollen logischen

709881/0651

FI 975 068

Pegeldifferenz, und zwar abhängig davon, ob zuvor eine binäre 1 oder eine binäre 0 aus dem Speicher ausgelesen wurde. Zu

diesem Zeitpunkt sind die Transistoren T10 und T11 leitend !und liefern dem Gegentaktverstärker ein Eingangssignal. Am !Ausgang des Gegentaktverstärkers erhält man ein dem ausgelesenen Bit entsprechendes Signal. Der Nachladeimpuls R liegt auf dem oberen logischen Pegel und die Bitleitungen BO und B1 sind auf ihrem oberen Pegel vorgeladen. Es sei hier bemerkt, daß die Begriffe Laden und Entladen relative Begriffe sind, (die von der Polarität der Pegel bzw. des Kanaltyps der verwendeten Feldeffekt-Transistoren abhängen. Wie dem Diagramm nach Fig. 3 zu entnehmen ist, wird der Speicherselektionsimpuls MS zunächst auf einen unteren Pegel gebracht, so daß der ' !Transistor T3 gesperrt wird. Dadurch wird die gemeinsame Verbindung zwischen der Source der Transistoren T1 und T2 und

der Drain des Transistors T3 über den sich im leitenden Zustand^ befindenden Transistor T1 oder T2 und den zugeordneten Lasttransistor T4 oder T5 auf einen oberen Pegel gebracht. Der Ausgang A wird über den Transistor T4 auf einen vollen oberen Pegel geladen und befindet sich damit auf dem Potential VH, was im Diagramm mit 8,5 Volt angegeben ist. Entsprechend wird über den Transistor T5 der Ausgang B aufgeladen. Die Transistoren T10 und T11 werden gesperrt und blockieren damit den Strompfad zum Gegentaktverstärker. Die gemeinsame Verbindung zwischen der Source des Transistors T1 und des Transistors T2 und der Drain des Transistors T3 nimmt einen Pegel an, der entsprechend der Charakteristik der Feldeffekt-Transistoren des Anreicherungstyps um einen Schwellenwert unter VH liegt. Die Bitleitungen nehmen einen Pegel an, der etwa einen Schwellenwert unterhalb dem Pegel der Ausgänge A und B liegt. Dieser Pegel ist etwa mit 5 Volt angegeben.

709881/0651

FI 975 068

Durch den Impuls MS wird eine bestimmte Zeile der Speichermatrix adressiert, wobei das Potential einer der Bitleitungen abgesenkt wird. Da der Pegel an den Gates der Transistoren Q1 und Q2 angehoben wird, werden diese Transistoren leitend und die Spannungsdifferenz an den Knoten E und F wird auf die zugeordneten Bitleitungen BO und B1 übertragen. Es sei zunächst der Fall betrachtet, bei dem in diesem Zeitpunkt die Bitleitung BO abgesenkt wird. Es wird vom Ausgang 0 über den Transistor T6 in die Bitleitung BO ein Strom gezogen, so daß das Potential am Ausgang A geringfügig unterhalb des Potentials am Auegang B liegt. Zu diesem Zeitpunkt steigt der Impuls MS wieder an und bringt den Transistor T3 in den leitenden Zustand. Dabei erhält die gemeinsame Verbindung zwischen der Source des Transistors T1 und T2 und der Drain des Transistors T3 Massepotential.

Nunmehr beginnt der Umschaltvorgang. Da der Ausgang A auf einen niedrigeren Potential als der Ausgang B ist, ist der Transistor T2 geringfügig weniger leitend als der Transistor T1. Der etwas stärker leitende Transistor T1 senkt das Potential des Ausgangs A schnellerb, so daß der Transistor T2 stärker gesperrt wird. Dieser Vorgang setzt sich fort bis der Transistor T2 vollständig gesperrt ist, da der Ausgang A Massepotential erreicht hat. Zu diesem Zeitpunkt ist der richtungsabhängl leitende Transistor T6 in Sperrichtung betrieben, so daß aus der Bitleitung BO kein Strom fließen kann. Sobald das Flipflop vollständig gesetzt ist, steht am Ausgang A, B bzw. C, D usw. ein voller logischer Ausgangspegel zur Verfügung. Nun kann der Nachladeimpuls auf den oberen Pegel gebracht werden, so daß beide Bitleitungen auf ihren oberen Pegelwert von +5 Volt eing« stellt werden. Da die Bitleitungen nicht auf einen vollen unteren Pegelwert abgesenkt wurden, nimmt das Nachladen nur eine geringe Zeit in Anspruch und der erforderliche Leietungsbedarf

709881/0651

FI 975 068

- VZr -

43>

ist geringfügig. Nach Machladung der Bitleitungen kann der Nachladeimpuls ebenso wie der Selektionsimpuls MS abgesenkt werden, so daß der nächste Lesezyklus beginnen kann.

Nimmt man den zweiten Fall an, so sinkt das Potential der Bitleitung B1 geringfügig ab. Sobald der Impuls MS ansteigt und den Transistor T3 leitend macht, setzt der Schaltvorgang ein und der Ausgang B wird auf den unteren Pegel gebracht, während der Ausgang A auf dem oberen Pegel bleibt. Der als richtungsabhängiges Koppelelement wirkende Transistor T7 verhindert, daß aus der Bitleitung B1 Strom gezogen wird. Wiederum kann mit Hilfe eines relativ kurzen Nachladeimpulses ein Potentialausgleich zwischen den Bitleitungen erreicht und der Leseverstärker für den nächsten Lesezyklus bereitgestellt werden.

Das auf diese Weise erzeugte Ausgangssignal wird beispielsweise dem aus den Transistoren T8 und T9 bestehenden Gegen- < taktverstärker zugeführt, sobald über den Impuls MS die j

Transistoren T10 und T11 leitend und die Ausgänge A und B die !

ι volle logische Pegeldifferenz aufweisen. Für den Fall, daß j

der Ausgang A den unteren und der Ausgang B den oberen Pegel- ' wert einnimmt, wird die Kapazität CL auf einen oberen Pegel aufgeladen, da der Transistor T9 leitend und der Transistor T8 gesperrt ist. Im umgekehrten Fall, wird die Kapazität CL auf einem unteren Pegelwert entladen. Zusätzlich zur Erhöhung der Gesamtoperationszeit durch Verkürzung des Nachladeimpulses und der Möglichkeit, den Nachladeimpuls bereits frühzeitig wirken zu lassen, erhält man eine Geschwindigkeitserhöhung durch Verwendung von Transistoren T4 und T5 des Verarmungstyps. Diese Transistoren liefern einen vollen Spannungshub und müssen hinsichtlich ihrer Schwellenspannung nicht angeglichen werden. Infolge der konstanten Gate-Source-Spannung wirken sie

709881/0651

FI 975 068

als Stromquelle, so daß die Schaltgeschwindigkeit beim vorliegenden Leseverstärker in der gleichen Weise erhöht wird wie bei Inverterschaltungen, deren Lastelemente aus Transistoren des Verarmungstyps bestehen.

Wie bereits dargestellt, hat der minimale Pegelhub auf den Bitleitungen zur Folge, daß zum Nachladen der Bitleitungen nur ein geringer Leistungsaufwand erforderlich ist. Leistung wird jedoch auch durch den Leseverstärker selbst eingespart, da der Auslösetransistor T3 nur etwa während der Hälfte der Betriebszeit eingeschaltet ist. Es fließt also kein Gleichstrom in den Leseverstärker, während der Transistor T3 gesperrt ist.

Obwohl im betrachteten Ausführungsbeispiel an die Ausgänge A und B ein Gegentaktverstärker angeschlossen ist, kann natürlich ein Ausgangssignal auch nur von einem der beiden

Ausgänge A oder B abgeleitet werden, um die in der Speicherzelle gespeicherte Information auszulesen. Es ist nicht erforderlich, daß für jede Spalte der Speichermatrix ein gesonderter Leseverstärker vorgesehen wird. Durch Einsatz eines !zusätzlichen Decoders genügt es, die Anzahl der Leseverstärker auf die Anzahl der gleichzeitig auszulesenden Bits zu beschränken, was im Ausführungsbeispiel gemäß Fig. 4 gezeigt ist.

709881/0651

L e e r s e i \ e

Claims (7)

1. FI 975 068

   PATENTANSPRÜCHE

   (T) Verriegelnder Leseverstärker für Halbleiterspeicheranordnungen, bestehend aus zwei nach Art eines Flipflops kreuzgekoppelten Feldeffekt-Transistoren als Inverterelernente, deren eine Stromflußelektrode über jeweils einen als Lastelement dienenden Feldeffekt-Transistor an den einen Pol und deren andere Stromflußelektrode über einen gemeinsamen, gesteuerten Feldeffekt-Transistor als Auslöseelement an den anderen Pol der Betriebsspannungsquelle angeschlossen ist, wobei das von der Speicheranordnung kommende Bitleitungspaar an die Kreuzkopplungspunkte geführt ist, dadurch gekennzeichnet, daß jede Bitleitung über ein automatisch wirkendes, richtungsabhängiges Entkopplungselement mit dem zugeordneten Kreuzkopplungspunkt verbunden ist und daß die Lasttransistoren dem Verarmungstyp und die übrigen Transistoren dem Anreicherungstyp angehören. :
2. 2. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, i daß das Entkopplungselement ein Feldeffekt-Transistor j des Anreicherungstyps ist, dessen Source mit der zugeordneten Bitleitung und dessen Gate und Drain mit

   ! dem den einen Ausgang des Leseverstärkers bildenden zugeordneten Kreuzkopplungspunkt verbunden ist. j
3. 3. Leseverstärker nach Anspruch 1 und/oder 2, dadurch j gekennzeichnet, daß der Auslösetransistor über eine Impulsquelle bei einem Lesezyklus während des Anliegens der die auszulesende Information kennzeichnenden Potentialdifferenz am Bitleitungspaar nur kurzzeitig in den leitenden Zustand geschaltet wird.

   709881/0661

   FI 975 068
4. 4. Leseverstärker nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Drain des Lasttransistor^ an den einen Pol der Betriebsspannungsquelle und Source und Gate an den zugeordneten Kreuzkopplungspunkt angeschlossen sind.
5. 5. Leseverstärker nach einem oder mehreren der Ansprüche ί

   1 bis 4, dadurch gekennzeichnet, daß an die die Aus- ι gänge des Leseverstärkers bildenden Kreuzkopplungs- i punkte ein zusätzlicher Verstärker angeschlossen ist. I
6. 6. Leseverstärker nach Anspruch 5, dadurch gekennzeichnet, j daß der zusätzliche Verstärker ein Gegentaktverstärker ist. ί
7. 7. Leseverstärker nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Anschluß des zusätzlichen Verstärkers über gesteuerte Entkopplungselemente erfolgt.

   70 88 8.1/aß 51