DE2625007A1 - Adressenpufferschaltung in einem halbleiterspeicher - Google Patents

Adressenpufferschaltung in einem halbleiterspeicher

Info

Publication number
DE2625007A1
DE2625007A1 DE19762625007 DE2625007A DE2625007A1 DE 2625007 A1 DE2625007 A1 DE 2625007A1 DE 19762625007 DE19762625007 DE 19762625007 DE 2625007 A DE2625007 A DE 2625007A DE 2625007 A1 DE2625007 A1 DE 2625007A1
Authority
DE
Germany
Prior art keywords
signal
flop
flip
misfets
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762625007
Other languages
English (en)
Other versions
DE2625007C3 (de
DE2625007B2 (de
Inventor
Takashi Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2625007A1 publication Critical patent/DE2625007A1/de
Publication of DE2625007B2 publication Critical patent/DE2625007B2/de
Application granted granted Critical
Publication of DE2625007C3 publication Critical patent/DE2625007C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Description

Adressenpui'ferschaltuns in einem Halbleiterspeicher
Die Erfindung betrifft eine Adressenpufferschaltung und insbesondere eine Adressenpufferschaltung in einem Halbleiterspeicher.
Adressenpufferschaltungen in einem Halbleiterspeicher sind bekannt und beispielsweise in der japanischen Offenlegungsschrift 96640/1974 (die der US-Anmeldung 313 420, eingereicht am 3. November 1972 entspricht) beschrieben und ermöglichen eine schnelle Funktionsweise durch Verwendung eines dynamischen Flip-Flops, wie dies in Fig.5 dargestellt ist. Bei dieser Schaltung dient ein Isolierschicht-Feldeffekttransistor (der beispielsweise ein Metall-Isolator-Halbleiter-Feldeffekttransistor sein kann und nachfolgend als MISFET bezeichnet werden soll) Q1 als
609886/0735
TELEFON (OSS) 22 28 69
TELEX O5-23 3B0
TELEGRAMME MONAPAT TELEKOPIERER
2625G
Übertragungsglied, um einen Pegel, der im Zusammenhang mit der Transistor-Transistor-Logik (TTL) auftritt, in einem digitalen Pegel, der bei MISFETs auftritt, zu übertragen und ein Adresseneingangssignal A^ der Steuerelektrode eines Schalt-MISFETs Qc- eines dynamisch.en Flip-Flops und der Steuerelektrode eines MISIETs Q8 der Ausgangsstufe zuzuleiten. Die Last-HISFETs Q2 und Q5- des Flip-Flops dienen dazu, einen Strom bereitzustellen, wenn sowohl das Bauteil-Einschalt- oder Betätigungssignal CE als auch ein Steuersignal des Speichers und der Taktimpuls 0 den Binärwert "1" aufweisen (d. h. wenn diese Signale einen
hohen Pegel aufweisen, wenn IT-Kanal-IiISFETs verwendet werden, was bei den nachfolgend beschriebenen Schaltungen der Fall ist). Die Ausgangssignale A und A des Flip-Flops v/erden entsprechend dein Eingangssignal A^, festgelegt. Die MISFETs Q^ und Q8, die Teil einer Ausgangsstufe sind, werden von den jeweiligen Ausgangssignale S und A in den leitenden Zustand versetzt und wählen einen vorgegebenen Decoder aus. Die MISFETs Qr7 und Qn, die ebenfalls in der Ausgangsstufe enthalten sind, werden während des Zeitraumes, während dem das Bauteil nicht ausgewählt ist (CE weist einen hohen Binärwert auf) in den leitenden Zustand gebracht und beide Ausgangssignale a· und ä· werden auf dem Binärwert "0" gehalten.
Bei dem zuvor beschriebenen Schaltungsaufbau der Adressenpufferschaltung dient das Bauteil-Einschaltsignal CE für den Flip-Flop als Stromquelle und stellt dem Flip-Flop über einen Inverter Qp-Q/, oder Q^-Qc einen Gleichstrom bereit. Daher müsste der Impulsgenerator, der das Bauteil-Einsehaltsignal CE erzeugt, eine grosse Stromaufnahme aufweisen, d. h. es ist eine Treiberstufe, die eine grosse Stromaufnahme aufweist bzw. einen grossen Strom bereitstellt, und die aus bipolaren Transistoren aufgebaut ist, erforderlich. Dies führt jedoch zu Schwierigkeiten beim Herstellen von integrierten Schaltungen.
Wenn das Bauteil-Einschaltsignal CE einen niederen Binärwert "0" (Massepegel), das Eingangssignal A- einen hohen Binärwert "1" (also einen hohen Pegel) und der Taktimpuls 0 einen hohen
60 9 886/0735
Pegel "1" aufweist, kann ein Eingangsstrom durch die MISFETs
Q^ und Qp fliessen. Da die Zahl der Adressenpufferschaltungen in einem Halbleiterspeicher üblicherweise gross ist (es treten zehn und mehr Adressenpufferschaltungen auf), so wird auch die Stromaufnahme gross. Ein ganzes Speichersystem enthält viele
solche Halbleiterspeicher und daher ist die gesamte Stromaufnahme noch wesentlich grosser.
Wenn eine Wortauswahlleitung angesteuert bzw. in Funktion gesetzt wird, werden jeweils zwei MISPETs Q^-Qr7 oder Qq-Qq der
Ausgangsstufe beide in den nicht leitenden Zustand gebracht.
Daher verändert sich der Ausgangspegel des Inverters, der aus den nicht leitenden MISFETs besteht. Dann ändert auch der Decoder, der mit einem solchen Inverter in Verbindung steht,
seinen Spannungswert bzw. auch der Spannungswert des Decoders kann auswandern. Daher kann der Spannungspegel eines solchen
Decoders leicht von äusseren Störimpulsen oder -Signalen, von Rauschsignalen oder Streukapazitäten in der auf einem Halbleiterbaustein ausgebildeten Schaltung beeinflusst werden, so dass. Fehlfunktionen und eine fehlerhafte Arbeitsweise des Decoders auftritt.
Der Erfindung liegt daher die Aufgabe zugx^unde, die genannten Schwierigkeiten zu vermeiden und eine Adressenpufferschaltung zu schaffen, bei der der durch die Eingangsstufe fliessende
Strom verringert und das Sichverändern oder Auswandern des
Ausgangspegels verhindert werden kann.
Diese Aufgabe wird durch die in den Ansprüchen 1, 7 und 8
angegebenen Schaltungen gelöst.
Vorteilhafte Ausgestaltungen.der erfindungsgemässen Schaltungen sind in den UnteranSprüchen angegeben.
Gemäss einer Ausführungsform der Erfindung ist eine Adressenpuff erschaltung in einem Halbleiterspeicher, der in einem
Halbleiter-Eaustein ausgebildet ist, und der für ein Eingangs-
609886/07 35
2 6 2 Γι Π O 7
signal A- zwei entgegengesetzte Ausgangssignale a- und a7 benötigt, vorgesehen, der folgende Schaltungsteile aufweist: Einön dynamischen riip-Flop, dem das Eingangssignal A^ zugeleitet v:ird, und der Ausgangssignale A und A bereitstellt, sowie Ausgangsstufen, denen die Auεgangεsignale A und Ä zugeleitet werden, und die Äurgangsslgnale a· und ä~ erzeugt. An den Anschlüssen des dynamisehen Flip-Flops für die Spannungsversorgung liegt eine Bezugsspannung an. Die Steuerelektrode eines Last-MISFETs des Flip-Flops wird mit einem Signal' beaufschlagt, um den Last-Flip-Flop während eines vorgegebenen Zeitraumes, der gleichzeitig mit einem Bauteil-Einschaltsignal vorliegt, in den leitenden Zustand zu bringen. Die Ausgangssignale A und Ä des Flip-Flops werden den Steuerelektroden von jeweils einem MISFET der Inverter zugeleitet, die eine Ausgangsstufe bilden. Die Steuerelektrode des anderen MISFETs jedes Inverters erhält ein Signal mit einer Phase zugeleitet, die der Phase des Signales entgegengesetzt ist, die der Steuerelektrode des zuvor genannten MISFETs zugeführt wird. Den mit dem Kasseanschluss verbundenen MISFETs des Flip-Flops und der Ausgangsstufe liegen jeweils HISFE1Is parallel, die so gesteuert werden, dass sie während der Zeit, während der das Bauteil nicht ausgewählt i°t, leiten. .
Die Erfindung schafft alro eine Adressenpufferschaltung in einem. Halbleiterspeicher mit einem aus MlSFETs bestehenden Flip-Flop und einer aus zwei, ebenfalls aus HlSFETs gebildeten Invertern bestehenden Ausgangsstufe. Am Flip-Flop liegt eine konstante . Spannung an. Der Flip-Flop wird von einem Impulssignal mit kurzer Impulsdauer getriggert. An den Steuerelektroden der MISFETs jedes Inverters liegen solche Signale an,-um-wenigstens ein MISFET in jedem Inverter während des Zeitraumes, in dem Signale bereitgestellt v/erden, in den leitenden Zustand zubringen, um ein Auswandern oder ein Sichverändern des Ausgangs— pegelε zu verhindern.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:
609BB6/0735
" 5" 262iiüO7
Fig. 1 ein Ausführungsbeispiel der erfindungsgemässen Adressenpuff er schaltung,
Fig. 2 die Schaltung eines Impulsgenerators,
Fig. 3 mögliche, in der in Fig. 2 dargestellten Schaltung auftretende Schwingungsformen,
Fig. 4 eine weitere Ausführungsform der erfindungsgemässen Adressenpufferschaltung und
Fig. 5 eine herkömmliche Adressenpufferschaltung.
Fig. 1 zeigt eine Adressenpufferschaltung, die in Prinzip analog der in Fig. 5 dargestellten herkömmlichen Schaltung aufgebaut ist. In sämtlichen Figuren sind entsprechende Schaltungsteile und -elemente mit gleichen Bezugszahlen versehen. Ein dynamischer Flip-Flop enthält die MISFETs Q2 bis Q5.Die MISFETs Q2 und Q, dienen als Last. Ein Signal CE1 wird gleichzeitig mit einem im weiteren noch zu erläuternden, das Bauteil in Funktion setaenden (also steuernden) Signal CE den Steuerelektroden der last-MISFETs Qp und Q7 zugeleitet, um die Gleichstrom-Aufnahme dieses Flip-Flops zu verringern. Die Versorgungsquelle stellt eine Bezugs spannung V^ bereit.
Das Adresseneingangssignal A- gelangt über einen Übertragungs-MISFET Q1 an die Steuerelektrode eines Eingangs-MISFETs Q5 dieses Flip-Flops. Die Ausganssignale A und 5 des Flip-Flops werden einer Ausgangsstufe zugeleitet, die im weiteren noch beschrieben wird und verhindern, dass die Ausgangswerte sich verändern bzw. wandern. Die Ausgansstufe enthält einen Invertes>teil, der aus den MISFETs Qg und Qr7 gebildet ist sowie einen weiteren Inverterteil, der aus den MISFETs Qo und Qq besteht. Die-Ausganssignale X und A des Flip-Flops gelangen an die Steuerelektroden der MISFETs Qg bzw. Qg. An den Steuerelektroden der MISFETs Q1-, und Qq liegen die Aus gang ε sign ale a^ bzw. ä~ des anderen Inverterteiles. Weiterhin liegen den MISFETs Q^, Q5, Q7 und Qq die MISFETs Q10 bis Q15 parallel. Die Steuerelektroden dieser MISFETs Q10 bis Q1^ erhalten ein Signal "SE zugeführt, das während des Zeitraums, in dem das Schaltungsteil nicht ausgewählt bzw. angesteuert wird, einen hohen Binärwert aufweist, so dass dadurch der Zustand des Flip-Flops.und die
609886/0735
Ausgangssignale a- und "ä~~ festgelegt sind. Wenn das Signal CE den Binärwert "1" aufweist, so zeigen die Ausgangssignale A und Ä den Flip-Flops und die Ausgangssignale a· und a- der Ausgangsstufe den Einärwert "0".
Die 'Versorgungsspannung für die Ausgangsstufe kann im vorliegenden Fall die Eesugsspannung V^n oder das Bauteil-Einschaltsignal CE (das während, des Zeitraumes, in dem das Bauteil ausgewählt ist, den Binärwert "1" aufweist) sein, wenn eine andere Bezugsspannung vorgesehen ist.
Der Flip-Flop in einem Halbleiterspeicher ist dazu erforderlich, die Ausgangssignale nur für 30 bis 40 iianoSekunden bei Auswahl des Bauteiles auftreten zu lassen. Daher kann das Signal CE1, das die Last-MISFETs Q~ und Q^ steuert, von der in Fig. 2 dargestellten Schaltung bereitgestellt werden. Bei der in Fig. 2 dargestellten Schaltung ist die folgende logische Gleichung (1) erfüllt:
CE< = CE (a±
Die parallelen Schalt-MISFETs Q^1- und Q^g sind mit einem Last-MISFET Q^ in der vorangegangenen Stufe verbunden und die Ausgangssignale a- und "äT der Ausgangsstufe werden den Steuerelektroden der MISFETs Q^n und Q^6 zugeleitet. Das Ausgangssignal dieser Schaltung (der vorangegangenen Stufe) steuert den Last-MISFET Q^ der nachfolgenden Stufe. Daher ist der Last-MISFET CLn mit den zueinander parallel geschalteten MISFETs Qx1Q und CLq verbunden, denen die Ausgangssignale a· und a7 der Ausgangstufe, die der vorangegangenen Stufe entspricht, zugeleitet werden. Das Bauteil-Einschaltsignal CE wird dieser letztgenannten Stufe als Versorgungsspannung zugeführt.
Wx3 aus den Schwingungsformen in Fig. 3 zu ersehen ist, weisen die Ausgangssignale a· und ~ bei dem zuvor beschriebenen Schaltungsaufbau im Vergleich zu dem Bauteil-Einschaltssignal
609R8R/0735
CE auf Grund der Zeitverzögerungen im Flip-Flop und in der Ausgangsstufe eine Zeitverzögerung auf. Das Ausgangssignal CE' dieses Impulsgenerators weist von dem Zeitpunkt an einen hohen Pegel auf, wenn das Signal CE zu dem Zeitpunkt in den hohen Pegel übergeht, wenn das Signal a- oder a· in einen hohen I'egel übergeht.
Der dynamische, von einem solchen Signal CE1 angesteuerte Flip-Flop ermöglicht auch, dass nur der Minimumstrom fIiesst, um eine Verringerung der Leistungsaufnahme zu erreichen. Bei diesem Ausführungnbeispiel hat das Bauteil-Einschaltsignal CE normalerweise eine Impulsbreite von 100 bis 150 HanoSekunden. Daher ist die Gleichstromaufηahme bei der zuvor beschriebenen Schaltung mindestens Um die Hälfte kleiner.
Um einen dynamischen Flip-Flop zu erhalten, werden die Last-MISFJy]1S Q2 und Q, mit einer konstanten Spannung V^ beauf-. schlagt und vom Signal CE1, das an den Steuerelektroden anliegt, gesteuert. Daher kann kein Strom zwischen der Eingangsklemme A. und der Klemme, an der das Signal CE1 auftrifft, fliessen, und es kann auch praktisch kein Gegen- oder Rückstrom von der Eingangsklemme A. zur Klemme, an der die Versorgungsspannung V-,,,, auftrifft fliessen. Daher nimmt der Rückstrom im Vergleich zu der in Fig. 5 dargestellten, herkömmlichen Adresseni^ufferschctltung von 0,7 triA- auf 1 bis 5 uA ab. Da das dynamische Steuersignal CE', das eine kurze Impulsdauer aufweist, an den Steuerelektroden der Last-l'USFETs Q- und Q7 anliegt, kann die Stromaufnahme sehr klein gehalten werden.
Die Ausgangsschaltung erzeugt die Ausgangssignal a^.und iT" über die komplementären Schalt-HISFETε Qg-Qn un^ Qq-Qq ^1^ daher können sich die Ausgangssignale IC" und a· in ihrem Spannungswert nicht verändern und auswandern.. Da die Schalt-MISFETs Q^ und Qr7 (Qg und Qq) komplementär arbeiten, entstehen auch· dann keine Schwierigkeiten, wenn das Signal CE als Versorgungsspannung dient.
ÜÜ9R-86/0735
Während des Zeitraumes, in dem das Eauteil nicht ausgewählt ist, tritt an den HISFETs Q.Q bis Q^ das Signal CE auf, das während des* Zeitraumes, in dein das Bauteil nicht ausgewählt ist, einen hohen Binärwert aufweist, so dass die KISi1ETs Q^q bis Q^ in den leitenden Zustand versetzt werden. Daher liegen die Ausgangsleitungen des Flip-Flops an Masse und legen den Anfangswert des Flip-Flops vor dessen Ansteuerung fest- Danach arbeitet dieser Flip-Flop in Abhängigkeit vom Eingangssignal A-.
Bei dem zuvor beschriebenen Ausführungsbei spiel sind sämtliche MISFETs H-Kanal-MISFETs. Natürlich kann eine entsprechende Schaltung auch mit P-Kanal-MISFETs aufgebaut werden. In diesem Falle sollte die Versorgungsspannung entgegengesetzte Polarität aufweisen.
Die Last-MISFETs Q2 und Q, des Flip-Flops können auch durch das Bauteil-Einschaltsignal CE gesteuert werden. In diesem Falle muss jedoch mit einer grösseren Gleichstromaufnahme als dies bei dem zuvor beschriebenen Ausführungsbeispiel der Fall war, gerechnet werden.
Wie in Fig. 4- dargestellt ist, können die Ausgangssignale A" und A (A und Ä) des Flip-Flops den Steuerelektroden der MISFETs Qg und Q7 (Qg und Qq) der Inverterschaltung zugeleitet werden.
Es kann auch ein weiterer, vom Bauteil-Einsehaltsignal CE gesteuerter MISFET Q^1 in der Eingangsstufe vorgesehen sein, um zu verhindern, dass der Eingangsstrom während der Zeit, während der das Bauteil nicht ausgewählt ist, durch die MISFETs Q^ und Q^0 fliesst.
609886/0735

Claims (8)

  1. Patentansprüche
    [ 1·") Adressenpuff er schaltung in einem Halbleiterspeicher, gekennz ei chnet durch einen dynamischen Flip-Flop (Q2-Qc) mit einera ersten (Q2, Q^) und einem zweiten (Q^, Qc) Inverter, die unterschiedliche Ausganssignale (A, 1) bereitstellen und eine Ausgangsstufe (Qg-Q0) mit einem dritten (Q6, Qr7) und einem vierten (Qg, Qq) Inverter, der die Ausgangssignale (A, A) des Flip-Flops (Q2-Qc) zugeführt erhält und unterschiedliche Ausgangssignale (a,,, iL) bereitstellt, wobei der erste (Q2, Q^.) und der zweite (Q7,, Qc) Inverter mit einem Impulssignal (CE1) gesteuert werden, dessen Impulsbreite kleiner als die Impulsbreite des Steuersignales (GE) im Speicher ist.
  2. 2. Adressenpufferschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der erste (Q2, Q^), der zweite (Q,, Qc), der dritte (Qg, Q7) und der vierte (Qg, Qq) Inverter jeweils in Reihe geschaltete Metall-Isolator-HalblexterFeldeffekttransistor en (MISFETs) aufweist, wobei der erste (Q2, Q^) und der zweite (Qv, Qc) Inverter jeweils mit einer Versorgungsquelle verbunden ist, die wenigstens während des Zeitraumes, in dem das Treiber-Impulssignal (CE') auftritt, eine Bezugsspannung ("V-mO bereitstellt.
  3. 3· Adressenpufferschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die in Reihe geschalteten MISFETs des dritten (Q55-Qr7) und des vierten (QQ, Q9) Inverters wenigstens während des Auftretens des Steuersignales CCE) zwischen der Bezugsspannungsquelle (V-^) und einem Anschluss (Masse) für ein Bezugspotential liegen und die Ausgangssignale (a^, S1) des dritten (Q6, Q7) und des vierten (Q8, Q9) Inverters jeweils einen MISFET (Q9 bzw. Qr7) des vierten (Q8, Q9) und des dritten (Q6, Q7) Inverters zugeleitet werden, so dass wenigstens ein MISFET in jedem der dritten (Q6, Q7) und des vierten (QQ, Q9) Inverter in den leitenden Zustand gebracht werden, wenn eines der
    G09886/0735
    -Λ0 ~ -2&25-00 7
    Ausgangssignale (a^, a^) erzeugt wird.
  4. 4·. Adressenpufferschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass Jeweils einem MISFET (Q^, Q,-, Qnι Qq) des ersten (Qp, Qz1.), des zweiten (Q,, Qc), des dritten (Q^, Qo) und des vierten (Qq5 Qq) Inverters ein MISFET (Qx,Q-Q^7) parallel liegt, an dessen Steuerelektroden ein weiteres Steuersignal (CjS) anliegt, das zum Steuersignal (CE) komplementär ist, so dass die Schaltungszustände der jeweiligen Inverter (Qo-Qq) vor Beginn des Steuersignales (CE) festgelegt sind.
  5. 5· Adressenpuff erschaltung nach einem der Ansprüche Λ "bis 4-, dadurch gekennzeichnet, dass das Eingangssignal (A^) dem Flip-Flop (Q2-Q5) über zwei in Reihe geschalteten MISFETs (Q 'ι CL·) zugeführt wird, wobei die Steuerelektrode des einen MISFETs (Q^') mit dem Steuersignal (CE), die Steuerelektrode des anderen MISPETs (Q^) mit einem Adressensignal (ADL) und die Steuerelektroden der MISFETs (Q6-Qg) des jeweiligen dritten (Q-, Q7) und des vierten (Qg, Qn) Inverters mit unterschiedlichen Ausgangssignalen (A, Ä) des Flip-Flops (Q2-Qc) beaufschlagt wird (Fig. 4-).
  6. 6. Schaltung zur Erzeugung eines Trigger-Impulssignales für die Adressenpufferschaltung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch einen Eingang für das Steuersignal (CE), einen Masseanschluss, einen Ausgang für ein Ausgangssignal (CE1), dessen Spannungspegel im wesentlichen gleich dem Spannungspegel des Steuersignales (CE) ist und das gleichzeitig mit dem Steuersignal (CE) auftritt und Schaltungsteile, die den Ausgang mit dem Masseanschluss kurzschliessen, wenn ein Ausgangssignal (a^, Iu) von der Ausgangsstufe (Qg-Qq) der Pufferschaltung anliegt (Fig. 2).
  7. 7· Eingangs- Pufferschaltung in einem MIS-Speieher, gekennzeichnet durch einen ersten (Q^), einen zweiten (Qc), einen -dritten (Q2) und einen vierten (Q^) MIS-Schaltungsteil,
    609886/0735
    die jeweils eine erste und eine zweite sowie 'eine isolierte Steuerelektrode aufweisen, wobei die erste Elektrode des ersten (Q^) und des zweiten (Qc) MIS-Schaltungsteiles mit einer Versorgungsquelle (Masse) und di-e zweiten Elektroden mit jeweils der ersten Elektrode des dritten (Qp) un<^ vierten (Q^) MIS-Schaltungsteiles, sowie mit den Steuerelektroden des zweiten (Qc) und des ersten (Q^) Schaltungsteiles verbunden sind und die zweiten Elektroden des dritten (Qp) und des vierten (Q17) MIS-Schaltungsteiles mit einer ersten Bezugsspannung (Vym) und deren Steuerelektroden mit einer zweiten Bezugεspannung (CE') beaufschlagt werden, wobei die vier MIS-Schaltungsteile (Q0-Qc) einen Flip-Flop bilden, der in Punktion tritt, wenn die Bezugssignale (V-jyp., CE1) anliegen, die Eingangs-Pufferschaltung Schaltungsteile, die auf ein Eingangssignal ansprechen und den Schaltungszustand des Flip-Flops (Q0-Q5) festlegen, und Schaltungsteile aufweisen, die den Schaltungszustand des Flip-Flops an wenigstens einen Pufferausgang, übertragen, die erste Bezugsspannung (V-^) ein Spannungssignal ist, das wenigstens für einen ersten Zeitraum eine Bezugsspannung beibehält und die zweite Bezugsspannung (CE') ein Spannungssignal darstellt, welches während eines zweiten Zeitraumes einen Bezugswert beibehält und der zweite Zeitraum gleichzeitig mit dem ersten Zeitraum beginnt, jedoch kürzer als der erste Zeitraum ist.
  8. 8. Adressenpufferschaltung in einem Halbleiterspeicher, bei dem in Abhängigkeit eines Eingangssignales zwei unterschiedliche Ausgangssignale erforderlich sind, gekennzeichnet durch einen dynamischen Flip-Flop (Qp-Qt-), dem ein Eingangssignal (A,,) zugeleitet wird und der über eine Ausgangsstufe wechselseitige, unterschiedliche Ausgangssignale (A, Ä) bereitstellt, wobei der dynamische Flip-Flop (Q2-Qc) eine feste Versorgungsspannung (V^) zugeführt erhält und Last-MISFETs (Qp, Qv) aufweist, deren Steuerelektroden jeweils ein Signal (CE1) zugeleitet wird, das die Last-MISFETs (Qp, Q^) einen vorgegebenen Zeitraum lang,
    G 0 9 8 B 6 / 0 7 3 5
    der gleichzeitig nit einem Bauteil-Einschaltsignal (CE) im Halbleiterspeicher vorliegt, in den leitenden Zustand bringt, wobei die Ausgangssignale (A, Ä) des Flip-Flops (Qp-Qc-) den Steuerelektroden von jeweils einem (Qg, Qg) MISFET der Inverter (Qg-Qq), die die Ausgangsstufe bilden, zugeleitet werden, die Steuerelektroden der jeweils anderen MISFETs (Qr7, Qq), die die Invert er schaltungen (Qg-Qq) bilden, die Signale (A,Ä) in entgegengesetzter Phase zu den Signalen zugeleitet bekommen, die an den Steuerelektroden der jeweiligen einen MISFET (Qg, Qg) liegen, und MISFETs (Q^]Q-Qx|v), die während des Zeitraumes, in dem das Bauteil nicht ausgewählt worden ist, leitend sind, parallel zu den am Massepotential liegenden MISFETs (Q^, Qc, Qo, Qq) des Flip-Flops (Qp-Qc) und der Ausgangsstufe (Qg-Qq) liegen._
    6098 8 6/0735
    Leerseite
DE2625007A 1975-06-04 1976-06-03 Adressenpufferschaltung für Halbleiterspeicher Expired DE2625007C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50066565A JPS51142925A (en) 1975-06-04 1975-06-04 Address buffer circuit

Publications (3)

Publication Number Publication Date
DE2625007A1 true DE2625007A1 (de) 1977-02-10
DE2625007B2 DE2625007B2 (de) 1978-11-30
DE2625007C3 DE2625007C3 (de) 1985-11-21

Family

ID=13319589

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2625007A Expired DE2625007C3 (de) 1975-06-04 1976-06-03 Adressenpufferschaltung für Halbleiterspeicher

Country Status (4)

Country Link
US (1) US4074148A (de)
JP (1) JPS51142925A (de)
DE (1) DE2625007C3 (de)
NL (1) NL7606039A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3835116A1 (de) * 1988-10-14 1990-04-19 Siemens Ag Adressverstaerkerschaltung mit selbstverriegelung und sicherung gegen mehrfachadressierung zur verwendung in statischen gaas-rams
DE3153714C2 (de) * 1980-02-04 1996-12-05 Texas Instruments Inc Adressierbare Halbleitervorrichtung mit einer Eingangspufferschaltung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112296A (en) * 1977-06-07 1978-09-05 Rockwell International Corporation Data latch
US4146802A (en) * 1977-09-19 1979-03-27 Motorola, Inc. Self latching buffer
US4216395A (en) * 1978-01-16 1980-08-05 Bell Telephone Laboratories, Incorporated Detector circuitry
US4214175A (en) * 1978-09-22 1980-07-22 Fairchild Camera And Instrument Corporation High-performance address buffer for random-access memory
JPS5622278A (en) * 1979-07-27 1981-03-02 Fujitsu Ltd Decoder selection system
US4259731A (en) * 1979-11-14 1981-03-31 Motorola, Inc. Quiet row selection circuitry
US4307308A (en) * 1979-11-19 1981-12-22 Gte Laboratories Incorporated Digital signal conversion circuit
JPS5690483A (en) * 1979-12-19 1981-07-22 Fujitsu Ltd Address buffer circuit
US4327426A (en) * 1980-02-11 1982-04-27 Texas Instruments, Incorporated Column decoder discharge for semiconductor memory
US4360902A (en) * 1980-06-02 1982-11-23 Mostek Corporation Semiconductor memory decoder with nonselected row line hold down
JPS5788594A (en) * 1980-11-19 1982-06-02 Fujitsu Ltd Semiconductor circuit
JPS57196627A (en) * 1981-05-29 1982-12-02 Hitachi Ltd Electronic circuit device
DE3279782D1 (en) * 1982-03-24 1989-07-27 Ibm True/complement generator
DE3268802D1 (en) * 1982-07-13 1986-03-13 Ibm Deutschland Phase splitter with integrated latching circuit
US4553043A (en) * 1983-03-28 1985-11-12 Codex Corporation High speed drive circuit
US4617477A (en) * 1985-05-21 1986-10-14 At&T Bell Laboratories Symmetrical output complementary buffer
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JPS63168897A (ja) * 1987-01-06 1988-07-12 Mitsubishi Electric Corp ダイナミツクラム
US5140174A (en) * 1991-01-25 1992-08-18 Hewlett-Packard Co. Symmetric edge true/complement buffer/inverter and method therefor
JP3433359B2 (ja) * 1993-06-18 2003-08-04 日本テキサス・インスツルメンツ株式会社 低電圧出力駆動回路
JPH07245558A (ja) * 1994-03-03 1995-09-19 Hitachi Ltd 半導体装置の入力回路
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JP3782312B2 (ja) * 2001-03-29 2006-06-07 株式会社東芝 半導体集積回路装置
US7378876B2 (en) * 2006-03-14 2008-05-27 Integrated Device Technology, Inc. Complementary output inverter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2324769A1 (de) 1972-05-16 1973-12-06 Nippon Electric Co Speicherschaltung
DE2354734A1 (de) * 1972-11-03 1974-05-09 Advanced Memory Syst Halbleiterspeicher mit wahlfreiem zugriff

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560764A (en) * 1967-05-25 1971-02-02 Ibm Pulse-powered data storage cell
US3588537A (en) * 1969-05-05 1971-06-28 Shell Oil Co Digital differential circuit means
US3868657A (en) * 1972-08-28 1975-02-25 Motorola Inc Peripheral circuitry for dynamic mos rams
US3848237A (en) * 1973-02-20 1974-11-12 Advanced Memory Syst High speed mos random access read/write memory device
US3902082A (en) * 1974-02-11 1975-08-26 Mostek Corp Dynamic data input latch and decoder
US3906464A (en) * 1974-06-03 1975-09-16 Motorola Inc External data control preset system for inverting cell random access memory
US3969706A (en) * 1974-10-08 1976-07-13 Mostek Corporation Dynamic random access memory misfet integrated circuit
US3959781A (en) * 1974-11-04 1976-05-25 Intel Corporation Semiconductor random access memory
US3938109A (en) * 1975-02-19 1976-02-10 Intel Corporation High speed ECL compatible MOS-Ram

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2324769A1 (de) 1972-05-16 1973-12-06 Nippon Electric Co Speicherschaltung
DE2354734A1 (de) * 1972-11-03 1974-05-09 Advanced Memory Syst Halbleiterspeicher mit wahlfreiem zugriff

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Anderson, K.L.: Address Encoding Circuit. In: IBM Technical Disclosure Bulletin, Aug. 1974, Vol. 17, No. 3, S. 796, 797
IBM Technical Disclosure Bulletin, April 1976, S. 3597/98

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3153714C2 (de) * 1980-02-04 1996-12-05 Texas Instruments Inc Adressierbare Halbleitervorrichtung mit einer Eingangspufferschaltung
DE3835116A1 (de) * 1988-10-14 1990-04-19 Siemens Ag Adressverstaerkerschaltung mit selbstverriegelung und sicherung gegen mehrfachadressierung zur verwendung in statischen gaas-rams
US4958319A (en) * 1988-10-14 1990-09-18 Siemens Aktiengesellschaft Address amplifier circuit having automatic interlock and protection against multiple addressing for use in static GaAs RAMs

Also Published As

Publication number Publication date
DE2625007C3 (de) 1985-11-21
US4074148A (en) 1978-02-14
JPS5649394B2 (de) 1981-11-21
NL7606039A (nl) 1976-12-07
DE2625007B2 (de) 1978-11-30
JPS51142925A (en) 1976-12-08

Similar Documents

Publication Publication Date Title
DE2625007A1 (de) Adressenpufferschaltung in einem halbleiterspeicher
DE2109936C3 (de) Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite
DE3839888C2 (de)
DE2843924C2 (de)
DE2324787A1 (de) Logische schaltung
DE19525237A1 (de) Pegelschieberschaltung
DE2616641B2 (de) Schaltanordnung zur Spannungserhöhung
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
DE1280924B (de) Bistabile Schaltung
DE2639555C2 (de) Elektrische integrierte Schaltung
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE69635767T2 (de) Cmos treiberschaltung
DE2165445C3 (de) Logikschaltung
DE3237778A1 (de) Dynamisches schieberegister
DE4117882C2 (de)
DE2739110C2 (de)
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE3108342A1 (de) Dynamische schieberegisterschaltung
DE2640653A1 (de) Binaere frequenzteilerschaltung
DE2131939C3 (de) Logisch gesteuerte Inverterstufe
DE2834964A1 (de) Signalgenerator oder treiberstufe
DE2748571B2 (de)
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE2929148A1 (de) Flankengetriggertes flipflop
DE3144513C1 (de) Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OI Miscellaneous see part 1
8228 New agent

Free format text: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS, D., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8228 New agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW. SCHULZ, R., DIPL.-PHYS. DR.RER.NAT., PAT.- U. RECHTSANW., 8000 MUENCHEN

8281 Inventor (new situation)

Free format text: SATO, TAKASHI, KODAIRA, JP

C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANWAELTE, 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee