DE2460671C3 - Integrierte Schaltung in MOS-Technik für einen Richtimpulsgeber - Google Patents

Description

Die Erfindung betrifft eine integrierte Schaltung in MOS-Technik für einen Richtimpulsgeber, der beim Einschalten einer Versorgungsspannung einen Impuls abgibt

Wird an einen MOS-Baustein eine Versorgungsspannung angelegt, d. h. wird die Versorgungsspannung eingeschaltet, dann folgt die effektive Versorgungsspannung für die einzelnen Schaltungsteile des MOS-Bausteins nicht nach einer idealen Sprunfunktion, sondern langsam nach einer e-Funktion. Das ist nicht nur bedingt durch den Innenwiderstand des die Versorgungsspannung liefernden Geräts und durch einen meistens vorhandenen Ladekondensator oder Siebkondensator, sondern auch durch die bei der MOS-Technologie immer vorhandenen Kapazitäten des MOS-Bausteins. Dieser langsame Anstieg der Versorgungsspannung hat iur Folge, daß während des Anstiegs Eingänge und Ausgänge und einzelne Schaltungsteile unter Umständen keinen definierten Zustand haben. Insbesondere wirkt sich das bei bistabilen Schaltungen aus, die beim Ansteigen der Versorgungsspannung einen zwar nicht gerade zufälligen Schaltzustand einnehmen, aber doch einen solchen, der von "orneherein nicht eindeutig definiert ist und der für die darauffolgende Funktion von entscheidender Bedeutung sein kann. Es besteht daher die Notwendigkeit, daß in einem solchen MOS-Baustein beim Einschalten der Versorgungsspannung die bistabilen Schaltungsteile einen definierten Grundzustand einnehmen. Die Aufgabe, die der vorliegenden Erfindung zugrundeliegt, besteht dann auch darin, eine integrierte Schaltung in MOS-Technik anzugeben, mit deren Hilfe beim Einschalten einer Versorgungsspannung ein Richtimpuls gewonnen wird, mit dem beispielsweise solche bistabilen Schaltungsteile gesetzt bzw. rückeesetzt werden können. Der schaltungstechnityp auf emera Bezugspotential und die Drain-ktrode über einen Widerstand auf einem Versorgungspotential Hegt, daß zwischen das Versorgungspotential und das

«o Bezugspotential ein Spannungsteiler fur die Versorgungsspannung geschaltet im. mit dessen Te.lerpunkt die Gate-Elektrode des MOS-Feldeffekttransistors verbunden ist und daß weiterhm die Drain-Elektrode des MOS-Feldeffekttrans.stors zu einem Ausgang der

Schaltungsanordnung fuhrt

Eine solche erfindungsgemaße Schaltung lost mit minimalem Aufwand die gestellte Aufgabe. Der MOS-Feldeffekttransistor ist zunächst gesperrt und läßt die Spannung am Ausgang mit dem Ansteigen der

Versorgungsspannung anwachsen, wird aber dann, wenn seine Schwellenspannung über den Spannungsteiler erreicht ist leitend und laßt dadurch die Spannung am Ai-sgang wieder zusammenbrechen. Dieser Spannurgsverlauf am Ausgang bildet den obengenannten

Richtimpuls. Darüber hinaus entsteht auch beim Abschalten der Versorgungsspannung ein Impuls am Ausgang, -ler vorteilhaft zum definierten Beeinflussen von Schaltungstellen verwendet werden kann.

Eine vorteilhafte Ausgestaltung der Erfindung be-

steht darin, daß der Spannungsteiler aus der Reihenschaltung der Drain-Source-Strecken zweier weiterer MOS Feldeffekttransistoren besteht. Eine weitere vorteilhafte Ausgestaltung sieht vor. daß der Widerstand an der Drain-Elektrode des ersten MOS-Feldeffekttransi-

stors ebenfalls aus einem entsprechend geschalteten MOS-Feldeffekttransistor besteht. Mit diesen Ausgestaitungen läßt sich die Form des Richtimpulses bessser bestimmen.

Weitere Einzelheiten einer erfindungsgemäßen inte-

grierten Schaltung sollen anhand eines in den Figuren der Zeichnung dargestellten Ausführungsbeispiels näher erläutert werden. Dabei zeigt die

F i g. 1 eine erfindungsgemaße integrierte Schaltung MOS-Feldeffekttransistoren, im folgenden

mil
MOS-FET genannt. In

F i g. 2 sind die interessierenden Potentialverläufe

dargestellt.

In Fig. 1 sind die Drain-Source-Strecken zweier MOS-FET 2 und 3 in Reihe geschaltet. Die Drain-Elek-

trode des MOS-FET 2 liegt auf dem Versorgungspoten· tial Vcc. die Source-Elektrode des MOS-FET 3 auf dem Bezugspotential Vss Die Gate-Elektroden der beiden MOS-FET 2 und 3 sind am Versorgungspotential V_cc angeschlossen. Die beiden MOS-FET 2 und 3 bilden

einen Spannungsteiler für die zwischen dem Versorgungspotential Vcc und dem Bezugspotential Vss liegende Versorgungsspannung. Der Teilerpunkt 6 des Spannungsteilers ist der Verbindungspunkt der Source-Elektrode des MOS-FET 2 mit der Drain-Elektrode des

MOS-FET 3. Die Drain-Source-Strecken zweier MOS-FET 1 und 4 sind ebenfalls in Reihe geschaltet, wobei die Drain-Elektrode des MOS-FET 4 am Versorgungspotential Vcc und die Source-Elektrode des MOS-FET 1 am Bezugspotential Vss angeschlossen

ist. Die Gate-Elektrode des MOS-FET 4 ist am Versorgungspotential Vcc angeschlossen. Die GateElektrode des MOS-FET 1 ist mit dem Teilerpunkt 6 des Spannungsteilers verbunden. Der Verbindungspunkt

der Source-Elektrode des MOS-FET 4 mit der Drain-Elektrode des MOS-FET 1 bildet einen Ausgang 5 der Schaltungsanordnung.

Im vorliegenden Beispiel sind sämtliciie Transistoren in p-Kanal-Technik vom Anreichen· r.gstyp gewählt. Sie können auch in n-Kanal-Technik realisiert sein. Die Transistoren 2 bis 4 sind auch vom Verarmungstyp möglich, wenn zum Beispiel eine niedrigere Yersorgungsspannung zur Verfügung steht.

In der F i g. 2 sind die Potentialverläufe der interessierenden Punkte in ihrem logischen Wert dargestellt, und zwar das Versorgungspotential Vcc, das Potential Vi an dem Teilerpunkt 6 des Spannungsteilers und das Potential V₅ am Ausgang 5 der Schaltungsanordnung.

Das Versorgungspotential Vco soll vor dem Einschalten der Netzspannung den logischen Wert 0 haben. Nach dem Einschalten zum Zeitpunkt /1 steigt es, wie oben geschildert, nach einer e-Funklion zum logischen Wert 1 an. Zunächst haben die beiden Potentiale Vj, und V5 ebenfalls den logischen Wert 0. Übersteigt das Versorgungspotential Vcc zum Zeitpunkt 12 die Schwellenspannung der MOS-FET, dann werden die beiden MOS-FET 3 und 4 leitend. Danach wächst das Potential Vs mit dem Versorgungspotential Vcc an. Der Teilerpunkt 6 wird über den niedrigen Transistorinnenwiderstand des MOS-FET 3 auf das Bezugspotential gelegt. Damit bleibt aber der MOS-FET 1 sicher gesperrt. Eine kurze Zeit danach wird auch der MOS-FET 2 des Spannungsteilers zum Zeitpunkt /3 leitend. Nach diesem Zeitpunkt / 3 wächst das Potential Vi, am Teilerpunkt 6 entsprechend dem Spannungsteilerverhällnis an. Wenn das geteilte Potential V₆ den Schwellenwert für den MOS-FET 1 erreicht nat, wird dieser leitend und legt den Ausgang 5 auf das Be/.ugspotential Vss- Dies geschieht /u einem Zeitpunki 14, bei dem das Versorgungspoiential Vcc, nahe/u auf seinen Endwert mit dem logischen Wert 1 angestiegen ist und auch das Potential V₅ den logischen Wert 1 erreicht hat Zwischen den beiden Zeitpunkten 13 und f4 liegt damit am Ausgang 5 ein Impuls mit dem logischen Wert 1 an, der als Richtimpuls verwendet werden kann.

Der entsprechende Vorgang spielt sich nach dem Zeilpunkt r5 beim Abschalten der Versorgungsspannung Vcc ab. Am Ausgang 5 entsteht wieder ein Impuls, der zum definierten Setzen bzw. Rücksetzen der angeschlossenen bistabilen Elemente und /u evtl. undercn Anwendungen dient.

Hierzu 1 Blatt Zeichnungen

Claims (3)

1. sehe Aufwand soll dabei auf ein Minimum beschränkt

   Patentansprüche:

   !. Integrierte Schaltung in MOS-Technik für einen Richtimpulsgeber. der beim Einschalten einer VersorgSngsspannung einen Impuls abgibt, dad u r c h g e k e η η ζ e i c h π e t daß die Source-Elektrode eines ersten MOS-FeldelFfekttmnsistors (1) vom Anreicheningstyp auf einem Bezugspotential (Vss) und die Drain-Elektrode über einen Widerstand auf einem Versorgungspotential (Vcc) liegt, daß zwischen das Versorgungspotential (Vcc) und das Bezugspotential (V₃₅)* em Spannungsteiler für die VersoV£ngsspannung geschaltet ist mit dessen Teilerpunkt (6) die Gate-Elektrode des MOS-Feldeffekttransistors (1) verbunden ist und daß weiterhin die Drain-Elektrode des MOS-Feldeffektti-ansistors (1) zu einem Ausgang (5) der Schaltungsanordnung führt
2. 2. Integrierte Schaltung nach Anspruch 1. dadurch gekennzeichnet, daß der Spannungsteiler aus der Reihenschaltung der Drain-Source-Strecken zweier weiterer MOS-Feldeffekttransistoren (2,3) besieht.
3. 3. Integrierte Schaltung nach Anspruch 1 oder 2. dadurch gekennzeichnet daß der an der Drain-Elektrode des ersten MOS-Feldeffekttransistors (1) angeschlossene Widerstand aus der Drain-Source-Strecke eines vierten MOS-Feldeffekttransistors (4) gebildet ist.

   ^ ^^ _{dieser Aufgabe wird bei ejner} ^^

   ten Schaltung der eingangs genannten Art erfindungsgemäß _>vorgescWagen daß d* Source-Elektrode eines