DE3300690A1 - Mos-schaltung mit fester verzoegerung - Google Patents

Description

Τ-5665

MOS-Schaltung mit fester Verzögerung

Die Erfindung bezieht sich auf MOS-Schaltungen, und zwar insbesondere auf MOS-Schaltungen zur Erzeugung einer festen Zeitverzögerung.

Beschreibung des Standes der Technik. Infolge der Variationen bei den Verfahrensparametern sind feste Zeitverzögerungen mit MOS-Schaltungen schwer zu erreichen. Mit Präzision festgelegte Kondensatoren und Widerstände sind in einer integrierten MOS-Schaltung schwer auszubilden, was den Erhalt von RC-Konstanten schwer macht. Gemäß dem Stande der Technik wurde bisher folgendes vorgesehen: 1) Es wurden Stufenverzögerungen unter Verwendung von Reihen von Invertern realisiert, 2) RC-Verzögerungen wurden realisiert unter Verwendung von FET's als Widerstände und Kondensatoren oder unter Verwendung von N+ oder Polymaterial als verteiltes RC. Diese bekannten Verfahren liefern Verzögerungen, die logischen Verzögerungen in der gleichen Schaltung folgen.

Infolge der Prozeßvariationen (beispielsweise Schwellenwerte, Mobilität, N+ und Poly-Widerstandswerte oder Dicke, Oxid- und Sperrschichtkapazitäten usw.) besitzen diese Schaltungen Verzögerungen von mehr als 8:1. (Dieser Faktor wurde aufgrund von Computersimulationen der Prozeßextremwerte geschätzt) . Manchmal ist eine Verzögerung erforderlich, die einem "Fenster" entsprechen muß, welches kleiner ist als die 8:1 Variation. Beispielsweise kann eine Verzögerung erforderlich sein, die größer ist als 20 ns und kleiner als 80 ns, d.h. der Bereich liegt hier bei nur 4:1. Erst durch die vorliegende Erfindung wurde es möglich, eine derartig genaue Zeitverzögerung in einer MOS-integrierten Schaltung vorzusehen.

Zusammenfassung der Erfindung.

Kurz gesagt und allgemein ausgedrückt bezieht sich die Erfindung auf eine MOS-Zeitverzögerungsschaltung, die folgendes aufweist: Einen Signaleingang, eine MOS-regulierte Spannungsversorgungsschaltung zur Lieferung einer Spannung proportional zu einer vorbestimmten Triggerspannung, eine RC-Verzögerungsschaltung mit einem mit der regulierten Spannungsversorgungsschaltung verbundenen Eingang, und einem zweiten mit dem Signaleingang verbundenen Eingang sowie einem Ausgang, und schließlich ein variabler Triggerpunkt-Inverter mit einem mit dem Ausgang der RC-Verzögerungsschaltung verbundenen Eingang und mit einem Ausgang.

Die als für die Erfindung charakteristisch angesehenen Merkmale sind insbesondere in den beigefügten Ansprüchen erläutert. Die Erfindung selbst sowohl hinsichtlich ihres Aufbaus als auch hinsichtlich ihrer Betriebsweise wird zusammen mit weiteren Zielen und Vorteilen in der folgenden Beschreibung durch spezielle Ausführungsbeispiele anhand der Zeichnung erläutert; in der Zeichnung zeigt:

Fig. 1 ein Beispiel einer bekannten Schaltung zur Erzeugung einer festen Zeitverzögerung, und zwar gebildet durch eine Folge von Inverterstufen;

Fig. 1b ein MOS-Schaltungsausführungsbeispiel der In-

verterstufe, verwendet in der Stufenverzögerungsschaltung der Fig. 1a;

Fig. 2 eine alternative Stufenverzögerung gemäß dem

Stand der Technik mit zusätzlichen Lastkondensatoren;

Fig. 3 eine bekannte Schaltungserzeugung einer festen Zeitverzögerung unter Verwendung von RC-Verzögerungen, die Feldeffekttransistoren benutzen;

Fig. 3b ein alternatives Ausführungsbeispiel des Standes der Technik mit fester Zeitverzögerung unter Verwendung von RC-Verzögerungen, in denen ein langes schmales "Heraufzieh"-Verarmungs-RC verwendet wird;

Fig. 4a eine bekannte Festzeitverzögerungsschaltung

unter Verwendung einer RC-Verzögerung, die als eine verteilte RC-Schaltung diffundierte oder PolySiliziumwiderstände verwendet;

Fig. 4b eine schematische Ausbildungsform des verteilten RC, dargestellt in Fig. 4a;

Fig. 5a die RC-Verzögerungsschaltung gemäß der Erfindung;

Fig. 5b ein Ausführungsbeispiel der in der Schaltung gemäß Fig. 5a verwendeten variablen Triggerschaltung;

Fig. 5c ein weiteres Ausführungsbeispiel der RC-Verzögerungsschaltung gemäß der Erfindung;

Fig. 6 eine bekannte Verzögerungsschaltung, verwendet zur Darstellung der Nachteile des Standes der Technik;

Fig. 7a und 7b Zeitsteuerdiagramme, welche die Veränderung der Zeitverzögerung infolge der Veränderung der Prozeßparameter darstellen;

Fig. 8a ein Zeitsteuerdiagramm, welches einen Eingangsimpuls zeigt, der an eine Stufenverzögerungsschaltung angelegt ist, und wobei ferner der Ausgangsimpuls gezeigt ist, der damit in Verbindung steht, und zwar gemäß einem ersten Satz von Prozeßparametern entsprechend hohem Strom und hoher Geschwindigkeit;

Fig. 8b ein stark vereinfachtes schematisches Schaltbild der Stufenverzögerungsschaltung gemäß dem Stand der Technik, aus dem die Zeitsteuerdiagramme der Fig. 8a und 8c abgeleitet sind;

Fig. 8c ein Zeitsteuerdiagramm, welches einen Eingangsimpuls darstellt, der an die Stufenverzögerungsschaltung angelegt ist und welches ferner einen damit in Verbindung stehenden Ausgangsimpuls zeigt, und zwar gemäß einem zweiten Satz von Prozeßparametern entsprechend Niedrigstrom- und Niedriggeschwindigkeits-Parametern;

Fig. 9a ein ZeitSteuerdiagramm der Ausgangsgröße einer

erfindungsgemäßen Zeitsteuerschaltung unter Verwendung von Hochstrom- und Hochgeschwindigkeits-Prozeßbedingungen;

Fig. 9b ein Zeitsteuerdiagramm der Ausgangsgröße der

Stufenverzögerungsschaltung der Erfindung unter Verwendung von Niedrigstrom- und Niedriggeschwindigkeits-Verfahrensbedingungen.

Beschreibung des bevorzugten Ausführungsbeispiels. Die vorliegende Erfindung sieht eine RC-Verzögerungsschaltung mit einer RC-Schaltung vor mit einer Abfühlanordnung, welche einige der Effekte der Prozeßvariationen oder Veränderungen eliminiert. Bevor das spezielle Ausführungsbeispiel der Erfindung beschrieben wird, ist es zweckmäßig, die bereits bekannten RC-Verzögerungsschaltungen zu betrachten.

Fig. 1 ist ein erstes Beispiel einer bekannten Schaltung, die eine Festzeitverzögerung liefert. Die Schaltung besteht aus einer Reihe von Inverterstufen. Fig. 1b ist ein schematisches Diagramm einer MOS-Schaltung, die eine der Inverterschaltungen realisiert, die in der Stufenverzögerungsschaltung gemäß Fig.1a verwendet werden.

Fig. 2 ist eine zweite bekannte RC-Verzögerungsschaltung, basierend auf der Konfiguration der Fig. 1·, aber hier unter Verwendung von zusätzlichen Lastkondensatoren.

Fig. 3a ist eine dritte bekannte Schaltung zur Erzeugung einer Festzeitverzögerung, basierend auf der Verwendung von Feldeffekttransistoren. Fig. 3b ist eine Variation der in Fig.3a gezeigten Schaltung, wiederum unter Verwendung von RC-Verzögerungen, wobei aber hier ein einziger langer schmaler "Heraufzieh"- oder "Pull-up"-Verarmungseffekt verwendet wird.

Fig. 4a ist eine weitere bekannte Schaltung mit fester Verzögerungszeit, die wiederum eine RC-Verzögerung verwendet, und zwar unter Verwendung von Poly-Widerständen in einer verteilten RC-Schaltung. Fig. 4b ist eine schematische Ausbildungs-

forin der in Fig. 4a gezeigten Schaltung.

Als nächstes sei auf Fig. 5a Bezug genommen, wo eine erfindungsgemäße RC-Verzögerungsschaltung dargestellt ist. Insbesondere zeigt die Fig. 5a das folgende: Einen Signaleingang, eine MOS-regulierte Spannungsversorgungsleitung 10 zur Lieferung einer Spannung proportional zu einer vorbestimmten Triggerspannung, eine verteilte RC-Verzögerungsschaltung 11 mit einem ersten mit dem Ausgang der regulierten Spannungsschaltung 10 verbundenen Eingang und mit einem zweiten mit dem Signaleingang verbundenen Eingang, und schließlich einen Ausgang. Ein variabler Triggerpunkt-Inverter 12 ist vorgesehen, der einen Eingang aufweist, der mit dem Ausgang der RC-Verzögerungsschaltung, Teil 11, verbunden ist und einen Signalausgang aufweist.

Der Eingang des verteilten RC-Verzögerungsschaltungsteils 11 ist mit der ersten Leitungspfadklemme eines FET 38 der Anreicherungsbetriebsart verbunden. Die erste Leitungspfadklemme des FET 38 ist ebenfalls mit dem Ausgang der regulierten Spannungsschaltung 10 verbunden und die andere Leitungspfadklemme ist mit der erwähnten relativ negativen zweiten Quelle des elektrischen Potentials verbunden. Die Steuerklemme des FET 38 ist mit dem Signaleingang verbunden. Eine verteilte RC-Verzögerungsschaltung 11 besitzt einen mit dem Eingang des variablen Triggerpunkt-Inverters 12 verbundenen Ausgang.

Das ins einzelne gehende Schaltungsbild des variablen Triggerpunkt-Inverters 12 ist in Fig. 5b gezeigt. Diese Figur zeigt eine Quelle für die Lieferung einer relativ positiven ersten (V ) und einer relativ negativen zweiten (Erd)Quelle des elektrischen Potentials an die Schaltung. Der Inverter 12 umfaßt ebenfalls einen ersten FET 13 der Verarmungsbetriebsart, wobei eine Leitungspfadklemme mit der ersten Quelle des

-7ί-

elektrischen Potentials V verbunden ist, wobei die andere Leitungspfadklemme mit einem ersten Zwischenknoten 14 verbunden ist, und wobei schließlich seine Steuerklemme ebenfalls mit dem ersten Zwischenknoten 14 in Verbindung steht.

Ein erster FET 15 der Anreicherungsbetriebsart steht mit einer Leitungspfadklemme mit dem ersten Zwischenknoten 14 in Verbindung, die andere Leitungspfadklemme ist mit einem zweiten Zwischenknoten 16 verbunden und seine Steuerklemme ist mit dem Eingang der Inverterschaltung verbunden.

Ferner ist ein zweiter FET 17 der Anreicherungsbetriebsart vorgesehen, der mit einer Leitungspfadklemme mit dem zweiten Zwischenknoten 16 verbunden ist, während die andere Leitungspfadklemme mit der zweiten Potentialklemme (Erde) in Verbindung steht, und wobei schließlich seine Steuerelektrode am Eingang der Inverterschaltung liegt.

Ein zweiter FET 18 der Verarmungsbetriebsart ist mit einer Leitungspfadklemme mit der ersten elektrischen Potentialquelle verbunden, die andere Leitungspfadklemme liegt am zweiten Zwischenknoten 16 und seine Steuerklemme ist mit dem zweiten Zwischenknoten 16 in Verbindung.

Es sei nochmals auf die Beschreibung der Fig. 5a zurückgegangen, wo gezeigt ist, daß die MOS-regulierte Spannungsversorgungsschaltung 10 Mittel aufweist, um eine relativ positive erste (V_DD) und eine relativ negative zweite (Erd-)Quelle für elektrisches Potential umfaßt. Ein zweiter Inverter 35 mit variablem Triggerpunkt (im folgendern variabler Triggerpunkt- Inverter) besitzt einen Eingang und einen Ausgang und ist ebenfalls in der regulierten Spannungsversorgung 10 vorgesehen. Ein erster FET 31 der Verarmungsbetriebsart ist vorhanden und steht mit einer Leitungspfadklemme mit der ersten elektrischen Potentialquelle V , mit der anderen

Leitungspfadklemme mit dem ersten Eingang der RC-Verzögerungsschaltung und mit einer Steuerklemme mit dem Ausgang des zweiten variablen Triggerinverters in Verbindung.

Ein zweiter FET 32 der Verarmungsbetriebsart ist vorhanden und seine eine Leitungspfadklemme liegt am ersten Eingang der RC-Verzögerungsschaltung, die andere Leitungspfadklemme liegt an einem ersten Zwischenknoten, und eine Steuerklemme ist mit dem ersten Eingang der RC-Verzögerungsschaltung verbunden.

Schließlich ist ein dritter FET 33 der Verarmungsbetriebsart vorhanden, der mit einer Leitungspfadklemme mit dem ersten Zwischenknoten, der anderen Leitungspfadklemme mit der zweiten elektrischen Potentialquelle (Erde) und mit einer Steuerklemme mit dem Eingang des zweiten variablen Triggerinverters und mit dem ersten Zwischenknoten verbunden ist.

Fig. 5c ist ein alternatives Ausführungsbeispiel der erfindungsgemäßen RC-Verzögerungsschaltung. Der Grundunterschied des Ausführungsbeispiels der Fig. 5c gegenüber dem Ausführungsbeispiel der Fig. 5a besteht darin, daß ein FET 34 der in Anreicherungs- oder Enhancement-Betriebsart vorgesehen ist, der mit einer Leitungspfadklemme mit dem Ausgang des zweiten variablen Triggerpunkt-Inverters und der Steuerklemme des FET 31 der Verarmungsbetriebsart (depletion) verbunden ist. Die andere Leitungspfadklemme des FET 34 der Anreicherungsbetriebsart liegt an der relativ negativen zweiten elektrischen Potentialquelle (Erde). Die Steuerelektrode des FET der Anreicherungsbetriebsart ist mit dem Signaleingang und auch mit dem Eingang eines ersten Inverters 36 verbunden. Der Ausgang des ersten Inverters 36 ist mit dem Eingang eines zweiten Inverters 37 verbunden. Der Ausgang des zweiten Inverters 37 ist mit der Steuerklemme des Feldeffekttransistors der Anreicherungsbetriebsart verbunden. Die Schaltungsanordnung

der Fig. 5c liefert eine schnellere Abfallzeit am Eingang der RC-Verzögerungsschaltung 11, was einen idealen Stufeneingang besser annähert.

Die verteilte RC-Verzögerungsschaltung 11 und der variable Triggerpunkt-Inverter 12 in Fig. 5c sind im wesentlichen die gleichen wie beim Ausführungsbeispiel der Fig. 5a. Die regulierte Spannungsversorgung 30 weist FET's 31, 32 und 33 der Verarmungsbetriebsart auf, und zwar verbunden in der gleichen Weise wie beim Ausführungsbeispiel der Fig. 5a. Der zweite variable Triggerpunkt-Inverter 35 ist ebenfalls vorgesehen und in der gleichen Weise wie beim Ausführungsbeispiel gemäß Fig. 5a verbunden.

Als nächstes sei nunmehr auf Fig. 6 Bezug genommen, wo ein schematisches Schaltbild einer bekannten Zeitverzögerungsschaltung dargestellt ist, welches mit der Schaltung gemäß Fig. 4a in Beziehung steht und zur Darstellung der Nachteile des Standes der Technik verwendet sei.

Um den Nachteil des Standes der Technik darzustellen und zu erläutern, und um die durch die Erfindung gebrachte Lösung zu erklären, sei angenommen, daß eine feste RC-Schaltung 30 durch MOS-Inverter 21 bzw. 22 betrieben und abgefühlt wird. Da schnelle Anstiegszeiten (Stufenfunktionseingangsgröße) schwer zu erhalten sind, sei angenommen, daß der Kondensator C anfänglich geladen ist und eine Stufeneingangsgröße durch eine schnelle Abfallzeit erzeugt wird.

Sowohl V wie auch der Triggerpunkt des Abfühlinverters können sich ändern. Der Triggerpunkt verändert sich infolge von Prozeß- oder Verfahrensparametern, Schwellenwerten, Mobilität usw. Der Effekt auf die Verzögerung ist in den Wellenformen 7a und 7b dargestellt., welche das Ansprechen der Schaltung gemäß

Fig. 6 repräsentieren, und zwar mit unterschiedlichen Sätzen von Prozeßbedingungen, wie dies mit einem Schaltungsmodell verrechnet wurde.

Der Unterschied beim Ansprechen kann wie folgt berechnet werden. Die folgenden Bedingungen (die für n-Kanal-Vorrichtungen typisch sind) seien angenommen:

V_nn (l-e"^At/T) = V_TR + At = -τΐη 1-DD TR ,_DD

1.0
At₁ = -τΐη 1-5.5 = 0.20τ

3.0
At₂ = -τΐη 1 -4.5 = Ι.ΙΟτ

= 1.10/0.2 = 5.5

dabei ist V eine relativ positive elektrische Potentialquelle, V_mr) ist das Triggerpotential, &t ist ein variables Zeitintervall, T = RC ist ein Festzeitintervall (für konstantes R und konstantes C), ü t. ist die in Fig. 7a gezeigte Zeitverzögerung im Zusammenhang mit der Schaltung der Fig. bei einem Satz von Prozeßbedingungen und &t₂ ist die in Fig. 7b gezeigte Zeitverzögerung in Verbindung mit der Schaltung der Fig. 6 bei einem zweiten Satz von Prozeßbedingungen.

Bei diesem Beispiel variiert somit die Verzögerung 5,5:1 ohne auch nur die Variationen von Γ in Betracht zu ziehen.

Variationen hinsichtlich X, Eingangsabfallzeit (beispielsweise infolge einer unvollkommenen Stufeneingangsgröße) und zusätzliche Logikstufen in Verbindung mit der Anwendung der Verzögerung könnten die Gesamtsystemverzögerung auf eine Größe von 8:1 bringen.

Die vorliegende Erfindung sieht eine Schaltung vor, in der das Verhältnis ν,^/ν^^ konstant ist. In der erfindungsgemäßen

in. L)O

Schaltung wird V _ durch eine regulierte Spannungsversorgung ersetzt, die proportional zur Triggerspannung des Abfühlverstärkers ist. Die Proportionalitätskonstante r ist festgelegt und durch einen Spannungsteil bestimmt. Da

i Πη(Ι-Γ)] - 1_1§

gilt, sollte zur Minimierung der Verzögerungsvariationen infolge von Variationen in r der Wert r groß sein (näher an 1) Ein größeres r macht jedoch ein großes T für das gleiche At erforderlich. Ein Wert von r = -~ wurde gewählt. Somit haben die FET's 21 und 22 in Fig. 6 identische Größen. Die Gates sind mit den Drains verbunden, um die FET's nichtgesättigt zu halten und in der "Widerstands"-Zone um einen guten Spannungsteiler zu bilden. Sodann wird der Triggerpunkt derart gewählt, daß 2V_mr> ^. V_nn min. (d.h. V___,, Maximalversorgung

1K JJJLJ KJcjla

⁴'^{3 V0lt)}

Fig. 8a ist ein Zeitsteuerdiagramm, welches die Impulsbreite durch eine Stufenverzögerung in einer Verzögerungsschaltung gemäß dem Stand der Technik darstellt. Die Verzögerung oder Impulsbreite des Ausgangsimpulses ersieht man mit 15 Nanosekunden bei einem ersten Satz von Verfahrensparametern;

Fig. 8b ist ein stark vereinfachtes schematisches Schaltbild einer Stufenverzögerungskapazitätslastschaltung, an der

die Messungen der Fig. 8a und 8c vorgenommen wurden;

Fig. 8c ist ein Zeitsteuerdiagramm des Eingangsimpulses und des Ausgangsimpulses der Stufenverzögerungsschaltung der Fig. 8b mit einem zweiten Satz von Prozeßbedingungen entsprechend Niedrigstrom-Langsamgeschwindigkeits-Parametern. Es sei darauf hingewiesen, daß unter solchen Prozeßumständen der Ausgangsimpuls eine Impulsbreite von 147 Nanosekunden besitzt. Der Bereich dieser Schaltung des Standes der Technik liegt zwischen 15 Nanosekunden und 147 Nanosekunden oder 9,8:1.

Fig. 9a ist ein Zeitsteuerdiagramm der Ausgangsgröße des Abfühlinverters unter Verwendung der Verzögerungsschaltung gemäß Erfindung. Die Prozeßbedingungen für die in Fig. 9a gezeigte Schaltung sind Hochgeschwindigkeitsprozeßbedingungen. Die Zeitverzögerung vom Eingang zum Ausgang beträgt 33 Nanosekunden.

Fig. 9b ist das entsprechende Zeitsteuerdiagramm der Ausgangsgröße des Abfühlinverters mit der Zeitverzögerungsschaltung gemäß der Erfindung und in der die Prozeßinverter auf Niedrigstrom und Hochgeschwindigkeit variiert wurden. Die Zeitverzögerung vom Eingang zum Ausgang beträgt 79 Nanosekunden.

Auf diese Weise liegt die gemäß der Erfindung erreichte Zeitverzögerung im Bereich von 33 Nanosekunden bis 79 Nanosekunden, d.h. das Verhältnis ist nur 2,4:1, was eine beträchtliche Verbesserung gegenüber dem Stand der Technik darstellt.

Eine mehr ins einzelne gehende Analyse des Unterschieds zwischen Polysilizium verteilten RC-Schaltungen und FET RC-Sehaltungen ist zweckmäßig um diesen Punkt klar zu machen.

■>3-

Es sei darauf hingewiesen, daß es unterschiedliche Gleichungen für das Polysilizium verteilte RC und das FET RC gibt. Das verteilte RC-Ausführungsbeispiel hat kleinere Variationen infolge Prozeßvariationen und wird bevorzugt.

Die Gleichungen für eine Polysiiizium verteilte RC-Schaltung sind die folgenden:

R - t χ ρ , wobei L = Polyleitungslänge (sehr lang,

ungefähr 100 Mil = tausendstel Zoll)

W = Polyleitungsbreite ρ = Polysiliziumflächenwiderstand,

si /α

C = WxLxC wobei C = Gateoxidkapazität (in Einheio' ο

ten pF/μ² )

L = Polyleitungslänge (sehr lang,

ungefähr 100 Mil) W = Polyleitungsbreite

RC - L^C o' dabei gilt L -Variation ist vernachlässig-

^S bar (ungefähr 2500μ jh 0,5μ)

C ändert sich nicht mit der Temperatur, C ist auf ungefähr 5% kontrolliert ρ ändert sich nicht mit der

Temperatur, ρ ist auf ungefähr 20% kontrolliert.

(Es sei bemerkt, daß das effektive RC = 1/2 RC, da RC verteilt ist.)

4*

Die Gleichungen für eine FET RC-Schaltung sind die folgenden

^ dabei ist

ve« -JL (ν -ν)

μ = effektive Kanalmobilität

W„ = effektive elektrische Breite

L_ = effektive elektrische Länge

^„ = Gate zur Source-Spannung

V„ = Schwellenspannung

C = Gateoxidkapazität

C = L χ W χ C_Q) dabei ist

L = geometrische (aufgezeichnete) Länge des Kondensators FET (zweite Vorrichtung)

W = geometrische (gezeichnete) Breite des Kondensators FET (zweite Vorrichtung)

C = Gateoxidkapazität

(L)(U)

RC = ^L

- V_T)

wenn W *= W^ (für übereinstimmende Vorrichtungen,

Γι

W„ _"= W + 0₇5 μ so für großes W, ungexii —

fähr 25 μ, W_ß ~ W.)

■V5-

Es sei bemerkt, daß infolge der Lateral-Diffusion L„ nicht gleich der Polysiliziums-Breite (L) ist.

Die besten Ergebnisse (die geringste Variation) erhält man, wenn die RC-Verzögerung ein Polywiderstand mit verteilter Kapazität ist. Das effektive % ist ungefähr 1/2 RC, wobei R und C der Gesamtwiderstand und Kapazität sind. Sowohl f> und C sind von der Temperatur unabhängig. Anstelle eines PolyWiderstandes können FET's verwendet werden, wenn eine größere Variation toleriert werden .kann.

Der Vorteil besteht darin, daß der FET RC mit einer kleineren Fläche ausgelegt werden kann, als ein langer Polywiderstand. Variationen treten hinsichtlich der Mobilität (μ), V „ und V_n, auf. Die Variationen in LL_E können dadurch klein gemacht werden, daß man LL_E groß macht.

Obwohl die Erfindung,verkörpert in einer MOS-Festverzögerungsschaltung, beschrieben wurde, so ist dies doch nicht einschränkend auf die gezeigten Einzelheiten zu verstehen, da verschiedene Abwandlungen und bauliche Änderungen vorgenommen werden können, ohne den Rahmen der Erfindung zu verlassen.

Der Fachmann erkennt, daß die Halbleiterschaltung gemäß der Erfindung mit unterschiedlichen Halbleitervorrichtungen implementiert werden kann, und zwar unter Verwendung verschiedener Halbleitertechnologien unterschiedlicher Kombinationen bekannter Verfahrens- oder Prozeßschritte und daß ferner die hier gezeigten bevorzugten Ausführungsbeispiele lediglich als Beispiele anzusehen sind. Hinsichtlich der Halbleitervorrichtungen kann die Eindringtiefe der verschiedenen Zonen und Gebiete und insbesondere die Konfiguration und der Abstand zwischen den aktiven Zonen der Transistorvorrichtungen und auch die Konzentrationen der Dotiermittel und/oder ihrer Konzentrationsprofile, abhängig von den gewünschten Eigen-

-VS-

schaften gewählt werden. Diese sowie weitere Variationen kann der Fachmann erkennen, ohne den Rahmen der Erfindung zu verlassen.

Die Erfindung ist ferner nicht auf die speziellen Ausführungsbeispiele einer beschriebenen MOS-Festverzögerungsschaltung beschränkt. Es sei beispielsweise darauf hingewiesen, daß auch andere Halbleitermaterialien als Silizium, beispielsweise A .„-B -Verbindungen benutzt werden können. Ferner können die Leitfähigkeitstypen in dem Ausführungsbeispiel ausgetauscht werden und entsprechend einer solchen Änderung kann die Polarität der entsprechenden Betriebsspannungen angepaßt werden. Darüber hinaus können der Spannungspegel und die statische oder die dynamische Natur der an die verschiedenen Klemmen und Gates der Vorrichtung angelegten Signale und auch die Spannungsquellen in geeigneter Weise nach der gewünschten besonderen Anwendung ausgewählt werden. Andere Arten von Halbleitervorrichtungen einschließlich dipolarer Sperrschichtfeldtransistoren MNOS (Metallelektrode-Siliziumnitrid, Siliziumoxid-Halbleiter) MAOS (Metallaluminiumoxid, Siliziumoxid, Halbleiter), MAS (Metall, Aluminiumoxid, Halbleiter), schwimmende Gate FET's und AMOS FET's ( Lawinen MOS FET's) können ebenfalls verwendet werden.

Zusammenfassend sieht die Erfindung folgendes vor: Eine MOS-Zeitverzögerungsschaltung einschließlich einer MOS-regulierten Spannungsversorgungsschaltung zur Lieferung einer Spannung proportional einer vorbestimmten Triggerspannung .und eine RC-Verzögerungsschaltung mit einem ersten Eingang, verbunden mit der regulierten Spannungsversorgungsschaltung und mit einem zweiten Eingang, verbunden mit dem Signaleingang, und ferner mit einem Ausgang. Die Schaltung weist auch einen variablen Triggerpunkt-Inverter auf, der mit einem Eingang mit dem Ausgang der Verzögerungsschaltung verbunden ist und der ferner einen Signalausgang besitzt.

Claims (3)

1. -yr-

   Ansprüche

   1 ./ Eine MOS-Zeitverzögerungsschaltung, die folgendes aufweist:

   einen Signaleingang,

   eine MOS-regulierte Spannungsversorgungsschaltung, Für die Lieferung einer Spannung proportional einer vorbestimmten Triggerspannung,

   eine RC-Verzögerungsschaltung, die einen ersten mit der regulierten Spannungsversorgungsschaltung verbundenen Eingang, einen zweiten mit dem Signaleingang verbundenen Eingang und einen Ausgang aufweist, und

   einen ersten variablen Triggerpunkt-Inverter mit einem Eingang, verbunden mit dem Ausgang der RC-Verzögerungsschaltung und mit einem Ausgang.
2. 2. Zeitverzögerungsschaltung nach Anspruch 1, wobei der variable Triggerpunkt-Inverter folgendes aufweist:

   Mittel zur Lieferung einer relativ positiven ersten und einer relativ negativen zweiten elektrischen. Potentialquelle an die Schaltung,

   einen ersten FET der Verarmungsbetriebsart mit einer Leitungspfadklemme, verbunden mit der ersten elektrischen Potentialquelle, während die andere Leitungspfadklemme mit einem ersten Zwischenknoten verbunden ist, und wobei seine Steuerklemme mit dem ersten Zwischenknoten in Verbindung steht,

   einen ersten FET der Anreicherungsbetriebsart, der mit einer Leitungspfadklemme mit dem ersten Zwischenknoten verbunden ist, der mit der anderen Leitungspfadklemme mit dem zweiten Zwischenknoten verbunden ist, und dessen Steuerklemme mit dem Ausgang der RC-Schaltung in Verbindung steht,

   einen zweiten FET der Anreicherungsbetriebsart, dessen eine Leitungspfadklemme mit dem zweiten Zwischenknoten, dessen andere Leitungspfadklemme mit der zweiten Potentialklemme und dessen Steuerelektrode mit dem Ausgang der RC-Verzögerungsschaltung verbunden sind,

   einen zweiten FET der Verarmungsbetriebsart, dessen eine Leitungspfadklemme mit der ersten elektrischen Potentialquelle, dessen andere Leitungspfadklemme mit dem zweiten Zwischenknoten und dessen Steuerklemme mit dem zweiten Zwischenknoten in Verbindung steht.
3. 3. Zeitverzögerungsschaltung nach Anspruch 2, wobei die MOS-regulierte Spannungsversorgungsschaltung folgendes aufweist:

   Mittel zur Lieferung einer relativ positiven ersten und relativ negativen zweiten elektrischen Potentialquelle an die Schaltung,

   einen zweiten variablen Triggerpunkt-Inverter mit einem Eingang und einem Ausgang,

   einen ersten FET der Verarmungsbetriebsart, dessen eine Leitungspfadklemme mit der ersten elektrischen Potentialquelle, dessen andere Leitungspfadklemme mit dem ersten Eingang der RC-Verzögerungsschaltung und dessen Steuerklemme mit dem Ausgang des zweiten variablen Trigger-Inverters verbunden ist,

   einen zweiten Verarmungs-FET, der mit einer Leitungspfadklemme mit dem erwähnten Eingang der RC-Verzögerungsschaltung verbunden ist, dessen andere Leitungspfadklemme mit einem ersten Zwischenknoten in Verbindung steht und dessen Steuerklemme mit dem Eingang der RC-Eingangsschaltung in Verbindung steht,

   einen dritten FET der Verarmungsbetriebsart, der eine Leitungspfadklemme, verbunden mit dem ersten Zwischenknoten aufweist, wobei seine zweite andere Pfadklemme mit der zweiten elektrischen Potentialquelle verbunden ist,

   -_ιχ- 3

   und wobei die Steuerklemme mit dem Eingang des zweiten variablen Trigger-Inverters und dem ersten Zwischenknoten in Verbindung steht.