DE3232843C2 - MOS-Logikschaltung - Google Patents

Abstract

Die erfindungsgemäße MOS-Logikschaltung umfaßt eine an sich bekannte MOS-Logikschaltung (Qp1, Qn1) mit Si gnal eingangs- und -ausgangsklemmen sowie eine Steuerschaltung mit einem an die letztere MOS-Logikschaltung angeschlossenen Feldeffekttransistors (Qn2), wobei das Gate bzw. das Tor der Steuerschaltung eine Steuerspannung (V ↓0) abnimmt, die von einer eine irreversible Steuerspannung liefernden Generatoreinheit (300) mit einer (Schmelz-)Sicherung geliefert wird. Unter der Steuerung der irreversiblen Steuerspannung (V ↓0) ist die gewünschte logische Funktion für die MOS-Logikschaltung nach der Herstellung der gesamten MOS-Logikschaltung wählbar.

Description

Die Erfindung betrifft eine MOS-Logikschaltung nach dem Oberbegriff des Patentanspruches !.

Wenn bei einer üblichen MOS-Logikschaltung eine Diskrepanz zwischen einer Sollgröße entsprechend einem Unterschied in den Übertragungsgeschwindigkeiten mehrerer Signale und einer Istgröße, die beim Integrieren der Schaltung erhalten wird, auftritt, erweist es sich manchmal als notwendig, die logischen Funktionen der Schaltung zu ändern. Wenn bisher bei einer, als integrierter Schaltkreis realisierten logischen Schaltung deren logische Funktion geändert werden soll, muß ein neuer integrierter Schaltkreis gebildet werden. Zur Vermeidung des entsprechenden Zeitaufwands wurde bereits ein Schaltungsentwurfschritt angestrebt, bei dem zwei Arten von Schaltungsmustern vorgesehen werden, nämlich eines mit der ursprünglich vorgesehenen logischen Funktion und ein anderes mit einer geänderten logischen Funktion, deren Entwurfsabweichung von Anfang an zu erwarten ist. Um die Hervorbringung einer logischen Änderung für einen Unterschied in den Übertragungsgcschwindigkeiten einer Anzahl von Signalen zu vermeiden, wird gemäß einer anderen Maßnahme eine MOS-Logikschaltung mit einer übergroßen Signalübertragungsgeschwindigkeitsspanne ausgelegt oder eine MOS-Logikschaltung so ausgebildet, daß sie eine Zusatzspanne für die Signalübertragungszeit besitzt Mit zunehmender Größe, kompliziertem Aufbau und höherer Schaltkreis-Arbeitsgeschwindigkeit der Schaltung K: jedoch das herkömmliche Vorgehen mit Schwierigkeiten bezüglich des Entwurfs des Schaltungsmusters sowie mit Nachteilen bezüglich einer Verringerung der Funktionen der Schaltung behaftet.

MOS-Logikschaltungen, deren logische Funktion geändert werden kam, sind z.B. aus US-PS 36 91 401, US-PS 32 01 574 und IBM Techn. Discl. Bull. Vol. 23, No. 11, April 1981, Seiten 4870-4872, bekannt. So beschreibt die US-PS 36 91 401 eine MOS-Logikschaltung, bei der mehrere MOS-Transistoren in Reihe oder parallel geschaltet werden können, um so Eingangssignale einer NAND- oder NOR-Verknüpfung zu unterwerfen. Die US-PS 32 01 574 gibt eine flexible Logikschaltung aus mehreren, MOS-Transistoren enthaltenden Logik-Gliedern an, die so zusammengeschaltet sind, daß sie aus zwei binären Eingangssignalen ein durch die Boole'sche Gleichung definiertes Ausgangssignal zu liefern vermögen. Schließlich ist aus IBM Techn. Discl. Bull, (a. a. O.) eine programmierbare MOS-Logikschaltung bekannt, deren logische Funktion durch ein zugeführtes Steuersignal änderbar ist.

Bei bisherigen MOS-Logikschaltungen bestimmen sich das Eingangssignalspannungs/Ausgangssignalspannungs-Verhältnis, das Zeitänderungsverhältnis der Ausgangssignalspannung zur Eingangssignalspannung oder das Übertragungszeitverhältnis von Ausgangssignal zu Eingangssignal durch die elektrischen Eigenschaften oder Kennlinien der MOS-Transistoren, aus denen die Logikschaltung aufgebaut wird. Sobald bei einer bisherigen MOS-Logikschaltung die Eingangs/-Ausgangs-Kennlinie bestimmt worden ist. kann diese nicht mehr verändert werden, sofern nicht die Verfahrensparameter bezüglich der elektrischen Eigenschaften der MOS-Transistoren variiert werden, so daß eine sehr große Spannungs- und Zeittoleranz erforderlich ist und damit der Schaltungsiiufbau kompliziert wird. Mit zunehmender Größe, höherer Packungs- bzw. Integrationsdichte und

höherer Arbeitsgeschwindigkeit der Schaltung wird es zunehmend schwieriger, eine zweckmäßige Logikschaltung mit verringerter Oberredundanz zu konstruieren.

Es ist Aufgabe der vorliegenden Erfindung, eine MOS-Logikschaltung der eingangs genannten Art derart zu schaffen, daß deren Übertragungscharakteristik bei Aufrechterhaltung der logischen Funktion auf einfache Weise änderbar ist

Diese Aufgabe wird bei einer MOS-Logikschaltung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 37.

Die Erfindung ermöglicht so eine einfache aufgebaute MOS-Logikschaltung, deren Übertragungscharakteristik ohne Änderung der logischen Funktion verändert werden kann, wozu speziell eine Stromerzeuger- bzw. Generatoreinheit vorgesehen ist die eine irreversible Steuerspannung an eine Steuerschaltungseinheit anlegt, welche einen MOS-Feldeffekttransistor aufweist der zwischen Signalausgangsklemme und Stromversorgungsklemme liegt

Ein Vorteil der Erfindung liegt auch darin, daß eine MOS-Logikschaltung ohne übermäßige Spannungstoleranz und übermäßige Schaltkreis-Betriebstoleranz durch Einführung der irreversiblen Steuerspannung zur Änderung der Eingangs/Ausgangssignal-Übertragungscharakteristik bei unveränderten logischen Funktionen tier Schaltung erhalten wird.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der beigefügten Zeichnung näher erläutert Es zeigt

F i g. 1 ein Blockschakbild zur Verdeutlichung der vorgesehenen oder Grundfunktion einer MOS-Logikschaitung,

F i g. 2 und 3 Schaltbilder für Beispiele praktischer Beispiele einer Stromerzeuger- oder Generatorschaltung gemäß F i g. 1 zur Erzeugung der irreversiblen Steuerspannung,

F i g. 4 ein Schaltbild eines bisherigen C-MOS-Umsetzers,

F i g. 5A bis 5D und 6A bis 6D Schaltbilder, Äquivalentschaltbilder und Übertragungskennlinien einer Ausführungsform der Erfindung, bei welcher ein an sich bekannter C-MOS-Umsetzi r verwendet wird,

F i g. 7A bis 7C und 8A bis 8E Schaltbilder und Äquivalentschaltbilder einer anderen Ausführungsform der Erfindung unter Verwendung des üblichen C-MOS-Umsetzers,

F i g. 9A bis 9C und 1OA bis IOC Schaltbilder und ÄquivalentschaltbiJder noch einer anderen Ausführungsform der Erfindung jnter Verwendung eines zweistufigen Umsetzers,

Fig. 11 ein Schaltbild einer -veiteren Ausführungsform der Erfindung unter Verwendung eines C-MOS-ODER-Verzögerungsglied bzw. -kreises mit mehreren Eingängen,

F i g. 12 ein Schaltbild nach ein:T weiteren Ausführungsform der Erfindung unter Verwendung eines C-MOS-UND-Glied-Verzögerungskreises mit mehreren Eingängen,

F i g. 13 bis 15 jeweils ein Schaltbild noch einer weiteren Ausführungsforrn der Erfindung unter Verwendung eines C-MOS-NAND-Glieds mit zwei Eingängen,

Fi g. 16 bis 18 jeweils ein Schaltbild noch einer weiteren Ausführungsform der Erfindung unter Verwendung eines C-MOS-NOR-Glieds mit zwei Eingängen,

F i g. 19 ein Schaltbild noch einer weiteren Ausführungsform der Erfindung unter Verwendung eines exklusiven C-MOS-ODER-Glied-Verzögerungskreises mit drei Eingängen,

Fig. 20 bis 24 Schaltbilder, Äquivalentschaltbildei and Übertragungskennlinien weiterer Ausführungsformen der Erfindung unter Verwendung eines an sich bekannten Anreicherungs/Verarmungstyp-MOS-Logikkreises,

F i g. 25A und 25B jeweils ein Schaltbild noch einer weiteren Ausführungsform der Erfindung unter Verwendung eines Anreicherungs/Verarmungstyp-NAND-Glieds mit zwei Eingängen,

Fig.26 jeweils ein Schaltbild noch einer weiteren Ausführungsform der Erfindung unter Verwendung eines Anreicherungs/Verarmungstyp-NAND-Glieds mit zwei Eingängen und

Fig. 27 bis 29 jeweils ein Schaltbild noch einer weiteren Ausführungsform der Erfindung unter Verwendung eines Anreicherungs/Verarmungstyp-NOR-Glieds mit zwei Eingängen.

Fig. 1 ist ein Blockschaltbild zur Darstellung des Grundaufbaus der genannten MOS-Logikschaltung mit einer an sich bekannten MOS-Logikschaltung 100, etwa einem UND-Glied mit einem Eingang V_1n und einem Ausgang V_om, einer an diese Logikschaltung angeschlossenen Steuerschaltung 200 mit Eingang V₁ und einer Spannungserzeuger- bzw. Generatorschaltung 300 zur Erzeugung einer an den Eingang Keder Steuerschaltung 200 anzulegenden irreversiblen Steuerspannung Vq. Es ist darauf hinzuweisen, daß der vorliegend benutzte Ausdruck »irreversible Steuerspannung« sich auf eine Spannung bezieht, deren elektrisches Potential einmal (bereits) vom ursprünglichen Potential geändert worden ist und anschließend dauerhaft auf dieses gcändcric Potential festgelegt ist und, genauer gesagt, nicht mehr auf das vorherige Potential rückführbar ist. Diese Tatsache soll im folgenden in Verbindung mit den zu beschreibenden Beispielen näher erläutert werden.

Die F i g. 2 und 3 sind Schaltbilder einer typischen Generatorschaltung 300 zur Erzeugung der irreversiblen Steuerspannung.

Die Generatorschaltung gemäß Fig. 2 besitzt einen bekannten Aufbau mit komplementärer MOS-Struktur (im folgenden als »C-MOS« bezeichnet).

Zwischen zwei Stromversorgungsklemmen Vqd und Kss (Massepotential) sind in Reihe eine Stromstrecke eines P-Kanal-MOS-Transistors 1 und ein (Schmelz-)sicherungselement 2 aus einer elektrisch oder thermisch durchschmelzbaren Polysiliziumverbindungsschicht. Metallverbindungscchicht od. dgl. eingeschaltet. Die Gate-Elektrode des MOS-Transistors 1 ist an die Klemme Vysangeschlossen. Die Stromstrecken von P- und N-Kanal-MOS-Transistoren 3 und 4 sind in Reihe zwischen die Klemmen V_no und V« geschaltet, während ihre Gate-Elektroden an einer Verzweigung bzw. einem Knotenpunkt zwischen dem MOS-Transistor 1 und dem Sicherungselement 2 liegen. Eine irreversible Steuerspannung V_n wird an einer Verzweigung zwischen den C-MOS-

Transistoren 3 und 4 geliefert Wenn bei der dargestellten Schaltung das Sicherungselement 2 (noch) nicht durchgebrannt ist, sind der MOS-Transistor 3 durchgeschaltet und der MOS-Transistor 4 gesperrt, so daß d;e Ausgangsspannung Vo an der*Seite der Klemme VOd zu einer Spannung Vn (hohen Pegels) wird. Wenn das Sicherungselement 2 mittels eines Laserstrahls oder durch Hindurchleiten eines großen Stroms durch dieses Sicherungselement durchgeschmolzen wird, gehen die MOS-Transistor 3 in den Sperrzustand und der MOS-Transistor 4 in den Durchschaltzustand über, so daß die Ausgangsspannung Vo zu einer Spannung V/. (niedrigen Pegels) wird. Wenn das Sicherungselement 2 einmal durchgeschmolzen ist kann der ursprüngliche Zustand nicht wieder hergestellt werden. Genauer gesagt: Wenn sich die Ausgangsspannung Vo auf die Spannung Vl ändert ist es nicht m^hr möglich, sie auf die Spannung Vh zurückzuführen. Hieraus folgt, daß eine Änderung von der Spannung V//auf die Spannung V/. eine sogen, »irreversible Spannungsänderung« darstellt Die Stromerzeuger- bzw. Generatorschaltung gemäß F i g. 3 ist ebenfalls an sich bekannt und besitzt einen Anreicherungs/Verarm&ngstyp-Aufbau (im folgenden auch als »E/D-Aufbau« bezeichnet). Bei der dargestellten Schaltung sind die Stromstrecken eines Verarmungstyp-MOS-Transistors 11 und eines (Schmelz-)sicherungselements 12 in Reihe zwischen zwei Stromversorgungsklemmen Vod und Vss geschaltet Die Gate-Elektrode des MOS-Transistors 11 ist mit einer Verzweigung bzw. einem Knotenpunkt zwischen dem MOS-Transistor 11 und dem Sicherungselement 12 verbunden. Die Stromstrecken eines Verarmungs-MOS-Transistors 13 sowie eines Anreicherungstyp-MOS-Transistors 14 sind in Reihe zwischen die Stromversorgungsklemmen Vqd und Vss geschaltet Die Gateelektrode des einen der MOS-Transistoren 13 und 14, d. h. des MOS-Transistors 14 ist an die erwähnte Verzweigung angeschlossen. Eine irreversible Steuerspannung Vo wird als Ausgangssignal von einer Verzweigung oder Verbindung zwischen den MOS-Transistoren 13 und 14 abgenommen. Wenn das Sicherunv.-^lement 12 noch nicht durchgebrannt oder durchgeschmolzen ist befindet sich der MOS-Transistor 14 im Speir7ustand, wobei eine Ausgangsspannung V₀ an der Seite der Klemme V_Dd zu einer Spannung V_H (hohen Pegels) wird. Bei durchgeschmolzenem Sicherungselement 12 schaltet der MOS-Transistor 14 durch, so daß die Ausgangsspannung Vo an der Seite der Klemme Vs$ auf eine Spannung Vl (niedrigen Pegels) übergeht. In diesem Fall kann ebenfalls nach dem Durchschmelzen des Sicherungselements der ursprüngliche Zustand nicht wieder hergestellt werden. Nach der Änderung der Spannung von V_wauf Vl ist die Spannung nicht mehr auf V_H zurückführbar. Die Änderung ist also irreversibel bzw. nicht umkehrbar. Die von der Generatorschaltung gelieferte, resultierende Ausgangsspannung wird aus diesem Grund vorwiegend als »irreversible Steuerspannung« bezeichnet.

Fig.4 ist ein Schaltbild eines an sich bekannten C-MOS-Umsetzers entsprechend der Schaltung 100 gemäß F i g. 1. Der C-MOS-Umsetzer gemäß F i g. 4 umfaßt einen P-Kanal-MOS-Transistor Q_p 1, dessen Sourceelektrode mit einer Versorgungsklemme V_DD verbunden ist, während seine Drainelektrode an einem Ausgang V_ou, liegt und seine Gate-Elektrode ein Eingangssignal V_m als Gate-Eingangssignal abzunehmen vermag, sowie einen N-Kanal-MOS-Transistor Q_n \, dessen Sourceelektrode mit einer Versorgungsklemme V₅₅ verbunden ist während seine Drainelektrode an der erwähnten Klemme V_om liegt und seine Gate-Elektrode das erwähnte Eingangssignal V;„ abzunehmen vermag.

Die folgende Tabelle ! veranschaulicht die Beziehung zwischen der Eingangsspannung V_1n und der Ausgangsspannung V„„,; sie ist der gewöhnlichen Wahrheits- oder Funktionstabelle analog, in welcher die Spannungen durch die logischen Größen »1« und »0« dargestellt sind. Aus diesem Grund ist diese Tabelle als »Funktk-nstabelle« bezeichnet

Funktionstabelle 1

1 η obiger Funktionstabelle bedeuten:

H = eine Spannung mit einem hohen logischen Pegel und
L — eine Spannung mit einem niedrigen logischen Pegel.

Nachstehend ist eine MOS-Logikschaltung in bevorzugten Ausführungsformen beschrieben. Dabei ermöglicht die Einstellung des Spannungspegels der irreversiblen Steuerspannung eine Änderung der Übertragungseigenschaften zwischen Eingangssignal ohne Veränderung der logischen Funktion der gesamten MOS-Schaltung.

Es ist darauf hinzuweisen, daß im vorliegenden Fall die Definition der Eingangs/Ausgangssignal-Übertragungseigenschaften folgendes umfaßt:

Ein Verhältnis der Anstiegszeitverzögerung zur Abfallzeitverzögerung bei der Ausgangsspannung und der Eingangsspannung und eine Signalübertragungsgeschwindigkeit vom Eingang zum Ausgang sowie eine als die Eingangsspannung definierte Eingangsumkehrspannung, wobei sich die Ausgangsspannung auf den Spannungsmittelwert zwischen den beiden Spannungen der Strom- bzw. Spannungsquelle, d. h. von der einen stabilen Spannung auf die andere, verschiebt.

Die F i g. 5 bis 18 veranschaulichen MOS-Logikschaltungen gemäß bevorzugten Ausführungsformen gemäß der Erfindung unter Verwendung der an sich bekannten, im wesentlichen aus einem C-MOS-Aufbau bestehenden Logikschaltung.

Die F i g. 5A bis 5D sind ein Schaltbild, Äquivalentschaltbilder bzw. eine Signalübertragungskennlinie für eine

'out	v,„ ,	H	L
L	H

Ausführungsform der Erfindung unter Verwendung eines an sich bekannten C-MOS-Umsetzcrs.

Bei der MOS-Logikschaltung gemäß Fig.5A sind C-MOS-Transistorumsetzer Q_n^ und Q_n-,, mit ihren

Source-Drain-Stromstrecken in Reihe zwischen die eine Klemme Vdd und die andere Klemme Vss geschaltet, deren gemeinsamer Verbindungspunkt einen Knotenpunkt für die Ausgangsklemme V„„, bildet, während die Gate-Elektroden dieser Transistorumsetzer zur Abnahme eines Eingangssignals V_1n zusammengeschaltet sind.

Die Source-Drain-Stromstrecken zweier P-Kanal-MOS-Transistoren Q_P 5: und Q_p -,j sind in Reihe zwischen die eine Klemme Vdd und den Knotenpunkt geschaltet, während die Gate-Elektrode des Transistors Q₁. ü auch zur Abnahme des Eingangssignals V_1n geschaltet ist und an die Gate-Elektrode des MOS-Transistors Q_n « die von der Generatorschaltung 300, z. B. derjenigen nach Fig. 2, gelieferte irreversible Steuerspannung V₀ angelegt

Im folgenden sei angenommen, daß der »Beta-Wert« der erwähnten MOS-Transistoren Q₁, ₅₎, Q₁, -,,, Q_n 5j und Q_n 51 jeweils/?,,\,ß_P2,ß_P 3 bzw.ß„ , beträgt.

Der Beta-Wert, d. h. der Verstärkungskoeffizient des Gegenwirkleitwerts eines MOS-Transistors ist als eine Konstante zu verstehen, die sich durch die Dicke und die Dielektrizitätskonstante einer Gate-Isolierschicht, die Mobilität der Ladungsträger, die Kanallänge und die Kanalbreite bestimmen laßt (so daß gilt:/? > 1).

Im Fall von Vo = Vn (Spannung an der Klemme V_Do) bei der Schaltung gemäß F i g. 5A ist der MOS-Transistor Qp 52 gesperrt, wobei in diesem Fall die beiden MOS-Transistoren (?_P52 und ζ>_Ρ53 keinen Einfluß auf die Arbeitsweise der Eingangskreise Q_P 51 und Q_n 51 haben. Der Aquivaieriisenaiikreis entspricht in diesem Fall demjenigen nach Fig.5B und die »Ansteuerbarkeit« an der p-Kanalseite entspricht der Größeß_p 1 des MOS-Transistors Q_p 51 selbst, während die »Ansteuerbarkeit« an der n-Kanalseite der Größe /?„ 1 des MOS-Transistors Q_n 51 selbst entspricht. Im Fall von V₀ = V₁. (Spannung an der Klemme Vss) ist andererseits der MOS-Transistor Qp 52 stets durchgeschaltet. Wenn das Eingangssignal den niedrigen Pegel L besitzt, ist der MOS-Transistor Q_n 51 in den Durchschaltzustand versetzt. Dabei sind zwei Stromstrecken von der Versorgungskiemine V_tw zur Ausgangsklemme V,.„, hergestellt, von denen die eine den MOS-Transistor Q_p 51 und die andere die Rcihcnschaltung aus den MOS-Transistoren Q_Py< und Q_pn umfaßt. In diesem Fall dient gemäß Fig.5C ein Äquivalentschaltkreis als Umsetzer, der durch einen p-Kanal-MOS-Transistor Q_pl mit dem zusammengesetzten Beta-Wert von

A-' ' A-

"1·- A

und einen n-Kanal-MOS-Transistor Q_{n 5}, mit dem Beta-Wert ß„ , gebildet ist. Im Fall von V₀ = V_L ist es möglich, den äquivalenten C-MOS-Umsetzer zu erhalten, bei dem der Beta-Wert an der p-Kanalseite effektiv um

1 + A-¹ A-

Al <A> + ß,:)

größer sein kann als der Beta-Wert im Fall von V₀ = V_H. d. h.ß_P \.

Im Fall von V₀ = V_L kann infolgedessen die Anstiegszeitverzögerung (d. h. die Zeitverzögerung an der Anstiegsflanke der Signalwellenform) im Vergleich zu V₀ = Vh um etwa das

--fache

1 + A: "A-

verkürzt werden. Außerdem liegt die Eingangsumkehr-Spannung dichter an Vdd als im Fall von V₀ = Vn. Der Ausdruck Eingangsumkehr-Spannung bezieht sich auf eine solche Eingangsspannung des Umsetzers, bei welcher dessen Ausgangsspannung zum Invertieren der Umsetzer-Ausgangsspannung zu "Λ (Vdd + Vss) wird. Fig.6D veranschaulicht eine Eingangs/Ausgangssignaikennlinie für V₀ = V_H und V₀ = V_L bei dieser Ausführungsform.

Fig.6A zeigt eine andere Ausführungsform einer C-MOS-Logikschaltung gemäß der Erfindung unter Verwendung eines C-MOS-Umsetzers. Die F i g. 6B, 6C und 6D sind dabei Äquivalentschaltbilder bzw. Kennlinien. Während bei der Ausführungsform gemäß F i g. 5A der MOS-Transistor zur Abnahme der irreversiblen Steuerspannung V₀ als Gate-Eingangssignal an der P-Kanalseite angeordnet ist, ist die Ausführungsform nach F i g. 6A so ausgelegt, daß die Source-Drain-Stromstrecken zweier N-Kanal-MOS-Transistoren Q_n 52 und Q_n -n in Reihe zwischen eine Klemme Vss und den Knotenpunkt für den Ausgang V_oa, geschaltet sind, die Ausgangsspannung Vo der Generatorschaltung 300 gemäß F i g. 1 an der Seite der Klemme Vss an die Gate-Elektrode des MOS-Transistors Q_n 53 angelegt wird und ein Eingangssignal an der Seite des Ausgangs V_oul an der Gate-Elektrode des MOS-Transistors Q_n 52 anliegt Die MOS-Transistoren Q_n 52 und Q_n 53 besitzen die Beta-Werte ß„ 2 bzw.ß„ 3. Im Fall von V₀ = V/. wird bei dieser Schaltung der MOS-Transistor Q_n 53 gesperrt, so daß die beiden MOS-Transistoren Q_n υ von der Arbeitsweise der Eingangskreise Q_n si und Q_n 51 unabhängig werden. Der Äquivalentschallkreis entspricht dabei demjenigen nach Fig. 6B; die Ansteuerbarkeit der p-Kanalseite entspricht ß_p 1 des MOS-Transistors Q_p 51 selbst, und die Ansteuerbarkeit der n-Kanalseite entspricht ß_n ι des MOS-Transistors Q_n 5. selbst.

Im Fall von Vn = V₁₁ befindet sich der MOS-Transistor Q_n 53 stets bzw. ständig im Durchschaltzustand, und wenn das Eingangssignal V_1n den hohen Pegel //besitzt, geht der MOS-Transistor Q_n 52 in einen Durchschaltzustand über. In diesem Fall bestehen zwei Strompfade vom Ausgang V_o„, zur Klemme Vss. nämlich einmal über den MOS-Transistor Q_n 51 und zum anderen über die MOS-Transistoren Q_n 52 und Q_n 53. In diesem Fall bildet der

Äquivalcntschaltkreis gemäß Fig. 6C einen Umsetzer, bei dem ein n-Kanal-MOS-Transistor Q_n^ eine Größe bzw. einen Wert von

A.'+A.i

und der P-Kanal-MOS-Transistor Qp^\ einen Wert von ß_n \ besitzen. Wenn Vo = Vn vorliegt, kann somit ein solcher äquivalenter C-MOS-Umsctzer erhalten werden, bei dem der Beta-Wert an seiner N-Kanalseite gegenüber demjenigen im Fall von V₀ = V/, effektiv um den Faktor

Ai 08.: +Aj)

vergrößert sein kann. Mit anderen Worten: Im Fall Vo = Vh wird die Abfallzeitverzögerung des Ausgangs V_ou, im Vergleich zum Fall von V_n = V/. um etwa das

J, ₄ A.--A.«—
1 Ai 08..' +Aj)

._irachc

verkürzt. Fig.6D veranschaulicht eine Eingangs/Ausgangssignal-Übertragungskennlinie für V₀ = Vn und Vo = Vt. bei dieser Schaltung.

Fig.7A veranschaulicht eine MOS-Logikschaitung gemäß einer weiteren Ausführungsform der Erfindung, bei welcher ein C-MOS-Umsetzer verwendet wird. Die F i g. 7B und 7C zeigen die entsprechenden Äquivalentschaltkreise. Während bei den Ausführungsformen gemäß F i g. 5A und 6A der MOS-Transistor, der die Span- sjj nung Vo als Gate-Eingangssignal abzunehmen vermag, an P- und/oder N-Kanalseite vorgesehen ist, ist die vorliegende Ausführungsform so ausgeführt, daß P-Kanal-MOS-Transistoren Q_pn und O_pn sowie N-Kanal-MOS-Transistoren Q_n 52 und Q_n 53 auf die in Fig. 7A dargestellte Weise geschaltet sind, wobei die irreversible Spannung Vn unmittelbar an die Gate-Elektrode des MOS-Transistors Q_p 52 und über einen C-MOS-Umsetzer I]₀ 'an die Gate-Elektrode des MOS-Transistors Q_n53 angelegt und ein Eingangssignal Vj_n den Gate-Elektroden derMOS-Transistoren Q_psj und Q_n 52 zugeführt wird. Wenn bei der Schaltung gemäß Fig. 7A die Beziehung V_n = Vn vorliegt, befinden sich die MOS-Transistoren Q_p 52 und Q_n 53 im Sperrzustand, so daß die MOS-Transistoren O₁, ',2, O_P si. O_n 52 und O_n 53 von der Arbeitsweise der Eingangskreise Q_n 51 und Q_n 51 unabhängig werden bzw. sind. In diesem Fall bildet der Äquivalentschaltkreis einen gewöhnlichen C-MOS-Umsetzer gemäß F i g. 7B, der nur die MOS-Transistoren Q_p ^ und Q_n 51 umfaßt. Im Fall von V₀ = V_L befinden sich die MOS-Transistoren O₁,52 und Q_n 53 stets bzw. ständig im Durchschaltzustand. In diesem Fall bildet der Äquivalentschaltkreis einen Umsetzer mit einem P-Kanal-MOS-Transistor Qp, mit dem zusammengesetzten Beta-Wert von

,. ß„2 'Vy.

sowie einem N-Kanal-MOS-Transistor Q_n3 eines zusammengesetzten Beta-Werts von

ß,l +A.1

Das Schaltbild gemäß Fig.8A veranschaulicht eine C-MOS-Logikschaltung gemäß einer weiteren Ausführungsform der Erfindung unter Verwendung eines gewöhnlichen oder üblichen C-MOS-Umsetzers. Die F i g. 8B bis 8E veranschaulichen die entsprechenden Äquivalentschaltkreise. Bei dieser Ausführungsform werden zwei verschiedene Spannungen V₀I und V₀2 von der die irreversible Steuerspannung liefernden Generatorschaltung 300 gemäß F i g. 1 geliefert, so daß vier verschiedene effektive »Ansteuerbarkeiten« an der P-Kanalseite möglich sind. Die Schaltung gemäß Fig.8A umfaßt den gewöhnlichen C-MOS-Umsetzer mit einem P-Kanal-MOS-Transistor Qp 51 und einem N-Kanal-MOS-Transistor Q_n 51. Bei dieser Schaltung sind die Source-Drain-Strecken der P-Kanal-MOS-Transistoren Q_p 54 und Q_p 55 in Reihe zwischen ein Ausgangssignal bzw. einen Ausgang V₀₁₁, und eine Klemme Vpp geschaltet, während P-Kanal-MOS-Transistoren Q_p se und Q_p 57 zu den MOS-Transistoren Q_n 54 und Qp 55 parallelgeschaltet sind. Die Spannung Voi wird an die Gate-Elektrode des MOS-Transistors Q_p 54 angelegt, während die Spannung V02 an der Gate-Elektrode des MOS-Transistors Q_p J₆ an der Seite der Klemme Vpo anliegt; ein Eingangssignal V_m liegt an den Gate-Elektroden der MOS-Transistoren Q_P 55 und Q_p 57 an. Die MOS-Transistoren Q_Pst— Q_Ps? entsprechen den Beta-Werten vonß_P4—ß_P7. Im Fall von V_o) = V02 = Vn sperren die Transistoren (?_p54 und Q_p5b. wobei die MOS-Transistoren Q_p 54—Q_P 57 von der Arbeitsweise des Eingangskreises unabhängig werden. In diesem Fall bildet der Äquivalentschaltkreis einen gewöhnlichen C-MOS-Umsetzer gemäß Fig.8B aus den MOS-Transistoren Q_p 51 und Q_n51. Im Fall von Voi = Vl und V02 = Vh entspricht der Äquivalentschaltkreis demjenigen nach F i g. 8C; in diesem Fall wird der Beta-Wert des MOS-Transistors Q_n/, an an der P-Kanalseite zu

, ,

Im Fall von Voi = Κ» und Vm = Vi entspricht der Äquivalentschaltkreis demjenigen nach Fi g. 8D: in diesem Fall wird der Beta-Wert des MOS-Transistors Q_1x- an der P-Kanalseitezu

Im Fall von Vu\ = K92 = V/. entspricht der Äquivalentschaltkreis demjenigen nach F i g. 8E. In diesem Fall läßt sich der Beta-Wert des MOS-Transistors (gander P-Kanalseite wie folgt ausdrücken:

Fig. 9A zeigt eine MOS-Logikschaltung gemäß einer weiteren Ausführungsform der Erfindung unter Verwendung einer Verzögerungsschaltung eines zweistufigen Umsetzeraufbaus. Die Fig. 9B und 9C zeigen die

entsprechenden Aquivalentschaltkreise. Die MOS-Logikschaltung gemäß Fig.9A enthält eine Ver/.ögerungsschaltung bzw. einen Verzögerungskreis mit einem C-MOS-Umsetzer /20 der ersten Stufe aus einem P-Kanal-MOS-Transistor Q_p se, dessen Source-Drain-Stromstrecke zwischen die eine Klemme Vod und einen Knotenpunkt Nj geschaltet und dessen Gate-Elektrode an die andere Klemme Vss angeschlossen ist, und einen N-Kanal-Transistor Q_n 54, dessen Drain-Source-Stromstrecke zwischen den Knotenpunkt N5 und die Klemme Kw geschaltet und dessen Gate-Elektrode zur Abnahme eines Eingangssignals K_n angeschlossen ist, sowie einem C-MOS-Umsetzer Iy, der zweiten Stufe aus einem P-Kanal-MOS-Transistor Q_p 59, dessen Source-Drain-Stromstrecke zwischen die Klemme Vod und einem Ausgang V₀₁₁, und dessen Gate-Elektrode zur Abnahme eines Signals am Knotenpunkt Ns geschaltet sind, sowie einem N-Kanal-MOS-Transistor Q_n 55, dessen Drain-Source-Stromstrecke zwischen den Ausgang V_BUI und die Klemme Vss eingeschaltet ist, während seine Gate-Elektrode zur Abnahme des Signals am Knotenpunkt N*, geschaltet ist. Es ist darauf hinzuweisen, daß wegen des unmittelbaren Anschlusses der Gate-Elektrode des Transistors Q_p 5g der ersten C-MOS-Umsetzerstufe /20 an die Versorgungsklemme Vss dieser Transistor als Lasttransistor wirkt, und obgleich er — genau genommen — nicht als »C-MOS-Umsetzer« bezeichnet werden kann, aus praktischen Gründen in der vorliegenden Beschreibung bevorzugt als solcher angesprochen wird. Bei dieser MOS-Logikschaltung ist ein P-Kanal-MOS-Transistor Q_P m mit seiner Source-Drain-Stromstrecke zwischen die Klemme Vqd und den Knotenpunkt N<, geschaltet und (mit seiner Gate-Elektrode) zur Abnahme der irreversiblen Steuerspannung Ko von der Generatorschallung 300 gemäß F i g. 1 als Gate-Eingangssignal angeschlossen. Es kann vorausgesetzt werden, daß die MOS-Transistoren Q_n 54. Qp se und Qp _Μ die Beta-Werte/?„ _t,ß_p g bzw./?_p i₀ besitzen und daß die Anstiegs- und Abfallzeitverzögerungen der C-MOS-Umsetzer /20 und /30 beim Abfall des Eingangssignals V_1n sich durch η bzw. η ausdrücken lassen.

Im Fall von K₀ = Vn ist der MOS-Transistor Q_pbo gesperrt. Der Äquivalentschaltkreis für diesen Fall ist in Γ i g. 9B dargestellt, und die gesamte Abfalizeitverzögerung Tt bestimmt sich durch die Summe aus r, + -,. Im Fall von K₀ = K/. ist der MOS-Transistor Q_p 60 durchgeschaltet, wobei sich die P-Kanalseite des C-MOS-Umsetzers /20 durch einen MOS-Transistor Q_pc mit einem zusammengesetzten Wert von ß_p g und ß_p 10 darstellen läßt, wie dies durch den Äquivalentschaltkreis von Fig.9C angegeben ist. Die Signalabfallzeit der ersten C-MOS-Umsetzerstufe 20 verkürzt sich infolgedessen auf etwa das

)-fache

derjenigen bei K₀ = K_w, so daß die Gesamtabfallzeitverzögerung r/ungefähr
r> + ο

i;i 50 entspricht. Es ist darauf hinzuweisen, daß auch im Fall von/?„₄ >/?_p8 + ß_p 10 und bei durchgeschaltetem Transi-

% stör Qp 60 der Transistor Q_n 54 genügend »Ansteuerbarkeit« besitzt, um den Ausgang K₀₀, des Umsetzers Im tut

β Seite der Klemme Kod zu ändern.

$ F i g. 1OA zeigt eine MOS-Logikschaltung gemäß einer weiteren Ausführungsform der Erfindung unter Veras! wendung einer Verzögerungsschaltung eines zweistufigen Umsetzersaufbaus. Die F i g. 1OB und IOC zeigen die H 55 entsprechenden Aquivalentschaltkreise. Während bei der Ausführungsform gemäß F i g. 9A der zur Abnahme % der Spannung F₀ als Gate-Eingangssignal geschaltete MOS-Transistor Q_p eo an der P-Kanalseite angeordnet ist, j?5 ist die MOS-Logikschaltung gemäß F i g. 1OA so ausgelegt, daß die Drain-Source-Stromstrecke eines N-Kanalfi MOS-Transistors Q_n se zwischen den Knotenpunkt N₅ und die Klemme V_Ss und (seine Gate-Elektrode) zur ■li Abnahme der Spannung Vb als Gate-Eingangssignal geschaltet ist.

ff 60 Um bei dieser Ausführungsform das ansteigende Eingangssignal mit einer Vertögerung zu übertragen, wird

ti ein Eingangssignal V_1n an die Gate-Elektrode eines P-Kanal-MOS-Transistors Q_p ss in einer ersten C-MOS-Um-

^r'l setzerstufe /22 angelegt, und die Gate-Elektrode eines N-Kanal-MOS-Transistors Q_n 54 ist mit einer Klemme ν_υυ

Yk verbunden. Es sei angenommen, daß die MOS-Transistoren Q_p 5g, Q_n 34 und Q_n & die Werte ß_p g , ß„ t bzw. ß„ η

ρ besitzen und daß die Abfall- und Anstiegszeitverzögerung der C-MOS-Umsetzer /22 und /30 bei ansteigendem

H 65 Eingangssignal V_m sich durch r₂' bzw. n' darstellen lassen. Im Zustand K₀ = Kl befindet sich der MOS-Transi-

S stör Q_n 56 im Sperrzustand. In diesem Fall entspricht der Äquivalentschaltkreis demjenigen nach F i g. 1OB, und

i| die gesamte Anstiegszeitverzögerung z> entspricht der Summe aus Ti und Γ3'. Im Fall von Vo = Kf/ ist der

MOD-Transistor Q_n 56 durchgeschaltet und die N-Kanalseite des C-MOS-Umsetzers /22 wird durch einen MOS-

S 14

Transistor Q„t dargestellt bzw. gebildet, der — wie im Äquivalentschaltkreis von Fig. IOC dargestellt — einen zusammengesetzten Beta-Wen von ß„i, + ß_nb besitzt, wobei die Signalzeitverzögerung der ersten Stufe des C-MOS Umsetzers/₂₂auf

Ai ⁺A<.
verkürzt wird. Infolgedessen bestimmt sich die gesamte Anstiegszeitverzögerung rvdurch

Es ist darauf hinzuweisen, daß auch im Fall von ß_pS > ß_n * +ßnb und bei durchgeschaltetem MOS-Transistor Q_n b der MOS-Transistor Q_p « genügend »Ansteuerbarkeit« besitzt, um den Ausgang V_u„, eines Umsetzers /j zur Seite der Klemme V«ändern zu können.

Im folgenden sind MOS-Logikschaltungen unter Verwendung von logischen Schaltkreisen mit zwei odT mehr Eingängen erläutert.

Fig. 11 veranschaulicht eine MOS-Logikschaltung mit einem mehrere Eingänge besitzenden ODER-Verzögcriingskreis. der durch Modifizierung der ersten I Jmsetzprstufe bei Her Ansfühningsform gemäß F i g. 9A zur Lieferung airier Version mit mehreren Eingängen gebildet ist, wobei Eingangssignale V_1n 1, V,„ 2 und V,„ 3 an die Gate-Elektroden von N-Kanal-MOS-Transistoren Q_{n b}\, Q_n 62 bzw. Q„ _b3 angelegt werden.

Fig. 12 veranschaulicht eine MOS-Logikschaltung mit einem UND-Verzögerungskreis als Abwandlung der ersten Umsetzerstufe bei der Ausführungsform gemäß F i g. 1OA in eine Form mit mehreren Eingängen, wobei Eingangssignale V_1n 1, V,_n 2 und Vj_n 3 an die Gate-Elektroden von P-Kanal-MOS-Transistoren Q_P»\, Q_Pn bzw. QpKi angelegt werden.

Wenn bei der Ausführungsform nach Fig. 11 oder 12 ein MOS-Transistor Q_pbo bzw. Q_{p 5b} durchgeschaltet ist, ist ihre Abfall- oder Anstiegszeitverzögerung kürzer als dann, wenn derMOS-Transistor Q_p w bzw. Q_n %, sperrt.

In den Fig. 13 bis 15 sind erfindungsgemäße MOS-Logikschaltungen dargestellt, die einen gewöhnlichen bzw. üblichen C-MOS-NAND-Kreis mit zwei Eingängen verwenden.

Die MOS-Logikschaltung nach Fig. 13 enthält ein gewöhnliches, zwei Eingänge aufweisendes C-MOS-NAND-Glied aus p-Kanal-MOS-Transistoren Q_pe\ und Q_Pf2, deren Source-Drain-Stromstrecken parallel zwischen eine Klemme Vqd und den Knotenpunkt für den Ausgang V_ou, geschaltet und zur Abnahme von Eingangssignalen V_1n 1 und V,„ 2 als Gate-Eingangssignale angeschlossen sind sowie N-Kanal-MOS-Transistoren Q_n 57 und Q_n «, deren Drain-Source-Stromstrecken in Reihe zwischen den Ausgang V_ou, und eine Klemme V^ geschaltet und die zur Abnahme von Eingangssignalen V)_n 1 bzw. Vj_n 2 als Gate-Eingangssignale angeschlossen sind, sowie weiterhin P-Kanal-MOS-Transistoren Q_p 53 und Q_p 64, deren Source-Drain-Stromstrecken in Reihe zwischen die eine Klemme Vod und den Knotenpunkt für den Ausgang bzw. das Ausgangssignal V_ouf geschaltet sind und einen P-Kanal-MOS-Transistor C?_p6s, dessen Source-Drain-Stromstrecke zwischen die Drainelektrode des MOS-Transistors Q_Pb3 und den Ausgang V_ou, geschaltet ist. Die irreversible Steuerspannung Vo wird als Gate-Eingangssignal an die Gate-Elektrode des MOS-Transistors Q_Pb3 angelegt und die Eingangssignale V,_n 1 und V,_n2 liegen an den Gate-Elektroden der MOS-Transistoren Q_p μ bzw. Q_p 65 an.

Die MOS-Logikschaltung nach F i g. 14 enthält ein gewöhnliches, zwei Eingänge besitzendes C-MOS-NAND-Glied aus MOS-Transistoren Q_p ei, Q_P 62, Qn 57 und Q_n 5g sowie weiterhin N-Kanal-MOS-Transistoren Q_n 5- Q_n u> und <?nbi, deren Drain-Source-Stromstrecken in Reihe zwischen den Ausgang V_o„, und eine Klemme V55 geschaltet sind, wobei Eingangssignale V)_n 1 und Vj_{n 2} an den Gate-Elektroden der MOS-Transistoren Q_n 59 bzw. Qiibo liegen und eine Spannung Vo mit einer umgekehrten Beziehung (Polarität) zur Spannung Vo an der Gate-Elektrode des MOS-Transistors Q_{n 6t} anliegt.

Bei der MOS-Logikschaltung nach Fig. 15 sind MOS-Transistoren Q_pb3, Q_pm. Q_Pbi und Q_n^. Q_nω, Q_nb\ sämtlich zu einem gewöhnlichen, zwei Eingänge besitzenden C-MOS-NAND-Kreis hinzugefügt, während zusätzlich ein C-MOS-Umsetzer /40 zur Lieferung der invertierten Spannung To vorgesehen ist.

Bei den Ausführungsformen gemäß den Fig. 13 bis 15 betragen die Beta-Werte der MOS-Transistoren Qp b\ — Qp bi jeweils ß_pU — ß_pl5 und diejenigen der MOS-Transistoren Q_n 57 — Q_n t\ jeweils ß„ - — ß„ u; in diesem Fall entsprechen der effektive Beta-Wert ß_p an der P-Kanalseite des Ausgangs V„„, und der effektive Beta-Wert/?„ an seiner N-Kanalseite in bezug auf V_{1n u} V_1n 2 und V₀ oder ~V₀ den folgenden Tabellen 17 bis 19.

Tabelle 17 (C-MOS-NAND-Glied nach Fig." 13)

	Km	= L	A	-ßpU	+A«	Am
K, = Vn	Kn2	= H	A	-A«	As	Al4
(K = ν,)	Km	= H	A	Απ	+ As	Aw
	V«2	= L	A	,.A-	+ Al3 '
	Km		A	At	Ai3 +	A.3UW+A»)
	V„2	= L	A	~ β ,.	, Au-	Au +Am +Au
κ,= v,	K. I	= H	A		A·-' +
(X, = v„)	Kn 2	-H	fin		+Au +
	Km	= L		•As
	Kn2	= H	~ β ,,	+ As
Km	= H	JJpW
V,2	= L	_ A?
Km	= L	At
	= L
Km	= H
Kn:	= H

Tabelle 18 (C-MOS-NAND-Glied nach Fig. 14)

	κ.	= L	A	=An	♦Λ.
V0 = V11	K,2	= H	A	= All	•As
(K, = Vl)	Κ.Λ	= H	A	At	+As
	V,,2	= L	A	At
	KnI	= L	Λ	All
	K.2	= L	A	ßp\2
I/ — I/ O /	v*,	= H	A	An	• Ai _, ι
(K, = V11)		= H	A	-At	+ As ! .,. 1 + 1
	KnX	= L		At	A9 A10 A11
		= //
	= H
Kn2	= L
K.	= L
K.2	= L
KnX	= H
Kn2	= H

Tabelle 19 (C-MOS-NAND-Glied nach Fig. 15)

	K,	J/ _ I	A	-An	+ A12	ßpXS,
K1 =	= K.)	K„2=H	A	Al2	•As	■ßpXA
(K-		KnX=H	A	A"	+As	Ais
		Kn2 = L	A	- At	+ Al3 "	Ais
		KnX =L	A	At	A» 4	Ah (Am +Ais)
		Kn2=L	A	— ßplX	., An·	Ab+Am+Ais
V0 =		Kn, = H	A	— ßpX2	An +	1
(V0-		VM = H	A	—Au	+Au +	111
		KnX -L		^At	• A8 +	A-) Aio Au
	Kn2=H	At	+ ßnt
	K„X =H
Kn2=L
"mX = L
K.A=L
KnX "H
K„2 = H

Die Fig. 16 bis 18 veranschaulichen erfindungsgemäße MOS-Logikschaltungen unter Verwendung eines gewöhnlichen oder üblichen C-MOS-NOR-Glieds mit zwei Eingängen.

Das zwei Eingänge besitzende C-MOS-NOR-GIied oer MOS-Logikschaltung nach F i g. 16 besteht aus P-Kaii.-il MOS Transistoren (J₁.«. iirul (J₁.,.,. tieren Source Drain Slronislreckcii in Reihe /wischen die eine Klemme V„i> und den Knotenpunkt für den Ausgang bzw. das Ausgangssignal K_n,, geschaltet sind und deren Gate-Elektroden zur Abnahme von Eingangssignalen V_{in 2} bzw. V_n,, als Gate-Eingangssignale geschaltet sind, und N-Kanal-MOS-Transistoren Q_{n b2} und Q_{n b3l} die parallel zwischen den Ausgang V_ou, und eine Klemme Vss geschaltet sind und als Gate-Eingangssignale V_1n \ bzw. Vm ₂ abnehmen sowie weiterhin N-Kanal-MOS-Transistoren Q_n 64 und Q_n 65, deren Drain-Source-Stromstrecken in Reihe zwischen den Ausgang V_ou, und die Klemme Vss geschaltet sind, und einem N-Kanal-MOS-Transistor Q_n 66, dessen Source-Drain-Stromstrecke parallel zum MOS-Transistor Q_n 64 zwischen den Ausgang V_ou, und den MOS-Transistor Q_n es geschaltet ist, wobei die Eingangssignale Vi_n ζ und Va, ι an den Gate-Elektroden der MOS-Transistoren Q_n <* bzw. Q_{n K} anliegen und die Spannung V₀ der Gate-Elektrode des MOS-Transistors Q_n 55 aufgeprägt wird.

Die MOS-Logikschvdtung gemäß Fig. 16 enthält einen gewöhnlichen, zwei Eingänge besitzenden C-MOS-NOR-Kreis aus MOS-Transistoren Q_p ee, Qp 67, Q_n 62 und Q_{n a} sowie weiterhin P-Kanal-MOS-Transistoren Q_p bs, Qp 69 und Qp 70, deren Source-Drain-Stromstrecken in Reihe zwischen eine Klemme Vbo und einen Ausgang V₀₁₁₁ geschaltet sind. Eine Spannung To, welche die der Spannung V₀ entgegengesetzte Beziehung (Polarität) besitzt, liegt an der Gate-Elektrode des MOS-Transistors Q_p 68 an, deren Eingangssignale V_{1n 2} und V_in , an die Gate-Elektroden der MOS-Transistoren Q_p m bzw. Q_{9 70} angelegt werden.

Bei der MOS-Logikschaltung nach F i g. 18 sind MOS-Transistoren Q_n 64, Q_n es, Qp es. Qf, ta ur,i Q_p 70 zu einem üblichen oder gewöhnlichen, zwei Eingänge besitzenden C-MOS-NOR-Glied hinzugefügt unö «n C-MOS-Umsetzer /50 zur Lieferung der SpannungTq is't zusätzlich in der Schaltung vorgesehen.

Wenn bei den Ausführungsformen gemäß den Fig. 16 bis 18 die MOS-Transistoren Q_P66—Q_P7o die Beta-Werte ßp tb—ßp 20 und die MOS-Transistoren Q_n 62—Q_n si, die Beta-Werte ß_n 12— ß„ ie besitzen, besitzen ein effektiver Beta-Wert ß_p an der p-Kanalseite des Ausgangs V_01n sowie ein effektiver Beta-Wert ß_n arider N-Kanalseite dieses Ausgangs in bezug auf (die Eingangssignale) V_in 1, \r_{in 2} und (die Spannungen) V₀ oder K₀ die in den folgenden Tabellen 20 bis 22 angegebenen Größen.

Tabelle 20 (C-MOS-NOR-GIied nach Fig. 16)

	'in I	= H	A	-A12	+ Au	"All.
Vn = V1,	Vm	= L	.A	= Al3	6 ' ßpV	+AI6
(K, = V11)	K1,1	= L	A	A12	,+An	•Ais
	Vm	= //	A	ßp\	+ A15	+ Al5
	K,,	= //	A	ßp\	AlS	, ßn'.i (ß„U +All,)
Κ, = V11	Vm	= H	A	-A12	.f. A14	Al4+Al5+Al(,
(K, - vu	K„i	= L	A	— Au	A14
	Vm	= L	Λ ~	-Al:	+ Au
	Vm	= //	fi	. A«.	•An
Vm	= L	A16	+ A.
K„t	= L
Vm	= H
Vm	= H
Vm	= H
K„,	= L
K,a	= L

30

40

b5

Tabelle 21 (C-MOS-NOR-Glied nach Fig. 17)

	»in I	= H	A	-Au
H,= V1	K„2	— /	A	-Al.
(K = V11)	Κ» I	— J	A	-Ai: +Au
	K„:	= H	A	_ A».-A-
	Km	= H	A
K, = K1	Km	-//	A
(V0 - κ,.,	Km	»	A
	Km	= L	A	-Ai: +Au
	Km	= //		_ Αι··· · An + ι
Km		η ι η ι t ι JJn [(, τ" JJnIt ill
Km	L	Ais Αι« Aj<·
Km	= //
Km	= //
Km	= //
Km	= Z.
Km	= L

Tabelle	η	(C-MOS-NOR-Glied	=-//	ruich	Fig. 1	8)
			= L	A
Kl =	K		= L	A	-Au
(K-	Kl		= H	A		+ A::.
			= H	A	Ai	,•An
			Ή	A	Au·	+ Ah
			-L	A	— A 12	+ ΑηΙ5 Ά(ΐΙ(ΐ
κ, -	K,		= L	A	-Au	Ais +A.6
(K	ν, λ		= H	A	-Al2	+ A„M -A„I5
			= L	API6	Am +Ani5
'ml	I	A^ 16	, A15OonM+A,«,)
Kr	= H	' A" ' AnI4+An,5+An,„
κ,<	= H	' A,,7 1
Κ:	-H	+ A„i7 1 _,_ 1 _, 1
κ«.	— /	^1 + + Α/,ΪΛ ßPi* ßpK,
Kr
K,
Kr
K„
Kr.
Κ,,;
Km
K„;
Kn:
Km
Km

Fig. 19 veranschaulicht noch eine weitere Ausführungsform der erfindungsgemäßen MOS-Logikschaltung unter Verwendung eines üblichen oder gewöhnlichen, drei Eingänge besitzenden exklusiven C- MOS-ODER-Verzögerungskreises. Diese MOS-Logikschaltung umfaßt erstens das übliche, drei Eingänge besitzende exklusive C-MOS-ODER-Verzögerungsglied auseinem P-Kanal-MOS-Transistor Op _Ju dessen Source- Drain-Stromstreckc zwischen die eine Klemme Von und einen Knotenpunkt /V₆ geschaltet ist, dessen Gate-Elektrode an die andere Klemme Vss angeschlossen ist und der als Lasttransistor wirkt, zwei tens N-Kanal-MOS-Transistoren Q_{n 6}7 —Q,,m, deren Drain-Source-Stromstrecken in Reihe zwischen den Knotenpunkt /V₆ und die andere Klemme Vssgeschaltet sind, deren Gate-Elektroden zur Abnahme der Eingangssignale K,„2, V_n, 2 und V_1n 3 als Gate-Eingangssignale angeschlossen sind und die als Treibertransistoren wirken, drittens N-Kanal-MOS-Transistoren Q_n j_lk Q_n 71 und O_n 72, deren Drain-Source-Stromstrecken in Reihe zwischen den Knotenpunkt /V₆ und die andere Klemme Vyy geschaltetsind.derenGate-Elektrodenzur AbnahmederEingangssignale V_1n 1, V_n, 2bzw. V_n, jüberC-MOS-Umsctzer 4o. /70 bzw. /go geschaltet sind und die als Treibertransistoren wirken, viertens einen C-MOS-Umsetzer Λ«ι zur Umsetzungeines am Knotenpunkt /V₆anliegendenSignalszur Lieferungeines Ausgangs- bzw. Ausgangssignals V„„, und schließlich einen P-Kanal-MOS-Transistor Q_p62, dessen Source-Drain-Stromstrecke zwischen die eine

Klemme Vo_Ound den Knotenpunkt /V₆ geschaltet ist und dessen Gate- Elektrode zur Abnahme der Spannung To als Gate-Eingangssignal in Formder reservierten bzw.invertiertenSpannungangeschlossen ist.

Bei dieser Ausführungsform kann der Beta-Wert (= »Ansteuerbarkeit«) des Lasttransistors Q_P 71 in bezug auf den Knotenpunkt /V₆ durch Variieren der Spannung To geändert werden, so daß die Zeitverzögerung entsprechend variiert werden kann. Genauer gesagt: Im Fall von T^ = Vn befindet sich der MOS-Transistor Q₁,72 im Sperrzustand, wobei die Belastbarkeit der P-Kanalseite vergleichsweise klein und damit die Abfallzeitverzögerung des Ausgangs V₀₁₁, langer wird. Im Fall von Vo = Vl ist andererseits der MOS-Transistor Q_n i» durchgeschaltet und die Belastbarkeit der P-Kanalseite wird vergleichsweise groß, so daß die Abfallzeitverzögerung des Ausgangs V₀₁₁, kleiner wird. Ersichtlicherweise besitzen auch dann, wenn der MOS-Transistor Q_p ?> durchgeschaltet ist, die in Reihe geschalteten N-Kanal-MOS-Transistoren Q_n 67 und Q_n w sowie O_n 70— Q_n 72 genügend »Ansteuerbarkeit« zur Änderung des Ausgangssignals des Umsetzers zur Seite der Klemme Vqd·

Während die Erfindung vorstehend anhand der C-MOS-Struktur erläutert ist, ist sie im folgenden anhand der Ausführungsformen gemäß den Fig. 30 bis 29 erläutert, die eine Anreicherungs/Verarmungsbetriebsart-Konstruktion mit einem Verarmungs-MOS-Transistor als Lasttransistor und einem Anreicherungs-MOS-Transistor als Treibertransistor verwenden.

Fig. 2OA veranschaulicht eine MOS-Logikschaltung in einer Ausführungsform unter Verwendung eines gewöhnlichen bzw. üblichen Anreicherungs/Verarmungstyp- bzw. E/D-Umsetzers. Die F i g. 2OB, 2OC und 2OD veranschaulichen die entsprechenden Äquivalentschaltkreise bzw. eine Übertragungskennlinie. Die MOS-Logikschaltung gemäß dieser Ausführungsform enthält den E/D-Umsetzer aus einem Verarmungs-MOS-Transistor Oij 51, dessen Source-Drain-Stromstrecke zwischen eine Klemme Vdd und einen Knotenpunkt für einen Ausgang bzw. ein Ausgangssignal V₀₁₁, geschaltet ist, dessen Gate-Elektrode an den Knotenpunkt angeschlossen ist und der als Lasttransistor wirkt und einen Anrcichcrungs-MOS-Transistor Q_t- 51, dessen Drain-Source-Stromstrecke zwischen die andere Klemme Vss und den Knotenpunkt für den Ausgang V_ou, geschaltet ist, dessen Gate-Elektrode zur Abnahme eines Eingangssignals V_n, geschaltet ist und der als Treibertransistor arbeitet, sowie weiterhin Anreicherungs-MOS-Transistoren Qf 52 und Qf 53, deren Drain-Source-Stromstrecken in Reihe zwischen den Knotenpunkt für den Ausgang V_ou, und die andere Klemme Vs? geschaltet sind, \\obei das Eingangssignal V_1n an der Seite des Ausgangs V₀₁₁, an die Gate-Elektrode des MOS-Transistors Qi: 52 angelegt wird und die irreversible Steuerspannung V₀ von der Generatorschaltung 300 bzw. der Generatorschaltung gemäß F i g. 3 an der Seite der Klemme V₅₅ der Gate-Elektrode des MOS-Transistors Qf 53 aufgeprägt wird. Die Beta-Werte der MOS-Transistoren Qd 51, Qf _5] — Q_E 53sind mit/So51.βεsi — /?f 53 angegeben. Im Zustand Vo = V₁, befindet sich der MOS-Transistor Q_f53 im Sperrzustand, so daß die MOS-Transistoren Qe η und Q/ u für den Eingangskreis irrelevant werden bzw. keinen Einfluß auf diesen haben. Der entsprechende Äquivalentschaltkreis ist in F i g. 7OB dargestellt; die Belastbarkeit entspricht dem Wertßü 1 des MOS-Transistors Qd si selbst, und die »Ansteuerbarkeit« entspricht dem Wert/?f 1 des MOS-Transistors Qf si- Im Zustand V₀ = Hu ist der MOS-Transistor Qf 53 stets bzw. ständig in den Durchschaltzustand versetzt. Zu diesem Zeitpunkt ist der MOS-Transistor Qe 52 (Vj_n = V_W/)durchgeschaltet,wobei zwei Stromstrecken vom Ausgang V₀₁₁, zur Klemme Vsshergestellt sind, nämlich einmal über den MOS-Transistor Qd 51 und zum anderen über die in Reihe geschaltete Drain-Source-Strecke der MOS-Transistoren Qf 52 und Qf 53. Im Fall von V₀ = V_H wird der Äquivalentschaltkreis zu einem Umsetzer gemäß Fig. 2OC, der einen Anreicherungstyp-MOS-Transistor Qs, mit einem zusammengesetzten Beta-Wert von

RR

Ai +

ßa+ßt:-

sowie einen Verarmungstyp-MOS-Transistor mit einem Beta-Wert von ßo 1 aufweist. In diesem Fall sei ange-Ϊ 60 nommen, daß der Source-Substrat-Vorspannungseffekt, d. h. der sogen. »Gegen-Gate-Effekt«, auf den Schwel-

'^ Ienwert des Transistors Qf 52 vernachlässigt ist. Im Fall von V₀ = Vn ist der Beta-Wert des MOS-Transistors an

der Anreicherungsbetriebsartseite des E/D-Umsetzers effektiv um den Faktor

'J . ₊ A-2-A.«

Ai (A: + A*)

größer als derjenige im Fall von V₀ = Vl. Mit anderen Worten: Die Abfallzeitverzögerung des Ausgangs V₁₁₁₁, verkürzt sich im Fall von V₀ = V_H auf etwa das

- -Ische

Γ Αι (A:+AjW

wie bei Vu = Vn verkürzt. F i g. 2OD veranschaulicht eine Eingangs/Ausgangssignal-Übertragungskennlinie für Vn = Vn und V₀ = Vi. bei dieser Ausführungsform. In Fig. 2OD steht Vte für die Schwellenwertspannung des A nreicherungs-MOS-Transistors.

Fig.21 veranschaulicht eine MOS-Logikschaltung gemäß noch einer weiteren Ausführungsform der Erfindung unter Verwendung eines gewöhnlichen oder üblichen Anreicherungs-ZVerarmungs-Umsetzers. Fig. 21 ß zeigt die Übertragungskennlinie dieser Schaltung. Diese MOS-Logikschaltung enthält den üblichen Anreicherungs/Verarmungstyp- bzw. E/D-Umsetzer aus MOS-Transistoren Qo 51 und Qe 51 sowie weiterhin einen Verarmungstyp-MOS-Transistor Qp 52 und einen Anreicherungstyp-MOS-Transistor Qe 5*, deren Source-Drain-Stromstrecken beide in Reihe zwischen eine Klemme Vo^und den Knotenpunkt für die Ausgangsklemme bzw. -spannung V_uu; geschaltet sind, während die Gate-Elektrode des Transistors Qd 52 zur Abnahme des Eingangssignals Vj_n mit derjenigen des Transistors Qo 51 verbunden ist und die Gate-Elektrode (des Transistors Cf 54) zur Abnahme der von der Generatorschaltung 300 gelieferten irreversiblen Steuerspannung V₀ geschaltet ist. Bei dieser Schaltung wird die Abfall-Übertragungscharakteristik oder -kennlinie des Ausgangssignals V_ou, im we- ι-nrtfWr'Vtnrt rti\r Λ% trol·« rle*rt N Λ/"^Q-TV α ncictnr /"").- -. Kpctimmt β*»"7Μίτ1ΐΓ*Κ H^r Δ net 1 Anrcl iKprf ronrnnncUennlmiA /lor

Ausgangssignals V„_u, läßt sich folgendes feststellen: Im Zustand VO = Vh sind nicht nur der MOS-Transistor Qi: 54, sonJern auch die MOS-Transistoren Qe 54 und Qd 52 mit einer vergrößerten »Lastansteuerbarkeit« behaftet, wobei die Anstiegszeitverzögerung im vorgegebenen Ausmaß verkürzt wird. Da die MOS-Logikschaltung eine Reihenanordnung aus den MOS-Transistoren Qe 54 und Qd 52 enthält, läßt sich die »Lastansteuerbarkeit« nicht ohne weiteres berechnen. Unter den im folgenden angegebenen Bedingungen kann jedoch ein zusammengesetzter effektiver Beta-Wert/fc bei V₀ = V« wie folgt vorgegeben werden (Beta-Wert der MOS-Transistoren Qi μ und Qd 52 gleich/?/^ bzw.ßo 2):

1. Für ßi 4 > ßo> sowie für V₀₁₁, < Vdd— Vte4 (mit Vte* = Schwellenwertspannung des MOS-Transistors

30 ßn = ßo 1 + ßü 2

2. Für ßi 4 > /fo j sowie für V₀₁₁₁ ä Vdd— Vte*-

ßi> = ßo 1 = βD ι

3. Vw β ι j <* ßn ..sowie für V,,,„ < Vnn— VrFi-.

it~n + ^ 'J^llA ' ß"^: ßn -An _{K ß}

⁴°

worin bedeutet:

2 (V₀₀ - V_nJ

und — Vyo 2 = Schwellenwert des MOS-Transistors Qd 52-

4. Für/?/ 4 < ßü 2 sowie für V_ou, s Vdd— Vte*- ßo = βD ι

Fig.21 B veranschaulicht die Eingangs/Ausgangssignal-Übertragungskennlinie bei dieser Ausführungsform für V₀ = V„und V₀ = V_L.

Die in Fig.22A dargestellte Ausführungsform der erfindungsgemäßen MOS-Logikschaltung verwendet einen Anreicherungs/Vcrarmungstyp- bzw. E/D-Umsetzer. Wenn es möglich ist, als irreversible Spannung V₀ eine größere, negativ abfallende Spannung Vl als die Schwellenwertspannung (— Vtd) des Verarmungstyp-MOS-Transistors zu erhalten, wobei nicht der Pegel V/. näher an der Klemme V55 liegt, kann der Anreicherungstyp-MOS-Transistor Qc54 gemäß Fig.21A auf die in Fig.22A dargestellte Weise weggelassen werden, und die Spannung V₀', mit welcher die beiden Spannungen von entweder Vl oder Vh erhalten werden können, kann an die Gate-Elektrode eines MOS-Transistors (?_O52 eingelegt werden. Die entsprechende Eingangs/Ausgangssignal-Übertragungskennlinie ist in F i g. 22B dargestellt.

Die Fig. 23A und 23B veranschaulichen jeweils eine MOS-Logikschaltung gemäß weiteren Ausführungsformen der Erfindung, bei denen ein üblicher E/D-Umsetzer verwendet wird und der Beta-Wert sowohl der Lasttransistorseite als auch der Treibertransistorseite änderbar ist. Der E/D-Urnsetzer der MOS-Logikschal-

tung gemäß F i g. 23A umfaßt MOS-Transistoren Qo si und Qesi, wobei an der Seite des Lasttransistors Qa 51 de; Umsetzers ein Anreicherungstyp-MOS-Transistor Qe ss zwischen die eine Klemme Vdd und den Knotenpunk für den Ausgang bzw. das Ausgangssignal V_0n eingeschaltet und mit seiner Gate— Elektrode zur Abnahme dei irreversiblen Spannung V₀ als Gate-Eingangssignal geschaltet ist während an der Seite des Treibertransiston Qe si zwei Anreicherungstyp-MOS-Transistoren Qe 56 und Qe st in Reihe zwischen dem Ausgang V₀₀, und die andere Klemme Vss geschaltet sind. Der MOS-Transistor Qe χ ist zur Abnahme eines Eingangssignals V_1n al: Gate-Eingangssignal geschaltet Der Transistor Qe sj nimmt die Spannung V₀ als Gate-Eingangssignal ab. Bei dei MOS-Logikschaltung gemäß F i g. 23B ist anstelle des erwähnten Anreicherungstyp-MOS-Transistors Qe ss eir Verarmungstyp-MOS-Transistor Q_D 53 vorgesehen, wobei anstelle der Spannung Vb die erwähnte Spannung V₀ benutzt wird.

Die F i g. 24A bis 24E veranschaulichen jeweils eine MOS-Logikschaltung gemäß anderen Ausführungsformen der Erfindung unter Verwendung eines gewöhnlichen bzw. üblichen E/D-Umsetzers. In diesem Fall kanr die irreversible Steuerspannung V₀ auf zweifach verschiedene Weise gewählt werden; im einen Fall werden die Spannungen VOi und V₀₂ unabhängig bzw. getrennt angewandt und im anderen Fall wird eine Spannung V/.' ah (Spannung) V₀]' und V₀₂' benutzt die nicht gleich Vl ist sondern gegenüber der Schwellenwertspannung — Vn des Verarmungstyp-MOS-Transistors auf eine negative Größe bzw. Minus übergeht.

Bei Verwendung dieser irreversiblen Spannung kann der Beta-Wert zwei verschiedene (Arten von) Redundanz besitzen.

Die MOS-Logikschaltung gemäß F i g. 24A enthält einen gewöhnlichen E/D-Umsetzer aus MOS-Transistorer Qd 51 und Qe si· An der Seite des Treibertransistors Qe51 des Umsetzers sind zwei Anreicherungstyp-MOS-Transistoren Qe se und Qe 59 in Reihe zwischen den Knotenpunkt für den Ausgang bzw. das Ausgangssignal V_oa, unc die eine Klemme Vss eingeschaltet und zur Abnahme des Signals V_m sowie der Spannung VOi als Gate-Eingangs signale geschaltet während zwei Anreicherungstyp-MOS-Transistoren Qe ω und Qe ei in Reihe zwischen der Knotenpunkt für den Ausgang V_oat und die eine Klemme V_Ss und parallel zur Reihenschaltung aus den MOS Transistoren Qe se und Qe 59 geschaltet und zur Abnahme von Va, und V₀₂ als Gate-Eingangssignale angeschlossen sind, wobei zwei Arten von Redundanzen für den Beta-Wert der Seite des Treibertransistors Qe 51 gewähr leistet werden. Die MOS-Logikschaltung nach F i g. 24B enthält einen üblichen E/D-Umsetzer aus MOS-Transi stören Qo 51 und Qe s\- Im Lasttransistor Qd si des Umsetzers sind Anreicherungstyp-MOS-Transistoren Qt„. und QEbi parallel zueinander zwischen die eine Klemme Vdd und den Knotenpunkt für den Ausgang bzw. da; Ausgangssignal V_ou, eingeschaltet und zur Abnahme der Spannungen V₀J und V02 als Gate-Eingangssignak angeschlossen, so daß für den Beta-Wert der Seite des Lasttransistors Qd 51 zwei Arten von Redundanzer geboten werden.

Bei der MOS-Logikschaltung gemäß Fig. 24C sind die Anreicherungstyp-MOS-Transistoren Q/_: «2 und Qi_:k der Schaltung nach Fig.24B durch Verarmungstyp-MOS-Transistoren Qo54 und Qdss ersetzt wobei anstelle der Spannungen VOi und VO2 die irreversiblen Spannungen Vor'und VW an die Gate-Efektroden der MOS-Transistoren Qd 54 bzw. Qo ss angelegt werden.

Die MOS-Logikschaltung nach Fig.24D enthält den üblichen E/D-Umsetzer mit zwei MOS-Transistorer Qd si und Qe si. An der Seite des Treibertransistors Qe s\ des Umsetzers sind zwei Anreicherungstyp- MOS-Transistoren Qe α und Qe ts in Reihe zwischen den Knotenpunkt für den Ausgang bzw. das Ausgangssignal V₀₁,, und die eine Klemme Vss eingeschaltet und zur Abnahme der Signale bzw. Spannungen Vj_n und V01 als Gate-Eingangssignale geschaltet, während an der Seite des Lasttransistors Qd 51 ein Anreicherungstyp-MOS-Transistoi Qe 66 zwischen die eine Klemme Vdd und den Knotenpunkt für den Ausgang K_o„, eingeschaltet und zur Abnahme der Spannung V₀₂ an das Gate-Eingangssignal geschaltet ist, wobei für den Beta-Wert der Seite des Lasttransistors Qd si und der Seite der Treibertransistor Qe 51 jeweils eine Redundanzart geboten wird.

,5 Bei der MOS-Logikschaltung nach F i g. 24D sind die erwähnten Anreicherungstyp-MOS-Transistoren Qh w. und Qf 66 der Ausführungsform nach F i g. 24D durch zwei Verarmungstyp-MOS-Transistoren Qo «, und Qp « ersetzt, wobei an die Gate-Elektroden der MOS-Transistoren Qd st, und Qo si die irreversiblen Steuerspannungen Vot' bzw. V02' angelegt werden.

Die Fig. 25A und 25B veranschaulichen jeweils eine MOS-Logikschaltung gemäß noch einer weiteren Ausführungsform der Erfindung unter Verwendung eines gewöhnlichen bzw. üblichen, zwei Eingänge besitzender E/D-NAND-Glieds.

Das genannte NAND-Glied bei der Schaltung nach Fig. 25A umfaßt einen Verarmungstyp-MOS-Transistor Qd 58, dessen Source-Drain-Stromstrecke zwischen die eine Klemme Vdd und den Knotenpunkt für den Ausgang bzw. das Ausgangssignal V_ou, geschaltet ist und der als Lasttransistor wirkt, sowie zwei Anreicherungslyp-MOS-Transistoren Qe w und Qe ta, deren Source-Drain-Stromstrecken in Reihe zwischen den Ausgang V,„„ und die andere Klemme V₅5 eingeschaltet und zur Abnahme der Signale V_1n \ und K_n 2 als Gate-Eingangssignale geschaltet sind, wobei diese Transistoren ais Treibertransistor wirken sowie weiterhin einen Anreichcrungstyp-MOS-Transistor Qe^ und einen Verarmungstyp-MOS-Transistor Qd 59. deren Source-Drain-Stromstrecken in Reihe zwischen die eine Klemme VOo und den Ausgang V„_u, geschaltet sind, wobei die irreversible Spannung V_n und das Ausgangssignal V„_u,an die Gate-Elektroden der MOS-Transistoren Qe 69 bzw. Q« 59 angelegt werden.

Bei der MOS-Logikschaltung nach Fig. 25B ist ein Verarmungstyp-MOS-Transistor Qo to anstelle des Anreicherungstyp-MOS-Transistors Qf. 69 nach Fig. 25A vorgesehen, wobei an die Gate-Elektrode des MOS-Transistors Qo 60 anstelle der Spannung K₀ die Spannung V_n' angelegt wird.

Bei dieser MOS-Logikschaltung wird der MOS-Transistor Qf ·&* (F ig. 25A) oder COw(Fi g. 25B) durch Ändcrung der Spannung von V₀ oder V₀' durchgeschaltet bzw. gesperrt. Auf diese Weise kann eine vergleichsweise größere oder kleinere Belastbarkeit gewählt werden.

Bei der in Fig. 26 dargestellten weiteren Ausführungsform der Erfindung wird ein übliches, zwei Eingänge besitzendes E/D-NAN D-Glied verwendet. Letzteres umfaßt einen zwischen die Klemmen V/wund V₁₁₁₁,geschalte-

ten und als Lasttransistor wirkenden Verarmungstyp-MOS-Transistor Qd &i sowie in Reihe zwischen V_oat und Vss geschaltete und als Treibertransistoren wirkende Anreicherungstyp-MOS-Transistoren Qeio und Qei\ sowie weiterhin drei Anreicherungstyp-MOS-Transistoren Q_E 72 bis Qe Tt, deren Drain-Source-Stromstrecken in Reihe zwischen den Knotenpunkt für den Ausgang bzw. das Ausgangssignal V₀₀, und die eine Klemme Vss eingeschaltet und zur Abnahme der Signale Vi_{n u} V«, ₂ und V₀ als Gate-Eingangssignale geschaltet sind. Durch Einstellung von V₀ = V_Hoder V₀ = VtwirdderMOS-TransistorQf^durchgeschaltetoderzumSpeiTengebracht.sodaßauf diese Weise eine vergleichsweise größere oderkleinere Ansteuerbarkeitgewählt werden kann.

Die F i g. 27A bis 29B veranschaulichen jeweils weitere Ausführungsformen der Erfindung unter Verwendung eines üblichen, zwei Eingänge besitzenden E/D-NOR-GIieds. Letzteres umfaßt einen zwischen die eine Klemme Vdd und den Knotenpunkt für den Ausgang bzw. das Ausgangssignal V_D„, eingeschalteten und als Lasttransistor wirkenden Verarmungstyp-MOS-Transistor Qo α sowie parallel zwischen den Ausgang V_om und die andere Klemme Vss eingeschaltete und als Treibertransistoren wirkende Anreicherungstyp-MOS-Transistoren Qe 73 und QEib sowie weiterhin einen Anreicherungstyp-MOS-Transistor <?e77 und einen Verarmungstyp-MOS-Transistor Qn bj, deren Source-Drain-Stromstrecken in Reihe zwischen die Klemme Vdd und den Ausgang V_o„, geschaltet sind. Die irreversiblen Steuerspannungen V₀ und V_OM liegen an dem Gate-Elektroden der MOS-Transistoren Qo 77 bzw. Qd a-

Bei der MOS-Logikschaltung nach F i g. 27B ist ein Verarmungstyp-MOS-Transistor Qd 64 anstelle -ors erwähnten Anreicherungstyp-MOS-Transistors Qe ti nach F i g. 27A vorgesehen, wobei der Gate-Elektrode des MOS-Transistors Qd &4 anstelle der Spannung Vo die irreversible Spannung Vo' aufgeprägt wird.

Bei den MOS-Logikschaltungen nach F i g. 27A und F i g. 27B werden die MOS-Transistoren Qe 77 und Qd μ durch Änderung der Spannung V₀ bzw. Vo' durchgeschaltet oder zum Sperren gebracht, so daß auf diese Weise eine vergleichsweise größere oder kleinere Belastungsfähigkeit gewählt werden kann.

Die in Fi g. 28 dargestellte MOS-Logikschaltung gemäß noch einer weiteren Ausführungsform der Erfindung enthält ein übliches, zwei Eingänge besitzendes E/D-NOR-GIied, das einen zwischen die eine Klemme Vdd und den Knotenpunkt für den Ausgang b^w. das Ausgangssignal V_oa, eingeschalteten Verarmungstyp-MOS-Transistör Qd 62 sowie parallel zwischen den Ausgang V_oa, und die andere Klemme Vss eingeschaltete Verarmungs-typ-MOS-Transistoren Qe₇₅ und Qet6 sowie weiterhin zwei Anreicherungstyp-MOS-Transistoren Q_Ejg und Qeis umfaßt, deren Source-Drain-Stromstrecken in Reihe zwischen den Ausgang V_o„, und die Klemme Vss geschaltet sind, und darüber hinaus einen Anreicherungstyp-MOS-Transistor Qe so, dessen Drain-Source-Stromstrecke zwischen den Ausgang V_o„, und die Sourceelektrode des MOS-Transistors Qe 79 eingeschaltet ist. Die Eingangssignale V_1n 1, V-,„ 7 und Vb liegen an den Gate-Elektroden der MOS-Transistoren Qe is, Qe so bzw. Qe 79 an. Bei dieser Ausführungsform wird der MOS-Transistor Qe 79 durch Änderung der Spannung Vo durchgeschaltet oder zuLi Sperren gebracht, so daß auf diese Weise eine vergleichsweise größere oder kleinere »Ansteuerbarkeit« gewählt werden kann.

Bei der Ausführungsform nach F i g. 29A sind sowohl die MOS-Transistoren Qe 77 und Qo bj gemäß F i g. 27A als auch die MOS-Transistoren Qe 78, Of η und Qe wgemäß F i g. 28Ä vorgesehen, sodaß eine vergleichsweise größere oderkleinere Belastbarkeitund»Ansteuerbarkeit« gewählt werden können.

Die MOS-Logikschaltung gemäß Fig.29B stellt schließlich eine Abwandlung der Ausführungsform nach F i g. 27B dar. Dabei ist in derselben Schaltungsposition anstelle des erwähnten Anreicherungstyptransistors Qe 77 (Fig.29A) ein Verarmungstyp-MOS-Transistor Qd6* vorgesehen. Infolgedessen können eine vergleichsweise größere oderkleinere Belastbarkeit und»Ansteuerbarkeit«realisiert werden.

Bei den vorstehend beschriebenen Ausführungsformen können Eingang/Ausgangssignal-Übertragungskennlinien, wie »Ansteuerbarkeit« derTransistoren, durch Änderung der irreversiblen Spannungen Vo oder V₀' bzw. V_O|, K12, V01' oder V02' geändert werden, während ihre logischen Funktionen unverändert bleiben. Wenn somit zunächst eine MOS- Logikschaltung ohne jede Überredundanz in ihren elektrischen Eigenschaften konstruiert wird und die betreffende Schaltung einwandfrei arbeitet, kann folglich eine zweckmäßige MOS-Logikschaltung ohne jede Überredundanz realisiert werden. Falls dagegen diese Schaltung keine einwandfreie Arbeitsweise zeigt, wird das erwähnte Sicherungselement 2 oder 12 zum Durchschmelzen gebracht, um dadurch die an den MOS-Transistor als Steuerschaltung200anzulegendeirreversibleSpannung Vozu variieren, wodurchdieSignalübertragujgscharakteristikoder-kennliniederSchaltung auf eine andere, entwurfsmäßig vorgesehene Kennlinie geändert wird. Auf diese Weise kanndiegesamteMOS-Logikschaltungeinwandfrei betrieben werden.

Anders ausgedrückt, werden auf diese Weise zwei oder mehr Entwurfsmöglichkeiten für den Betrieb der MOS-Logikschaltung eröffnet, wobei durch Wahl einer dieser Möglichkeiten in irreversibler Weise in Verbindung mit einer einwandfreien Schaltungsarbeitsweise eine MOS-Logikschaltung hergestellt werden kann, die einen einwandfreien Schaltungsaufbau ohne jede Überredunanz aufweist.

Obgleich vorstehend NOR- und NAND-Glieder mit zwei Eingangssignalen beschrieben sind, können diese auch drei oder mehr Eingangssignale aufweisen.

Wie vorstehend beschrieben, kann die MOS-Logikschaltung Redundanz bezüglich einer Änderung der Übertragungseigenschaften bzw. -kennlinien zwischen Eingangs- und Ausgangssignalen unter Erhaltung ihrer logischen Funktionen aufweisen, so daß als weiterer Vorteil eine Konstruktion vermieden werden kann, die eine so übergroße Spannungs- und Betriebstoleranz enthält.

Die erfindungsgemäße MOS-Logikschaltung kann infolgedessen einen vereinfachten Aufbau besitzen, so daß derartige Logikschaltungen zu niedrigen Kosten und unter Vermeidung unnötiger Spannungen bzw. Toleranzen zur Verfügung gestellt werden können.

65

Hierzu 13 Blatt Zeichnungen

Claims (37)

Patentansprüche:

1. MOS-Logigschaltung mit einer zwischen Stromversorgungsklemmen (Vdd. Vss)geschalteten MOS-Logikschaltungseinheit (100) mit mindestens einem ersten und einem zweiten MOS-Feldeffekttransistor (Q_n 51,

5 Qnsi; (Qp se, Qn 54; Qd si. (?£5i). von denen mindestens eine Gate-Elektrode an eine Signaleingangsklemme

(Vin) angeschlossen ist und deren Stromstrecken am einen Ende zur Bildung eines Knotenpunktes für eine Signalausgangsklemme (V₀₀₁) zusammengeschaltet sind, gekennzeichnet durch eine eine (Schmelz-)Sicherung (2; 12} aufweisende Stromerzeuger- bzw. Generatoreinheit (300) zur Erzeugung einer irreversiblen Steuerspannung (V₀) und durch eine Steuerschaltungseinheit(200) mit mindestens einem dritten

ίο MOS-Feldeffekttransistor (Q₉ si; Qp m; Q_P 56," Qe 53), dessen Gate-Elektrode zur Abnahme der von der Generatoreinheit (300) gelieferten irreversiblen Steuerspannung (V₀) geschaltet ist und dessen Drain-Sourcestromstrecke zwischen den Knotenpunkt für die Signalausgangsklemme (V_oul) und die eine Stromversorgungsklemme (V_Dd, Vss) geschaltet ist wobei die Signalübertragungscharakteristik zwischen Eingangs-/Ausgangssignalen der MOS-Logikschaltung (100) unter Aufrechterhaltung ihrer logischen Funktionen unter der

15 Steuerung der Steuerschaltungseinheit änderbar ist

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) einen vierten MOS-Feldeffekttransistor (Q_p 53; Qe si) enthält, dessen Gate-Elektrode mit der Signaleingangsklemme (Vi„) und dessen Source-Drain-Stromstrecke mit der des dritten MOS-Feldeffekttransistors (Q_p 52; Qf 53) der Steuerschaltungseinheit (200) zur Bildung einer Reihenschaltungsanordnung verbunden sind, und daß die

20 Reihenschsitungsanordnung zwischen eine der Stromversorgungsklemmen (Vdd, Vss) und den Knotenpunkt für die Signalausgangskleniinei"¹»^,,,,/geschaltet ist

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß Source oder Drain des dritten MOS-Feldeffekttransistors (Q₉ μ Cn &s) direkt zwischen eine der Stromversorgungsklemmen (V_Da V_s*) und den Knoten-

. punkt für die Signalausgangsklemme (V₀₀O geschaltet ist
25

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet daß ein Inverter (I₃₀) vorgesehen ist, der zwischen

die miteinander verbundenen Enden der Source-Drain-Stromstrecken des ersten und zweiten NiOS-Feldef- \ fekttransistors (Q_p se. Cn 54) und den Knotenpunkt (Ns) für die Signaleingar /lilemrae (V₀₀O geschaltet ist

5. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) p-Kanal- und n-Kanal-Feldeffekttransistoren (Qps\; Qn s\) als ersten und zweiten MOS-Transistor zur Bildung 30 eines CMOS-Inverters enthält, wobei die beiden Gate-Elektroden diese Transistoren miteinander und mit der Signale^ -gangsklemme (V_1n), die beiden Drain-Elektroden des ersten p-Kanal- und des zweiten n-Kanal-Transistors (Q_p 51, Q_n si) zur Bildung des Knotenpunktes für die Signaleingangsklemme (V_oal) miteinander Il und die Gate-Elektrode eines p-Kanal-Feldeffekttransistors (Q_Psi) als viertem MOS-Transistor mit der

M Signaleingangsklemme (V;_n) verbunden sind, und daß die Steuerschaltungseinheit (200) einen p-Kanal-Feld-

I 35 effekttransistor (Q_p 52) als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit Ij (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten Transistors zwischen

I eine der Stromversorgungsklemmen (Vdd, Vss) und den Knotenpunkt geschaltet ist.

I

6. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) p-Ka-

i nal und n-Kanal-Feldeffekttransistoren (Q_psi; Q_nsi) als ersten und zweiten MOS-Transis;.rr zur Bildung

i| 40 eines CMOS-Inverters enthält, wobei die beiden Gate-Elektroden dieser Transistoren miteinander und mit * der Signaleingangsklemme (Vi_n), die beiden Drain-Elektroden des ersten p-Kanal- und des zweiten n-Kanal-

I Transistors (Q_p 51, Cn si) ^zur Bildung des Knotenpunktes für die Signalausgangsklemme (V_oul) miteinander

II und die Gate-Elektrode eines n-Kanal-Feldeffekttransistors (Q_n 52) als viertem MOS-Transistor mit der |S Signaleingangsklemme (V_1n) verbunden sind, und daß die Steuerschaltungseinheit (200) einen n-Kanal-Feldji 45 effekttransistor (Q_n 53) als als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreein- h heil (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten Transistors >| (Q_n 52) zwischen eine der Stromversorgungsklemmen (Vdd. Vss) und den Knotenpunkt geschaltet ist.

'f

7. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) p-Ka-

■^! nal- und n-Kanal-Feldeffekttransistoren (Q_psu Q_n 51) als ersten und zweiten MOS-Transistor zur Bildung

% 50 eines ersten CMOS-Inverters, deren beide Gate-Elektroden miteinander und mit der Signaleingangsklemme % (Vi_n) verbunden sind, und weiterhin p-Kanal- und n-Kanal-Feldeffekttransistoren als vierten und fünften

j ί MOS-Transistor (Q₉ 53, Cn 52) zur Bildung eines zweiten Inverters, deren beide Gate-Elektroden miteinander

^; und mit der Signaleingangsklemme (V_n) verbunden sind und wobei die Drain-Elektroden des ersten, zweiten,

i;| vierten und fünften Transistors (Q_p 51, Cn si, Q_P 53, Cn 52) miteinander zur Bildung des Knotenpunktes für die

';? 55 Signalausgangsklemme (V_oul) verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen p-Ka- [$, nal-Feldeffekttransistor (Q_P 52) als dritten MOS-Transistor, dessen Gate-Elektrode mit der Generatoreinheit

** (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten p-Kanal-Transistors

i' (Qp 53) zwischen eine der Stromversorgungsklemmen (Vdd, Vss) und den Knotenpunkt geschaltet ist, und

;' weiterhin einen n-Kanal-Feldeffekttransistor (Q_nsi) als sechsten MOS-Transistor, dessen Gate-Elektrode

;g 60 über einen Inverter (Iw) mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrek-

ke in Reihe mit der des fünften n-Kanal-Transistors (Q_n 52) zwischen die andere der StromversorgungsklemmenfVoß. Vs.^und den Knotenpunkt geschaltet ist, enthält.

8. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) p-Kanal- und n-Kanal-Feldeffekttransistoren (Q_p 51, Cn si) als ersten und zweiten MOS-Transistor zur Bildung 65 eines ersten CMOS-Inverters, deren beide Gate-Elektroden miteinander und mit der Signaleingangsklemmc (V_1n) verbunden sind, und zwei p-Kanal-Feldeffekttransistoren (Q_Py„ Q_n v) als vierten und fünften MOS-Transistor enthält, deren beide Gate-Elektroden mit der Eingangssignalklemmc (Vi_n) und deren beide Drain-Elektroden mit dem Knotenpunkt für die Signalausgangsklemme (V₁₁₁,,) verbunden sind, enthält, und daß die

Steuerschaltungseinheit (200) einen p-Kanal-Feldeffekttransistor (Q_p 54) als dritten MOS-Transistor, dessen Gate-Elektrode mit der ersten Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten Transistors (Q_p 55) zwischen eine der Stromversorgungsklemmen (VOd, Vss) und den Knotenpunkt geschaltet ist, und einen p-Kanal-Feldeffekttransistor (Q_p st,) als sechsten MOS-Transistor enthält, dessen Gate-Elektrode mit einer zweiten Generatoreinheit f V02) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des fünften Transistors (Q_p 57) zwischen eine der Stromversorgungsklemmen (VdD, Vss) und den Knotenpunkt geschaltet ist, enthält

9. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) p-Kanal- und n-Kanal-Feldeffekttransistoren (Q₉ ss, Q_n 54) als ersten und zweiten MOS-Transistor zur Bildung eines ersten Inverters (7m), wobei die Gate-Elektrode des zweiten n-Kanal-Transistors (Q_n 54) mit der Signaleingangsklemme (V;„), die Gate-Elektrode des ersten p-Kanal-Transistors Q_p se) mit einer der Stromversorgungsklemmen (Vdd, Vss) und die beiden Drain-Elektroden der Transistoren (Q_p se, Q_n 54) miteinander zur Bildung des ersten Knotenpunktes (Ns) verbunden sind, und p-Kanal- und n-Kanal-Feldeffekttransistoren (Qp 59, Qn 55) als vierten und fünften MOS-Transistor zur Bildung eines zweiten Inverters (Iyo) enthält, deren beide Gate-Elektroden miteinander und mit dem ersten Knotenpunkt (Ns) des ersten Inverters (ho) und deren Drain-Elektroden miteinander zur Bildung eines mit der Signalausgangsklemme (V_our) verbundenen zweiten Knotenpunktes verbunden sind und deren beide Source-Drain-Stromstrecken in Rsihe zwischen das Paar Stromversorgungsklemmen (Vdd, Vss) geschaltet sind, und daß die Steuerschaltungseinheit (200) einen p-Kanal-Feldeffekttransistor (Qp ω) als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-St/omstrecke in Reihe zwischen die andere dec Stromversorgungsklemmen (V_DD, Vss) und dem ersten Knotenpunkt (N₅) geschaltet ist

10. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die MOS-Logikschaltung (100) ρ Kanal- und n-Kanal-Feldeffekttransistoren (Q_p &, Q_n 54) als ersten und zweiten MOS-Transistor zur Bildung eines ersten Inverters (Y₂₂), wobei die Gate-Elektrode des ersten p-Kanal-transistors (Q₉ se) mit der SignaleingangskJemme (V_1n). die Gate-Elektrode des zweiten n-Kanal-Transistors (Q_n 54) mit einer der Stromversorgungsklemmen (Vdd, Vss) und die beiden Drain-Elektroden der Transistoren (Q₉ 53, Q_n 54) miteinander zur Bildung des ersten Knotenpunktes (N₅) verbunden sind, und p-Kanal- und n-Kanal-Feldeffekttransistoren (Q_p 59, Q_n 55) als vierten und fünften MOS-Transistor zur Bildung eines zweiten Inverters (I30) enthält, deren beide Gate-Elektroden miteinander und mit dem ersten Knotenpunkt (Ns) des ersten Inverters (I22) und deren Drain-Elektroden miteinander zur Bildung eines mit der Signalausgangsklemme (V_oul) verbundenen zweiten Knotenpunktes verbunden sind und deren beide Source-Drain-Stromstrecken in Reihe zwischen das Paar Stromversorgungsklemmen (Vdd, Vss) geschaltet sind, und daß die Steuerschaltungseinheit (200) einen n-Kanal-Feldeffekttransistor (Q_n ») als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe zwischen die andere der Stromversorgungsklemmen (Vdd. Vss) und den ersten Knotenpunkt (N5) geschaltet ist.

11. Schaltung nach Anspruch 9, dadurch gekennzeichnet daß die MOS-Logikschaltungseinheit (100) weiterhin zwei n-Kanai-Feldeffekttransistoren (Q_n 62. Qn 63) ais sechsten und siebenten MOS-Transistor enthält, deren Gate-Elektrode jeweils mit einer zweiten bzw. dritten Signaleingangsklemtne (V_{in 2}, V_1n 3) verbunden ist und von denen jede Drain-Source-Stromstrecke in Reihe zwischen den ersten Knotenpunkt und eine der Stromversorgungsklemmen (Vdd, Vss)geschaltet ist.

12. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) weiterhin zwei p-Kanal-Feldeffekttransistoren (Qpn, Q?n) als sechsten und siebenten MOS-Transistor enthält, deren Gate-Elektrode jeweils mit einer zweiten bzw. dritten Signaleingangsklemme (V_{1n 2}, V_1n 3) verbunden ist, und von denen jede Source-Drain-Stromstrecke in Reihe zwischen den ersten Knotenpunkt und eine der Stromversorgungsklemmen (Vdd, Vss) geschaltet ist.

13..Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein CMOS-NAND-GIied bildet, welches p-Kanal- und n-Kanal-Feldeffekttransistoren (Q_Pb\, Q_n 57) als erste und zweite MOS-Transistoren, deren beide Gate-Elektroden miteinander und mit der ersten Eingangssignalklemme (Vi_n 1) verbunden sind, einen p-Kanal-Feldeffekttransistor (Q₉ ^₄) als vierten MOS-Transistor, dessen Gate-Elektrode mit der ersten Signaleingangsklemme (V_m 1) und dessen Drain-Elektrode mit dem Knotenpunkt verbunden sind, einen n-Kanal-Feldeffekttransistor (Q_n 59) als fünften MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Signaleingangsklemme (V_in2) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe mit der des zweiten n-Kanal-Transistors (Q_n 57) zwischen den Knotenpunkt und eine der Stromversorgungsklemmen (V_Do. V_ss)geschaltet ist, einjn p-Kanal-Feldeffekttransistor (Q_pf,i) als sechsten MOS-Transisior, dessen Gate-Elektrode mit der zweiten Signaleingangsklemme (Vj_{n 2}) verbunden ist und dessen Source-Drain-Stromstrecke zwischen die andere der Stromversorgungsklemmen (Vdd. Vss,)und den Knotenpunkt geschaltet ist, und weiterhin einen p-Kanal-Feldeffekttransistor (Q₉ 62) als siebenten MOS-Transistor, dessen Gate-Elektrode ebenfalls mit der zweiten Eingangssignalklemme (V-_{m 2}) verbunden ist und dessen Source-Drain-Stromstrecke parallel zu der des ersten p-Kanal-Transistors (Qp ti) geschaltet ist, enthält, und daß die Steuerschaltungseinheit (200) einen p-Kanal-Feldeffekttransistor (Qpbi) als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten Transistors (Q_p m) zwischen die andere der Stromversorgungsklemmen (Vi_m Vss,) und den Knotenpunkt geschaltet ist.

14. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein CMOS-NAND-Glied bildet, welches p-Kanal- und n-Kanal-Feldeffekttrans'.storen (Q_Pt,u Qn 57) als erste und zweite MOS-Transistoren, deren beide Gate-Elektroden miteinander und mit der ersten Eingangssignalklemmc (Vi_n 1) und ^eren Drain-Elektroden zur Bildung der Signalausgangsklemme (V_IWI) miteinander verbunden sind, einen n-Kanal-Feldeffekttransistor (Q_n 59) als vierten MOS-Transistor, dessen Gate-Elektrode

mit der ersten Signaleingangsklemme (V_1n ,) und dessen Drain-Elektrode mit dem Knotenpunkt verbünde sind, einen n-Kanal-Feldeffekttransistor^,, ₅₈) als fünften MOS-Transistor, dessen Gate-Elektrode mit eine zweiten Signaleingangsklemme (V_{1n 2}) verbunden ist und dessen Drain-Source-Stromstreckc in Reihe mit de des zweiten n-Kanal-Transistors (Q_n 57) zwischen den Knotenpunkt und eine der Stromversorgungsklemme (Vdd. Vss) geschaltet ist. einen p-Kanal-Feldeffekttransistor (Q_Pt,₂) als sechsten MOS-Transistor, dessc Gate-Elektrode mit der zweiten Signaleingangsklemme (V₁₁₁₂) verbunden ist und dessen Sourcc-Drain Stromstrecke zwischen die andere der Stromversorgungsklemmen (Vdi\ Vss) und den Knotenpunkt gcschul tet ist, und weiterhin einen n-Kanal-Feldeffekttransistor (Q_n m) als siebenten MOS-Transistor, dessen Gate Elektrode ebenfalls mit der zweiten Eingangssignalklemme (V_{1n 2}) verbunden ist und dessen Source-Drain Stromstrecke in Reihe mit der des vierten n-Kanal-Transistors (Q_n 59) an den Knotenpunkt geschaltet ist zu Bildung einer Reihenschaltungsanordnung, enthält, und daß die Steuerschaltungseinheit (200) einen n-Kanal Feldeffekttransistor (Q_{n b[}) als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatorein heit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der Reihenschaltung de siebenten und des vierten n-Kanal-Transistors (Q_n «. Q_n 59) zwischen die andere der Stromversorgungsklem menfVoD, Vss) und den Knotenpunkt geschaltet ist.

15. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ei CMOS-NAND-Glied bildet, welches p-Kanal- und n-Kanal-Feldeffekttransistoren (Q_{P b}\. Q_n 57) als erste um zweite MOS-Transistoren, deren beide Gate-Elektroden miteinander und mit der ersten Eingangssignal klemme (V_1n 1) und deren Drain-Elektroden zur Bildung des Knotenpunktes für die Signalausgangsklemnr (V_oul) miteinander verbunden sind, einen p-Kanal-Feldeffekttransistor (Q_pm) als vierten MOS-Transistoi dessen Gate-Elektrode mit der ersten Signaleingangsklemme (V_1n 1) und dessen Drain-Elektrode mit den Knotenpunkt verbunden sind, einen n-Kanal-Feldeffekttransistor (Q_n 59) als fünften MOS-Transistor, dessei Gate-Elektrode ebenfalls mit der ersten Signaleingangsklemme (V,_n 1) und dessen Drain-Elektrode mit den Knotenpunkt verbunden sind, einen n-Kanal-Feldeffekttransistor (Q_n v) als sechsten MOS-Transistor, des sen Gate-Elektrode mit einer zweiten Signaleingangsklemme (V_{n 2}) verbunden ist und dessen Drain-Source Stromstrecke in Reihe mit der des zweiten n-Kanal-Transistors (Q_n 57) zwischen den Knotenpunkt und ein« der Stromversorgungsklemmen (V_DD, V_ss) geschaltet ist, einer. p-Kanal-Feldeffekttransistor (Q₁, _h2) als sie benten MOS-Transistor, dessen Gate-Elektrode ebenfalls mit der zweiten Signaleingangsklemmc (V,,, ₂ verbunden ist und dessen Source-Drain-Stromstrecke zwischen die andere der Stromversorgungskiemmi (Vdd, Vss) und den Knotenpunkt geschaltet ist, einen p-Kanal-Feldetfekttransistor (Q_pt/) als achten MOS Transistor, dessen Gate-Elektrode ebenfalls mit der zweiten Signaleingangsklemme (Vj_n _>} verbunden ist um dessen Source-Drain-Stromstrecke parallel zu der des vierten p-Kanal-Transistors (Q_{p M}) geschaltet ist, um weiterhin einen n-Kanal-FeldeffekttransistorfQnsoJals neunten MOS-Transistor.dessen Gate-Elektrode mi der zweiten Stgnaleingangsklemme (V_{1n 2}) und deren Drain-Elektrode über die Drain-Source-Stromstreckt des fünften n-Kanal-Transistors (Q_n 59) mit dem Knotenpunkt verbunden ist, enthält, und daß die Steuerschal tungseinheit (200) einen p-Kanal-Feldeffekttransistor (Qp n) als dritten MOS-Transistor, dessen Gate-Elek trode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit dei des vierten Transistors (Q_p m) zwischen die andere der Stromversorgungskleuimcn (Vdd. VW und der Knotenpunkt geschaltet ist, sowie einen n-Kanal-Feldeffekttransistor (Q_n i\) als zehnten MOS-Transistor dessen Gate-Elektrode über einen Inverter (Ao) mit der Generatoreinheit (300) verbunden ist und desscr Drain-Source-Stromstrecke in Reihe mit der Reihenschaltung der Drain-Source-Stromstrecken des fünfter und neunten n-Kanal-Transistors (Q_n 59, Q_nno) zwischen eine der Stromversorgungsklemmen (Vss) und der Knotenpunkt geschaltet ist. enthält.

16. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) eir NOR-Glied bildet, welches p-Kanal- und n-Kanal-Feldeffekttransistoren (Qpw, CW)als ersten und zweiter MOS-Transistor, deren beide Gate-Elektroden miteinander und mit der ersten Signaleingangsklemme (V_1n \ und deren beide Drain-Elektroden zur Bildung des Knotenpunktes für die Signalausgangsklemme (V,„„ miteinander verbunden sind, einen n-Kanal-Feldeffekttransistor (Q_n &) als vierten MOS-Transistor, dcsser Gate-Elektrode mit der ersten Signaleingangsklemme (Vj_n ή und dessen Drain-Elektrode mit dem Knotenpunkt verbunden sind, einen p-Kanal-Feldeffekttransistor (Q_pbt>) als fünften MOS-Transistor, dessen Gai2 Elektrode mit einer zweiten Signaleingangsklemme (V_{in 2}) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des ersten p-Kanal-Transistors (Q_p &) zwischen eine der Stromversorgungsklemmer (Vdd. Vss) und den Knotenpunkt geschaltet ist. einen n-Kanal-Feldeffekttransistor (Q_n a) als sechsten MOS-Transistor, dessen Gate-Elektrode mit der zweiten Signaleingangsklemme (Vi_n 2) verbunden ist und dessen Drain-Source-Stromstrecke zwischen den Knotenpunkt und die andere der Stromversorgungsklemmer (Vdd. Vss) geschaltet ist, und weiterhin einen n-Kanal-Feldeffekttransistor (Q_n β*) als siebenten MOS-Transistor, dessen Gate-Elektrode ebenfalls mit der zweiten Signaleingangsklemme (Vm₂) verbunden ist und dessen Drain-Source-Stromstrecke parallel zu der des vierten n-Kanal-Transistors (Q_n «,) geschaltet ist, enthält, und daß die Steuerschaltungseinheit (200) einen n-Kanal-Feldeffekttransistor (Q_{n 6}s) als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der Parallelschaltung des vierten und siebenten Transistors (Q_n w* Q_{n M}) zwischen die andere der Stromversorgungsklemmen (Vdd. Vss^und den Knotenpunkt geschaltet ist.

17. Schaltung nach Anspruch Z dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein NOR-Glied bildet, welches p-Kanal- und n-Kanal-Feldeffekttransistoren (Q_p &, Q_n 62) als ersten und zweiten MOS-Transistor, deren beide Gate-Elektroden miteinander und mit der ersten Signaleingangsklemme (Vi_n 1) und deren beide Drain-Elektroden zur Bildung des Knotenpunktes für die Signalausgangsklemme (V,„„) miteinander verbunden sind, einen p-Kanal-Feldeffekttransistor (Q_pio) als vierten MOS-Transistor, dessen Gate-Elektrode mit der ersten Signaleingangsklemme (Vi_n 1) und dessen Drain-Elektrode mit dem Knoten-

punkt verbunden sind, einen ρ-Kanal-Feldeffekttransistor (Q_Pbb) als fünften MOS-Transistor, dessen Gate-Eleklrodc mil einer zweiten Signaleingangsklemme (V,,, 2) verbunden ist und dessen Source-Drain-Stromslreeke in Reihe mit der des ersten p-Kanal-Tninsistors (Q₁, 1,7) zwischen eine der Stromvcrsorgiingsklemmen (Vi)ix Vss)und den Knotenpunkt geschaltet ist. einen n-Kanal-Feldeffekttransistor (Q_nt,>) als sechsten MOS-Transistor, dessen Gate-Elektrode mit der zweiten Signaleingangsklemme (V_1n 2) verbunden ist und dessen 5 Drain-Source-Stromstrecke zwischen den Knotenpunkt und die andere der Stromversorgungsklemmen (Von Vss)geschaltet ist, und weiterhin einen p-Kanal-Feldeffekttransistor (Q_Pv>) als siebenten MOS-Transistor, dessen Gate-Elektrode ebenfalls mit der zweiten Signaleingangsklemme (V_1n 2) und dessen Drain-Source-Stromstrecke über die des vierten p-Kanal-Transistors (Q_P7o) mit dem Knotenpunkt verbunden sind, etnhält, und daß die Steuerschaltungseinheit (200) einen p-Kanal-Feldeffekttransistor (Q_Pb*) als dritten 10 MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Sourcc-Drain-Stromstrecke in Reihe mit dem siebenten und vierten Transistor (Q_n ^. Q_P 70) zwischen eine der Stromversorgungsklemmen (Voo, Vss) und den Knotenpunkt geschaltet ist. ^;,ΐ

18. Schaltung nach Anspruch 17, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein S NOR-Glied bildet, welches einen n-Kanal-Feldeffekttransistor (Q_n,,*) als achten MOS-Transistor, dessen 15 ;j Gate-Elektrode ebenfalls mit der ersten Signaleingangsklemme (V_1n \) verbunden ist, und einen η-Kanal- j Feldeffekttransistor (Q_n a) als neunten MOS-Transistor, dessen Gate-Elektrode mit der zweiten Signalein- ''A gangsklcmme (V_{1n 2}) verbunden ist und dessen Drain-Source-Stromstrecke parallel zu der des achten MOS- .] Transistors (Q_n „„) geschaltet ist, enthält, und daß die Steuerschaltungseinheit (200) weiterhin einen η-Kanal- U Feldeffekttransistor (Q,, ».0 als zehnten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generator- ?n il einheit (300) verbunden ist und dessen Source-Drain-Stromstrecke zwischen die andere der Stromversor- ij gungsklemmen (Vna VW ^und die Parallelschaltungsanordnung aus dem achten und neunten Transistor ;.'' (Qn μ, Quu,) geschaltet ist. ^

19. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein j,! Exklusiv-Oder-Glied bildet, welches p-Kanal- und n-Kanal-Feldeffekttransistoren (Q_p 71, Q_u 67) als erste und 25 U zweite MOS-Transistoren, bei denen die Gate-Elektrode des zweiten n-Kanal-Transistors (Qn bj) mit der iv| ersten Signaleingangsklemme (V_1n ,), die Gate-Elektrode des ersten p-Kanal-Transistors (Q_p 71) mit einer der d Stromversorgungsklemmen (Vpi>. Vss) und beide Drain-Elektroden zur Bildung der Signaleingangsklemme si (V„„i) über einen ersten Inverter (Iv₁) miteinander verbunden sind, einen n-Kanal-Feldeffekttransistor (Q_n 70) ■' als vierten MOS-Transistor, desssen Gate-Elektrode über einen zweiten Inverter (Iw) mit der ersten Signal- 30 '?· eingangsklemmc (V,„ 1) und dessen Drain-Elektrode mit dem Knotenpunkt verbunden sind, zwei η-Kanal- ^ Feldeffekttransistoren (Q_n be. Qn η) als fünften und sechsten Transistor, bei denen die Gate-Elektrode des 'J₁ fünften Transistors (Q_{n w}) mit einer zweiten Signaleingangsklemme (V;„ 2), die Gate-Elektrode des sechsten :.;j Transistors (Q_n ;i) über einen dritten Inverter (ho) mit der zweiten Signaleingangsklemme (V_1n 2) und beide ,■! Drain-Source-Stromstrecken durch die des zweiten bzw. dritten Transistors (Q_n 67, Q_n 70) mit dem Knoten- 35 i j punkt verbunden sind, und weiterhin zwei n-Kanal-Feldeffekttransistoren (Q_n m, Q_n n) als siebenten und ;" achten MOS-Transistor, bei denen die Gate-Elektrode des siebenten Transistors (Q_n b<)) mit einer dritten f>| Signaleingangsklemme (V_in3) und die Gate-Elektrode des achten Transistors (Q_n 72) über einen vierten ä Inverter (Im) mit der dritten Signaleingangsklemme (V,,, 3) verbunden sind, sowie die Source-Drain-Strom- ji| strecke über die des zweiten und fünften Transistors (Q_n 67, Q_n b») bzw. sechsten und achten Transistors (Q_n 70, 40 |j Qn 71) zwischen die andere der Stromversorgungsklemmen (Vdd, Vss) und den Knotenpunkt geschaltet sind, I)S enthält, und daß die Steuerschaltungseinheit (200) einen p-Kanal-Feldeffekttransistor (Q_P72) als dritten £} MOS-Transistor enthält, dessen Gate-Elektrode über einen fünften Inverter mit der Generatoreinheit (300) ;-i verbunden ist und dessen Source-Drain-Stromstrecke in Reihe zwischen eine der Stromversorgungsklem- f.\ men (Vd₁). Vss) und den Knotenpunkt geschaltet ist. 45 ^J

20. Schaltung nach Anspruch 2. dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) einen ^^- Anreichcrungs/Verarmungs-MOS-Inverter bildet, welcher Anreicherungs- und Verarmungs-Feldeffekttran- |jj sistoren (Qev. Qd 51) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verar- ρ mungs-Transistors (Qd si) mit einer der Stromversorgungsklemmen (V_DD. Vss), Source- und Drain-Elektro- j| den miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V_out) die Gate-Elektrode 50

des Verarmungs-Transistors (Qd si) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe 51) mit der Signaleingangsklemme (V,„) verbunden sind, und einen Anreicherungs-Feldeffekttransistor (Qh 52) als vierten MOS-Transistor, dessen Gate-Elektrode mit der Signaleingangsklemme (V_1n) und dessen Drain-Elektrode mit dem Knotenpunkt für die Signalausgangsklemme (V_oul) verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qe 53) als dritten MOS- 55 Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe mit dem vierten MOS-Transistor zwischen die andere der Stromversorgungsklemmen (VoD, Vss,! und den Knotenpunkt geschaltet ist.

21. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) einen Anreicherungs/Verarmungs-MOS-Inverter bildet, welcher Anreicherungs- und Verarmungs-Feldeffekttran- eo sistoren (Qe 51, Qd s\) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qd 51) mit einer der Stromversorgungsklemmen (Vdd, V_Ss), beide Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V_oul), die Gate-Elektrode des Verarmungs-Transistors (Qd si) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe 51) mit der Signaleingangsklemme (V_m) verbunden sind, und einen Verarmungs-Feldeffekttransistor 65 (Qd 52) als vierten MOS-Transistor, dessen Gate-Elektrode mit der des ersten Verarmungs-Transistors (Qd 51) und dessen Source-Elektrode mit dem Knotenpunkt für die Signalausgangsklemme (V₀₀₁) verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen Anreichungs-Feldeffekttransistor (Qe 54) als

dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit dem vierten MOS-Transistor /wischen eine der Stromversorgungsklemmcn (Vdd. Vss) und den Knotenpunkt geschaltet ist.
22. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die MO3-Logikschaltungseinheit (100) einen Anreicherungs-Verarmungs-MOS-Invcrtcr bildet, welcher Anreicherungs- und Verarmungs-Feldcffekltransistoren (Q:;\, Qdsi) als ersten jnd zweiten MOS-Transistor, bei denen die Source-Elektrode des Verarmungs-Transistors (Qd si) mit einer der Stromversorgungsklemmen (Vpp, V_Ss). Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V_n,,,). die Gate-Elektrode des Verarmungs-Transistors (Qd si) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe 51) mit der Signaleingangsklemme (V_m) verbunden sind, enthält, und daß die Steuerschultungscinheit (200) einen Verarmungs-Feldeffekttransistor (Qn n) als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe zwischen eine der Stromversorgungsklemmen (V_Dd. Vss) und den Knotenpunkt für die SignalausgangsklemmefVouJgeschaltet ist.

23. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (JOO) einen Anreicherungs/Verarmungs-MOS-Inverter bildet, welcher Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qt-si, Qo 51) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qd 51) mit einer der Stromversorgungsklemmen (Vdd, Vss). Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklpm^p (V₀₁..). die Gate-F.lektrode des Verarmungs-Transistors (Qo 51) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe 51) mit der Signaleingangsklemme (V_in) verbunden sind, und einen Anreicherungs-Feldeffekttransistor (Qe 5b) als vierten MOS-Transistor, dessen Gate-Elektrode mit der Signaleingangsklemme (V_1n) und dessen Drain-Elektrode mit dem Knotenpunkt für die Signalausgangsklemme (V_oul) verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qn s;) als dritten MOS-Transistor, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe mit dem vierten MOS-Transistor zwischen die andere der Stromversorgungsklemmen (Von Vss) und den Knotenpunkt geschaltet ist, und weiterhin einen Anreicherungs-Feldeffekttransistor (Qe 55) als fünften MOS-Transistor, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke parallel zum Verarmungs-Transistor (Qo si) geschaltet ist, enthält.

24. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) einen Anreicherungs/Verarmungs-MOS-Inverter bildet, welcher Anreicherungs- und Verarmungs-Feldcffekttransistoren (Qe ^. Qd 51) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qo 51) mit einer der Stromversorgungsklemmen (Vdd. Vss). Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V₁,,,,). die Gate-Elektrode des Verarmungs-Transistors (Qo 51) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe si) mit der Signaleingangsklemme (Vi_n) verbunden sind, und einen Anreicherungs-Feldeffekttransistor (Qe ά) als vierten MOS-Transistor, dessen Gate-Elektrode mit der Signaleingangsklemmc (V„) und dessen Drain-Elektrode mit dem Knotenpunkt für die Signalausgangsklemme (V_oul) verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qe ,7) als dritten MOS-Transistor, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe mit dem vierten MOS-Transistor zwischen die andere der Stromversorgungs'-Iemnien (Von. Vss) und den Knotenpunkt geschaltet ist, und weiterhin einen Verarmungs-Feldeffekttransistor (Qi>^r,\) als fünften MOS-Transistor, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke parallel zu der des zweiten Verarmungs-Transistors (Qd ϊϊ) geschaltet ist, enthält.

25. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) einen Anreicherungs/Verarmungs-MOS-Inverter bildet, welcher Anreicherungs- und Verarmungs-Feldcffekttransistoren (Qe5\. Od 51) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qd 51) mit einer der Stromversorgungsklemmen (Vdd. Vss). Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V._mt). die Gate-Elektrode des Verarmungs-Transistors (Qd 51) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe 51) mit der Signaleingangsklemme (Vi_n) verbunden sind, einen Anreicherungs-Feldeffekttransistor (Qe se) als vierten MOS-Transistor, dessen Gate-Elektrode ebenfalls mit der Signaleingangsklemme (V_1n) und dessen Drain-Elektrode mit dem Knotenpunkt für die Signalausgangsklemme (V_oul) verbunden sind, und einen Anreicherungs-Feldeffekttransistor (Qeso) als fünften MOS-Transistor, dessen Gate-Elektrode ebenfalls mit der Signaleingangsklemme (Vj_n) und dessen Drain-Elektrode mit dem Knotenpunkt verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qe τ») als dritten MOS-Transistor, dessen Gate-Elektrode mit der ersten Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten MOS-Transistors (Qe m) zwischen die andere der Stromversorgungsklemmen (Vdd. Vss) und den Knotenpunkt geschaltet ist, und einen Anreicherungs-Feldeffekttransistor (Qeei) als sechsten MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Generatoreinheit verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des fünften Transistors (Qi:«,) zwischen die andere der Stromversorgungsklemmen (Vdd, Vss) und den Knotenpunkt geschaltet ist, enthält.

26. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) einen Anreicherungs/Verarmungs-MOS-Inverter bildet, welcher Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qe n, Qd si) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qp 51) mit einer der Stromversorgungsklemmen (Vdd, Vss). Source- und Drain-Elektrodei> miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V_om), die Gate-EleKtrode

des Verarmungs-Transistors (Qn 51) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qn 51) mit der Signaleingangsklemme (V_1n) verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qea) als dritten MOS-Transistor, dessen Gate-Elektrode n-i· der ersten Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke parallel zum Verarmungs-Transistor (Qo 51) geschaltet ist, und weiterhin einen Anreicherungs-Feldeffekttransistor (Qeh) als vierten MOS-Transistor, dessen Gatt-Eiektrode mit einer zweiten Generatoreinheit verbunden ist und dessen Source-Drain-Stromstrecke parallel zum dritten MOS-Transistor ^f₆₂) geschaltet irt, enthält.

27. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) eir.-en Anreicherungs/Verarmungs-MOS-Inverter bildet, welcher Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qe5\, Qd51) als ersten und zweiten MOS-Transistor, bei denen die Source-Elektrode des Verarmungs-Transistors (Qo 51) mit einer der Stromversorgungsklemmen (Voa Vss). Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V„,„), die Gate-Elektrode des Verarmungs-Transistors (Qo 51) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe 51) mit der Signaleingangsklemme (V_1n) verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen Verarmungs-Feldeffekttransistor (Qo :t) als dritten MOS-Transistor, dessen Gate-Elektrode mit der ersten Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke parallel zum zweiten Transistor (Qo 51) geschaltet ist, und weiterhin einen Verarmungs-Feldeffekttransistor (Qo 55) ais vierten MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Generatoreinheit verbunden ist und dessen Source-Drain-Stromstrecke parallel zum dritten MOS-Transistor (Q₀ >t) geschaltet ist, enthält.

28. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logiksciiaiiuiigseinheit (iöO) einen Anreiciierungs/Verarmungs-MOS-Inverter bildet, welcher Anreicherungs- und Verarmungs-Feldeffekttransistorc ■.· (Qi-: t\. Q osi) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qo 51) mit einer der Stromversorgungsklemmen (Voo, Vss), Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V₀₁₁,), die Gate-Elektrode des Verarmungs-Transistors (Qo 51) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe 51) mit der Signaleingangsklemme (Vi_n) verbunden sind, und einen Anreicherungs-Feldeffekttransistor (Qem) als vierten MOS-Transistor, dessen Gate-Elektrode mit der Signaleingangsklemme (V_1n) und dessen Drain-Elektrode mit dem Knotenpunkt für die Signalausgangsklemme (V_oul) verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qt 65) als dritten MOS-Transistor, dessen Gate-FIektrode mit der ersten Generatoreinheit (300) verbunden ist und dessen Drain-Sourcc-Stromstrecke in Reihe mit der des vierten MOS-Transistors (Qe m) zwischen die andere der Stromversorgungsklemmen (V₀O, Vss) und den Knotenpunkt geschaltet ist, und weiterhin einen Anreicherungs-Feldeffekttransistor (Qe bö) als fünften MOS-Transistor, dessen Gate-E!ektrode mit einer zweiten Generatoreinheit verbunden ist und dessen Source-Drain-Stromstrecke zu der des zweiten MOS-Transistors parallel geschaltet ist, enthält.

29. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) einen Anreicherungs/Verarmungs-MOS-Inverter bildet, welcher Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qf 51. Qn 51) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qo 51) mit einer der Stromversorgungsklemmen (Vod. Vss). Source- und Drain-Elektrode miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V_nuJ, die Gate-Elektrode des Veramiungs-Transistors (Qd 51) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qi: s\) mit der Signaleingangsklemme (Vi_n) verbunden sind, und einen Anreicherungs-Feldeffekttransistor (Qi: m) als vierten MOS-Transistor, dessen Gate-Elektrode mit der Signaleingangsklemme (V_1n) und dessen Drain-Elektrode mit dem Knotenpunkt für die Signalausgangsklemme (V_out) verbunden sind, erhält, und daß die Steuerschaltungseinheit (200) einen Verarmungs-Feldeffekttransistor (Qo se) als dritten MOS-Transistor, dessen Gate-Elektrode mit der ersten Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten MOS-Transistors (Qe &) zwischen die andere der Stromversorgungsklemmen (Vdd. Vss) und den Knotenpunkt geschaltet ist, und weiterhin einen Verarmungs-Feldeffekttransistor (Qo 57) als fünften MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Generatoreinheit verbunden ist und dessen Source-Drain-Stromstrecke zu der des zweiten MOS-Transistors (Qo si) parallel geschaltet ist, enthält.

30. Schaltung nach Anspruch I, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein Anreicherungs/Verarmungs-MOS-NAND-Glied bildet, welches Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qe67, Qd se) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qd se) mit einer der Stromversorgungsklemmen (Vdd, Vss), Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V_om), die Gate-Elektrode des Verr.rrr.ungs-Transistors (Qd se) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe bi) mit der ersten Signaleingangsklemme (V_1n t) verbunden sind, einen Verarmungs-Feldeffekttransistor (Qo 59) als vierten MOS-Transistor, dessen Gate- und Source-Elektroden mit dem Knotenpunkt für die Signalausgangsklemme (V_oul) verbunden sind, und weiterhin einen Anreicherungs-Feldeffekttransistor (Qe te) als fünften MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Signaleingangsklemme (V;„ 2) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe mit der des Anreicherungs-Transistors (Qe ti) zwischen den Knotenpunkt und die andere der Stromversorgungsklemmen (V_Da Vss) geschaltet ist, enthält, und daß die Steue>-schaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qe ^) als dritten Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten MOS-Transistors (Qd 59) zwischen eine der Stromversorgungsklemmen (Vdd, Vssjund den Knotenpunkt geschaltet ist

31. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die MOS-Loeikschaltuneseinheit Π00Ϊ ein

Anreicherungs/Verarmungs-MOS-NAND-Glied bildet, welches Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qe 67, Qd se) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qd k) mit einer der Stromversorgungsklemmen (Vdd. Vss), Source- und Drain-Elektrode miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V₀₁,,), die Gate-Elektrode des Verarmungs-Transistors (Q₀ se) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe 67) mit der ersten Signaleingangsklemme (V_m 1) verbunden, sind, einen Verarmungs-Feldeffekttransistor (Qd 39) als vierten MOS-Transistor, dessen Gate- und Source-Elektroden mit dem Knotenpunkt für die Signalausgangsklemme (V₀₀J verbunden sind, und weiterhin einen Anreicherungs-Feldeffekttransistor (Qe 6β) als fünften MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Signaleingangsk'emme (Vin 2) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe mit der des Anreicherungs-Transistors (Qe ei) zwischen den Knotenpunkt und die andere der Stromversorgungsklemmen (Vdd, Vss) geschaltet ist, enthält, und die die Steuerschaltungseinheit (200) einen Verarmungs-Feldeffekttransistor (Qd tm) als dritten Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe mit der des vierten MOS-Transistors (Qo m) zwischen eine der Stromversorgungsklemmen (Vdd. Vss) und den Knotenpunkt geschaltet ist.

32. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein Anreicherungs-Verarmungs-MOS-NAND-Glied bildet, welches Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qe 70, Qd ei) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Feldeffekttransistors (Qo ei) mit einer der Stromversorgungsklemmen (Vdd, Vss), Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V₀O₁), die Gate-Elektrode des Verarmungs-Transistors (Qd 6i) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe 70) mit der ersten Signaleingangsklemme (V_n, \) verbunden sind, einen Anreicherungs-Feldeffekttransistor (Qe 72) als vierten MOS-Transistor, dessen Gate-Elektrode mit der ersten Signaleingangsklemme (V_1n 1) und dessen Drain-Elektrode mit dem Knotenpunkt für die Signalausgangsklemme (V₀Ut) verbunden sind, ein Anreicherungs-Feldeffekttransistor (Qe Ji) als fünften MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Signaleingangsklemme (V,„ 2) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe der des ersten Anreicherungs-Transistor;; (Qe 70) zwischen den Knotenpunkt und die andere der Stromversorgungsklemmen (Vdd, Vss) geschaltet ist, und einen Anreicherungs-Feldeffekttransistor (Qe 73) als sechsten MOS-Transistor, dessen Gate-Elektrode mit der zweiten Signaleingangsklemme (V_m 2) und dessen Drain-Source-Stromstrecke in Reihe mit der des vierten Transistors (Qe 77) mit dem Knotenpunkt verbunden sind, enthält, und daß die Steuerschaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qe 74) als dritten Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist, und dessen Source-Drain-Siromstrecke in Reihe mit der Reihenschaltung der Drain-Source-Stromstrecken des vierten und sechsten Transistors (Qe n, Qe 73) zwischen die andere der Stromversorgungskiemmen (Vdd, Vss) und den Knotenpunkt geschähet ist.

33. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein Anreicherungs/Verarmungs-MOS-NOR-Glied bildet, welches Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qe 75, Qo α) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qd62) mit einer der Stromversorgungsklemmen (Vdd, Vss), Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V₀₁₁,). die Gate-Elektrode des Verarmungs-Transistors (Qd u) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qeis) mit der ersten Signaleingangsklemme (Vj_{n t}) verbunden sind, einen Verarmungs-Feldeffekttransistor (Qo 63) als vierten MOS-Transistor, dessen Gate- und Source-Elektroden mit dem Knotenpunkt für die Signalausgangsklemme (V_om) verbunden sind, und einen Anreicherungs-Feldeffekttransistor (Qe 75) als fünften MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Signaleingangsklemme (V_m 2) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe zwischen den Knotenpunkt und die andere der Stromversorgungsklemmen (Vdd, Vss) geschaltet ist, enthält, und daß die Steuerschaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qtn) als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten MOS-Transistors (<?d63) zwischen die andere der Stromversorgungsklemmen (V_Dd, Vk) und den Knotenpunkt geschaltet ist.

34. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein Anreicherungs/Verarmungs-MOS-NOR-GIied bildet, welches Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qe 75, Qo ei) als ersten und zweiten MOS-Transistor, bei denen die Source-Elektrode des Verarmungs-Transistors (Qd 62) mit einer der Stromversorgungsklemmen (V_Od, Vss), Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V_oul), die Gate-Elektrode des Verarmungs-Transistors (Qo 62) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qe75) mit der ersten Signaleingangsklemme (V_m ,) verbunden sind, einen Verarmungs-Feldeffekttransistor (Qd 53) als vierten MOS-Transistor, dessen Gate· und Source-Elektrode mit dem Knotenpunkt für die Signalausgangsklemme (V₀₁₁,) verbunden sind, und einen Anreicherungs-Feldeffekttransistor (Qr. n] als fünften MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Signaleingangsklemme (V,„ ₂) verbunden ist und dessen Drain-Source-Stromstrecke in Reihe zwischen den Knotenpunkt und die andere der Stromversorgungsklemmen (V_Da Vss)geschaltet ist, enthält, und daß die Steuerschaltungseinheit (200) einen Verarmurigs-Feldeffekttransistor (<?dm) als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheil (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des vierten MOS-Transistors (Qo ti) zwischen eine der Stromversorgungsklemmen (Vdix Vss) und den Knotenpunkt geschaltet ist.

35. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) ein

Anreicherungs/Verarmungs-MOS-NOR-Glied bildet welches Anreicherungs- und Verarmungs-Feldeffekttransistoren (Qe 75, <?Db2) als ersten und zweiten MOS-Transistor, bei denen die Drain-Elektrode des Verarmungs-Transistors (Qd b2) mit einer der Stromversorgungsklemmen (Vdd, Vss). Source- und Drain-Elektroden miteinander zur Bildung des Knotenpunktes für die Signalausgangsklemme (V_oal), die Gate-Elektrode des Verarmungs-Transistors (Qd 62) mit dem Knotenpunkt und die Gate-Elektrode des Anreicherungs-Transistors (Qejs) mit der ersten Signaleingangsklemme (V_1n 1) verbunden sind, einen Anreicherungs-Feldeffekttransistor (Qmx) als vierten MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Signaleingangsklemme ("Vj,, 2) und dessen Drain mit dem Knotenpunkt für die Signalausgangsklemme (V₀U,) verbunden ist, einen Anreicherungs-Feldeffekttransistor (Qe ib) als fünften MOS-Transistor, dessen Gate-Elektrode mit einer zweiten Signaleingangsklemme (V_1n 2) verbunden ist und dessen Drain-Source-Stromstrecke parallel zu der des ersten Transistors (Qe 75) geschaltet ist, und weiterhin einen Anreicherungs-Feldeffekttransistor (QEm) als sechsten MOS-Transistor, dessen Gate-Elektrode ebenfalls mit der zweiten Signaleingangsklemme (Vi_n 2) verbunden ist und dessen Drain-Source-Stromstrecke parallel zu der des vierten Transistors (Qe 7s) geschaltet ist, enthält, und daß die Steuerschaltungseinheit (200) einen Anreicherungs-Feldeffekttransistor (Qe 79) als dritten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit denen des vierten und des sechsten MOS-Transistors (Qe is, Qeso) zwischen die andere der Stromversorgungsklemmen (Vdd, Vss) und den Knotenpunkt geschalteUst

36. Schaltung nach Anspruch 35, dadurch gekennzeichnet, daß die MOS-Logikschahungseinheit (100) weiterhin einen Verarmungs-Feldeffekttransistor (Qd «) als siebenten MOS-Transistor enthält, dessen Gate- und Source-Elektroden zusammen mit dem Knotenpunkt für die Signalausgangsklemme (V_om) verbunden sind, und daß die Steuerschaltungseinheit (200) weiterhin einen Anreicherungs-Feldeffekttransistor (Qe 77) als achten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des siebenten MOS-Transistors (Qd ö) zwischen eine der Stromversorgungsklemmen (Vdd, Vss) und den Knotenpunkt geschaltet ist

37. Schaltung nach Anspruch 35, dadurch gekennzeichnet, daß die MOS-Logikschaltungseinheit (100) weiterhin einen Verarmungs-Feldeffekttransistor (Qd ü) als siebenten MOS-Transistor enthält, dessen Gate- und Source-Elektroden zusammen mit dem Knotenpunkt für die Signalausgangsklemme (V_om) verbunden sind, und daß die Steuerschaltungseinheit (200) weiterhin einen Verarmungs-Feldeffekttransistor (Qd m) als achten MOS-Transistor enthält, dessen Gate-Elektrode mit der Generatoreinheit (300) verbunden ist und dessen Source-Drain-Stromstrecke in Reihe mit der des siebenten MOS-Transistors (Qd n) zwischen eine der Stromversorgungsklemmen (Vdd, Vss) und den Knotenpunkt geschaltet ist.