DE19736981A1 - Halbleitereinrichtung mit hoher Durchbruchsspannung - Google Patents

Halbleitereinrichtung mit hoher Durchbruchsspannung

Info

Publication number
DE19736981A1
DE19736981A1 DE19736981A DE19736981A DE19736981A1 DE 19736981 A1 DE19736981 A1 DE 19736981A1 DE 19736981 A DE19736981 A DE 19736981A DE 19736981 A DE19736981 A DE 19736981A DE 19736981 A1 DE19736981 A1 DE 19736981A1
Authority
DE
Germany
Prior art keywords
trench
doping
region
breakdown voltage
doping region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19736981A
Other languages
English (en)
Other versions
DE19736981C2 (de
Inventor
Akio Uenishi
Tadaharu Minato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19736981A1 publication Critical patent/DE19736981A1/de
Application granted granted Critical
Publication of DE19736981C2 publication Critical patent/DE19736981C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleitereinrichtung mit hoher Durchbruchsspannung. Speziell betrifft sie eine ver­ lustarme Halbleitereinrichtung mit hoher Durchbruchsspannung, die für verschiedene Stromversorgungseinrichtungen benutzt wird.
Halbleitereinrichtung mit hoher Durchbruchsspannung, die zum Schalten von Stromquellen, Wechselrichtern und ähnlichem be­ nutzt werden, wurden zu Leistungs-MOSFET (Metall-Oxid- Halbleiter-Feldeffekttransistor), SIT (Statischer Induktions­ thyristor) und ähnlichem und weiter zu IGBT (Bipolartransistor mit isoliertem Gate) derart verbessert, daß eine schnelle Schalteigenschaft, eine niedrige Ein-Spannung und ähnliches als Reaktion auf die Anforderung nach hoher Effizienz und Miniatu­ risierung der Einrichtungen erreicht werden. Währen die Opti­ mierung der Strukturen dieser der Anmelderin bekannten Einrich­ tungen aktiv gefördert wurde, sind Anforderungen für die Ein­ richtungen mit noch höherer Frequenz und nach Miniaturisierung der Einrichtungen und noch günstigere Einrichtungen schwierig zu erfüllen und somit müssen neue Lösungswege eingeschlagen werden.
Da die der Anmelderin bekannten Halbleitereinrichtung mit hoher Durchbruchsspannung mit einem dicken, relativ hohen Wider­ standsdriftbereich an einem Hauptstrompfad derart vorgesehen sind, daß eine hohe Durchbruchsspannung erzielt wird, weist ei­ ne Einrichtung mit höhere Durchbruchsspannung einen größeren Spannungsabfall an diesem Abschnitt auf und ihre Spannung im Ein-Zustand wird erhöht. Speziell ein Leistungs-MOSFET und ein SIT einer sogenannten unipolaren Einrichtung, die nur die Majo­ ritätsladungsträger zur Stromleitung benutzt, sind zum schnel­ len Schalten in der Lage, weisen jedoch eine hohe Spannung im Ein-Zustand auf und es wurde angenommen, daß die Kompromißbe­ ziehung zwischen der Spannung im Ein-Zustand und der Durch­ bruchsspannung eine Grenze, die für das Halbleitermaterial cha­ rakteristisch ist und die als sogenannte Siliziumgrenze bekannt ist, nicht übersteigen kann.
Bei einem IGBT wird eine kleine Menge von Minoritätsladungsträ­ ger in einen Driftbereich derart eingebracht, daß die Leitfä­ higkeit erhöht wird und somit die Kompromißbeziehung zwischen der Spannung im Ein-Zustand und der Durchbruchsspannung stark verbessert wird. Da jedoch das Schalten von ihm von einem Ein­ schaltphänomen, das durch einen Anreicherungseffekt von Minori­ tätsladungsträger verursacht ist, begleitet wird, wird dadurch der Schaltverlust erhöht und da ein pn-Übergang zum Einbringen von Minoritätsladungsträgern an einem Hauptstrompfad vorgesehen ist, kann eine Spannung im Ein-Zustand gleich oder weniger als der Spannungsabfall nicht erreicht werden. Daher ist es für ei­ nen IGBT schwierig, die Spannung im Ein-Zustand auf ungefähr 1 V oder weniger in einer Einrichtung mit einer Durchbruchsspannung in der Größenordnung von einigen hundert Volt zu erniedrigen.
Bei Bipolartransistoren und Bipolarmodus-SIT werden Minoritäts­ ladungsträger von einer Basis oder einem Gateanschluß gelie­ fert. Somit wird, während ein Spannungsabfall aufgrund eines pn-Übergangs nicht verursacht wird, der Schaltverlust erhöht und es muß ebenso ein großer Basis(Gate)-Vorwärtsstrom (ungefähr 1/10 eine Hauptstromes für eine Einrichtung mit einer Durchbruchsspannung in der Größenordnung von einigen hundert Volt) derart geliefert werden, daß die Ladungsträgerdichte in einen Sättigungszustand erhöht wird, was nachteilig zu einem großen Treiberverlust führt.
Zum Überwinden solcher Begrenzungen von den der Anmelderin be­ kannten Einrichtungen mit hoher Durchbruchsspannung wurde eine Einrichtung mit einer Querschnittsstruktur wie zum Beispiel die, die in Fig. 58 gezeigt ist, zum Beispiel in US 5 216 275 vorgeschlagen.
Die in Fig. 58 gezeigte Struktur ist ein Beispiel, bei dem die in der oben erwähnten Druckschrift beschriebene Technik bei ei­ nem Leistungs-MOSFET des Grabengatetyps angewendet ist und ein Driftbereich, der aus einem n-Halbleiter mit hohem Widerstand in einer der Anmelderin bekannten Einrichtung gebildet ist, ist durch eine Wiederholungsstruktur eines schmalen n-Bereiches 301 und eines p-Bereiches 302 ersetzt.
Die oben erwähnte Druckschrift beschreibt nicht speziell eine räumliche Beziehung zwischen einem Gate 309, das einen Kanal bildet, und einer p-Wanne 303, die ein Rückgate bildet, und der pn-Wiederholungsstruktur 301 und 302. Der Kanal und die p-Wanne 303 müssen jedoch mit dem n-Bereich 301 bzw. mit dem p-Bereich 302, wie in der Figur gezeigt ist, verbunden werden. Die oben erwähnte Druckschrift schlägt vor, daß es nun wichtig ist, daß die Dotierungsmenge in dem n-Bereich 301 gleich der Dotierungs­ menge in dem p-Bereich 302 ist und daß die Breite von jedem der Bereiche 301 und 302 ausreichend schmal ist.
Wenn eine Einrichtung mit dieser Struktur in einem Ein-Zustand ist, wird ein n-Kanal durch das MOS-Gate 309 an der Oberfläche der p-Wanne 303, die dem MOS-Gate 309 mit einer Gateisolier­ schicht 308, die dazwischen vorgesehen ist, gegenüberliegt. Dann verläuft ein elektronischer Strom entlang der Route von einem Drain-n⁺-Bereich 304 über den n-Bereich 301 und den n-Kanal zu einem Source-n⁺-Diffusionsbereich 305. Wenn das MOS- Gate 309 ausreichend derart vorgespannt ist, daß ein Spannungs­ abfall an dem Kanalabschnitt unterdrückt wird, wird die Span­ nung im Ein-Zustand allgemein in Abhängigkeit des Spannungsab­ falles, der durch den Widerstand des n-Bereiches 301 verursacht ist, bestimmt. Ein Ein-Zustands-Widerstand Ron pro Einheitsflä­ che wird durch die folgende Beziehung angegeben:
Ron ≘ Ld/(q.Nd.µ).(Wn+Wp)/Wn (1)
wobei
Ld: die Länge einer Driftschicht
q: Einheitsladung
Nd: die Nettodotierungskonzentration in dem n-Bereich 1
µ: Beweglichkeit der Elektronen des n-Bereiches 1.
In einem Auszustand, in dem eine Drainspannung so niedrig wie ungefähr 10 V ist, wird ein Raumladungszone entlang eines Über­ ganges eines n-Bereichabschnittes (der aus dem Drain-n⁺-Bereich 304 und dem mit einem Drain verbundenen n-Bereich 301 gebildet ist) und einem p-Bereichabschnitt (der aus der p-Wanne 303 und dem mit einem Source verbundenen p-Bereich 302 gebildet ist). Somit dehnt sich die Raumladungszone von einer Grenze des pn-Übergangs aus, wenn man es entlang der Linie Y-Y' in der Figur betrachtet. Wenn die Drainspannung erhöht wird, werden der n-Bereich 301 und der p-Bereich 302 verarmt, da diese Bereiche dünn sind. Wenn eine noch höhere Drainspannung angelegt wird, dehnt sich die Raumladungszone nur zu der p-Wanne 303 und dem Drain-n⁺-Bereich 304 aus.
Es wird nun auf Fig. 59, die eine Dotierungsverteilung an dem pn-Wiederholungsstrukturabschnitt zeigt, Bezug genommen, um die elektrische Feldstärke davon zu diskutieren.
Eine elektrische Feldkomponente an einem Querschnitt entlang der Linie Y-Y' in der X-Richtung in Fig. 58 ist innerhalb des n-Bereiches 301 erhöht und innerhalb des p-Bereiches 302 er­ niedrigt und zeigt somit eine kontinuierliche Dreieckswellen­ form, wie in Fig. 60 gezeigt ist. Wenn man um einen Wiederho­ lungsstrukturabschnitt durch den p-Bereich 302 und dem n-Bereich 301 geht, kehrt das Potential an dem Querschnitt ent­ lang der Linie Y-Y' zu dem gleichen Pegel zurück. Somit wird ein Offsetpunkt so bestimmt, daß eine Fläche S1 (eine schraf­ fierte Fläche) auf der positiven Seite des elektrischen Feldes in der X-Richtung gleich zu einer Fläche S2 (eine schraffierte Fläche) auf der negativen Seite ist. Wenn das vorliegende Mo­ dell durch Nd=Na (Na: Nettodotierungskonzentration eines p-Bereiches 302) vereinfacht wird, wird der größte Wert des elek­ trischen Feldes in der X-Richtung durch die folgende Beziehung angegeben:
Ex(max)=q.Nd.Wn/2/ε (2)
ε: Dielektrische Konstante von Silizium.
Eine elektrische Feldstärke an einem Querschnitt entlang der Linie X-X' zeigt eine Verteilung in der Form eines Rechteckes oder eines Trapezes. Wenn die Bedingung, daß die Dotierungsmen­ ge in dem n-Bereich 301 gleich zu der Dotierung in dem p-Bereich 302 ist, erfüllt ist, wird eine rechteckige elektrische Feldverteilung erhalten. Wenn die Dotierungsmenge in dem n-Bereich 301 relativ größer ist, wird die Stärke eines elektri­ schen Feldes näher an Source (S) erhöht, so wie es typisch ist, mit einer Einrichtung mit einer typischen n-Driftschicht.
Hier ist die Durchbruchsspannung Vbr einer Einrichtung fast durch den größten Wert des elektrischen Feldes, der eine kriti­ sche elektrische Feldstärke Ec (für Silizium ist Ec≘2.105 V/cm) erreicht, bestimmt und somit kann, wenn Na=Nd, die folgende Be­ ziehung erhalten werden:
Vbr≘Ec.Ld (3)
Entsprechend der Beziehung (1) wird eine Dotierungskonzentra­ tion Na des p-Bereiches 302 auch derart erhöht, daß die Durch­ bruchsspannung gehalten wird, während eine Dotierungskonzentra­ tion Nd des n-Bereiches 301 nur derart erhöht werden muß, daß eine Spannung im Ein-Zustand (Ein-Zustands-Widerstand) redu­ ziert wird. So wie der absolute Wert dieser Dotierungskonzen­ trationen erhöht wird, wird der Gradient eines elektrischen Feldes entlang der X-Richtung in einem Auszustand steil. Dann, wenn der größte Wert Ex(max) des elektrischen Feldes ein kriti­ sches elektrisches Feld erreicht, erreicht die Durchbruchsspan­ nung nicht mehr einen in der Beziehung (3) erwarteten Wert. So­ mit wird die folgende Beziehung benötigt:
Wn<2.ε.Ec/(q.Nd) (4)
Der Ein-Zustands-Widerstand beträgt:
Ron=Vbr.(Wn+Wp)/(2.ε.µ.Ec) (5)
Somit kann, wenn Wn und Wp verringert werden, der Ein-Zustands- Widerstand (Widerstand im Ein-Zustand) extrem verringert wer­ den. Während ein Ein-Zustands-Widerstand in dieser Struktur proportional zu der ersten Potenz der Durchbruchsspannung ist, wird ein Ein-Zustands-Widerstand in einem Leistungs-MOSFET, der einen der Anmelderin bekannten, einfachen Driftbereich mit ho­ hem Widerstand verwendet, proportional zu der zweiten Potenz der Durchbruchsspannung (die genauer auch die 2,6-te Potenz der Durchbruchsspannung sein kann unter Berücksichtigung der Abhän­ gigkeit eines kritischen elektrischen Feldes von der Dotie­ rungskonzentration der Driftschicht) erhöht. Somit wird erwar­ tet, daß wenn eine feine pn-Wiederholungsstruktur, wie in Fig. 58 gezeigt ist, eingebaut werden kann, eine Einrichtung mit ho­ her Durchbruchsspannung und nieder Ein-Zustandsspannung erhal­ ten werden kann.
Die oben erwähnte Druckschrift beschreibt, daß die in Fig. 58 gezeigte pn-Wiederholungsstruktur durch epitaktisches Wachsen von Silizium, das selektiv eine Dotierung in einem geätzten Graben enthält, oder durch Verursachen einer Kernumwandlung durch selektive Neutronenbestrahlung erhalten werden kann. Je­ doch weist keines dieser Verfahren tatsächlich kaum die Mög­ lichkeit des Erzielens einer pn-Wiederholungsstruktur auf. Dies wird im folgenden im Detail mit Bezug zu jedem Herstellungsver­ fahren, das in den Figuren gezeigt ist, beschrieben.
Es wird angemerkt, daß die oben erwähnte Druckschrift die fol­ genden Herstellungsverfahren schriftlich beschreibt und daß so­ mit die folgende Beschreibung mittels der Figuren von der schriftlichen Beschreibung abgeleitet ist.
Fig. 62-64 sind schematisch Querschnittsansichten zum Darstel­ len eines Herstellungsverfahrens einer pn-Wiederholungsstruktur durch ein epitaktisches Wachstumsverfahren in der Reihe der Verfahrensschritte. Wie in Fig. 62 gezeigt ist, wird eine n⁻-Epitaxieschicht 301 durch ein epitaktisches Wachstumsverfah­ ren auf einem n⁺-Bereich 304, der als ein Drain-n⁺-Bereich dient, gebildet.
Wie in Fig. 63 gezeigt ist, wird die n⁻-Epitaxieschicht 301 anisotrop geätzt, wobei die n⁻-Epitaxieschicht 301 mit einer Maske 310, die zum Beispiel aus einem Siliziumoxidfilm gebildet ist, maskiert ist. Dies verursacht, daß der n⁺-Bereich 304 freigelegt ist und ein Graben 301a in der n⁻-Epitaxieschicht 301 gebildet wird. Dann wird die Maske 310 entfernt.
Wie in Fig. 64 gezeigt ist, wird ein p⁻-Epitaxieschicht 302 se­ lektiv in dem Graben 301a durch ein epitaktisches Wachstumsver­ fahren gebildet. Somit wird eine pn-Wiederholungsstruktur durch ein epitaktisches Wachstumsverfahren gebildet.
Mit einem solchen epitaktischen Wachstumsverfahren wächst ein zu bildender Film während eine Dotierung näher zu einem Substrat gezogen wird, was allgemein als ein Selbstdotierungs­ phänomen bekannt ist. Somit wird, sogar für ein Wachstum bei einer niedrigen Temperatur von ungefähr 800°C, eine Dotierung näher an einem Substrat (eine Dotierung in der n⁻-Epitaxie­ schicht 301) leicht in die p⁻-Epitaxieschicht 302 während dem Wachsen der p⁻-Epitaxieschicht 302 diffundiert. Somit können reine p- und n-Dotierungsschichten 301 und 302 in einer pn-Wiederholungsstruktur nicht in einer mikrometerfeinen Wiederho­ lungsstruktur gebildet werden.
Weiter ist bekannt, daß die Dotierungskonzentration in dem epi­ taktischen Wachstumsverfahren bestenfalls auf ungefähr 5% ge­ steuert werden kann und daß es schwierig ist, sie auf 10% für den folgenden Fall zu steuern, bei dem der Wert der Dotierungs­ konzentration einer p-Dotierungsschicht so benötigt wird, daß er nahe an dem der Dotierungskonzentration einer n-Dotierungsschicht ist.
Fig. 65 und 66 sind schematische Querschnittsansichten zum Dar­ stellen eines Herstellungsverfahrens einer Wiederholungsstruk­ tur durch eine Kernumwandlung, die durch Neutronenstrahlung verursacht ist, in der Reihe der Herstellungsschritte. Mit Be­ zug zuerst auf Fig. 65 wird eine p⁻-Epitaxieschicht 302 auf ei­ nem n⁺-Bereich 304, der als ein Drain-n⁺-Bereich dient, durch ein epitaktisches Wachstumsverfahren gebildet.
Wie in Fig. 66 gezeigt ist, wird eine Maske 350 gebildet und eine p⁻-Epitaxieschicht 302 wird selektiv mit Neutronenstrahlen bestrahlt. Somit wird eine Kerntransformation in einem Teil des Siliziums (Si) derart verursacht, daß Phosphor (P) hergestellt wird. Der Phosphor ist ein n-Dotierstoff und somit wird eine n⁻-Schicht 301 in der p⁻-Epitaxieschicht 302, die mit Neutro­ nenstrahlen bestrahlt wird, gebildet. Somit bildet eine Kern­ transformation durch Neutronenstrahlung eine pn-Wiederholungsstruktur.
Für die Kerntransformation durch selektive Neutronenbestrahlung gibt es momentan kein Maskenmaterial zum Bilden von Mustern mit Mikrometergröße. Während eine Maske einen Lichtabschirmungsfilm zum Abschirmen von Neutronenbestrahlung benötigt, ist ein Mate­ rial, das typischerweise für einen Lichtabschirmungsfilm ver­ wendet wird, zu dünn, um Neutronenstrahlen beim Bilden von Mu­ stern von Mikrometergröße abzuschirmen. Weiterhin ist es, da ein paralleler Neutronenfluß nicht erhalten werden kann, unmög­ lich, eine feine Herstellung durch selektive Neutronenstrah­ lung, wie oben beschrieben wurde, zu erreichen.
Wie oben beschrieben wurde, gibt es, während die in der oben erwähnten Druckschrift beschriebene Struktur die Möglichkeit einer großen Verbesserung des Kompromisses zwischen der Durch­ bruchsspannung und der Ein-Zustandsspannung der vorhandenen Einrichtungen stark zu verbessern, aufweist, auch den großen Nachteil, daß die Struktur nicht erhalten werden kann.
Es ist Aufgabe der vorliegenden Erfindung, eine feine pn-Wiederholungsstruktur derart zu ermöglichen, daß eine Halblei­ tereinrichtung mit hoher Durchbruchsspannung zur Verfügung ge­ stellt wird, die in der Lage ist, den Kompromiß zwischen der Durchbruchsspannung und der Spannung im Ein-Zustand davon stark zu verbessern.
Die Aufgabe wird durch die Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 1 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Eine Halbleitereinrichtung mit hoher Durchbruchsspannung weist ein Halbleitersubstrat, einen ersten Dotierungsbereich eines ersten Leitungstyps, einen zweiten Dotierungsbereich eines zweiten Leitungstyps, einen dritten Dotierungsbereich des zwei­ ten Leitungstyps, einen vierten Dotierungsbereich des ersten Leitungstyps und eine Gateelektrodenschicht auf. Das Halblei­ tersubstrat weist eine erste Hauptoberfläche und eine dazu ent­ gegengesetzte zweite Hauptoberfläche auf und weist eine Mehr­ zahl von Gräben auf, die an der ersten Hauptoberfläche vorgese­ hen sind. Der erste Dotierungsbereich ist innerhalb eines Be­ reiches des Halbleitersubstrates, der zwischen einem Graben und einem anderen Graben der Mehrzahl von Gräben eingeschlossen bzw. begrenzt bzw. schichtweise angeordnet ist, und an einer Seitenwandoberfläche eines Grabens gebildet. Der zweite Dotie­ rungsbereich ist innerhalb des Bereiches, der zwischen dem Gra­ ben und dem anderen Graben begrenzt ist, an einer Seiten­ wandoberfläche des anderen Grabens gebildet und bildet einen pn-Übergang mit dem ersten Dotierungsbereich. Der dritte Dotie­ rungsbereich ist an dem ersten und dem zweiten Dotierungsbe­ reich näher zu der ersten Hauptoberfläche gebildet. Der vierte Dotierungsbereich ist zumindest an der ersten Hauptoberfläche oder einer Seitenwandoberfläche des einen Grabens derart gebil­ det, daß der vierte Dotierungsbereich gegenüber dem ersten Do­ tierungsbereich mit dem dazwischen vorgesehenen dritten Dotie­ rungsbereich ist. Die Gateelektrodenschicht ist gegenüber dem dritten Dotierungsbereich, der zwischen dem ersten Dotierungs­ bereich und dem vierten Dotierungsbereich schichtweise angeord­ net ist, mit einer dazwischen vorgesehenen Gateisolierschicht. Der erste Dotierungsbereich weist eine Dotierungskonzentrati­ onsverteilung auf, die von einer Seitenwandoberfläche des einen Grabens diffundiert ist, und der zweite Dotierungsbereich weist eine Dotierungskonzentrationsverteilung auf, die von einer Sei­ tenwandoberfläche des anderen Grabens diffundiert ist.
Eine Halbleitereinrichtung mit hoher Durchbruchsspannung weist einen ersten und einen zweiten Dotierungsbereich als eine pn-Struktur auf, die an einem Bereich gebildet ist, der zwischen einem ersten Graben und einem zweiten Graben begrenzt ist. So­ mit kann der Kompromiß zwischen der Durchbruchsspannung und der Spannung im Ein-Zustand von vorhandenen Einrichtungen stark verbessert werden.
Weiterhin weist jeder von dem ersten und dem zweiten Dotie­ rungsbereich eine Dotierungskonzentrationsverteilung auf, die von einer Seitenwandoberfläche des ersten und/bzw. des zweiten Grabens diffundiert ist. Eine Struktur mit einer Dotierungskon­ zentrationsverteilung kann zum Beispiel durch ein Verfahren der geneigten/schrägen Ionenimplantation gebildet werden. Das Io­ nenimplantationsverfahren weist eine viel größere Steuerbarkeit der Dotierungskonzentration auf als dies das epitaktische Wachstumsverfahren tut. Somit können eine feine pn-Wieder­ holungsstruktur in Mikrometergrößenordnung, bei der der Wert der p-Dotierungskonzentration nahe an dem der n-Dotierungs­ konzentration ist, und ein Leistungs-MOSFET mit einer solchen feinen Wiederholungsstruktur in Mikrometergrößenordnung mit gu­ ter Steuerbarkeit gebildet werden.
In einem bevorzugten Aspekt ist eine Sourceelektrode auf der ersten Hauptoberfläche derart gebildet, daß die Sourceelektrode elektrisch mit dem dritten und vierten Dotierungsbereich ver­ bunden ist, und ist eine Drainelektrode auf der zweiten Haupt­ oberfläche derart gebildet, daß die Drainelektrode elektrisch mit dem ersten Dotierungsbereich verbunden ist.
Dies ermöglicht eine feine pn-Wiederholungsstruktur im Mikrome­ terbereich in einem longitudinalen Leistungs-MOSFET.
In einem anderen bevorzugten Aspekt ist eine Sourceelektrode auf der ersten Hauptoberfläche derart gebildet, daß die Sour­ ceelektrode elektrisch mit dem dritten und dem vierten Dotie­ rungsbereich verbunden ist, und ist eine Drainelektrode auf der ersten Hauptoberfläche so gebildet, daß die Drainelektrode elektrisch mit dem ersten Dotierungsbereich verbunden ist.
Dies ermöglicht eine feine pn-Wiederholungsstruktur im Mikrome­ terbereich in einem lateralen Leistungs-MOSFET.
In einem anderen bevorzugten Aspekt ist der Zwischenraum zwi­ schen benachbarten Gräben gleich oder weniger als ein Drittel der Tiefe des Grabens.
Dies ermöglicht eine pn-Wiederholungsstruktur mit feiner Größe.
In einem anderen bevorzugten Aspekt ist der erste Dotierungsbe­ reich an einer von Seitenwandoberflächen des einen Grabens, die einander gegenüberliegen, gebildet und ein Dotierungsbereich des Leitungstyps, der von dem des ersten Dotierungsbereiches verschieden ist, ist an der anderen der Seitenwandoberflächen gebildet.
Dieses Struktur kann zum Beispiel durch das Verfahren der ge­ neigten Ionenimplantation erhalten werden.
In einem anderen bevorzugten Aspekt ist der erste Dotierungsbe­ reich an einer von Seitenwandoberflächen von einem Graben, die einander gegenüberliegen, gebildet und ein Dotierungsbereich des Leitungstyps, der der gleiche ist wie der des ersten Dotie­ rungsbereiches, ist an der anderen Seitenwandoberfläche gebil­ det.
Diese Struktur kann zum Beispiel durch das Verfahren der ge­ neigten Drehionenimplantation erhalten werden.
In einem anderen bevorzugten Aspekt ist ein Inneres eines Gra­ bens mit Silizium, das eine Dotierungskonzentration von nicht mehr als 10% einer Dotierungskonzentration des ersten Dotie­ rungsbereiches an einer Seitenwandoberfläche des einen Grabens aufweist, gefüllt.
Dies kann verhindern, daß die Ladungsdichte einer Füllschicht, die aus Silizium gebildet ist, deutlich die elektrische Feld­ verteilung beeinflußt, wenn die Füllschicht einen Graben füllt.
In einem anderen bevorzugten Aspekt ist ein fünfter Dotierungs­ bereich des ersten Leitungstyps, der eine Dotierungskonzentra­ tion aufweist, die größer ist als die des ersten Dotierungsbe­ reiches, näher an der zweiten Hauptoberfläche als der erste und der zweite Dotierungsbereich vorgesehen. Die Drainelektrode ist elektrisch mit dem ersten Dotierungsbereich mit dem dazwischen vorgesehenen fünften Dotierungsbereich verbunden. Silizium, das ein Inneres eines Grabens erfüllt, ist von dem ersten und dem zweiten Dotierungsbereich durch eine Isolierschicht getrennt und ist in Kontakt mit dem fünften Dotierungsbereich.
In einem anderen bevorzugten Aspekt ist ein Inneres eines Gra­ bens mit einer Isolierschicht gefüllt.
Da ein Graben mit einer Isolierschicht gefüllt ist und die Iso­ lierschicht eine ausreichend geringe Ladungsdichte aufweist, beeinflußt die Ladungsdichte die elektrische Feldverteilung nicht deutlich.
In einem anderen bevorzugten Aspekt erstreckt sich eine Ga­ teelektrodenschicht in einer Richtung, in der sich ein und ein anderer Graben erstrecken.
In einem anderen bevorzugten Aspekt erstreckt sich eine Ga­ teelektrodenschicht in eine Richtung, in der die Gateelektro­ denschicht den einen und anderen Graben schneidet.
Dies ermöglicht ein Entwerfen mit höherem Freiheitsgrad. Wei­ terhin kann der Zwischenraum zwischen den Gates oder das Ga­ teintervall erhöht werden und somit können ein Ansteigen der Eingabekapazität aufgrund der Erhöhung der Gatedichte und eine Verringerung der Schaltgeschwindigkeit verhindert werden.
In einem anderen bevorzugten Aspekt weist eine Gateelektroden­ schicht eine Grabengatestruktur auf und ist an der ersten Hauptoberfläche gebildet und nur auf dem ersten Dotierungsbe­ reich vorgesehen.
Dies ermöglicht einen Entwerfen mit einem höheren Freiheits­ grad. Weiterhin kann die Gatekapazität weiter verringert werden und somit wird die Schaltgeschwindigkeit weiter verbessert.
In einem anderen bevorzugten Aspekt weist eine Gateelektroden­ schicht eine planare Gatestruktur auf und ist auf der ersten Hauptoberfläche gebildet.
Dies erlaubt, daß der Zwischenraum zwischen den Gates erhöht wird, verglichen mit dem Grabengatetyp und somit wird ein ein­ facher Prozeß zum Bilden einer Gatestruktur und ein Herstellen mit geringen Kosten ermöglicht.
Nach einem anderen Aspekt ist eine Wiederholungsstruktur gebil­ det, bei der eine pn-Struktur, die aus einem ersten Dotierungs­ bereich und einem dazu benachbarten zweiten Dotierungsbereich und einem Graben gebildet ist, wiederholt wird. Eine äußere Be­ grenzung der Wiederholungsstruktur ist mit einem Widerstands­ film mit einer dazwischen vorgesehenen Isolierschicht bedeckt und das Ende des Widerstandsfilmes, das näher an der ersten Hauptoberfläche ist, ist elektrisch mit einer Sourceelektrode verbunden, und das Ende des Widerstandsfilmes, das näher an der zweiten Hauptoberfläche ist, ist elektrisch mit einer Drain­ elektrode verbunden.
Dies ermöglicht, daß ein elektrisches Feld einer pn-Wiederho­ lungsstruktur mit einer Äquipotentialoberfläche an einem Endab­ schnitt der Wiederholungsstruktur ohne Widerspruch verbunden ist und eine Durchbruchsspannung der pn-Wiederholungsstruktur wird intakt erhalten. Weiterhin dient ein Widerstandsfilm, der mit einer Sourceelektrode und mit einer Drainelektrode verbun­ den ist, als eine Widerstandsfeldplatte und dies verhindert Ef­ fekte von Ionen und ähnlichem innerhalb eines Versiegelungshar­ zes oder ähnlichem und somit kann auf lange Dauer eine stabile Durchbruchsspannung erhalten werden. Weiterhin wird nur eine kleine Fläche für die Endstruktur benötigt und somit kann mit geringen Kosten hergestellt werden.
In einem anderen bevorzugten Aspekt ist eine Wiederholungs­ struktur gebildet, bei der eine pn-Struktur, die aus einem er­ sten Dotierungsbereich und einem dazu benachbarten zweiten Do­ tierungsbereich und einem Graben gebildet ist, wiederholt ist. Die Wiederholungsstruktur ist an ihrer äußeren Begrenzung mit einem Halbleiterbereich eines ersten Leitungstyps verbunden und weist eine Struktur auf, bei der eine Spitze oder ein Ende ei­ ner Verarmungsschicht, die sich von der Wiederholungsstruktur ausdehnt/erstreckt, wenn eine Spannung an die Drainelektrode angelegt wird, innerhalb des Halbleiterbereiches endet.
Dies ermöglicht eine Endstruktur mit einer einfachen Wiederho­ lungsstruktur.
In einem anderen bevorzugten Aspekt ist eine Diffusionslänge einer Dotierung in dem ersten Dotierungsbereich von einer Sei­ tenwandoberfläche von einem Graben kürzer als eine Breite des ersten Dotierungsbereiches zwischen der Seitenwandoberfläche des einen Grabens und einem pn-Übergang des ersten und des zweiten Dotierungsbereiches. Eine Diffusionslänge einer Dotie­ rung in dem zweiten Dotierungsbereich von einer Seitenwandober­ fläche eines anderen Grabens ist kürzer als eine Breite des zweiten Dotierungsbereiches zwischen der Seitenwandoberfläche des anderen Grabens und dem pn-Übergang des ersten und des zweiten Dotierungsbereiches.
Dies entspannt Änderungen des elektrischen Feldes in der pn-Wiederholungsstruktur und somit kann eine elektrische Feldkon­ zentration verhindert werden.
In einem anderen bevorzugten Aspekt ist eine Wiederholungs­ struktur gebildet, bei der ein pn-Struktur, die aus einem er­ sten Dotierungsbereich und einem dazu benachbarten zweiten Do­ tierungsbereich und einem Graben gebildet ist, wiederholt ist. Der Zwischenraum zwischen den Gräben ist schmäler an der äuße­ ren Begrenzung bzw. an der Peripherie als an dem Zentrum bzw. im Mittelpunkt der Wiederholungsstruktur an der ersten Haupt­ oberfläche.
Dies schränkt einen Abfall der Durchbruchsspannung ein und der Abfall der Durchbruchsspannung wird weniger wahrscheinlich ver­ ursacht.
In einem anderen bevorzugten Aspekt füllt eine Füllschicht, die Silizium als ein Material enthält, ein Inneres eines Grabens. Eine Dotierungskonzentration der Füllschicht ist geringer als die eines Halbleiterbereiches.
In einem anderen bevorzugten Aspekt ist die gesamte Menge einer Dotierung, die entgegengesetzt im Leitungstyp zu der des Halb­ leiterbereiches ist, größer, wenn die gesamte Menge einer Do­ tierung des ersten Leitungstyps, die in dem ersten und dem zweiten Dotierungsbereich eingebracht ist, mit der einer Dotie­ rung des zweiten Leitungstyps, die in dem ersten und zweiten Dotierungsbereich eingebracht ist, verglichen wird.
In einem anderen bevorzugten Aspekt ist das Halbleitersubstrat ein SOI-Substrat, das ein Substrat, das näher an der zweiten Hauptoberfläche angeordnet ist, und eine Halbleiterschicht, die näher an der ersten Hauptoberfläche und isoliert von dem Substrat angeordnet ist, aufweist, und der erste, zweite, drit­ te und vierte Dotierungsbereich sind in der Halbleiterschicht gebildet.
Dies ermöglicht einen lateralen Leistungs-MOSFET des SOI-Typs.
Weiterhin kann, da eine feine pn-Wiederholungsstruktur im Mi­ krometerbereich mit einer guten Steuerbarkeit gebildet werden kann, der Kompromiß zwischen der Durchbruchsspannung und der Spannung im Ein-Zustand einer vorhandenen Einrichtung stark verbessert werden.
Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfin­ dung ergeben sich aufgrund der Beschreibung von Ausführungsfor­ men anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine schematische Querschnittsansicht einer Anordnung einer Halbleitereinrich­ tung mit hoher Durchbruchsspannung gemäß einer ersten Ausführungsform;
Fig. 2 eine Nettodotierungskonzentrationsver­ teilung entlang des Y-Y'-Querschnitts, der in Fig. 1 gezeigt ist;
Fig. 3 ein Diagramm zum Darstellen von Parame­ tern der Dotierungsverteilung in der in Fig. 1 gezeigten Struktur;
Fig. 4 eine elektrische Feldstärkenverteilung entlang des Y-Y'-Querschnittes, der in Fig. 1 gezeigt ist, in der X-Richtung in einem Aus-Zustand;
Fig. 5-18 schematische Querschnittsansichten, die ein Herstellungsverfahren einer Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung entsprechend der ersten Ausfüh­ rungsform in der Reihe der Prozeßschrit­ te zeigen;
Fig. 19 ein Ergebnis einer Simulation einer Durchbruchsspannung und eines Widerstan­ des im Ein-Zustand der in Fig. 58 ge­ zeigten Struktur;
Fig. 20 ein Ergebnis einer Simulation einer Do­ tierungsverhältnisabhängigkeit einer Durchbruchsspannung in der in Fig. 58 gezeigten Struktur;
Fig. 21 ein Ergebnis einer Simulation einer Durchbruchsspannung und eines Widerstan­ des im Ein-Zustand der in Fig. 1 gezeig­ ten Struktur;
Fig. 22 ein Ergebnis einer Simulation einer Do­ tierungsverhältnisabhängigkeit einer Durchbruchsspannung in der in Fig. 1 ge­ zeigten Struktur;
Fig. 23 eine schematische Querschnittsansicht einer Anordnung einer Halbleitereinrich­ tung mit hoher Durchbruchsspannung ent­ sprechend einer zweiten Ausführungsform;
Fig. 24 eine Nettodotierungskonzentrationsver­ teilung entlang einem Y-Y'-Querschnitt, der in Fig. 23 gezeigt ist;
Fig. 25-30 schematische Querschnittsansichten, die ein Herstellungsverfahren einer Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung gemäß der zweiten Ausführungs­ form in der Reihe der Prozeßschritte zeigen;
Fig. 31 eine schematische perspektivische An­ sicht einer Anordnung einer Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung entsprechend einer dritten Aus­ führungsform;
Fig. 32 eine schematische Querschnittsansicht einer Anordnung einer Halbleitereinrich­ tung mit hoher Durchbruchsspannung ent­ sprechend einer vierten Ausführungsform;
Fig. 33 ein Ergebnis einer Simulation einer Durchbruchsspannung und eines Widerstan­ des im Ein-Zustand der in Fig. 32 ge­ zeigten Anordnung;
Fig. 34 ein Ergebnis einer Simulation einer Do­ tierungsverhältnisabhängigkeit einer Durchbruchsspannung der in Fig. 32 ge­ zeigten Struktur;
Fig. 35 eine schematische perspektivische An­ sicht einer Anordnung einer Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung entsprechend einer fünften Aus­ führungsform;
Fig. 36 eine schematische perspektivische An­ sicht einer Anordnung einer Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung gemäß einer sechsten Ausfüh­ rungsform;
Fig. 37 eine schematische Querschnittsansicht, die einen ersten Schritt des Herstel­ lungsverfahrens einer Halbleitereinrich­ tung mit hoher Durchbruchsspannung ent­ sprechend der sechsten Ausführungsform zeigt;
Fig. 38 eine schematische Querschnittsansicht, die einen zweiten Schritt des Herstel­ lungsverfahrens der Halbleitereinrich­ tung mit hoher Durchbruchsspannung der sechsten Ausführungsform zeigt;
Fig. 39 und 40 schematische Querschnittsansichten, die dem Querschnitt A-A' bzw. B-B' von Fig. 38 entsprechen, die einen dritten Schritt des Herstellungsverfahrens der Halbleitereinrichtung mit hoher Durch­ bruchsspannung entsprechend der sechsten Ausführungsform zeigen;
Fig. 41 eine schematische Querschnittsansicht, die einen vierten Schritt des Herstel­ lungsverfahrens einer Halbleitereinrich­ tung mit hoher Durchbruchsspannung ent­ sprechend der sechsten Ausführungsform zeigt;
Fig. 42 und 43 schematische Querschnittsansichten ent­ lang der Linie A-A' bzw. B-B' von Fig. 41, die den vierten Schritt des Herstel­ lungsverfahrens der Halbleitereinrich­ tung mit hoher Durchbruchsspannung der sechsten Ausführungsform zeigen;
Fig. 44 und 45 schematische Querschnittsansichten ent­ sprechend dem A-A' bzw. B-B' Querschnitt von Fig. 41, die einen fünften Schritt des Herstellungsverfahrens der Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung der sechsten Ausführungsform zeigen;
Fig. 46 und 47 schematische Querschnittsansichten, die dem A-A' bzw. B-B' Querschnitt von Fig. 41 entsprechen, die einen sechsten Schritt des Herstellungsverfahrens der Halbleitereinrichtung mit hoher Durch­ bruchsspannung entsprechend der sechsten Ausführungsform zeigen;
Fig. 48 eine schematische perspektivische An­ sicht einer Anordnung einer Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung gemäß einer siebten Ausfüh­ rungsform;
Fig. 49 eine schematische perspektivische An­ sicht, die einen ersten Schritt eines Herstellungsverfahrens einer Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung entsprechend der siebten Aus­ führungsform zeigt;
Fig. 50 und 51 schematische perspektivische Ansichten entlang der Linie A-A' bzw. B-B' von Fig. 40, die einen ersten Schritt des Herstellungsverfahrens der Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung entsprechend der sechsten Aus­ führungsform zeigen;
Fig. 52 und 53 schematische Querschnittsansichten ent­ sprechend dem A-A' bzw. B-B' Querschnitt von Fig. 41, die einen sechsten Schritt des Herstellungsverfahrens der Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung gemäß der siebten Ausführungs­ form zeigen;
Fig. 54 ein Ergebnis einer Simulation der Abhän­ gigkeit des Widerstandes im Ein-Zustand von dem Abstand zwischen den Gates in der in Fig. 49 gezeigten Struktur;
Fig. 55, 56 und 57 perspektivische Ansichten einer Anord­ nung einer Halbleitereinrichtung mit ho­ her Durchbruchsspannung entsprechend der achten, neunten bzw. zehnten Ausfüh­ rungsform;
Fig. 58 eine schematische Querschnittsansicht einer Anordnung einer der Anmelderin be­ kannten Halbleitereinrichtung mit hoher Durchbruchsspannung, die von dem Doku­ ment hergeleitet ist;
Fig. 59 eine Nettodotierungskonzentrationsver­ teilung entlang eines Y-Y'-Querschnitts von Fig. 58;
Fig. 60 eine elektrische Feldstärkenverteilung entlang eines Y-Y'-Querschnitts, der in Fig. 58 gezeigt ist, in der X-Richtung in einem Aus-Zustand;
Fig. 61 eine elektrische Feldstärkenverteilung entlang des X-X'-Querschnitts, der in Fig. 58 gezeigt ist, in einem Aus- Zustand;
Fig. 62-64 schematische Querschnittsansichten in der Reihenfolge der Prozeßschritte, wenn eine der Anmelderin bekannte Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung unter Verwendung des epitakti­ schen Wachstumsverfahrens hergestellt wird;
Fig. 65 und 66 schematische Querschnittsansichten in der Reihenfolge der Prozeßschritte, wenn eine der Anmelderin bekannte Halblei­ tereinrichtung mit hoher Durchbruchs­ spannung durch selektive Neutronenbe­ strahlung hergestellt wird.
Erste Ausführungsform
Wie in Fig. 1 gezeigt ist, ist eine erste Hauptoberfläche eines Halbleitersubstrates mit einer Mehrzahl von wiederholten Gräben 7a vorgesehen. Es ist ein n- und ein p-Diffusionsbereich 1 und 2 in einem Bereich, der durch die Gräben 7a begrenzt ist, vor­ gesehen und der n-Diffusionsbereich 1 ist an einer Seiten­ wandoberfläche von einem Graben 7a vorgesehen und der p-Diffusionsbereich 2 ist an einer Seitenwandoberfläche eines an­ deren Grabens 7a vorgesehen. Die n- und p-Diffusionsbereiche 1 und 2 bilden einen pn-Übergang entlang der Richtung der Tiefe des Grabens 7a.
Eine p-Wanne 3 (auch als ein p-Basisbereich bezeichnet) ist nä­ her an der ersten Hauptoberfläche als die n- und p-Diffusions­ bereiche 1 und 2 gebildet. Es ist ein Source-n⁺-Diffusionsbe­ reich 5 innerhalb der p-Wanne 3 an einer Seitenwandoberfläche von einem Graben 7a vorgesehen. Eine Gateelektrodenschicht 9 ist entlang einer Seitenwandoberfläche von einem Graben 7a so vorgesehen, daß die Gateelektrodenschicht 9 gegenüber der p-Wanne 3 ist, die zwischen dem Source-n⁺-Diffusionsbereich 5 und dem n-Diffusionsbereich 1 begrenzt bzw. schichtweise angeordnet ist, wobei eine Gateisolierschicht 8 zwischen der p-Wanne 3 und der Gateelektrodenschicht 9 vorgesehen ist.
Der Graben 7a ist mit einer Füllschicht 7, die aus einem Isola­ tor von Silizium mit niedriger Dotierungskonzentration (einschließlich ein Einkristall, ein Polykristall, kein Kri­ stall und ein Feinkristall), einem Siliziumoxidfilm oder ähnli­ chem gebildet ist, gefüllt. Ein p⁺-Diffusionsbereich 6 ist nä­ her an der ersten Hauptoberfläche als die Füllschicht 7 vorge­ sehen und ist in Kontakt mit der p-Wanne 3.
Weiterhin ist ein Drain-n⁺-Bereich 4 näher an der zweiten Hauptoberfläche gebildet als eine wiederholende Struktur von n- und p-Typ Diffusionsbereichen 1 und 2 und einem Graben 7a (im folgenden als eine p-n-Grabenwiederholungsstruktur bezeichnet).
Eine Sourceelektrodenschicht 10 ist auf der ersten Hauptober­ fläche so gebildet, daß die Sourceelektrodenschicht 10 elek­ trisch mit der p-Wanne 3, dem Source-n⁺-Diffusionsbereich 5 und dem p⁺-Diffusionsbereich 6 verbunden ist. Eine Drainelektroden­ schicht 11 ist auf der zweiten Hauptoberfläche so gebildet, daß die Drainelektrodenschicht 11 elektrisch mit dem Drain-n⁺- Bereich 4 verbunden ist.
Die Struktur der oben beschriebenen Halbleitereinrichtung mit hoher Durchbruchsspannung unterscheidet sich von dem der Anmel­ derin bekannten Beispiel, das in Fig. 58 gezeigt ist, speziell darin, daß der p-n-Strukturabschnitt 1, 2 zwischen den Gräben 7a schichtweise vorgesehen ist und daß eine n-Dotierung von ei­ ner Seitenoberfläche von einem Graben 7a derart eingebracht ist, daß ein n-Diffusionsbereich 1 gebildet ist, und daß eine p-Dotierung ist von einer Seitenwandoberfläche eines anderen Grabens 7a derart eingebracht, daß der p-Diffusionsbereich 2 gebildet ist. Aufgrund einer solchen Struktur weist der n-Diffusionsbereich 1 eine Dotierungskonzentrationsverteilung auf, die von der Seitenwandoberfläche eines Grabens 7a diffun­ diert ist, und der p-Diffusionsbereich 2 weist eine Dotierungs­ konzentrationsverteilung auf, die von der Seitenwandoberfläche des anderen Grabens 7a diffundiert ist.
In anderen Worten ist ein Vorteil der Struktur eine aktuelle Herstellung zu ermöglichen, die nicht mit der Anmelderin be­ kannten Strukturen erzielt werden kann. Während die Details im folgenden beschrieben werden, soll auf folgenden Punkt hinge­ wiesen werden. Zum Beispiel ist eine Scheibe (Wafer) mit einer n⁻-Schicht, die auf dem Drain-n⁺-Bereich 4 durch epitaktisches Wachsen gebildet ist, mit einer p-Wanne 3 durch Ionenimplanta­ tion, thermischer Diffusion und ähnlichem vorgesehen. Dann wird der Graben 7a durch Grabenätzen oder ähnlichem gebildet und ei­ ne schräge Ionenimplantation einer p-Dotierung wird versetzt bzw. geneigt, von einer Normalen zu dem Wafer um einen Nei­ gungswinkel θ der in Fig. 1 gezeigt ist, durchgeführt:
θ = arctan(Wd/Ld) (6)
Dann wird der Neigungswinkel zu -θ derart geändert, daß eine n-Dotierung schräg ionenimplantiert wird. Somit wird der pn-Strukturabschnitt 1, 2 in einem Bereich, der zwischen den Grä­ ben 7a schichtweise angeordnet ist, gebildet.
Eine Nettodotierungskonzentration eines Querschnitts entlang der Linie Y-Y' in der Struktur der Halbleitereinrichtung mit hoher Durchbruchsspannung ist in Fig. 2 gezeigt. Wie in Fig. 2 gezeigt ist, ist die Dotierungskonzentration höher an einer Seitenwandoberfläche 7a und niedriger zu dem Inneren des Sili­ ziums, da eine Dotierung von einem Graben 7a eingebracht ist. Wenn eine thermische Diffusion durchgeführt wird, wird die Do­ tierung fast gemäß einer Gauß-Verteilung verteilt und stellt eine Verteilung dar, wie zum Beispiel die, die in Fig. 3 ge­ zeigt ist. Die Form einer Dotierungsverteilung ist bestimmt, wenn die Oberflächendotierungskonzentrationen Csn und Csp und die Diffusionslängen CHRn und CHRp als Parameter definiert sind. In diesem Beispiel ist ein Übergang, der durch einen n- und p-Diffusionsbereich 1 bzw. 2 gebildet ist, an einer Positi­ on gebildet, bei der die Dotierungsdiffusionen von beiden Sei­ ten gleich sind.
Wenn Ionen schräg in einen Graben, der ein großes Aspektver­ hältnis aufweist, implantiert werden, werden die Ionen reflek­ tiert und/oder abgelenkt an einer Seitenwandoberfläche des Gra­ bens und somit werden die Ionen auch in eine ungewünschte Sei­ tenwandoberfläche implantiert. Die praktische Nettodotierungs­ verteilung kann jedoch zum Beispiel durch Erhöhen der Injekti­ onsenergie erhalten werden.
Weiterhin wird, wie später beschrieben wird, die p-n-Garben­ wiederholungsstruktur typischerweise in einem n⁻-Halbleiter mit niedriger Dotierungskonzentration aufgrund der Randbedingungen der Endstruktur am Umfang der Vorrichtung gebildet. In diesem Beispiel soll n-Dotierung, die in dem n⁻-Halbleiter enthalten ist, als eine Hintergrunddotierung in dem n- und p-Diffusions­ bereich 1 und 2 enthalten sein.
Beim Füllen des Grabens 7a mit verschiedenem Silizium ist die Menge einer Dotierung der Füllschicht 7 wünschenswert ausrei­ chend gering, wenn sie nicht größer als 10% der Dotierungsmen­ gen des n- und p-Diffusionsbereiches 1 und 2 ist, so daß die Ladungsdichte innerhalb des Grabens 7a die elektrische Feldver­ teilung nicht beeinflußt.
Fig. 4 zeigt eine elektrische Feldverteilung einer p-n-Graben­ wiederholungsstruktur in der X-Richtung entlang der Linie Y-Y', wenn die Drainspannung in der in Fig. 1 gezeigten Struktur in einem Aus-Zustand erhöht wird und die p-n-Grabenwiederholungs­ struktur ausreichend verarmt ist. Wie in Fig. 4 gezeigt ist, ändert sich, während das elektrische Feld in der X-Richtung in dem n-Diffusionsbereich 1 erhöht ist und in dem p-Diffusions­ bereich 2 verringert ist, die Dotierungskonzentration in der X-Richtung entsprechend der Gauß-Verteilung und somit ist das elektrische Feld in der X-Richtung in der Form einer Fehler­ funktion, die diese integriert. Da weiterhin das Innere eines Grabens 7a durch einen Isolator, wie zum Beispiel Silizium mit einer niedrigen Dotierungskonzentration, Siliziumoxid oder ähn­ lichem, gebildet ist, ist die elektrische Felddichte des Inne­ ren ausreichend gering und somit ist das elektrische Feld in der X-Richtung innerhalb des Grabens 7a konstant.
In diesem Beispiel ist ebenfalls, da das Potential auf den gleichen Pegel in einer Periode aufgrund der Wiederho­ lungsstruktur zurückgeführt werden muß, ein Offset so bestimmt, daß eine Fläche S1 (schraffierte Fläche) an dem positiven Ab­ schnitt des elektrischen Feldes in der X-Richtung gleich ist zu einer Fläche S2 (schraffierte Fläche) an dem negativen Ab­ schnitt. Eine analytische Darstellung der Durchbruchsspannungs­ charakteristika, die durch diese Struktur erhalten werden, ist komplex und wird daher nicht weiter beschrieben.
Nun wird ein Verfahren des Herstellens einer Halbleitereinrich­ tung mit hoher Durchbruchsspannung entsprechend der vorliegen­ den Ausführungsform beschrieben.
Wie in Fig. 5 gezeigt ist, ist auf einem n-Substrat 4 mit hoher Dotierungskonzentration als ein Drain-n⁺-Bereich eine n-Epita­ xiewachstumsschicht 4a mit einer ausreichend geringen Dotie­ rungskonzentration verglichen mit der Konzentrationsverteilung des Dotierungsdiffusionsprozesses, der später beschrieben wird, gebildet. Praktisch muß eine Dotierungskonzentration der n-Epitaxiewachstumsschicht 4a nur in einem Bereich von 1×1013 cm⁻3 bis 1×1016 cm⁻3 sein. Wenn eine gewünschte Durchbruchsspannung einer Einrichtung ungefähr 300 V beträgt, muß die Dicke der n-Epitaxiewachstumsschicht 4a nur ungefähr 20 µm betragen. Weiter­ hin ist es anstatt des Bildens der n-Epitaxiewachstumsschicht 4a möglich, ein Substrat mit ungefähr der gleichen Dotierungs­ konzentration zu verwenden und es zu einer gewünschten Dicke zu polieren.
Wie in Fig. 6 gezeigt ist, wird ein p-Diffusionsbereich 3 als ein p-Basisbereich eines MOSFET auf einer Oberfläche der n-Epitaxiewachstumsschicht 4a unter Verwendung eines existieren­ den Dotierungsdiffusionsverfahrens gebildet. Auf dem p-Diffusionsbereich 3 ist ein Dreischichtstapelstruktur gebildet, die einen thermischen Oxidfilm 12, einen CVD (chemisches Ab­ scheiden aus der Gasphase)-Siliziumnitridfilm 13 und einen CVD- Siliziumoxidfilm 14 so aufweist, daß die Struktur in einer ge­ wünschten Form vorliegt. Die Stapelstruktur 12, 13, 14 wird als eine Maske benutzt und die unterliegende Schicht wird anisotrop geätzt.
Wie in Fig. 7 gezeigt ist, durchdringt das Ätzen den p-Basis­ bereich 3 und die n-Epitaxiewachstumsschicht 4a derart, daß ein Graben 7a gebildet wird, der den n⁺-Substratbereich 4 mit hoher Dotierungskonzentration erreicht.
Bei dem anisotropen Siliziumätzprozeß wird ein Schutzfilm gegen Ätzen an einem Mesa-Abschnitt benötigt. Somit ist ein Silizium­ ätzwiderstandsfilm, wie zum Beispiel ein CVD-Siliziumoxidfilm 14, vorgebildet und dann werden typische Photolithographie- und Ätzprozesse zum Bemustern verwendet. Wie oben beschrieben wur­ de, benötigt ein Graben 7a eine sehr präzise Breite und Aspekt­ verhältnis und somit wird ein Trockenätzen unter Verwendung ei­ nes Gases der Fluorgruppe, wie zum Beispiel NF3, SF6, SiF4 durchgeführt.
Während des oben erwähnten Trockenätzens wird ein dünner Film, der allgemein als ein Abscheidungsfilm bezeichnet wird, dessen Zusammensetzung ähnlich zu der des Siliziumoxidfilmes ist, an einer Seitenwand des Grabens 7a gebildet. Somit wird der Ab­ scheidungsfilm durch ein Mittel der Wasserstofffluorid (HF)- Gruppe direkt nach dem anisotropen Siliziumätzen entfernt.
Weiterhin ist es anstatt des Trockenätzprozesses möglich, ein Naßätzen unter Verwendung einer basischen Lösung von KOH, Hy­ drazin oder ähnlichem, das eine starke Anisotropie in Abhängig­ keit der Orientierung des Siliziumkristalls aufweist, durchzu­ führen. Diese basischen Ätzmittel enthalten mehr Komponenten, die leicht mobile Ionen eines Atoms werden, wie zum Beispiel K, und bilden allgemein Dotierungen und Ätzmittel selbst als basi­ sche Ätzmittel. Folglich ist dieser Prozeß, obwohl ein vorsich­ tiges Waschverfahren als Nachätzprozeß benötigt werden wird, praktisch schwierig durchzuführen und somit ist das oben er­ wähnte Trockenätzen effizienter.
Trockenätzvorrichtungen sind jedoch sehr teuer und haben eine kleine Ätzrate und weisen keine Chargenprozeßfähigkeit zum Ver­ arbeiten einer Mehrzahl von Scheiben zu einer Zeit auf und wei­ sen somit eine schlechte Massenproduktivität auf. Somit kann das Naßätzen unter Berücksichtigung der Kosten gegenüber der Herstellungseffizienz ausgewählt werden.
Zum Bilden des p-Diffusionsbereiches 3 an einem Abschnitt, der als Vorsprung eines Halbleiters, der zwischen Gräben 7a schichtweise angeordnet ist, wie in Fig. 7 gezeigt ist, dient, können folgende Schritte:
  • (1) Durchführen einer Ionenimplantation vor dem Bilden des Gra­ bens 7a,
  • (2) Durchführen eines epitaktischen Wachsens vor dem Bilden des Grabens 7a,
  • (3) Durchführen einer Diffusion aus der Dampfphase vor dem Bil­ den des Grabens 7a
oder ähnliche verwendet werden. Dann wird eine geeignete Wärme­ behandlung derart durchgeführt, daß eine gewünschte Tiefe der p-Basis erhalten wird.
Die Tiefe des p-Basisbereiches 3 oder des epitaktischen Wachs­ tumsbereiches 4a wird flacher als die benötigte, fertiggestell­ te Tiefe eingestellt, wobei die gesamte Verarbeitungszeitdauer bis zum abschließenden Schritt berücksichtigt wird. Allgemein ist jedoch die Zeitdauer der Wärmebehandlung, die für den Schritt der Diffusion einer Dotierung von einer Seitenwand des Grabens 7a, das später beschrieben wird, relativ kürzer als ein Wärmebehandlungsschritt, der zum Bilden des p-Basisbereiches 3 benötigt wird. Somit wird der p-Basisbereich 3 vor dem Graben­ bildungsschritt durchgeführt. Wenn die Zeitdauer der Wärmebe­ handlung, die für den Schritt der Diffusion von der Seitenwand des Grabens 7a benötigt wird, ausreichend zum Bilden des p-Basisbereiches 3 ist, kann der p-Basisbereich 3 direkt nach dem Bilden des Grabens 7a gebildet werden.
Wie in Fig. 8 gezeigt ist, wird eine schräge Ionenimplantation derart benutzt, daß Bor (B) in eine Seitenwandoberfläche des Grabens 7a implantiert wird und somit ein Borimplantationsbe­ reich 2a gebildet wird.
Wie in Fig. 9 gezeigt ist, wird eine schräge Ionenimplantation derart durchgeführt, wobei ihr Gradient entgegengesetzt zu dem der oben beschriebenen Borimplantation ist, daß Phosphor (P) in die andere Seitenwandoberfläche des Grabens 7a implantiert wird und somit ein Phosphorimplantationsbereich 1a gebildet wird.
Während das Verfahren des Einbringens einer Dotierung von einer Seitenwandoberfläche des Grabens 7a ein schräges Ionenimplanta­ tionsverfahren aufweist, können auch ein Gasdiffusionsverfah­ ren, das B2H6-Gas, PH3-Gas oder ähnliches verwendet, und ein Verfahren, das eine Festkörperquelle von Bornitrid oder ähnli­ chem, das auch ein Typ einer Gasdiffusion ist, benutzt, verwen­ det werden. Weiterhin kann ein flüssiges Glas einer Diffusions­ art, das als SOG (schleuderbeschichtetes Glas) bezeichnet wird, in hoher Konzentration in den Graben 7a gegossen bzw. gebildet werden und die Diffusionsart kann durch eine Wärmebehandlung diffundiert werden. Für diese Verfahren kann jedoch eine selek­ tive Diffusion in nur einer Seitenoberfläche des Grabens 7a nicht erreicht werden und weiterhin beträgt die Steuerbarkeit der Dotierungskonzentrationsverteilung einer Diffusionsart, die so erhalten wurde, maximal 10% und somit sind diese Verfahren ungeeignet für eine sehr präzise Dotierungsdiffusion und Fixie­ rung, die für die Struktur entsprechend der vorliegenden Erfin­ dung benötigt werden.
Somit wird das Ionenimplantationsverfahren, wie oben beschrie­ ben wurde, verwendet. Allgemein beträgt für das Ionenimplanta­ tionsverfahren die Steuerbarkeit der Atomkonzentration, die im­ plantiert ist, sehr genau nicht weniger als 0,1% und die schließlich abschließende Konzentration und das Diffusionspro­ fil unter Berücksichtigung der Variation der anderen Prozeß­ schritte kann in einer extrem hohen Präzision von nicht mehr als 3% kontrolliert werden.
Weiterhin ist das Aspektverhältnis, das Abmessungsverhältnis von der Tiefe zu der Öffnung, des Grabens 7a so extrem groß wie ungefähr 20 : 1. Folglich muß eine Dotierung in eine Seiten­ wandoberfläche eines Grabens 7a durch eine Ionenimplantation, die relativ zu einer Normalen zu einer Scheibenoberfläche um einen Winkel von ungefähr tan⁻1(1/20)≘2,9° beträgt. Beim Im­ plantieren von Ionen nur in eine gewünschte Seitenwandoberflä­ che eines Grabens ist eine gute Steuerbarkeit des Winkels zwi­ schen einer Scheibe und einem Ionenstrahl, der injiziert wird, das wichtigste in diesem Schritt. Somit werden p- und n-Dotierungen getrennt in die beiden Seitenoberflächen eines Gra­ bens implantiert.
Wie in Fig. 10 gezeigt ist, werden die beiden Bereiche 1a und 2a gleichzeitig wärmebehandelt, so daß die Profile der p- und n-Dotierungen, die durch die Ionenimplantation eingebracht sind, das schließlich benötigte Diffusionsprofil erreichen.
Bei der Wärmebehandlung wird der Graben 7a mit einem CVD- Siliziumoxidfilm als ein Isolierfilm so schnell wie möglich nach der Ionenimplantation derart gefüllt, daß die ionenimplan­ tierten Atome daran gehindert werden, von den Seitenwandober­ flächen des Grabens 7a nach außen in die Atmosphäre zu diffun­ dieren. Weiterhin kann, da der Graben 7a so schnell als möglich gefüllt wird, verhindert werden, daß Staub in der Atmosphäre während des Herstellungsprozesses in das Innere des Grabens 7a eindringt.
Zum Füllen des Grabens 7a mit Silizium als ein Isolierfilm wird eine Wärmebehandlung zuerst durchgeführt mit einem dünnen ther­ mischen Oxidfilm, der anstatt des vorher erwähnten CVD- Siliziumoxidfilmes vorgesehen ist. Dann wird ein Verfahren, wie zum Beispiel ein Trockenätzen, derart verwendet, daß der Oxid­ film zumindest an der Bodenoberfläche des Grabens 7a entfernt wird und dann wird ein CVD-Verfahren oder ähnliches derart ver­ wendet, daß der Graben 7a mit dem vorher erwähnten Silizium mit verschiedenen Formen gefüllt wird.
Wie in Fig. 11 gezeigt ist, werden p- und n-Dotierungen, die durch die Ionenimplantation eingebracht sind, durch die Wärme­ behandlung diffundiert. Somit werden ein n-Diffusionsbereich 1 und p-Diffusionsbereich 2 in einem Bereich gebildet, der schichtweise zwischen den Gräben 7a liegt. Ein Filmzurückbil­ dungsschritt durch ein Ätzen der gesamten Oberfläche, d. h. ein Zurückätzen, wird auf einem Isolierfilm 7 durchgeführt.
Wie in Fig. 12 gezeigt ist, erlaubt dies, daß eine Seitenober­ fläche des p-Basisbereiches 3 an einer Seitenwandoberfläche des Grabens 7a freigelegt wird. Es wird angemerkt, daß wenn der Isolierfilm 7 entfernt wird, die obere CVD-Siliziumfilmschicht 14 der Dreischichtstapelstruktur auch entfernt wird.
Obwohl der Zurückätzschritt des Isolierfilmes 7 entweder ein Trockenätzen oder ein Naßätzen sein kann, ist es allgemein für eine präzise Verarbeitung bevorzugt, daß es ein Trockenätzen ist.
Wie in Fig. 13 gezeigt ist, wird dann ein thermisches Oxidati­ onsverfahren oder ähnliches verwendet, daß eine Gateisolier­ schicht 8 aus einem Siliziumoxidfilm auf dem Siliziumabschnitt, der an der Seitenwandoberfläche des Grabens 7a freigelegt ist, gebildet wird.
Wie in Fig. 14 gezeigt ist, wird ein polykristalliner Silizium­ film 9 mit eingebrachter Dotierung (ein dotierter Polysilizium­ film) durch das CVD-Verfahren derart gebildet, daß er einen oberen Abschnitt des Grabens 7a füllt und auch den CVD- Siliziumnitridfilm 13 bedeckt. Der dotierte Polysiliziumfilm 9 wird zurückgeätzt.
Wie in Fig. 15 gezeigt ist, wird somit eine Gateelektroden­ schicht 9 gegenüber einer Seitenoberfläche des p-Basisbereiches 3 mit einer dazwischen vorgesehenen Gateisolierschicht 8 gebil­ det. Dann werden der CVD-Siliziumnitridfilm 13 und der thermi­ sche Oxidfilm 12 nacheinander entfernt.
Wie in Fig. 16 gezeigt ist, wird somit eine obere Oberfläche des p-Basisbereiches 3 freigelegt.
Wie in Fig. 17 gezeigt ist, wird ein Abdeckoxidfilm 15 durch das thermische Oxidationsverfahren auf dem freigelegten p-Basisbereich 3 und dem gefüllten Graben 7a gebildet. Ein Re­ sistmuster 21a mit einer gewünschten Form wird durch eine typi­ sche Photolithographietechnik auf dem Abdeckoxidfilm 15 gebil­ det. Das Resistmuster 21a wird als eine Maske benutzt und es wird eine Ionenimplantation derart durchgeführt, daß ein Sour­ ce-n⁺-Diffusionsbereich 5 in dem p-Basisbereich 3 gebildet wird. Nachdem das Resistmuster 21a entfernt ist, werden eine typische Photolithographie- und Ätztechnik derart benutzt, daß der Abdeckoxidfilm 15 selektiv nur auf dem p-Basisbereich 3 entfernt wird.
Wie in Fig. 18 gezeigt ist, wird eine Sourceelektrodenschicht 10 in Kontakt mit der Oberfläche des so freigelegten p-Basis­ bereiches 3 gebildet.
Es wird angemerkt, daß das vorliegende Herstellungsverfahren mit Bezug zu einem Beispiel ohne den in Fig. 1 gezeigten p⁺-Diffusionsbereich 6 beschrieben wurde, wobei der p⁺-Diffusions­ bereich 6 an der ersten Hauptoberfläche innerhalb des Grabens 7a, der durch die Gateelektrodenschicht und den p-Basisbereich 3 begrenzt ist, gebildet werden kann, wenn nötig, durch Bilden der Gateelektrodenschicht 9 näher zu der Seitenwandoberfläche des Grabens 7a, an der der n-Diffusionsbereich 1 gebildet ist.
Wenn man nun annimmt, daß ein MOSFET in der Größenordnung von 300 V benutzt wird, wird ein Ergebnis einer numerischen Simula­ tion in Bezug zu der Struktur des der Anmelderin bekannten Bei­ spieles, das in Fig. 58 gezeigt ist, und der Struktur entspre­ chend der vorliegenden Ausführungsform, die in Fig. 1 gezeigt ist, im folgenden beschrieben.
Fig. 19 und 20 zeigen Diagramme, die ein Ergebnis einer numeri­ schen Simulation mit Bezug zu einem MOSFET mit der Struktur des der Anmelderin bekannten Beispieles, das in Fig. 58 gezeigt ist, darstellen. Da angenommen wird, daß eine Einrichtung in der Größenordnung von 300 V benutzt wird, beträgt eine Abmessung Ld, die in Fig. 58 gezeigt ist, 20 µm.
Fig. 19 stellt eine Durchbruchsspannung und einen Ein-Zustands- Widerstand dar, wenn Wn(=Wp) 6 µm, 3 µm und 1,5 µm beträgt und ei­ ne Dotierungskonzentration von dem n- und dem p-Bereich 301 und 302 und jedem Fall geändert ist. Weiterhin sind die Maximalwer­ te einer Dotierungskonzentration Nd des n-Bereiches 301 für je­ den Wn-Wert, die entsprechend der vorher erwähnten Beziehung (4) berechnet sind, und der Ron, der entsprechend der Beziehung (1) berechnet ist, in der Tabelle 1 gezeigt.
Tabelle 1
Wenn das Ergebnis mit dem in Fig. 19 gezeigten Simulationser­ gebnis verglichen wird, stimmt die Dotierungskonzentration, bei der die Durchbruchsspannung Vbr beginnt sich zu verringern, mit dem theoretischen Wert für ein kleines Wn gut überein. Es kann jedoch gesehen werden, daß für ein großes Wn die Durchbruchs­ spannung der Simulation sich bei niedriger Dotierungskonzentra­ tion erniedrigt. Dies ist deshalb, da wenn sich Wn erhöht und somit Ld erreicht, sich das elektrische Feld an einem Endab­ schnitt des pn-Wiederholungsstrukturabschnittes (genauer ein Abschnitt näher an der p-Wanne 303 und ein Abschnitt näher an dem Drain-n⁺-Bereich 304) konzentriert und ein kritisches elek­ trisches Feld schnell erreicht wird.
Weiterhin ist der Widerstand im Ein-Zustand ungefähr 10%-40% größer, da der Übergang des pn-Wiederholungsstrukturabschnittes rückwärts vorgespannt ist entsprechend der eingebauten Spannung und dem internen Spannungsabfall in der Y-Richtung, sogar in einem Ein-Zustand, und eine Raumladungszone erstreckt sich leicht lateral und somit wird ein Bereich, durch den Strom fließen kann, innerhalb des n-Bereiches 301 reduziert.
Die Menge der Reduzierung kann für eine Kontaktspannung (eingebaute Spannung) von 0,7 V wie folgt bestimmt werden:
und Wn wird um dn an beiden Seiten reduziert.
Wenn Nd=1×1016 und Wn=1,5 µm, beträgt die effektive Breite des n-Bereiches 301 1,08 µm und man kann sehen, daß der Widerstand im Ein-Zustand 39% größer ist als der Wert, der durch die Glei­ chung (1) berechnet ist. Dieser Trend wird signifikanter in ei­ nem Design mit schmäleren Wn und Wp und größeren Nd und Na, wie von der Gleichung (7) gesehen werden kann.
Weiterhin wurde entsprechend einem Ergebnis, das durch die Si­ mulation erhalten wurde, herausgefunden, daß wenn ein Siliziu­ moxidfilm zwischen dem n-Bereich 301 und dem p-Bereich 302 des pn-Wiederholungsstrukturabschnittes schichtweise angeordnet ist, sich eine Raumladungszone in einem Ein-Zustand weniger ausdehnt und somit der Widerstand im Ein-Zustand leicht verbes­ sert wird.
Fig. 20 zeigt ein Ergebnis einer numerischen Simulation, wie sich die Durchbruchsspannung ändert, wenn das Dotierungskonzen­ trationsverhältnis des n-Bereiches 301 zu dem p-Bereich 302 schwankt. Verglichen mit dem idealen Beispiel, wenn Nd=Na, wird die Durchbruchsspannung erniedrigt, wenn Na entweder zu groß oder zu klein ist. Sowie Nd erhöht wird und der Widerstand im Ein-Zustand erniedrigt wird, wird der Grad der Reduzierung der Durchbruchsspannung erhöht. Für eine Einrichtung in der Größen­ ordnung von 300 V ist die gewünschte Durchbruchsspannung unge­ fähr nicht weniger als 340 V. In diesem Fall ist ersichtlich, daß eine Dotierungskonzentrationsdifferenz von ungefähr ±11% toleriert werden kann, wenn ein Widerstand im Ein-Zustand von 2,8 mΩcm2 gewünscht wird, wogegen nur ungefähr ±4% toleriert werden kann, wenn ein Widerstand im Ein-Zustand von 1,4 mΩcm2 gewünscht wird.
Es wird angemerkt, daß die Einrichtung dieser Struktur eine Unipolareinrichtung ist, bei der in einem Ein-Zustand nur Elek­ tronen zum Leiten beitragen und somit daß Einschaltphänomen von reinem Einschalten und/oder Ausschalten eines MOS-Kanals in ei­ nem schnellen Schalten resultiert, wie bei typischen Leistungs- MOSFETs.
Fig. 21 und 22 zeigen ein Ergebnis einer numerischen Simulation in Bezug zu der Struktur entsprechend der vorliegenden Ausfüh­ rungsform, die in Fig. 1 gezeigt ist. Fig. 21 zeigt, wie sich die Durchbruchsspannung und der Widerstand im Ein-Zustand än­ dern, so wie die Oberflächendotierungskonzentration Csn(=Csp) verändert wird, wobei Wn(=Wp=Wd) 1 µm und 2 µm beträgt und die Diffusionslänge CHRn Wn×0,68 beträgt. Wie in Fig. 21 gezeigt ist, ist in diesem Beispiel ebenfalls ein Trend gezeigt, daß sich so wie sich die Dotierungskonzentration erhöht der Wider­ stand im Ein-Zustand Ron relativ linear verringert und die Durchbruchsspannung Vbr sich leicht und dann schnell bei einer Dotierungskonzentration eines gewissen Wertes oder mehr verrin­ gert. Es kann auch gesehen werden, daß für diese Struktur der Widerstand im Ein-Zustand ungefähr 1,9 mΩcm2 beträgt, wenn eine Durchbruchsspannung von 340 V für Wn=1 µm gewünscht wird.
Da in diesem Beispiel Wn=Wp=Wd, beträgt ein Raum zwischen den Gräben 7a 6 µm für Wn=2 µm. Wenn der Raum zwischen den Gräben 7a weiter erhöht wird, kann die Durchbruchsspannung nicht gehalten werden und somit wird angenommen, daß eine praktische Begren­ zung des Raumes zwischen den Gräben 7a nicht mehr als ein Drit­ tel der Tiefe der Gräben 7a beträgt.
Fig. 22 zeigt die Änderung der Durchbruchsspannung wenn das Csp/Csn-Verhältnis in der Struktur entsprechend der vorliegen­ den Ausführungsform, die in Fig. 1 gezeigt ist, verändert wird. Wie in Fig. 22 gezeigt ist, wurde herausgefunden, daß die Durchbruchsspannung den maximalen Wert bei Csp/Csn=1,05 er­ reicht. Es wird in diese Simulation angenommen, daß, wie vorher erwähnt wurde, eine p-n-Grabenwiederholungsstruktur innerhalb eines n⁻-Siliziums mit niedriger Konzentration eingebaut ist. Somit enthalten der n-Diffusionsbereich 1 und der p-Diffu­ sionsbereich 2 eine n-Dotierung von 1,6×1014 cm⁻3 als Hintergrund und das Silizium in dem Graben 7a enthält die n-Dotierung von 5,0×1013 cm⁻3. Folglich wird Csp etwas größer als Csn benötigt.
Weiterhin beträgt bei der Struktur von Fig. 1 der tolerierbare Bereich des Csp/Csn-Verhältnis, bei dem eine Durchbruchsspan­ nung von 340 V für einen Widerstand im Ein-Zustand von 1,9 mΩcm2 erwartet wird, ungefähr ±5%, was insgesamt nicht geringer als das Ergebnis mit Bezug der Struktur des der Anmelderin bekann­ ten Beispieles, das in Fig. 58 gezeigt ist, betrachtet wird.
Weiterhin kann in dem Herstellungsverfahren entsprechend der vorliegenden Ausführungsform ein Verfahren der schrägen Io­ nenimplantation derart verwendet werden, daß die Dotierungen in die Seitenoberflächen des Grabens 7a implantiert werden, wie in Fig. 8 und 9 gezeigt ist, so daß der n-Diffusionsbereich 1 und der p-Diffusionsbereich 2 gebildet werden. Da die Dotierungen durch die Ionenimplantationstechnik eingebracht werden, kann die Steuerung der Menge der Dotierungen extrem groß wie ±1% verglichen mit dem epitaktischen Wachstumsverfahren sein. Wei­ terhin wird, da die Seitenwandoberflächen mit einem Oxidfilm oder ähnlichem maskiert sind, eine außergewöhnliche Dotierungs­ diffusion in der X-Richtung nicht verursacht. Dies erlaubt eine leichte Bildung einer feinen Übergangsstruktur mit nicht mehr als 1 µm und somit kann eine pn-Struktur 1, 2 mit einem präzi­ sen pn-Dotierungsverhältnis in einer feinen Abmessung gebildet werden.
Somit kann entsprechend der vorliegenden Ausführungsform eine feine pn-Struktur 1, 2 in der Größenordnung von einem Mikrome­ ter mit ausreichender Präzision erhalten werden und somit kann eine Halbleitereinrichtung mit hoher Durchbruchsspannung erhal­ ten werden, die beides aufweist, überragende Spannung im Ein­ zustand und Durchbruchsspannung und schnelle Schalteigenschaf­ ten.
Weiterhin wird eine hohe Präzision des pn-Dotierungsverhält­ nisses nur an den pn-Strukturen verlangt, die relativ näher zu­ einander angeordnet sind, so daß sie zum Beispiel zueinander an der gleichen Y-Position benachbart sind, und eine Änderung der Präzision zwischen entfernten pn-Strukturen beeinflußt nicht die Durchbruchsspannung und somit ist eine Makroänderung inner­ halb einer Scheibenoberfläche nicht so problematisch.
Weiterhin beeinflußt eine Dotierungskonzentrationsvariation zwischen Abschnitten an verschiedenen Y-Positionen nicht die Durchbruchsspannung. Somit sind mehr oder weniger abgeschrägte Winkel, die durch das Grabenätzen an einer Seitenwandoberfläche des Grabens 7a verursacht sind, nicht so problematisch, sogar wenn die Dotierungskonzentration sich in der Richtung der Tiefe mehr oder weniger ändert, solange die Form bilateral symme­ trisch ist.
Weiterhin kann bei dieser Struktur der Graben auf einmal gegra­ ben werden und somit kann der Prozeß vereinfacht werden und die Kosten können relativ reduziert werden.
Zweite Ausführungsform
Wie in Fig. 23 gezeigt ist, unterscheidet sich eine Struktur entsprechend der zweiten Ausführungsform von der Struktur ent­ sprechend der obigen ersten Ausführungsform darin, daß Dotie­ rungsdiffusionsbereiche 1, 2 des gleichen Leitungstyps an den beiden Seitenwandoberflächen des Grabens 7a vorgesehen sind. Genauer ist der n-Diffusionsbereich 1 an den beiden Seiten­ wandoberflächen von einem Graben 7a gebildet und der p-Diffusionsbereich 2 ist an den beiden Seitenwandoberflächen ei­ nes anderen Grabens 7a gebildet. Der Graben 7a, der mit dem n-Diffusionsbereich 1 an den beiden Seitenwandoberflächen vorge­ sehen ist, und der Graben 7a, der mit dem p-Diffusionsbereich 2 an den beiden Seitenwandoberflächen vorgesehen ist, sind ab­ wechselnd angeordnet.
Eine solche Struktur ist mit einer Gateelektrodenschicht 9 für jeden Graben 7a verteilt und die Gateelektrodenschicht 9 muß nur in dem Graben 7a, der die an den beiden Seitenwandoberflä­ chen gebildeten n-Diffusionsbereichen aufweist, gebildet wer­ den. Weiterhin ist der p⁺-Dotierungsdiffusionsbereich 6 in dem Graben 7a, der den p-Diffusionsbereich 2 an den beiden Seiten­ wandoberflächen aufweist, näher an der ersten Hauptoberfläche gebildet.
Der Rest der Struktur ist fast das Gleiche wie bei der Struktur entsprechend der ersten Ausführungsform und somit werden iden­ tische Teile durch identische Bezugszeichen bezeichnet und eine Beschreibung davon wird nicht wiederholt.
Fig. 24 stellt eine Nettodotierungskonzentrationsverteilung an einem Querschnitt entlang der Linie Y-Y' der Halbleitereinrich­ tung mit hoher Durchbruchsspannung dar. Wie in Fig. 24 gezeigt ist, weist, wie bei der ersten Ausführungsform, der n-Diffusionsbereich 1 und der p-Diffusionsbereich 2 der vorlie­ genden Ausführungsform jeweils eine Dotierungskonzentrations­ verteilung auf, die von einer Seitenwandoberfläche des Grabens 7a diffundiert ist.
Ein Herstellungsverfahren entsprechend der vorliegenden Ausfüh­ rungsform wird im folgenden beschrieben.
Wie in Fig. 25 gezeigt ist, wird ein Verfahren ähnlich zu dem, das bei der ersten Ausführungsform beschrieben wurde, derart benutzt, daß eine n-Epitaxiewachstumsschicht 4a und ein p-Dotierungsdiffusionsbereich 3 auf einem Substrat 1 mit hoher Dotierungskonzentration gebildet werden. Ein thermischer Oxid­ film 12a, ein CVD-Siliziumnitridfilm 13a und ein CVD-Silizium­ oxidfilm 14a werden nacheinander auf dem p-Dotierungsdiffu­ sionsbereich 3 abgeschieden und dann in eine gewünschte Form durch eine typische Photolithographie- und Ätztechnik bemu­ stert. Die bemusterte Stapelstruktur 12a, 13a und 14a wird als eine Maske derart benutzt, daß eine unterliegende Schicht ani­ sotrop geätzt wird. Somit werden der p-Dotierungsdiffusions­ bereich 3 und die n-Epitaxiewachstumsschicht 4a derart durch­ drungen, daß ein Graben 7a gebildet wird, der das Substrat 4 mit hoher Dotierungskonzentration erreicht.
Dann wird die Stapelstruktur 12a, 13a, 14a als Maske derart be­ nutzt, daß Bor in die beiden Seitenwandoberflächen des Grabens 7a durch ein schräges Drehionenimplantationsverfahren implan­ tiert wird. Somit wird ein Borimplantationsbereich 2a an den beiden Seitenwandoberflächen des Grabens 7a gebildet. Die schräge Drehionenimplantation wird in Bezug zu einer Normalen zu der Scheibenoberfläche um ungefähr tan⁻1(1/20)≘2,9° versetzt durchgeführt, da ein Aspektverhältnis, das das Abmessungsver­ hältnis von der Tiefe zu der Öffnung des Grabens 7a darstellt, das gleiche ist wie das der ersten Ausführungsform, d. h. unge­ fähr 20 : 1.
Dann wird ein CVD-Siliziumoxidfilm als ein Isolierfilm derart gebildet, daß der Graben 7a gefüllt wird und der CVD-Silizium­ oxidfilm 14a bedeckt wird. Dann wird der CVD-Siliziumoxidfilm zurückgeätzt.
Wie in Fig. 26 gezeigt ist, wird eine Füllschicht 7, die den Graben 7a füllt, durch das Zurückätzen gebildet. Weiterhin wird die obere CVD-Siliziumoxidfilmschicht 14a der Stapelstruktur auch gleichzeitig mit dem Zurückätzen entfernt. Dann werden der CVD-Siliziumoxidfilm 13a und der thermische Oxidfilm 12a nach­ einander derart entfernt, daß eine obere Oberfläche des p-Basisbereiches 3 freigelegt wird.
Wie in Fig. 27 gezeigt ist, werden ein thermischer Oxidfilm 12b, ein CVD-Siliziumnitridfilm 13b und ein CVD-Siliziumoxid­ film 14b nacheinander derart abgeschieden, daß die gesamte freigelegte Oberfläche bedeckt wird, und dann werden sie durch typische Photolithographie und Ätztechniken bemustert. Die Sta­ pelstruktur 12b, 13b, 14b wird als Maske derart benutzt, daß die unterliegenden Schichten anisotrop geätzt werden und somit der p-Basisbereich 3 und die n-Epitaxiewachstumsschicht 4 der­ art durchdrungen werden, daß in dem Graben 7a ein neuer Graben 7a gebildet wird, der das Substrat 4 mit hoher Dotierungskon­ zentration erreicht.
Dann wird die Stapelstruktur 12b, 13b, 14b noch derart als Mas­ ke verwendet, daß Phosphor an beiden Seitenwandoberflächen des neu gebildeten Grabens 7a durch ein schräges Drehionenimplanta­ tionsverfahren implantiert wird. Somit wird ein Phosphorimplan­ tationsbereich 1a an beiden Seitenwandoberflächen des neu ge­ bildeten Grabens 7a gebildet.
Wie in Fig. 28 gezeigt ist, wird ein CVD-Siliziumoxidfilm 7a als ein Isolierfilm derart gebildet, daß der neu gebildete Gra­ ben 7a gefüllt wird und der CVD-Siliziumoxidfilm 14b bedeckt wird. Eine Wärmebehandlung in diesem Zustand erlaubt die Diffu­ sion der Dotierungen des Borimplantationsbereiches 2a und des Phosphorimplantationsbereiches 1a.
Wie in Fig. 29 gezeigt ist, sind der so gebildete n-Diffusions­ bereich 1 und der p-Diffusionsbereich 2, die einen pn-Übergang bilden, in einem Bereich gebildet, der zwischen den Gräben 7a schichtweise angeordnet ist.
Dann werden Schritte ähnlich zu denen der ersten Ausführungs­ form, die in Fig. 12-17 gezeigt sind, derart durchgeführt, daß die Halbleitereinrichtung mit hoher Durchbruchsspannung ent­ sprechend der vorliegenden Ausführungsform, die in Fig. 30 ge­ zeigt ist, gebildet wird.
Es wird angemerkt, daß Elemente, die identisch mit denen der ersten Ausführungsform sind, in Fig. 30 mit identischen Bezugs­ zeichen bezeichnet werden.
Eine Struktur entsprechend der vorliegenden Ausführungsform er­ laubt ebenfalls eine feine pn-Struktur 1, 2 von nicht mehr als 1 µm und somit können eine überragende Spannung im Ein-Zustand und Durchbruchsspannung und ebenfalls schnelle Schalteigen­ schaften erhalten werden, wie in der ersten Ausführungsform. In der vorliegenden Ausführungsform ist jedoch ein Dotierungs­ diffusionsbereich 1, 2 eines Halbleitertyps an beiden Seiten­ wandoberflächen eines Grabens 7a angeordnet und somit wird die Breite von einem Dotierungsdiffusionsbereich 1, 2 eines Halb­ leitertypes im wesentlichen verdoppelt. Folglich ist, wenn die Form des Grabens 7a die gleiche ist, wie die in der ersten Aus­ führungsform, die vorliegende Ausführungsform etwas schlechter im Betrieb als die erste Ausführungsform.
Weiterhin müssen der Graben 7a zum Bilden des n-Diffusions­ bereiches 1 und der Graben 7a zum Bilden des p-Diffusions­ bereiches 2 jeweils zu unterschiedlichen Zeiten gebildet werden und somit wird der Prozeß komplizierter und die Kosten erhöhen sich. Diese Struktur erlaubt jedoch, daß die beiden Enden der p-n-Grabenwiederholungsstruktur als entweder p-Diffusions­ bereich oder n-Diffusionsbereich 1 gebildet werden, und somit wird der Freiheitsgrad beim Entwerfen vorteilhaft erhöht.
Dritte Ausführungsform
Die Struktur in Fig. 31 zeigt ein erstes Beispiel, wenn die Struktur gemäß der ersten Ausführungsform an einer Begrenzung einer aktuellen Einrichtung angewendet wird. Es ist ein Wider­ standsfeldplattenfilm 32, wie zum Beispiel ein SIPOS-Film (halbisolierender, polykristalliner Siliziumfilm), an dem En­ dabschnitt in der X-Richtung und dem Endabschnitt der Z-Richtung mit einem Isolierfilm 31 aus Siliziumoxid oder ähnli­ chem, das dazwischen vorgesehen ist, vorgesehen. Ein Ende des Widerstandsfeldplattenfilmes 32, das näher an dem Source ist, ist elektrisch mit einer Sourceelektrode (nicht gezeigt) ver­ bunden und ein Ende des Widerstandsfeldplattenfilmes 32, das näher an dem Drain ist, ist elektrisch mit einem n⁺-Bereich 4 verbunden.
Der Rest der Struktur ist fast die gleiche wie bei der Struktur gemäß der ersten Ausführungsform und daher sind identische Tei­ le mit identischen Bezugszeichen bezeichnet und die Beschrei­ bung davon wird nicht wiederholt.
Ein p-n-Grabenwiederholungsstrukturabschnitt weist in einem Aus-Zustand, wie oben beschrieben wurde, ein elektrisches Feld auf, das in der Y-Richtung gleichmäßig ist und somit die Form eines Rechteckes aufweist. Genauer zeigt das Potential eine li­ neare Verteilung. Folglich ist der Widerstandsfeldplattenfilm 32, dessen beide Enden an dem Source- und/bzw. Drainpotential fixiert sind, mit einer Äquipotentialoberfläche ohne Wider­ spruch verbunden und somit wird eine Durchbruchsspannung des p-n-Grabenwiederholungsstrukturabschnittes intakt erhalten.
Weiterhin verhindert eine Funktion der Widerstandsfeldplatte 32 Effekte, die durch Ionen oder ähnliches in einem Versiegelungs­ harz oder ähnlichem verursacht sind, und somit wird für lange Zeit eine stabile Durchbruchsspannung erhalten. Ebenfalls wird nur eine kleine Fläche aufgrund der Endstruktur benötigt und somit kann die Einrichtung mit niedrigen Kosten hergestellt werden.
Vierte Ausführungsform
Die Struktur, die in Fig. 32 gezeigt ist, zeigt ein zweites Beispiel, wenn die Struktur gemäß der ersten Ausführungsform auf einen Umfang bzw. einer äußeren Begrenzung einer aktuellen Einrichtung angewendet wird. Die Struktur wird ebenfalls auf eine typische planare Passivierungsstruktur, bei der eine p-n-Grabenwiederholungsstruktur in einem n⁻-Halbleiterbereich 33 mit niedriger Dotierungskonzentration gebildet ist, angewendet und somit wird ein Ende einer Verarmungsschicht, die in dem n⁻-Halbleiterbereich 33 gebildet ist, dazu gebracht, zu erschei­ nen, und endet somit an einer Siliziumoberfläche näher an dem Source.
Zum Entspannen eines elektrischen Feldes in der X-Richtung an dem Oberflächenabschnitt näher an dem Source kann die Feldplat­ te, wie in der Figur gezeigt ist, eine typische Schutzring­ struktur, eine RESURF-Struktur, die eine p-Diffusionsschicht mit niedriger Konzentration verwendet, oder ähnliches verwendet werden und somit kann die Struktur mit herkömmlichen verwende­ ten Passivierungen abgeschlossen werden.
Fig. 33 zeigt ein Ergebnis einer numerischen Simulation der Ab­ hängigkeit der Diffusionslänge (CHR) von der Durchbruchsspan­ nung mit Bezug zu dieser Struktur. In Fig. 33 bezeichnet "peri-1" das Ergebnis mit Bezug zu einer Struktur gemäß der vorliegenden Ausführungsform, die in Fig. 32 gezeigt ist, und als Referenz bezeichnet "cell" die Durchbruchsspannung und ei­ nen Ein-Widerstand, die nur für die in Fig. 1 gezeigte Wieder­ holungsstruktur berechnet sind.
Das Ergebnis zeigt, daß während die Durchbruchsspannung des p-n-Grabenwiederholungsstrukturabschnittes nicht so von der Dif­ fusionslänge CHR abhängt, die Durchbruchsspannung an dem Umfang stark verringert wird, so wie die Diffussionslänge CHR erhöht wird, da die Länge des Überganges, der durch den n- und p-Diffusionsbereich 1 und 2 an einem Ende des Wiederholungsstruk­ turabschnittes und durch den peripheren n⁻-Halbleiterbereich 33 an einem Kontakt des p-n-Grabenwiederholungsstrukturabschnittes und des peripheren n⁻-Halbleiterbereiches 33 länger ist als der Wiederholungsabschnitt und da die Länge des Übergangs weiter für eine längere Diffusionslänge CHR länger gemacht wird, und damit ändert sich das elektrische Feld stark und eine elektri­ sche Feldkonzentration wird verursacht.
Folglich muß, wenn die Struktur der Peripherie, wie in Fig. 32 gezeigt ist, verwendet wird, die Diffusionslänge CHR so entwor­ fen werden, daß sie kürzer ist als Wn und Wp.
Fig. 34 zeigt weiterhin ein Ergebnis einer numerischen Simula­ tion eines Effektes des Csp/Csn-Verhältnisses auf die Durch­ bruchsspannung in einer solchen peripheren Struktur. Wie in Fig. 34 gezeigt ist, ist das Csp/Csn-Verhältnis, bei dem die Durchbruchsspannung das Maximum erreicht, um ungefähr 10% grö­ ßer als das Simulationsergebnis in Bezug zu einer p-n-Graben­ wiederholungsstruktur, die in Fig. 22 gezeigt ist, versetzt. Dies zeigt, daß eine Struktur, die mit einer solchen peripheren Struktur endet, eine erhöhte Menge von einer p-Dotierungs­ implantation benötigt.
Es wird angemerkt, daß ein Ergebnis erzielt wird, daß wenn CHR auf eine erhöhte Länge von 0,91 µm eingestellt ist und das Csp/Csn-Verhältnis auf ungefähr 1,1 eingestellt ist, daß die Durchbruchsspannung leicht erhöht wird, wohingegen eine Durch­ bruchsspannung von 300 V nicht erzielt werden kann.
Weiterhin kann, wenn ein Strom beim Durchbruch in einen Umfang bzw. eine äußere Begrenzung eines Chips fließt, eine Zerstörung aufgrund einer lokalen Wärmeemission nachteilig verursacht wer­ den. Daher ist es notwendig, die Durchbruchsspannung der äuße­ ren Begrenzung einer p-n-Grabenwiederholungsstruktur so zu ent­ werfen, daß sie allgemein etwas größer ist als die des Zentrums der p-n-Grabenwiederholungsstruktur. Es wurde von einer numeri­ schen Simulation herausgefunden, daß wenn der Raum zwischen den Gräben 7a in der vorliegenden p-n-Grabenwiederholungsstruktur verringert wird, ein Abfall einer Durchbruchsspannung für grö­ ßere Csn und Csp schwieriger zu verursachen ist. Somit erlaubt ein Muster, bei dem der Raum zwischen den Gräben 7a schmäler ist in einem Abschnitt der p-n-Grabenwiederholungsstruktur, die näher an der äußeren Begrenzung ist als an dem Zentrum der p-n-Grabenwiederholungsstruktur, einen Entwurf, der wider­ standsfähiger bezüglich eines Durchbruches ist.
Fünfte Ausführungsform
Die in Fig. 35 gezeigte Struktur zeigt ein Beispiel der peri­ pheren Struktur in einer Ebene senkrecht zu dem in Fig. 32 ge­ zeigten Querschnitt (d. h. eine Ebene entlang der Z-Richtung). Der n⁻-Halbleiterbereich 33 mit geringer Dotierungskonzentrati­ on und die p-n-Grabenwiederholungsstruktur sind miteinander an einer Position Zj verbunden.
Der Rest der Struktur ist fast gleich zu der in Fig. 32 gezeig­ ten Struktur und daher sind identische Teile mit identischen Bezugszeichen bezeichnet und die Beschreibung davon wird nicht wiederholt.
Ein Ergebnis einer dreidimensionalen numerischen Simulation 22216 00070 552 001000280000000200012000285912210500040 0002019736981 00004 22097zeigt, daß eine Durchbruchsspannung in dieser Struktur fast gleich zu der ist, die in der p-n-Grabenwiederholungsstruktur, die in Fig. 1 gezeigt ist, erhalten wurde. Somit weist die Struktur gemäß dem Querschnitt nicht das Risiko auf, daß die Durchbruchsspannung in Bezug zu der peripheren Struktur deut­ lich reduziert ist, und somit weist sie den Vorteil auf, daß eine überragende Durchbruchswiderstandsfähigkeit schnell er­ zielt werden kann.
Sechste Ausführungsform
Die in Fig. 36 gezeigte Struktur zeigt ein Beispiel der Struk­ tur, bei der eine Gateelektrodenschicht in einer Richtung senk­ recht zu der Richtung, in der die Gateelektrodenschicht sich in Fig. 1 erstreckt, angeordnet ist. Genauer ist ein Graben 9a zum Füllen der Gateelektrodenschicht 9 so vorgesehen, daß der Gra­ ben 9a sich in der Richtung von einem Graben 7a zu einem ande­ ren Graben 7a erstreckt. Der Graben 9a ist so gebildet, daß er einen p-Basisbereich 3 durchdringt und weist somit eine Tiefe auf, daß der n- und p-Diffusionsbereich 1 und 2 erreicht wer­ den. Eine Gateisolierschicht 8 ist derart gebildet, daß eine innere Wandoberfläche des Grabens 9a bedeckt wird, und die Ga­ teelektrodenschicht 9 füllt den Graben 9a und erstreckt sich in der Richtung senkrecht zu dem Graben 7a. Genauer erstreckt sie sich in der Richtung von einem Graben 7a zu einem anderen Gra­ ben 7a.
Ein Source-n⁺-Diffusionsbereich 5 ist an der ersten Hauptober­ fläche innerhalb des p-Wannenbereiches 3 so gebildet, daß der Source-n⁺-Diffusionsbereich 5 eine Seitenwandoberfläche des Grabens 9a berührt bzw. zu ihr hinweist.
Der Rest der Struktur ist fast der gleiche wie bei der Struktur entsprechend der ersten Ausführungsform und daher sind identi­ sche Teile mit identischen Bezugszeichen bezeichnet und eine Beschreibung davon wird nicht wiederholt.
Es wird nun ein Herstellungsverfahren der vorliegenden Ausfüh­ rungsform beschrieben.
Das Herstellungsverfahren der vorliegenden Ausführungsform führt zuerst Schritte durch, die ähnlich zu denen der ersten Ausführungsform, die in Fig. 5-11 gezeigt sind, sind. Dann wird die Isolierschicht 7, die in Fig. 11 gezeigt ist, zurückgeätzt.
Wie in Fig. 37 gezeigt ist, wird so eine Füllschicht 7 derart gebildet, daß der bzw. die Gräben 7a gefüllt werden und eine Seitenwand des p-Basisbereiches 3 bedeckt wird. Der CVD- Siliziumoxidfilm 14 wird während des Zurückätzens gleichzeitig entfernt. Dann werden der thermische Oxidfilm 12 und der CVD- Siliziumnitridfilm 13 ebenfalls nacheinander entfernt. Der Zu­ stand wird in Fig. 38 perspektivisch gezeigt.
Mit Bezug zu Fig. 38 werden der thermische Oxidfilm 12, der CVD-Siliziumnitridfilm 13 und der CVD-Siliziumoxidfilm 14 wie­ der in einem Stapel auf der ersten Hauptoberfläche gebildet und dann in ein gewünschtes Muster durch eine typische Lithogra­ phie- und ein Ätztechnik bemustert. Fig. 39 und 40 zeigen den Zustand in einem Querschnitt entlang den Linien A-A' bzw. B-B' von Fig. 38.
Wie in Fig. 39 und 40 gezeigt ist, wird die Stapelstruktur 12, 13, 14 als Maske derart verwendet, daß die unterliegende Schicht anisotrop geätzt wird. Das Ergebnis des anisotropen Ät­ zens ist in Fig. 41 perspektivisch gezeigt. Ebenfalls sind Querschnittsansichten entlang den Linien A-A' und B-B', die in Fig. 41 gezeigt sind, in Fig. 42 bzw. 43 gezeigt. Fig. 41 zeigt nicht die Stapelstruktur 12, 13, 14, die als Maske dient, wenn das Ätzen durchgeführt wird.
Wie in Fig. 41-43 gezeigt ist, erlaubt das obige anisotrope Ät­ zen das Bilden des Grabens 9a, der zumindest den p-Basisbereich 3 durchdringt und den n- und p-Diffusionsbereich 1 und 2 er­ reicht. Bei dem Bilden unterscheidet sich die Tiefe des in Fig. 42 gezeigten Grabens 9a von der des Grabens 9a, der in Fig. 43 gezeigt ist, da der Graben 9a, der in Fig. 42 gezeigt ist, in Silizium gebildet ist, wohingegen der Graben 9a, der in Fig. 43 gezeigt ist, innerhalb eines Siliziumoxidfilmes gebildet ist, und daher unterscheidet sich die Ätzrate von Silizium von der von dem Siliziumoxidfilm bei diesem Ätzen. Dann werden Schrit­ te, die ähnlich zu denen sind, die in Fig. 13-17 gezeigt sind, durchgeführt und dann wird das Resistmuster 21a, das in Fig. 17 gezeigt ist, derart entfernt, daß die in Fig. 44 und 45 gezeig­ ten Bedingungen erreicht werden.
Wie in Fig. 44 und 45 gezeigt ist, wird dann der Abdeckoxidfilm 15 selektiv nur auf der Gateelektrodenschicht 9 durch eine ty­ pische Lithographie- und Ätztechnik zurückgelassen.
Wie in Fig. 46 und 47 gezeigt ist, werden so die Oberflächen des p-Basisbereiches 3, des Source-n⁺-Diffusionsbereiches 5 und des p⁺-Diffusionsbereiches 6 an dem Abdeckoxidfilm 15 freige­ legt. Die Sourceelektrode 10 wird in Kontakt mit den freigeleg­ ten Oberflächen gebildet.
Für die Anordnung der in Fig. 1 gezeigten Gateelektrodenschicht verursachen feinere Wn, Wp und Wd Dimensionsbeschränkungen, wie zum Beispiel die Breite des Gategrabens und die Breite des Source-n⁺-Diffusionsbereiches 5. Wenn sich die Gateelektroden­ schicht 9 in der Richtung senkrecht zu dem Graben 7a erstreckt, wie es in der Struktur entsprechend der vorliegenden Ausfüh­ rungsform, die in Fig. 36 gezeigt ist, ist, werden die Dimensi­ onsbeschränkungen des Gategrabens 9a eliminiert und ein Entwurf mit einem höheren Freiheitsgrad kann erreicht werden.
Ebenfalls erhöhen feinere Wn, Wp und Wd für die Anordnung der Gateelektrodenschicht, die in Fig. 1 gezeigt ist, die Dichte der Gateelektrodenschicht 9 und folglich steigt die Eingabeka­ pazität und verringert sich die Schaltgeschwindigkeit. Wenn die Gateelektrodenschicht 9 so angeordnet ist, wie in der Struktur entsprechend der vorliegenden Ausführungsform, die in Fig. 36 gezeigt ist, kann der Zwischenraum zwischen den Gategräben 9a breiter sein als eine Abmessung, wie zum Beispiel Wn, und somit kann die Schwierigkeit, daß die Schaltgeschwindigkeit reduziert wird, verhindert werden.
Siebte Ausführungsform
Die in Fig. 48 gezeigte Struktur weist den oben erwähnten Gate­ graben 9a entsprechend der sechsten Ausführungsform auf, der nur in dem n-Diffusionsbereich 1 vorgesehen ist.
Der Rest der Struktur ist fast der gleiche wie bei der Struktur gemäß der sechsten Ausführungsform und daher sind identische Teile mit identischen Bezugszeichen bezeichnet und die Be­ schreibung davon wird nicht wiederholt.
Ein Herstellungsverfahren der vorliegenden Ausführungsform wird im folgenden beschrieben.
Bei dem Herstellungsverfahren der vorliegenden Ausführungsform werden Schritte ähnlich zu denen entsprechend der sechsten Aus­ führungsform bis zu dem Schritt, der in Fig. 38 gezeigt ist, durchgeführt. Dann werden der thermische Oxidfilm 12, der CVD- Siliziumnitridfilm 13 und der CVD-Siliziumoxidfilm 14 nachein­ ander auf der ersten Hauptoberfläche, die in Fig. 38 gezeigt ist, abgeschieden und werden dann durch eine typische Lithogra­ phie- und eine typische Ätztechnik bemustert. Die Stapelstruk­ tur 12, 13, 14 wird als eine Maske derart verwendet, daß die unterliegende Schicht anisotrop geätzt wird. Die Bedingung ist in Fig. 49-51 gezeigt.
Fig. 50 und 51 sind schematische Querschnittsansichten entlang der Linie A-A' bzw. B-B', die in Fig. 49 gezeigt sind. Fig. 49 zeigt nicht die Dreischichtstapelstruktur 12, 13, 14.
Wie in Fig. 49-51 gezeigt ist, erlaubt das oben erwähnte ani­ sotrope Ätzen das Bilden des Grabens 9a, der die p-Wanne 3 nur in dem n-Diffusionsbereich 1 durchdringt. Dann werden Schritte, die fast gleich zu denen entsprechend der ersten Ausführungs­ form, die in Fig. 13-18 gezeigt sind, derart durchgeführt, daß die Bedingungen, die in Fig. 52-53 gezeigt sind, erhalten wer­ den.
Wie in Fig. 52 und 53 gezeigt ist, ist eine Gateisolierschicht 8 auf einer internen Wandoberfläche des Grabens 9a gebildet und ist die Gateelektrodenschicht 9 derart gebildet, daß der Graben 9a gefüllt ist. Der Abdeckoxidfilm 15 ist derart gebildet, daß er ein oberes Ende der Gateelektrodenschicht 9 bedeckt. Weiter­ hin ist der Source-n⁺-Diffusionsbereich 5 entlang einer Seiten­ wand des Grabens 9a so gebildet, daß der p-Basisbereich 3 zwi­ schen einem ein Source-n⁺-Diffusionsbereich 5 und dem n-Diffusionsbereich 1 begrenzt ist bzw. schichtweise angeordnet ist und die Sourceelektrode 10 ist in Kontakt mit dem p-Basisbereich 3 und dem Source-n⁺-Diffusionsbereich 5 gebildet.
Entsprechend der vorliegenden Erfindung ist der Gategraben 9a nur in dem n-Diffusionsbereich 1 vorgesehen und somit kann die Gatekapazität auf ungefähr ein Drittel von der Struktur gemäß der sechsten Ausführungsform reduziert werden.
Fig. 54 zeigt ein Ergebnis einer dreidimensionalen numerischen Simulation einer Abhängigkeit des Gategrabenabstandes (praktisch eine Hälfte davon, d. h. eine Breite Wx in der X-Richtung) von dem Ein-Widerstand in diese Struktur. Wie in Fig. 54 gezeigt ist, bezeichnet "3d-sim" ein Berechnungsergebnis für die Struktur gemäß der vorliegenden Ausführungsform, die in Fig. 48 gezeigt ist, und bezeichnet "2d-sim" ein Berechnungser­ gebnis für die Struktur gemäß der ersten Ausführungsform, die in Fig. 1 gezeigt ist. Die Ergebnisse zeigen, daß der erzielte Ein-Widerstand fast der gleiche ist wie der für die Gateelek­ trodenanordnung, die in Fig. 1 gezeigt ist, wenn Wx=2 µm, wohin­ gegen der Ein-Widerstand fast doppelt so groß ist wie für die Gateelektrodenanordnung, die in Fig. 1 gezeigt ist, wenn Wx=10 µm.
In diesem Fall beträgt die Gatedichte der Struktur gemäß der vorliegenden Ausführungsform (Fig. 48) ein Fünftel von der Struktur entsprechend der ersten Ausführungsform (Fig. 1). Folglich ist die Eingabekapazität auf ein Fünftel reduziert und somit ist ein breiterer Gateabstand vorteilhaft, wenn die Be­ triebseigenschaft durch das Produkt von Ein-Widerstand und Ein­ gabekapazität bestimmt wird.
Achte Ausführungsform
Die in Fig. 55 gezeigte Struktur weist ein planares Gate an­ statt eines Grabengates entsprechend der sechsten Ausführungs­ form auf. Genauer erstreckt sich die Gateelektrodenschicht 9 auf der ersten Hauptoberfläche in einer Richtung senkrecht zu dem Graben 7a mit einer dazwischen vorgesehenen Gateisolier­ schicht 8. Weiterhin ist die Gateelektrodenschicht 9 gegenüber der p-Wanne 3, die an der ersten Hauptoberfläche vorgesehen ist und die zwischen dem n-Diffusionsbereich 1 und dem Source-n⁺- Diffusionsbereich 5 schichtweise angeordnet ist, mit einer Ga­ teisolierschicht 8, die zwischen der Gateelektrodenschicht 9 und der p-Wanne 3 angeordnet ist, angeordnet.
Der Rest der Struktur ist fast der gleiche wie bei der Struktur gemäß der sechsten Ausführungsform und daher sind identische Teile mit identischen Bezugszeichen bezeichnet und eine Be­ schreibung davon wird nicht wiederholt.
Die Gateelektrodenschicht 9 gemäß der vorliegenden Ausführungs­ form ist in einer Richtung senkrecht zu dem Graben 7a angeord­ net und somit können breitere Gateintervalle, die für eine planare Gatestruktur notwendig sind, erhalten werden. Weiterhin ist, obwohl das Gateintervall erhöht wird und somit der Ein- Widerstand leicht erhöht wird in der Struktur entsprechend der vorliegenden Ausführungsform verglichen mit den Einrichtungen des Gategrabentyps, der Prozeß zum Bilden einer Gatestruktur vereinfacht und daher kann eine Herstellung mit niedrigen Ko­ sten erzielt werden.
Neunte Ausführungsform
Die in Fig. 56 gezeigte Struktur weist eher eine n-Graben­ wiederholungsstruktur als die p-n-Grabenwiederholungsstruktur auf, die oben beschrieben wurde. Genauer sind ein n-Bereich 1 mit einer relativ hohen Dotierungskonzentration und ein Graben 7a abwechselnd angeordnet.
Der Graben 7a weist eine unteren Abschnitt in der Figur, der mit einem Isolator 7a gefüllt ist, der eine festgelegte negati­ ve Ladung aufweist, und einen oberen Abschnitt, der mit einer Schicht 7d aus p-Silizium, Siliziumoxid oder ähnlichem gefüllt ist, auf. Die Menge der fixierten Ladung für den Isolator 7b ist so eingestellt, daß sie gleich zu der Menge der Nettodona­ torenionen für den n-Diffusionsbereich 1 ist. Genauer weist der Isolator 7c die Menge von fixierten Ladungen von der entgegen­ gesetzten Polarität auf, die gleich ist zu der Menge der La­ dung, wenn die Dotierung in dem n-Bereich 1 verarmt ist.
Weiterhin ist ein p-Wanne 3 in dem n-Diffusionsbereich 1 näher an der ersten Hauptoberfläche gebildet und eine erste Haupto­ berfläche weist einen Graben 9a auf, der so gebildet ist, daß er die p-Wanne 3 durchdringt und den n-Diffusionsbereich 1 er­ reicht. Weiterhin ist ein Source-n⁺-Diffusionsbereich 5 an der ersten Hauptoberfläche, die die Seitenwandoberfläche des Gra­ bens 9a berührt bzw. zu ihr hinweist, derart gebildet, daß ein Abschnitt der p-Wanne 3 zwischen dem Source-n⁺-Diffusions­ bereich 5 und dem n-Diffusionsbereich 1 schichtweise angeordnet ist. Die Gateelektrodenschicht 9, die den Graben 9a füllt, ist gegenüber der p-Wanne 3, die zwischen dem n-Diffusionsbereich 1 und dem Source-n⁺-Diffusionsbereich 5 schichtweise angeordnet ist, mit der dazwischen vorgesehenen Gateisolierschicht 8 ge­ bildet.
Die Sourceelektrode 10 ist auf eine ersten Hauptoberfläche der­ art gebildet, daß die Sourceelektrode 10 mit der p-Wanne 3 und dem Source-n⁺-Diffusionsbereich 5 verbunden ist. Weiterhin ist die Drainelektrode 11 auf einer zweiten Hauptoberfläche derart gebildet, daß die Drainelektrode 11 in Kontakt mit dem Drain-n⁺-Bereich 4 ist, der an der n-Grabenwiederholungsstruktur nä­ her an der zweiten Hauptoberfläche gebildet ist.
Es wurde für diese Struktur durch eine numerische Simulation herausgefunden, daß sogar mit einer solchen Struktur eine hohe Durchbruchsspannung unter Verwendung des n-Diffusionsbereich 1 mit hoher Dotierungskonzentration erzielt werden kann. Eine Einstellung der Ladungsmenge innerhalb des Grabens 7a kann je­ doch nicht zu einer elektrischen Feldverteilung in der Form ei­ nes Rechteckes in der Y-Richtung führen und somit ist die Durchbruchsspannung etwas geringer als die der Struktur, die zum Beispiel in Fig. 1 gezeigt ist. Die Dotierungskonzentration in dem n-Diffusionsbereich kann jedoch so groß wie die, die in Fig. 1 gezeigt ist, eingestellt werden und somit kann der Ein- Widerstand deutlich reduziert werden.
Mit dieser Struktur kann durch Auswählen des Materials für ei­ nen Isolator zum Füllen des Grabens 7a die gesamte Einrichtung mit geladenen Teilchen, wie zum Beispiel einem Elektronen­ strahl, derart bestrahlt werden, daß die Menge der fixierten Ladungen innerhalb des Isolators 7c eingestellt wird. Dies er­ laubt vorteilhaft ein Herstellungsverfahren, das die Durch­ bruchsspannung in einem Niedrigtemperaturprozeß nach dem Sili­ ziumprozeß optimiert. Weiterhin muß der Schritt des Grabens ei­ nes Grabens zum Bilden des Grabens 7c nur einmal durchgeführt werden und eine sehr präzise Schrägionenimplantationseinrich­ tung wird nicht benötigt und somit können die Herstellungsko­ sten reduziert werden.
Zehnte Ausführungsform
Die in Fig. 57 gezeigte Struktur ist eine Anwendung der p-n-Grabenwiederholungsstruktur entsprechend der vorliegenden Aus­ führungsform, wenn ein Leistungs-MOSFET des lateralen Typs auf einem SOI-Substrat (Halbleiter-auf-Isolator-Substrat) montiert ist. Genauer ist eine Halbleiterschicht 60 auf einem Silizium­ substrat 51 mit einer dazwischen vorgesehenen Isolierschicht 52 aus einem Siliziumoxidfilm oder ähnlichem gebildet. In der Halbleiterschicht 60 ist ein Leistungs-MOSFET des lateralen Typs gebildet, auf den die p-n-Grabenwiederholungsstruktur ge­ mäß den beschriebenen Ausführungsformen angewendet wird.
Eine Mehrzahl von Gräben 7a, die die Halbleiterschicht 60 durchdringen und die Isolierschicht 52 erreichen, sind mit ei­ nem Abstand voneinander angeordnet. An einer ersten Hauptober­ fläche sind ein n- und ein p-Diffusionsbereich 1 und 2, die die Isolierschicht 52 erreichen, gebildet, die zwischen den Gräben 7a schichtweise angeordnet sind. Eine solche Struktur wird der­ art wiederholt, daß eine p-n-Grabenwiederholungsstruktur gebil­ det wird.
Der p-Bereich 3, der zusammen mit dem n-Diffusionsbereich 1 ei­ nen pn-Übergang bildet und der elektrisch mit dem p-Diffusions­ bereich 2 verbunden ist, ist an einer ersten Hauptoberfläche gebildet. Der Source-n⁺-Diffusionsbereich 5 ist derart gebil­ det, daß der Source-n⁺-Diffusionsbereich 5 und der n-Diffusionsbereich 1 einen Abschnitt des p-Bereiches 3 begren­ zen. Weiterhin ist eine Gateelektrodenschicht 9 gegenüber dem p-Bereich 3, der zwischen dem n-Diffusionsbereich 1 und dem Source-n⁺-Diffusionsbereich 5 begrenzt ist bzw. schichtweise angeordnet ist, mit einer dazwischen vorgesehenen Gateisolier­ schicht gebildet. Die Gateelektrodenschicht 9 erstreckt sich auf einer ersten Hauptoberfläche in eine Richtung von einem Graben 7a zu einem anderen Graben 7a.
Zum Erhöhen der Durchbruchsspannung in einer solchen lateralen Einrichtung des SOI-Typs wird nur ein großer Abstand zwischen dem Source/Drain benötigt. Die Tiefe des Grabens 7a ist davon unabhängig und muß nur so groß sein wie die Länge der aktiven Siliziumschicht (typischerweise ungefähr einige µm) und somit kann die Tiefe des Grabens 7a reduziert werden und der Ein- Widerstand kann vorteilhaft mit einer feineren Herstellung re­ duziert werden.
Weiterhin wird für laterale Einrichtungen des SOI-Typs norma­ lerweise die Grabentrennung zum Trennen der Einrichtungen ver­ wendet und somit kann, wenn der Graben 7a gleichzeitig gebildet wird, die Einrichtung ohne eine signifikante Änderung in dem Prozeß hergestellt werden. Obwohl in diesem Beispiel jedoch ein Füllstoff für den Graben 7a ein Isolator ist, der der gleiche ist wie ein Füllstoff für einen Graben zum Einrichtungstrennen, wie zum Beispiel Siliziumoxid, kann charakteristischerweise ein äquivalenter Füllstoff verwendet werden.
Während die obige erste bis zehnte Ausführungsform mit Bezug zu einem n-Kanal-MOSFET unter Verwendung eines n-Substrates be­ schrieben wurde, können die Ausführungsformen ähnlich auf einen p-Kanal-MOSFET des entgegengesetzten Leitungstyps, auf einen SI-Transistor (statischer Induktionstransistor) oder ähnlichem angewendet werden.
Obwohl das Ionenimplantationsverfahren als ein Verfahren des Einbringens einer Dotierung in eine Seitenwand eines Grabens beschrieben wurde, kann jedes andere Verfahren als dieses Ver­ fahren benutzt werden, daß eine Dotierungskonzentrationssteuer­ barkeit mit hoher Präzision aufweist, das die endgültige Be­ triebseigenschaft der Halbleitereinrichtung nicht beeinflußt.
Weiterhin muß die Füllschicht 7, die in der ersten bis zehnten Ausführungsform beschrieben wurde, nur zumindest aus einem Film gebildet sein, der von der Gruppe ausgewählt ist, die aus Fil­ men besteht, die eine sehr geringe Konzentration einer Dotie­ rung aufweisen und somit als eine dielektrische Substanz (ein Isolator) im wesentlichen betrachtet werden, wie zum Beispiel ein Siliziumoxidfilm, ein Siliziumnitridfilm, ein nicht­ dotierter polykristalliner Siliziumfilm, ein nicht-dotierter, nicht-kristalliner Siliziumfilm, ein nicht-dotierter, feinkri­ stalliner Siliziumfilm, ein organischer Siliziumfilm, ein orga­ nisches Polymer.

Claims (20)

1. Halbleitereinrichtung mit hoher Durchbruchsspannung, mit
einem Halbleitersubstrat, das eine erste Hauptoberfläche und eine dazu entgegengesetzte zweite Hauptoberfläche aufweist und das ebenfalls eine Mehrzahl von Gräben (7a), die an der ersten Hauptoberfläche vorgesehen sind, aufweist,
einem innerhalb eines Bereiches des Halbleitersubstrates, der zwischen einem Graben (7a) und einem anderen Graben (7a) der Mehrzahl von Gräben (7a) schichtweise angeordnet ist, und an ei­ ner Seitenwandoberfläche des einen Grabens (7a) gebildeten er­ sten Dotierungsbereich (1) eines ersten Leitungstyps,
einem in dem Bereich, der zwischen dem einen Graben (7a) und dem anderen Graben (7a) schichtweise angeordnet ist, und an ei­ ner Seitenwandoberfläche des anderen Grabens (7a) gebildeten zweiten Dotierungsbereich (2) eines zweiten Leitungstyps, wobei der zweite Dotierungsbereich (2) zusammen mit dem ersten Dotie­ rungsbereich (1) einen pn-Übergang bildet,
einem näher an der ersten Hauptoberfläche als der erste und zweite Dotierungsbereich (1, 2) gebildeten dritten Dotierungs­ bereich (3) des zweiten Leitungstyps,
einem zumindest an der ersten Hauptoberfläche oder einer Sei­ tenwandoberfläche des einen Grabens (7) derart gebildeten vier­ ten Dotierungsbereich (5) des ersten Leitungstyps, daß der vierte Dotierungsbereich (5) gegenüber dem ersten Dotierungsbe­ reich (1) mit dem dazwischen vorgesehenen dritten Dotierungsbe­ reich (3) angeordnet ist, und
einer Gateelektrodenschicht (9) gegenüber dem dritten Dotie­ rungsbereich (3), der zwischen dem ersten und vierten Dotie­ rungsbereich (1, 5) schichtweise angeordnet ist, mit einer da­ zwischen vorgesehenen Gateisolierschicht (8), bei der
der erste Dotierungsbereich (1) eine Konzentrationsverteilung einer Dotierung, die von einer Seitenwandoberfläche des einen Grabens (7a) diffundiert ist, aufweist und
der zweite Dotierungsbereich (2) eine Konzentrationsverteilung einer Dotierung, die von einer Seitenwandoberfläche des anderen Grabens (7a) diffundiert ist, aufweist.
2. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 1, bei der eine Sourceelektrode (10) auf der ersten Hauptoberfläche derart gebildet ist, daß sie elektrisch mit dem dritten und vierten Dotierungsbereich (3, 5) verbunden ist, und bei der eine Drai­ nelektrode (11) auf der zweiten Hauptoberfläche derart gebil­ det, daß sie elektrisch mit dem ersten Dotierungsbereich (1) verbunden ist.
3. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 1, bei der
eine Sourceelektrode auf der ersten Hauptoberfläche derart ge­ bildet ist, daß sie elektrisch mit dem dritten und vierten Do­ tierungsbereich (3, 5) verbunden ist, und
bei der eine Drainelektrode auf der ersten Hauptoberfläche der­ art gebildet, daß sie elektrisch mit dem ersten Dotierungsbe­ reich (53, 54) verbunden ist.
4. Halbleitereinrichtung mit hoher Durchbruchsspannung nach einem der Ansprüche 1 bis 3, bei der ein Zwischenraum zwischen benachbarten Gräben (7a) höchstens ein Drittel einer Tiefe des Grabens (7a) beträgt.
5. Halbleitereinrichtung mit hoher Durchbruchsspannung nach einem der Ansprüche 1 bis 4, bei der der erste Dotierungsbereich (1) an einer von gegenüberliegenden Seitenwandoberflächen des einen Grabens (7a) gebildet ist und ein Dotierungsbereich mit einem Leitungstyp, der verschieden von dem des ersten Dotierungsbereiches (1) ist, an der anderen der gegenüberliegenden Seitenwandoberflächen des einen Grabens (7a) gebildet ist.
6. Halbleitereinrichtung mit hoher Durchbruchsspannung nach einem der Ansprüche 1 bis 4, bei der der erste Dotierungsbereich (1) an einer von gegenüberliegenden Seitenwandoberflächen des einen Grabens (7a) gebildet ist und ein Dotierungsbereich mit dem gleichen Leitungstyp, wie der des ersten Dotierungsbereiches (1), an der anderen der gegenüber­ liegenden Seitenwandoberflächen des einen Grabens (7a) gebildet ist.
7. Halbleitereinrichtung mit hoher Durchbruchsspannung nach einem der Ansprüche 1 bis 6, bei der ein Inneres des Grabens (7a) mit einer Siliziumschicht (7), die eine Dotierungskonzentration von höchstens 10% einer Dotie­ rungskonzentration in dem ersten Dotierungsbereich (1) an einer Seitenwandoberfläche des einen Grabens (7a) aufweist, gefüllt ist.
8. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 2, bei der
ein fünfter Dotierungsbereich (4) des ersten Leitungstyps näher an der zweiten Hauptoberfläche als der erste und der zweite Do­ tierungsbereich (1, 2) gebildet ist, wobei der fünfte Dotie­ rungsbereich (4) eine höhere Dotierungskonzentration als der erste Dotierungsbereich (1) aufweist,
die Drainelektrode (11) elektrisch mit dem ersten Dotierungsbe­ reich (1) mit dem dazwischen vorgesehenen fünften Dotierungsbe­ reich (4) verbunden ist, und
die Siliziumschicht (7), die das Innere des Grabens (7a) füllt, von dem ersten und dem zweiten Dotierungsbereich (1, 2) mit ei­ nem Abstand durch eine Isolierschicht angeordnet ist und eben­ falls in Kontakt mit dem fünften Dotierungsbereich (4) ist.
9. Halbleitereinrichtung mit hoher Durchbruchsspannung nach einem der Ansprüche 1 bis 8, bei der ein Inneres des Grabens (7a) mit einer Isolierschicht (7) ge­ füllt ist.
10. Halbleitereinrichtung mit hoher Durchbruchsspannung nach einem der Ansprüche 1 bis 9, bei der sich die Gateelektrodenschicht (9) entlang einer Richtung er­ streckt, in der sich der eine und andere Graben (7a) erstrecken.
11. Halbleitereinrichtung mit hoher Durchbruchsspannung nach einem der Ansprüche 1 bis 9, bei der sich die Gateelektrodenschicht (9) entlang einer Richtung er­ streckt, in der die Gateelektrodenschicht (9) den einen und den anderen Graben (7a) schneidet.
12. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 11, bei der die Gateelektrodenschicht (9) eine Grabengatestruktur aufweist, an der ersten Hauptoberfläche gebildet ist und nur auf dem er­ sten Dotierungsbereich (1) angeordnet ist.
13. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 11, bei der die Gateelektrodenschicht (9) eine planare Gatestruktur auf­ weist und auf der ersten Hauptoberfläche gebildet ist.
14. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 2, die eine Wiederholungsstruktur aufweist, bei der eine pn-Struktur des ersten und des zweiten Dotierungsbereiches (1, 2) und des Grabens (7a) wiederholt sind, wobei die pn-Struktur und der Graben (7a) zueinander benachbart sind, bei der eine äußere Begrenzung der Wiederholungsstruktur mit einem Wi­ derstandsfilm (32) mit einer dazwischen vorgesehenen Trenniso­ lierschicht (31) bedeckt ist,
wobei der Endabschnitt des Widerstandsfilmes (32), der näher an der ersten Hauptoberfläche ist, elektrisch mit der Sourceelek­ trode (19) verbunden ist, und der Endabschnitte des Wider­ standsfilmes (32), der näher an der zweiten Hauptoberfläche ist, elektrisch mit einer Drainelektrode (11) verbunden ist.
15. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 2, die eine Wiederholungsstruktur aufweist, bei der eine pn-Struktur des ersten und zweiten Dotierungsbereiches (1, 2) und der Graben (7a) wiederholt sind, wobei die pn-Struktur und der Graben (7a) zueinander benachbart sind, bei der eine äußere Begrenzung der Wiederholungsstruktur mit einem Halbleiterbereich (33) des ersten Leitungstyps verbunden ist und eine Spitze einer Verarmungsschicht, die sich von der Wie­ derholungsstruktur erstreckt, wenn eine Spannung an die Drain­ elektrode (11) angelegt ist, innerhalb des Halbleiterbereiches (33) endet.
16. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 15, bei der
eine Diffusionslänge einer Dotierung des ersten Dotierungsbe­ reiches (1) von einer Seitenwandoberfläche des einen Grabens (7) kürzer ist als eine Breite des ersten Dotierungsbereiches (1) zwischen der Seitenwandoberfläche des einen Grabens (7a) und einem pn-Übergang des ersten und zweiten Dotierungsberei­ ches (1, 2) und
eine Diffusionslänge einer Dotierung des zweiten Dotierungsbe­ reiches (2) von einer Seitenwandoberfläche des anderen Grabens (7a) kürzer ist als eine Breite des zweiten Dotierungsbereiches (2) zwischen der Seitenwandoberfläche des anderen Grabens (7a) und dem pn-Übergang des ersten und zweiten Dotierungsbereiches (1, 2).
17. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 15 oder 16, die eine Wiederholungsstruktur aufweist, bei der ein pn-Struktur des ersten und des zweiten Dotierungsbereiches (1, 2) und der Graben (7a) wiederholt sind, wobei die pn-Struktur und der Graben (7a) zueinander benachbart sind, bei der ein Zwischenraum zwischen den Gräben an einer äußeren Begren­ zung schmäler ist als im Zentrum der Wiederholungsstruktur an der ersten Hauptoberfläche.
18. Halbleitereinrichtung mit hoher Durchbruchsspannung nach einem der Ansprüche 15 bis 18, bei der eine Füllschicht (7), die Silizium als ein Material enthält, ein Inneres des Grabens (7a) füllt und eine Dotierungskonzen­ tration der Füllschicht (7) geringer ist als die des Halblei­ terbereiches (33)
19. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 15, bei der eine gesamte Dotierungsmenge, die entgegengesetzt im Leitungs­ typ zu dem Halbleiterbereich (33) ist, größer ist, wenn eine gesamte Dotierungsmenge eines ersten Leitungstyps, die in dem ersten und dem zweiten Dotierungsbereich (1, 2) eingebracht ist, mit der einer Dotierung des zweiten Leitungstyps, die in dem ersten und dem zweiten Dotierungsbereich (1, 2) eingebracht ist, verglichen wird.
20. Halbleitereinrichtung mit hoher Durchbruchsspannung nach Anspruch 3, bei der
das Halbleitersubstrat ein SOI-Substrat ist, das ein Substrat (5), das näher an der zweiten Hauptoberfläche angeordnet ist, und das eine Halbleiterschicht (60), die näher an der ersten Hauptoberfläche angeordnet ist, und von dem Substrat (5) iso­ liert ist, aufweist und
bei der der erste, zweite, dritte und vierte Dotierungsbereich (1, 2, 3, 5) in der Halbleiterschicht (60) gebildet sind.
DE19736981A 1997-02-10 1997-08-25 Halbleitereinrichtung mit hoher Durchbruchsspannung Expired - Fee Related DE19736981C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02699797A JP3938964B2 (ja) 1997-02-10 1997-02-10 高耐圧半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE19736981A1 true DE19736981A1 (de) 1998-08-20
DE19736981C2 DE19736981C2 (de) 1999-08-26

Family

ID=12208804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19736981A Expired - Fee Related DE19736981C2 (de) 1997-02-10 1997-08-25 Halbleitereinrichtung mit hoher Durchbruchsspannung

Country Status (3)

Country Link
US (2) US6040600A (de)
JP (1) JP3938964B2 (de)
DE (1) DE19736981C2 (de)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000017937A2 (de) * 1998-09-24 2000-03-30 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements
WO2000033386A2 (en) * 1998-11-28 2000-06-08 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
EP1054451A2 (de) * 1999-05-19 2000-11-22 Intersil Corporation Leistungsbaulelement mit MOS-Gate umfassend erweiterte Graben und Dotierungsgebiete und Verfahren zur deren Herstellung
WO2001006557A1 (en) * 1999-07-14 2001-01-25 Koninklijke Philips Electronics N.V. Method of making a charge compensation semiconductor device using neutron transmutation
EP1073110A1 (de) * 1999-07-28 2001-01-31 STMicroelectronics S.A. Verfahren zur Herstellung von unipolaren Anordnungen
WO2002037569A2 (en) * 2000-10-12 2002-05-10 Fairchild Semiconductor Corporation Trench gate mos semiconductor device
EP1211734A1 (de) * 1999-07-02 2002-06-05 Kabushiki Kaisha Toyota Chuo Kenkyusho Vertikale halbleitervorrichtung und verfahren zu deren herstellung
WO2002084743A1 (de) * 2001-04-10 2002-10-24 Robert Bosch Gmbh Mis-halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
US6630698B1 (en) 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7655981B2 (en) 2003-11-28 2010-02-02 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US7799636B2 (en) 2003-05-20 2010-09-21 Fairchild Semiconductor Corporation Power device with trenches having wider upper portion than lower portion
US7855415B2 (en) 2003-05-20 2010-12-21 Fairchild Semiconductor Corporation Power semiconductor devices having termination structures and methods of manufacture
US7936008B2 (en) 2003-12-30 2011-05-03 Fairchild Semiconductor Corporation Structure and method for forming accumulation-mode field effect transistor with improved current capability
US8026558B2 (en) 2004-08-03 2011-09-27 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US8084327B2 (en) 2005-04-06 2011-12-27 Fairchild Semiconductor Corporation Method for forming trench gate field effect transistor with recessed mesas using spacers
US8198677B2 (en) 2002-10-03 2012-06-12 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8829641B2 (en) 2001-01-30 2014-09-09 Fairchild Semiconductor Corporation Method of forming a dual-trench field effect transistor
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9224853B2 (en) 2007-12-26 2015-12-29 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
DE112012006441B4 (de) 2012-05-29 2018-07-12 Mitsubishi Electric Corporation Bipolartransistor vom Isolierschichttyp

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9723468D0 (en) * 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
GB9826291D0 (en) * 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
EP0973203A3 (de) * 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
US6936892B2 (en) * 1998-07-24 2005-08-30 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP4765104B2 (ja) * 1998-11-11 2011-09-07 富士電機株式会社 超接合半導体素子の製造方法
JP4927401B2 (ja) * 1998-11-12 2012-05-09 富士電機株式会社 超接合半導体素子
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
EP1005092A1 (de) * 1998-11-26 2000-05-31 STMicroelectronics S.r.l. PN-übergangstruktur für hohe Durchbruchspannungen und diesbezügliches Herstellungsverfahren
JP4447065B2 (ja) 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
DE19913375B4 (de) * 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
EP1192640A2 (de) * 1999-06-03 2002-04-03 GENERAL SEMICONDUCTOR, Inc. Leistungs-mosfet und verfahren zu dessen herstellung
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
US6200884B1 (en) * 1999-07-31 2001-03-13 Advanced Micro Devices, Inc. Method for shaping photoresist mask to improve high aspect ratio ion implantation
JP2001119022A (ja) 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US6376878B1 (en) * 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
US6509240B2 (en) 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP4285899B2 (ja) 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
JP4088033B2 (ja) 2000-11-27 2008-05-21 株式会社東芝 半導体装置
JP3415581B2 (ja) * 2000-11-29 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
US6821824B2 (en) 2001-02-21 2004-11-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
DE10117801B4 (de) * 2001-04-10 2005-12-22 Robert Bosch Gmbh Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
US6512267B2 (en) 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
JP4728508B2 (ja) * 2001-06-11 2011-07-20 株式会社東芝 縦型電力用半導体素子の製造方法
EP1267415A3 (de) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
JP2003031821A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
US20030030051A1 (en) 2001-08-09 2003-02-13 International Rectifier Corporation Superjunction device with improved avalanche capability and breakdown voltage
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
WO2003028108A1 (fr) * 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6825514B2 (en) 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6521954B1 (en) 2001-12-21 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN1237619C (zh) * 2002-01-28 2006-01-18 三菱电机株式会社 半导体装置
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置
JP3652322B2 (ja) 2002-04-30 2005-05-25 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔとその製造方法
DE10239868B4 (de) * 2002-08-29 2005-12-29 Infineon Technologies Ag Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern und hierdurch hergestellte Trench-Transistoranordnung
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
DE10258467B3 (de) * 2002-12-13 2004-09-30 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP3721172B2 (ja) 2003-04-16 2005-11-30 株式会社東芝 半導体装置
DE10321222A1 (de) * 2003-05-12 2004-12-23 Infineon Technologies Ag Halbleiterbauelement
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
JP4194890B2 (ja) * 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
US7166890B2 (en) * 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
JP4289123B2 (ja) * 2003-10-29 2009-07-01 富士電機デバイステクノロジー株式会社 半導体装置
US7041560B2 (en) * 2003-12-19 2006-05-09 Third Dimension (3D) Semiconductor, Inc. Method of manufacturing a superjunction device with conventional terminations
JP4536366B2 (ja) * 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
JP2005302925A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体装置
JP2005322700A (ja) * 2004-05-06 2005-11-17 Toshiba Corp 半導体装置及びその製造方法
JP4176734B2 (ja) * 2004-05-14 2008-11-05 株式会社東芝 トレンチｍｏｓｆｅｔ
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
JP2006140250A (ja) * 2004-11-11 2006-06-01 Toshiba Corp 半導体装置及びその製造方法
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
JP4923416B2 (ja) 2005-03-08 2012-04-25 富士電機株式会社 超接合半導体装置
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
JP4857610B2 (ja) * 2005-06-01 2012-01-18 株式会社日立製作所 高圧アナログ・スイッチｉｃおよびそれを使った超音波診断装置
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP5201307B2 (ja) * 2005-12-22 2013-06-05 富士電機株式会社 半導体装置
JP5225546B2 (ja) * 2005-12-27 2013-07-03 株式会社豊田中央研究所 半導体装置
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
JP4580886B2 (ja) * 2006-03-27 2010-11-17 株式会社東芝 半導体装置の製造方法
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
KR101375035B1 (ko) * 2006-09-27 2014-03-14 맥스파워 세미컨덕터 인크. Ｍｏｓｆｅｔ 및 그 제조 방법
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
JP4710822B2 (ja) * 2006-12-25 2011-06-29 富士電機システムズ株式会社 超接合半導体素子
US8564057B1 (en) * 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
WO2008086366A2 (en) * 2007-01-09 2008-07-17 Maxpower Semiconductor, Inc. Semiconductor device
US7541260B2 (en) * 2007-02-21 2009-06-02 Infineon Technologies Austria Ag Trench diffusion isolation in semiconductor devices
US8274128B2 (en) * 2007-03-23 2012-09-25 Siliconix Technology C. V. Ir Semiconductor device with buffer layer
ES2374774B1 (es) * 2008-03-18 2013-01-30 Consejo Superior De Investigaciones Científicas (Csic) Método de fabricación de dispositivos rb-igbt.
WO2010065428A2 (en) * 2008-12-01 2010-06-10 Maxpower Semiconductor Inc. Mos-gated power devices, methods, and integrated circuits
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US9508805B2 (en) 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
JP5002628B2 (ja) * 2009-08-25 2012-08-15 株式会社東芝 電力用半導体素子
JP2011233701A (ja) 2010-04-27 2011-11-17 Toshiba Corp 電力用半導体素子
JP5136674B2 (ja) * 2010-07-12 2013-02-06 株式会社デンソー 半導体装置およびその製造方法
US8530300B2 (en) * 2010-07-23 2013-09-10 Infineon Technologies Austria Ag Semiconductor device with drift regions and compensation regions
JP2012182212A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体装置の製造方法および半導体装置
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
CN102751190B (zh) * 2011-04-22 2014-12-03 科轩微电子股份有限公司 具快速切换能力的沟渠式功率金氧半导体结构及制造方法
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
EP2725622B1 (de) 2011-06-27 2019-10-30 Panasonic Intellectual Property Management Co., Ltd. Siliziumcarbid-halbleiterelement und herstellungsverfahren dafür
US9685511B2 (en) 2012-05-21 2017-06-20 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
CN103515242A (zh) * 2012-06-29 2014-01-15 无锡维赛半导体有限公司 一种功率晶体管及其制作方法
US9722041B2 (en) 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
JP6063280B2 (ja) 2013-02-05 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9385228B2 (en) * 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9887087B1 (en) * 2014-07-08 2018-02-06 Michael Keith Fuller Semiconductor and other materials by thermal neutron transmutation
US9171949B1 (en) * 2014-09-24 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor device including superjunction structure formed using angled implant process
CN105632931B (zh) * 2014-11-04 2020-04-28 台湾积体电路制造股份有限公司 半导体器件的制造方法及半导体器件
US20170077292A1 (en) * 2015-09-10 2017-03-16 Kabushiki Kaisha Toyota Jidoshokki Trench-gate semiconductor device and manufacturing method thereof
DE102015116576B4 (de) * 2015-09-30 2021-11-25 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102015118322B4 (de) 2015-10-27 2024-04-04 Infineon Technologies Ag Bipolartransistor mit Superjunction-Struktur
US9698043B1 (en) * 2016-05-20 2017-07-04 International Business Machines Corporation Shallow trench isolation for semiconductor devices
US20200098857A1 (en) * 2018-09-25 2020-03-26 Semiconductor Components Industries, Llc Narrow-mesa super-junction mosfet
DE102018132435B4 (de) 2018-12-17 2021-01-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Superjunction-Transistorbauelements
US11271100B2 (en) * 2019-10-15 2022-03-08 Infineon Technologies Austria Ag Narrow semiconductor mesa device
DE102020201997A1 (de) 2020-02-18 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7310279A (de) * 1972-07-31 1974-02-04
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH05343679A (ja) * 1992-06-10 1993-12-24 Kawasaki Steel Corp 半導体装置及びその製造方法
US5391506A (en) * 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
US5324966A (en) * 1992-04-07 1994-06-28 Toyo Denki Seizo Kabushiki Kaisha MOS-controlled thyristor
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630698B1 (en) 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
US6649459B2 (en) 1998-09-24 2003-11-18 Infineon Technologies Ag Method for manufacturing a semiconductor component
WO2000017937A3 (de) * 1998-09-24 2000-12-28 Siemens Ag Verfahren zum herstellen eines halbleiterbauelements
WO2000017937A2 (de) * 1998-09-24 2000-03-30 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements
WO2000033386A2 (en) * 1998-11-28 2000-06-08 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
WO2000033386A3 (en) * 1998-11-28 2000-11-16 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6541817B1 (en) 1998-11-28 2003-04-01 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
EP1054451A2 (de) * 1999-05-19 2000-11-22 Intersil Corporation Leistungsbaulelement mit MOS-Gate umfassend erweiterte Graben und Dotierungsgebiete und Verfahren zur deren Herstellung
EP1054451A3 (de) * 1999-05-19 2002-10-16 Intersil Corporation Leistungsbaulelement mit MOS-Gate umfassend erweiterte Graben und Dotierungsgebiete und Verfahren zur deren Herstellung
EP1211734A1 (de) * 1999-07-02 2002-06-05 Kabushiki Kaisha Toyota Chuo Kenkyusho Vertikale halbleitervorrichtung und verfahren zu deren herstellung
EP1211734A4 (de) * 1999-07-02 2004-07-21 Toyoda Chuo Kenkyusho Kk Vertikale halbleitervorrichtung und verfahren zu deren herstellung
US6703292B1 (en) 1999-07-14 2004-03-09 Koninklijke Philips Electronics N.V. Method of making a semiconductor wafer having a depletable multiple-region semiconductor material
WO2001006557A1 (en) * 1999-07-14 2001-01-25 Koninklijke Philips Electronics N.V. Method of making a charge compensation semiconductor device using neutron transmutation
EP1073110A1 (de) * 1999-07-28 2001-01-31 STMicroelectronics S.A. Verfahren zur Herstellung von unipolaren Anordnungen
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US8101484B2 (en) 2000-08-16 2012-01-24 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US8710584B2 (en) 2000-08-16 2014-04-29 Fairchild Semiconductor Corporation FET device having ultra-low on-resistance and low gate charge
WO2002037569A3 (en) * 2000-10-12 2003-03-27 Fairchild Semiconductor Trench gate mos semiconductor device
WO2002037569A2 (en) * 2000-10-12 2002-05-10 Fairchild Semiconductor Corporation Trench gate mos semiconductor device
US9368587B2 (en) 2001-01-30 2016-06-14 Fairchild Semiconductor Corporation Accumulation-mode field effect transistor with improved current capability
US8829641B2 (en) 2001-01-30 2014-09-09 Fairchild Semiconductor Corporation Method of forming a dual-trench field effect transistor
WO2002084743A1 (de) * 2001-04-10 2002-10-24 Robert Bosch Gmbh Mis-halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
US7084438B2 (en) 2001-04-10 2006-08-01 Robert Bosch Gmbh Metal insulator power semiconductor component (MIS) and a method for producing the same
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US8198677B2 (en) 2002-10-03 2012-06-12 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US8716783B2 (en) 2003-05-20 2014-05-06 Fairchild Semiconductor Corporation Power device with self-aligned source regions
US8786045B2 (en) 2003-05-20 2014-07-22 Fairchild Semiconductor Corporation Power semiconductor devices having termination structures
US8936985B2 (en) 2003-05-20 2015-01-20 Fairchild Semiconductor Corporation Methods related to power semiconductor devices with thick bottom oxide layers
US8034682B2 (en) 2003-05-20 2011-10-11 Fairchild Semiconductor Corporation Power device with trenches having wider upper portion than lower portion
US8889511B2 (en) 2003-05-20 2014-11-18 Fairchild Semiconductor Corporation Methods of manufacturing power semiconductor devices with trenched shielded split gate transistor
US8013387B2 (en) 2003-05-20 2011-09-06 Fairchild Semiconductor Corporation Power semiconductor devices with shield and gate contacts and methods of manufacture
US8129245B2 (en) 2003-05-20 2012-03-06 Fairchild Semiconductor Corporation Methods of manufacturing power semiconductor devices with shield and gate contacts
US8143124B2 (en) 2003-05-20 2012-03-27 Fairchild Semiconductor Corporation Methods of making power semiconductor devices with thick bottom oxide layer
US8143123B2 (en) 2003-05-20 2012-03-27 Fairchild Semiconductor Corporation Methods of forming inter-poly dielectric (IPD) layers in power semiconductor devices
US7799636B2 (en) 2003-05-20 2010-09-21 Fairchild Semiconductor Corporation Power device with trenches having wider upper portion than lower portion
US7982265B2 (en) 2003-05-20 2011-07-19 Fairchild Semiconductor Corporation Trenched shield gate power semiconductor devices and methods of manufacture
US7855415B2 (en) 2003-05-20 2010-12-21 Fairchild Semiconductor Corporation Power semiconductor devices having termination structures and methods of manufacture
US8350317B2 (en) 2003-05-20 2013-01-08 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US8013391B2 (en) 2003-05-20 2011-09-06 Fairchild Semiconductor Corporation Power semiconductor devices with trenched shielded split gate transistor and methods of manufacture
US7655981B2 (en) 2003-11-28 2010-02-02 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US8518777B2 (en) 2003-12-30 2013-08-27 Fairchild Semiconductor Corporation Method for forming accumulation-mode field effect transistor with improved current capability
US7936008B2 (en) 2003-12-30 2011-05-03 Fairchild Semiconductor Corporation Structure and method for forming accumulation-mode field effect transistor with improved current capability
US8026558B2 (en) 2004-08-03 2011-09-27 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US8148233B2 (en) 2004-08-03 2012-04-03 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US8084327B2 (en) 2005-04-06 2011-12-27 Fairchild Semiconductor Corporation Method for forming trench gate field effect transistor with recessed mesas using spacers
US8680611B2 (en) 2005-04-06 2014-03-25 Fairchild Semiconductor Corporation Field effect transistor and schottky diode structures
US9595596B2 (en) 2007-09-21 2017-03-14 Fairchild Semiconductor Corporation Superjunction structures for power devices
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9224853B2 (en) 2007-12-26 2015-12-29 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
DE112012006441B4 (de) 2012-05-29 2018-07-12 Mitsubishi Electric Corporation Bipolartransistor vom Isolierschichttyp

Also Published As

Publication number Publication date
JP3938964B2 (ja) 2007-06-27
DE19736981C2 (de) 1999-08-26
US6103578A (en) 2000-08-15
JPH10223896A (ja) 1998-08-21
US6040600A (en) 2000-03-21

Similar Documents

Publication Publication Date Title
DE19736981C2 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE2654482C2 (de)
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10106006A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1719184B1 (de) Hochvolt-pmos-transistor
DE102006051285A1 (de) MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben
DE19808514A1 (de) Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE19935442C1 (de) Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE10047152B4 (de) Hochvolt-Diode und Verfahren zu deren Herstellung
DE2926334C2 (de)
DE112021002169T5 (de) Halbleitervorrichtung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007005347A1 (de) Halbleitervorrichtung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102014101859A1 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301