CN103515242A - 一种功率晶体管及其制作方法 - Google Patents
一种功率晶体管及其制作方法 Download PDFInfo
- Publication number
- CN103515242A CN103515242A CN201210225359.XA CN201210225359A CN103515242A CN 103515242 A CN103515242 A CN 103515242A CN 201210225359 A CN201210225359 A CN 201210225359A CN 103515242 A CN103515242 A CN 103515242A
- Authority
- CN
- China
- Prior art keywords
- region
- conductive type
- type
- power transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 48
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000011810 insulating material Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 5
- 238000009776 industrial production Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 239000012774 insulation material Substances 0.000 abstract 3
- 210000000746 body region Anatomy 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 14
- 238000002360 preparation method Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- -1 boron ion Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种功率晶体管及其制作方法，先在漏区与漂移区上制作栅区结构、沟道区及源区，然后对所述外延层进行刻蚀形成深沟槽并对所述深沟槽进行P型离子斜注入形成P型掺杂层，然后对所述深沟槽填充P型外延或绝缘材料形成P型柱体，最后制作隔离层及电极结构以完成制作。本发明先对深沟槽进行离子斜注入，然后对其填充P型外延或者绝缘材料，可以精确的控制离子注入的浓度和剂量，可获得宽度较小的P型柱体，有利于器件可靠性和集成度的提高；本发明也可以对所述深沟槽填充绝缘材料，配合离子斜注入也可以有效增加器件的击穿电压，增加N型体区的掺杂浓度，降低导通电阻，而且有利于节约成本。本发明工艺简单，适用于工业生产。
Description
技术领域
本发明属于半导体领域，特别是涉及一种功率晶体管及其制作方法。
背景技术
功率晶体管一般用于控制功率电子器件合理工作，通过功率电子器件为负载提供大功率的输出。功率晶体管已广泛用于控制功率输出，高频大功率晶体管的应用电子设备的扫描电路中，如彩电，显示器，示波器，大型游戏机的水平扫描电路，视放电路，发射机的功率放大器等，亦广泛地应用到例如对讲机，手机的射频输出电路，高频振荡电路和高速电子开关电路等电路中。
一般说来，功率器件通常工作于高电压、大电流的条件下，普遍具备耐压高、工作电流大、自身耗散功率大等特点，因此在使用时与一般小功率器件存在一定差别。为了让开关器件的功能得到良好的发挥，功率半导体场效应晶体管需要满足两个基本要求：1、当器件处于导通状态时，能拥有非常低的导通电阻，最小化器件本身的功率损耗；2、当器件处于关断状态时，能拥有足够高的反向击穿电压。
所谓超结功率晶体管,是一种改进型晶体管，在传统晶体管的低掺杂N型体区中制备具有特定间隔的p型柱。由于p型柱和N型体区之间的电荷补偿，超结功率晶体管可以获得很高的击穿电压。P型柱的制备可以提高N型体区的掺杂浓度，而高掺杂的N型体区则可以获得很低的导通电阻，因此超结器件可以在击穿电压和导通电阻之间取得一个很好的平衡。
在现有的超结功率晶体管中，P型柱的制作方法一般是在衬底上制作一个深沟槽，然后直接在深沟槽内填充P型外延。这种做法的缺点是：1、为了让器件获得一个较低的导通电阻，需提高N型体区的掺杂浓度，这时，为了提高击穿电压，需要把P型柱做得较宽，增大了器件的体积，不利于器件集成度的提高；2、外延的P型柱掺杂浓度和剂量不好控制，降低了器件的可靠性；3、外延P型柱的成本较高，不利于生产。
鉴于现有的功率晶体管的以上缺点，提供一种高集成度、高可靠性、低成本的新型功率晶体管实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种功率晶体管，用于解决现有技术中功率晶体管的集成度和可靠性难以提高、制作成本难以降低的问题。
为实现上述目的及其他相关目的，本发明提供一种功率晶体管的制作方法，至少包括以下步骤：
1）提供第一导电类型的半导体衬底，在所述半导体衬底上形成第一导电类型的外延层，于所述外延层内制作栅区结构并在所述外延层中形成第二导电类型层；
2）于所述第二导电类型层中形成第一导电类型层；
3）刻蚀所述外延层以分别在所述栅区结构的两侧形成深沟槽，然后采用斜注入工艺对所述深沟槽侧壁进行第二导电类型离子注入，形成第二导电类型掺杂层；
4）于所述深沟槽内填充第二导电类型材料或绝缘材料，形成第二导电类型的柱体结构；
5）于所述第一导电类型层及所述柱体结构表面形成隔离层；
6）刻蚀与所述栅区结构两侧具有预设间隔的隔离层、第一导电类型层以露出所述第二导电类型层，然后制备出覆盖于所述第二导电类型层及隔离层的上电极，使所述上电极同时与所述栅区结构每一侧的第二导电类型层及第一导电类型层接触。
在本发明的功率晶体管的制作方法所述步骤1）中，先制作掩膜版并刻蚀所述外延层以形成栅区沟槽，然后在所述栅区沟槽内形成栅氧层，接着在所述栅区沟槽内沉积栅极材料，于所述栅极材料表面形成氧化层，并使所述氧化层表面与所述外延层表面处于同一平面，以完成所述栅区结构的制作。
作为本发明的功率晶体管的制作方法的一个优选方案，所述步骤1）中，通过第二导电类型离子注入以在所述外延层上形成第二导电类型层，且所述第二导电类型层的厚度小于所述栅区结构的深度；所述步骤2）中，通过第一导电类型离子注入以在所述第二导电类型层表面形成第一导电类型层。
在本发明的功率晶体管的制作方法所述步骤3）中，所述斜注入工艺采用的注入角度为7~30°。
在本发明的功率晶体管的制作方法中，所述深沟槽的深度大于所述栅区结构的深度。
在本发明的功率晶体管的制作方法所述步骤4）中，于所述深沟槽内及第一导电类型层表面沉积第二导电类型材料或绝缘材料，然后采用回蚀刻工艺去除所述第一导电类型层表面的第二导电类型材料或绝缘材料，使所述深沟槽内的第二导电类型材料或绝缘材料与所述第一导电类型层处于同一平面，以形成所述第二导电类型的柱体结构。
在本发明的功率晶体管的制作方法中，所述第一导电类型与第二导电类型互为反型导电类型。
在本发明的功率晶体管的制作方法中，所述半导体衬底为重掺杂的第一导电类型半导体材料，所述外延层为轻掺杂的第一导电类型半导体材料。
本发明还提供一种功率晶体管，至少包括：第一导电类型的漏区；第一导电类型的漂移区，结合于所述漏区；第二导电类型的沟道区，结合于所述漂移区；第一导电类型的源区；
结合于部分的所述沟道区；栅区结构，包括位于所述源区中部且具有延伸至所述漂移区第一深度的栅区沟槽，环绕于所述栅区沟槽的栅氧层、以及填充于所述栅氧层内的栅极材料；隔离层，覆盖于所述源区及栅区结构表面；第二导电类型的柱体结构，包括分别位于所述栅区结构两侧且具有纵向延伸至所述漂移区的大于所述第一深度的第二深度的两个深沟槽、从各深沟槽两侧向所述的漂移区及沟道区延伸且具有预设宽度的第二导电类型掺杂层、以及填充于两深沟槽内的第二导电类型材料或绝缘材料；上电极，覆盖于所述隔离层及沟道区表面，且同时与所述源区及沟道区形成电性接触。
在本发明的功率晶体管中，所述第一导电类型与第二导电类型互为反型导电类型，且所述漏区为重掺杂的第一导电类型半导体材料，所述漂移区为轻掺杂的第一导电类型半导体材料。
如上所述，本发明的功率晶体管及其制作方法，具有以下有益效果：在漏区与漂移区上制作栅区结构、沟道区及源区，然后对所述外延层进行刻蚀形成深沟槽并对所述深沟槽进行P型离子斜注入形成P型掺杂层，然后对所述深沟槽填充P型外延或绝缘材料形成P型柱体，最后制作隔离层及电极结构以完成制作。本发明先对深沟槽进行离子斜注入，然后对其填充P型外延或者绝缘材料，可以精确的控制离子注入的浓度和剂量，获得宽度较小的P型柱体，有利于器件可靠性和集成度的提高；本发明也可以对所述深沟槽填充绝缘材料，配合离子斜注入也可以有效增加器件的击穿电压，增加N型体区的掺杂浓度，降低导通电阻，而且有利于节约成本。本发明工艺简单，与现有的半导体工艺兼容，适用于工业生产。
附图说明
图1~图5显示为本发明的功率晶体管的制作方法步骤1）所呈现的结构示意图。
图6显示为本发明的功率晶体管的制作方法步骤2）所呈现的结构示意图。
图7~图9显示为本发明的功率晶体管的制作方法步骤3）所呈现的结构示意图。
图10~图11显示为本发明的功率晶体管的制作方法步骤4）所呈现的结构示意图。
图12显示为本发明的功率晶体管的制作方法步骤5）所呈现的结构示意图。
图13~图14显示为本发明的功率晶体管的制作方法步骤6）所呈现的结构示意图。
元件标号说明
101 半导体衬底
102 外延层
103 栅区沟槽
104 栅氧层
105 栅极材料
106 第二导电类型层
107 第一导电类型层
108 深沟槽
109 第二导电类型掺杂层
110 第二导电类型材料或绝缘材料
111 隔离层
112 电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1~图14所示，本发明提供一种功率晶体管的制作方法，至少包括以下步骤：
如图1~图5所示，首先进行步骤1），提供第一导电类型的半导体衬底101，在所述半导体衬底101形成第一导电类型的外延层102，于所述外延层102内制作栅区结构并在所述外延层102中形成第二导电类型层106。
所述第一导电类型与第二导电类型互为反型导电类型。在本实施例中，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型，当然，在另一实施例中，所述第一导电类型亦可为P型导电类型，相应地，所述第二导电类型可为N型导电类型。
所述第一导电类型的半导体衬底101作为晶体管的漏极，并且为重掺杂的N型半导体材料，然后在所述半导体衬底101上形成第一导电类型的外延层102，所述外延层102为轻掺杂的N型半导体材料，所述外延层102作为晶体管的N型漂移区。然后制作掩膜版并刻蚀所述外延层102以形成栅区沟槽103，接着采用热氧化方法或沉积法在在所述栅区沟槽103内形成栅氧层104，所述栅氧层104为SiO2层，接着在所述栅区沟槽103内沉积栅极材料105，并于所述栅极材料105表面形成氧化层，并使所述氧化层表面与所述外延层102表面处于同一平面，形成栅氧环绕结构，以完成所述栅区结构的制作，所述栅极材料105采用多晶硅材料。接着通过第二导电类型离子注入以在所述外延层102上形成第二导电类型层106，即对所述轻掺杂的N型漂移区进行P型离子注入以形成P型层，所述P型层的厚度小于所述栅区结构的深度，此处采用硼离子进行注入以形成P型层，并作为晶体管的P型沟道区。
如图6所示，然后进行步骤2），于所述第二导电类型层106中形成第一导电类型层107。
在本实施例中，通过第一导电类型离子注入以在所述第二导电类型层106表面形成第一导电类型层107，在具体的实施过程中，对所述P型层采用砷或磷离子进行重掺杂，以在所述P型层中形成重掺杂的N型层，所述N型层作为晶体管的N型源区。
如图7~图9所示，接着进行步骤3）刻蚀所述外延层102以分别在所述栅区结构的两侧形成深沟槽108，然后采用斜注入工艺对所述深沟槽108侧壁进行第二导电类型离子注入，形成第二导电类型掺杂层109。
在本实施例中，先以SiO2或Si3N4作为掩膜层刻蚀所述外延层102以分别在所述栅区结构的两侧形成深沟槽108，所述深沟槽108与所述栅区结构具有间隔，并且所述深沟槽108的深度大于所述栅区结构的深度。然后采用斜注入工艺对所述深沟槽108侧壁进行P型离子注入，形成P型掺杂层，所述斜注入工艺采用的注入角度为7~30°，在本实施例中，注入角度采用10°，当然，可以根据晶体管的需求采用不同的注入角度，并通过控制注入离子的浓度和剂量控制所述P型掺杂层的厚度及掺杂浓度，以达到所需的效果。此方法不仅可以降低P型柱体的宽度，而且在后续的工艺中，采用填充绝缘材料代替P型外延工艺，大大降低晶体管的制作成本。
如图10~图11所示，接着进行步骤4），于所述深沟槽108内填充第二导电类型材料或绝缘材料110，形成第二导电类型的柱体结构。
具体地，于所述深沟槽108内及第一导电类型层107表面沉积第二导电类型材料或绝缘材料110，然后采用回蚀刻工艺去除所述第一导电类型层107表面的第二导电类型材料或绝缘材料110，使所述深沟槽108内的第二导电类型材料或绝缘材料110与所述第一导电类型层107处于同一平面，以形成所述第二导电类型的柱体结构。
在本实施中，通过外延工艺于所述深沟槽108内及第一导电类型层107表面内形成P型材料，然后采用回蚀刻工艺去除所述第一导电类型层107表面的P型材料，使所述深沟槽108内的P型材料所述第一导电类型层107处于同一平面，以形成P型柱体结构。
如图12所示，接着进行步骤5），于所述第一导电类型层107及所述柱体结构表面形成隔离层111。
在本实施例中，先在所述第一导电类型层107（在本实施例中为N型层）表面制作低温SiO2层（LTO），然后在所述低温SiO2层上制备硼磷硅玻璃（BPSG），以完成所述隔离层111的制备。
如图13~图14所示，最后进行步骤6），刻蚀与所述栅区结构两侧具有预设间隔的隔离层111、第一导电类型层107以露出所述第二导电类型层106，然后制备出覆盖于所述第二导电类型层106及隔离层111的上电极112，使所述上电极112同时与所述栅区结构每一侧的第二导电类型层106及第一导电类型层107接触。
在本实施例中，刻蚀与所述栅区结构两侧具有预设间隔的隔离层111、N型层以露出所述P型层，当然，为了增加上电极112的接触面积，可以刻蚀掉部分的第二导电类型层106（在本实施例中为P型层），其中，所述预设间隔为最终晶体管N型源区的宽度，可根据实际器件的需求而确定。然后通过沉积工艺在上述所得结构表面沉积金属材料，制备出覆盖于所述第二导电类型层106（在本实施例中为P型层）及隔离层111的上电极112，使所述上电极112同时与所述栅区结构每一侧的第二导电类型层106（在本实施例中为P型层）及第一导电类型层107（在本实施例中为N型层）接触，以完成所述功率晶体管的制作。
实施例2
请参阅图1~图14，如图所示，本实施例提供一种功率晶体管的制作方法，其基本步骤如实施例1，其中，所述步骤4），于所述深沟槽108内填充绝缘材料110，形成第二导电类型的柱体结构，在本实施例中，所述绝缘材料110为SiO2。由于之前的离子斜注入也可以有效增加器件的击穿电压，增加N型体区的掺杂浓度，降低导通电阻，故本实施例可于所述深沟槽108内填充绝缘材料110，有利于节约成本。
实施例3
请参阅图14，如图所示，本实施例提供一种功率晶体管，至少包括：第一导电类型的漏区101；第一导电类型的漂移区102，结合于所述漏区101；第二导电类型的沟道区106，结合于所述漂移区102；第一导电类型的源区107；结合于部分的所述沟道区106；栅区结构，包括位于所述源区中部且具有延伸至所述漂移区第一深度的栅区沟槽103，环绕于所述栅区沟槽103的栅氧层104、以及填充于所述栅氧层104内的栅极材料105；隔离层111，覆盖于所述源区及栅区结构表面；第二导电类型的柱体结构，包括分别位于所述栅区结构两侧且具有纵向延伸至所述漂移区的大于所述第一深度的第二深度的两个深沟槽108、从各深沟槽108两侧向所述的漂移区及沟道区延伸且具有预设宽度的第二导电类型掺杂层109、以及填充于两深沟槽108内的第二导电类型材料或绝缘材料110；上电极112，覆盖于所述隔离层111及沟道区106表面，且同时与所述源区107及沟道区106形成电性接触。
在本实施例中，所述第二导电类型的柱体结构，包括分别位于所述栅区结构两侧且具有纵向延伸至所述漂移区的大于所述第一深度的第二深度的两个深沟槽108、从各深沟槽108两侧向所述的漂移区102及沟道区106延伸且具有预设宽度的第二导电类型掺杂层109、以及填充于两深沟槽108内的第二导电类型材料110。
所述第一导电类型与第二导电类型互为反型导电类型，在本实施例中，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型。当然，在另一实施例中，所述第一导电类型可为P型导电类型，所述第二导电类型可为N型导电类型。
在本实施例中，所述栅极材料105为多晶硅材料。当然，在其它的实施例中，所述导电材料可为期望的其它所有导电材料。
在本实施例中，所述漏区101为重掺杂的第一导电类型半导体材料，所述漂移区102为轻掺杂的第一导电类型半导体材料。具体地，所述漏区101为重掺杂的N型半导体材料，所述漂移区102为轻掺杂的N型半导体材料。
实施例4
请参阅图14，如图所示，本实施例提供一种功率晶体管，其基本结构如实施例3，其中，所述第二导电类型的柱体结构，包括分别位于所述栅区结构两侧且具有纵向延伸至所述漂移区102的大于所述第一深度的第二深度的两个深沟槽108、从各深沟槽108两侧向所述的漂移区102及沟道区106延伸且具有预设宽度的第二导电类型掺杂层109、以及填充于两深沟槽108内的绝缘材料110，在本实施例中，所述绝缘材料110为SiO2。
综上所述，本发明的功率晶体管及其制作方法，先在漏区与漂移区上制作栅区结构、沟道区及源区，然后对所述外延层进行刻蚀形成深沟槽并对所述深沟槽进行P型离子斜注入形成P型掺杂层，然后对所述深沟槽填充P型外延或绝缘材料形成P型柱体，最后制作隔离层及电极结构以完成制作。本发明先对深沟槽进行离子斜注入，然后对其填充P型外延或者绝缘材料，可以精确的控制离子注入的浓度和剂量，获得宽度较小的P型柱体，有利于器件可靠性和集成度的提高；本发明也可以对所述深沟槽填充绝缘材料，配合离子斜注入也可以有效增加器件的击穿电压，增加N型体区的掺杂浓度，降低导通电阻，而且有利于节约成本。本发明工艺简单，与现有的半导体工艺兼容，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种功率晶体管的制作方法，其特征在于，至少包括以下步骤：
1)提供第一导电类型的半导体衬底，在所述半导体衬底上形成第一导电类型的外延层，于所述外延层内制作栅区结构并在所述外延层中形成第二导电类型层；
2)于所述第二导电类型层中形成第一导电类型层；
3)刻蚀所述外延层以分别在所述栅区结构的两侧形成深沟槽，然后采用斜注入工艺对所述深沟槽侧壁进行第二导电类型离子注入，形成第二导电类型掺杂层；
4)于所述深沟槽内填充第二导电类型材料或绝缘材料，形成第二导电类型的柱体结构；
5)于所述第一导电类型层及所述柱体结构表面形成隔离层；
6)刻蚀与所述栅区结构两侧具有预设间隔的隔离层、第一导电类型层以露出所述第二导电类型层，然后制备出覆盖于所述第二导电类型层及隔离层的上电极，使所述上电极同时与所述栅区结构每一侧的第二导电类型层及第一导电类型层接触。
2.根据权利要求1所述的功率晶体管的制作方法，其特征在于：所述步骤1）先制作掩膜版并刻蚀所述外延层以形成栅区沟槽，然后在所述栅区沟槽内形成栅氧层，接着在所述栅区沟槽内沉积栅极材料，于所述栅极材料表面形成氧化层，并使所述氧化层表面与所述外延层表面处于同一平面，以完成所述栅区结构的制作。
3.根据权利要求1所述的功率晶体管的制作方法，其特征在于：所述步骤1）中，通过第二导电类型离子注入以在所述外延层上形成第二导电类型层，且所述第二导电类型层的厚度小于所述栅区结构的深度；所述步骤2）中，通过第一导电类型离子注入以在所述第二导电类型层表面形成第一导电类型层。
4.根据权利要求1所述的功率晶体管的制作方法，其特征在于：所述步骤3）中，所述斜注入工艺采用的注入角度为7~30°。
5.根据权利要求1所述的功率晶体管的制作方法，其特征在于：所述深沟槽的深度大于所述栅区结构的深度。
6.根据权利要求1所述的功率晶体管的制作方法，其特征在于：所述步骤4）中，于所述深沟槽内及第一导电类型层表面沉积第二导电类型材料或绝缘材料，然后采用回蚀刻工艺去除所述第一导电类型层表面的第二导电类型材料或绝缘材料，使所述深沟槽内的第二导电类型材料或绝缘材料与所述第一导电类型层处于同一平面，以形成所述第二导电类型的柱体结构。
7.根据权利要求1所述的功率晶体管的制作方法，其特征在于：所述第一导电类型与第二导电类型互为反型导电类型。
8.根据权利要求1所述的功率晶体管的制作方法，其特征在于：所述半导体衬底为重掺杂的第一导电类型半导体材料，所述外延层为轻掺杂的第一导电类型半导体材料。
9.一种功率晶体管，其特征在于，至少包括：
第一导电类型的漏区；
第一导电类型的漂移区，结合于所述漏区；
第二导电类型的沟道区，结合于所述漂移区；
第一导电类型的源区；结合于部分的所述沟道区；
栅区结构，包括位于所述源区中部且具有延伸至所述漂移区第一深度的栅区沟槽，
环绕于所述栅区沟槽的栅氧层、以及填充于所述栅氧层内的栅极材料；
隔离层，覆盖于所述源区及栅区结构表面；
第二导电类型的柱体结构，包括分别位于所述栅区结构两侧且具有纵向延伸至所述漂移区的大于所述第一深度的第二深度的两个深沟槽、从各深沟槽两侧向所述的漂移区及沟道区延伸且具有预设宽度的第二导电类型掺杂层、以及填充于两深沟槽内的第二导电类型材料或绝缘材料；
上电极，覆盖于所述隔离层及沟道区表面，且同时与所述源区及沟道区形成电性接触。
10.根据权利要求9所述的功率晶体管，其特征在于：所述第一导电类型与第二导电类型互为反型导电类型，且所述漏区为重掺杂的第一导电类型半导体材料，所述漂移区为轻掺杂的第一导电类型半导体材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210225359.XA CN103515242A (zh) | 2012-06-29 | 2012-06-29 | 一种功率晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210225359.XA CN103515242A (zh) | 2012-06-29 | 2012-06-29 | 一种功率晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103515242A true CN103515242A (zh) | 2014-01-15 |
Family
ID=49897765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210225359.XA Pending CN103515242A (zh) | 2012-06-29 | 2012-06-29 | 一种功率晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103515242A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104362091A (zh) * | 2014-09-30 | 2015-02-18 | 无锡同方微电子有限公司 | 双沟槽场效应管的制造方法 |
| CN107221561A (zh) * | 2017-06-29 | 2017-09-29 | 全球能源互联网研究院 | 一种叠层电场调制高压mosfet结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103578A (en) * | 1997-02-10 | 2000-08-15 | Mitsubishi Denki Kabushiki Kaisha | Method for forming high breakdown semiconductor device |
| US20020070418A1 (en) * | 2000-12-07 | 2002-06-13 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| JP2007235080A (ja) * | 2006-01-31 | 2007-09-13 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| CN101989553A (zh) * | 2009-08-07 | 2011-03-23 | 上海华虹Nec电子有限公司 | CoolMOS的纵向区的制造方法 |
-
2012
- 2012-06-29 CN CN201210225359.XA patent/CN103515242A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103578A (en) * | 1997-02-10 | 2000-08-15 | Mitsubishi Denki Kabushiki Kaisha | Method for forming high breakdown semiconductor device |
| US20020070418A1 (en) * | 2000-12-07 | 2002-06-13 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| JP2007235080A (ja) * | 2006-01-31 | 2007-09-13 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| CN101989553A (zh) * | 2009-08-07 | 2011-03-23 | 上海华虹Nec电子有限公司 | CoolMOS的纵向区的制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104362091A (zh) * | 2014-09-30 | 2015-02-18 | 无锡同方微电子有限公司 | 双沟槽场效应管的制造方法 |
| CN104362091B (zh) * | 2014-09-30 | 2017-08-18 | 无锡同方微电子有限公司 | 双沟槽场效应管的制造方法 |
| CN107221561A (zh) * | 2017-06-29 | 2017-09-29 | 全球能源互联网研究院 | 一种叠层电场调制高压mosfet结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102738211B (zh) | 在mosfet器件中集成肖特基的方法和结构 | |
| CN102842610B (zh) | Igbt芯片及其制作方法 | |
| TWI471942B (zh) | 半導體裝置及其製造方法 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN104992976A (zh) | 一种vdmos器件及其制造方法 | |
| CN103035720B (zh) | 超级结器件及其制作方法 | |
| CN103219386B (zh) | 一种具有高k绝缘区的横向功率器件 | |
| CN104934465A (zh) | 一种超结结构的制备方法 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN107611179A (zh) | 降低栅源电容的屏蔽栅mosfet结构及其制备方法 | |
| CN102456690B (zh) | 半导体器件及其制造方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN102842502B (zh) | 绝缘栅双极晶体管及其制作方法 | |
| CN103325685A (zh) | 深沟槽功率半导体场效应晶体管及其制作方法 | |
| CN103887338A (zh) | 一种适用于深槽超结器件的结终端及其制备方法 | |
| CN114141621A (zh) | 具有***栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN107221500A (zh) | 双沟槽场效应管及其制备方法 | |
| CN103094342B (zh) | 功率晶体管组件及其制作方法 | |
| CN104362091A (zh) | 双沟槽场效应管的制造方法 | |
| CN103515242A (zh) | 一种功率晶体管及其制作方法 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN110707155A (zh) | 能改善反向恢复特性的屏蔽栅mos结构及其制作方法 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20170524 |