DE4401470A1

DE4401470A1 - Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung

Info

Publication number: DE4401470A1
Application number: DE4401470A
Authority: DE
Inventors: Ravi Subrahmanyan; Howard C Kirsch
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1993-03-01
Filing date: 1994-01-19
Publication date: 1994-09-08
Also published as: US5459083A; US5578856A

Description

Gebiet der Erfindung

Die vorliegende Erfindung betrifft das Gebiet der Halbleitervor richtungen, und insbesondere eine BiMOS-Vorrichtung, die einen bi polaren Transistor und einen Feldeffekt-Triggertransistor auf weist.

Hintergrund der Erfindung

BiMOS-Vorrichtungen, die einen bipolaren Transistor und einen Me talloxyd-Halbleiter-Feldeffekt-Transistor (MOS-Transistor) als Trigger für den bipolaren Transistor aufweisen, werden seit Jahren verwendet. In vielen dieser Vorrichtungen teilen sich der bipolare Transistor, der Teil eines pnpn-Thyristors ist, und der MOS-Tran sistor die gleichen Bereiche, oder die Source und die Drain des triggernden MOS-Transistors sind mit den p-Bereichen oder den n- Bereichen des Thyristors verbunden. In ersterem sind der Kollektor und die Drain Teil des gleichen Bereichs, der Basis- und Kanalbe reich sind Teil des gleichen Bereichs, und der Emitter und die Source sind Teil des gleichen Bereichs. In diesem Falle können sowohl die bipolaren als auch die MOS-Transistoren nicht optimiert werden. Das Optimieren der Eigenschaften des bipolaren Transistors berührt typischerweise die Eigenschaften des MOS-Transistors. Um die Eigenschaften beider Transistoren zu verbessern, können die Basis- und Kanalbereiche getrennt werden. In letzterem sind der Kollektor und die Drain elektrisch miteinander verbunden, und der Emitter und die Source sind elektrisch miteinander verbunden, al lerdings sind die Basis- und die Kanalbereiche getrennt. Da die Basis- und Kanalbereiche getrennt sind, können viele Eigenschaften des bipolaren Transistors getrennt von den Eigenschaften des MOS- Transistors eingestellt werden. Die Verwendungen der BiMOS-Vor richtung kann jedoch beschränkt sein, da der Kollektor und die Drain elektrisch verbunden und der Emitter und die Source elek trisch miteinander verbunden sind. Ein hohes Potential an dem Kol lektor wird ebenso an der Drain anliegen und kann einen Kanal durchschlag innerhalb des MOS-Transistors verursachen.

Viele der im vorangegangenen beschriebenen BiMOS-Vorrichtungen ha ben einen bipolaren Transistor, der durch den MOS-Transistor ge triggert wird. Die Basis- oder Kanalbereiche in derartigen Vor richtungen sind typischerweise mit etwas anderem verbunden. Ge nauer, es ist der Basis- oder Kanalbereich typischerweise mit un gefähr Erdpotential, V_DD oder einer anderer Komponente verbunden. Auf jeden Fall ist es nicht zulässig, daß die Basis- oder Kanalbe reichen sich elektrisch frei beweglich sind (floaten).

Zusammenfassung der Erfindung

Die vorliegende Erfindung umfaßt eine BiMOS-Vorrichtung mit einem MOS-Transistor, der einen bipolaren Transistor triggert, worin der Basisbereich und der Kanalbereich innerhalb eines Quellbereichs ausgebildet sind, der sich elektrisch frei bewegt. Die vorliegende Erfindung umfaßt ebenfalls eine BiMOS-Vorrichtung mit einem MOS- Transistor, der einen bipolaren Transistor triggert, worin die Drain- und Kollektor-Bereiche voneinander getrennt sind. Die vor liegende Erfindung umfaßt ferner Verfahren zum Herstellen der Bi MOS-Vorrichtungen. In einer Ausführungsform der vorliegenden Er findung sind die Basis- und Kanalbereiche ebenfalls voneinander getrennt, um die Optimierung der Leistungsfähigkeit der MOS- und der bipolaren Transistoren unabhängig voneinander zu ermöglichen. Die Ausführungsform umfaßt ebenfalls einen elektrisch frei beweg lichen Quellbereich, der den bipolaren Transistor durch Ladungs akkumulation, im Gegensatz zur Inversion, triggert.

Eine der Ausführungsformen der vorliegenden Erfindung hat viele Vorzüge. Wie im vorangegangenen erwähnt, können sowohl die bipo laren als auch die MOS-Transistoren einzeln hinsichtlich der Lei stungsfähigkeit optimiert werden. Die getrennte Anordnung von Kol lektor und Drain erlaubt die Verwendung verschiedener Potentiale an den bipolaren und den MOS-Transistoren. Die BiMOS-Vorrichtung ist ziemlich einfach herzustellen. Die BiMOS-Vorrichtung benötigt nur eine Schicht von polykristallinem Silizium. Die Ausführungs form hat keinen Kontakt mit einem Quellbereich, da sie elektrisch frei beweglich ist. Gleichermaßen wird ein Basisbahnbereich (auch als inaktiver Basisbereich bezeichnet) nicht benötigt. Daher wird die von der BiMOS-Vorrichtung belegte Substratfläche nicht für einen zusätzlichen Kontakt vergeudet.

Andere Aufgaben, Eigenschaften und Vorteile der vorliegenden Er findung werden sich aus den begleitenden Zeichnungen und der de taillierten, folgenden Beschreibung ergeben.

Kurze Beschreibung der Zeichnungen

Die vorliegende Erfindung ist beispielhaft dargestellt und nicht durch die Figuren der beigefügten Zeichnungen limitiert, in denen gleiche Bezugszeichen gleiche Elemente anzeigen, und in denen:

Fig. 1 umfaßt eine perspektivische Darstellung eines Substrates, das eine BiMOS-Vorrichtung gemäß einer Ausführungsform der vorlie genden Erfindung aufweist.

Fig. 2 bis 7 umfassen Draufsichten oder Querschnittsansichten eines Abschnitts eines Substrats bei verschiedenen Herstellungs schritten während des Bildens der BiMOS-Vorrichtung der Fig. 1.

Fig. 8 bis 11 umfassen Draufsichten eines Abschnittes eines Substrates, um andere BiMOS-Vorrichtungen zu zeigen, die gemäß an deren Ausführungsformen der vorliegenden Erfindung gebildet sind.

Fig. 12 bis 18 umfassen perspektivische Ansichten oder Quer schnittsansichten eines Abschnitts eines Substrates, um eine wei tere BiMOS-Vorrichtung zu illustrieren, die gemäß einer anderen Ausführungsform der vorliegenden Erfindung gebildet ist.

Ausführliche Beschreibung der Ausführungsformen

Die vorliegende Erfindung umfaßt eine BiMOS-Vorrichtung mit einem MOS-Transistor, der einen bipolaren Transistor triggert, worin der Basis- und der Kanalbereich innerhalb eines Quellbereichs ausge bildet sind, das sich elektrisch frei bewegt. Die vorliegende Er findung umfaßt weiterhin eine BiMOS-Vorrichtung mit einem MOS- Transistor, der einen bipolaren Transistor triggert, worin die Drain- und die Kollektorbereiche voneinander getrennt sind. Die vorliegende Erfindung umfaßt weiterhin Verfahren zur Herstellung der BiMOS-Vorrichtungen. In einer Ausführungsform der vorliegenden Erfindung sind die Basis- und die Kanalbereiche ebenfalls vonein ander getrennt, um die Optimierung der Leistungsfähigkeit der MOS- und der bipolaren Transistoren unabhängig voneinander zu er möglichen. Die Ausführungsform umfaßt ebenfalls einen elektrisch frei beweglichen Quellbereich, der den bipolaren Transistor durch Ladungsakkumulation, im Gegensatz zur Inversion, triggert.

Eine der Ausführungsformen der vorliegenden Erfindung hat viele Vorzüge. Wie im vorangegangenen erwähnt, können sowohl der bipo lare Transistor als auch der MOS-Transistor hinsichtlich der Lei stungsfähigkeit getrennt voneinander optimiert werden. Die Tren nung von Kollektor und Drain erlaubt die Verwendung von verschie denen Potentialen an dem bipolaren Transistor und dem MOS-Transi stor. Die BiMOS-Vorrichtung ist ziemlich einfach herzustellen. Die BiMOS-Vorrichtung benötigt nur eine Schicht von polykristallinem Silizium (Polysilizium). Die Ausführungsform hat keinen Kontakt mit einem Quellbereich, da sie sich elektrisch frei bewegt. Ge nauso wird ein Basisbahnbereich (auch als ein inaktives Basisbe reich bezeichnet) nicht benötigt.

Beispiel

Fig. 1 umfaßt eine perspektivische Darstellung eines Abschnittes eines Substrates, das eine BiMOS-Vorrichtung 200 aufweist, die ge mäß einer Ausführungsform der vorliegenden Erfindung gebildet ist. Die BiMOS-Vorrichtung 200 ist auf einem leicht p-dotierten Silizi umsubstrat (Substrat) 10 gebildet, wobei der p-Dotierstoff Bor ist. Eine stark n-dotierte überdeckte Schicht (überdeckte Schicht) 11 liegt auf dem Substrat, wobei der n-Dotierstoff Arsen ist. Wie in dieser Beschreibung verwendet, bedeutet "leicht dotiert", daß die Dotierstoffkonzentration nicht höher als 1 × 10¹⁷ Ionen pro Kubikzentimeter ist, und "stark dotiert" bedeutet, daß die Dotier stoffkonzentration mindestens 1 × 10¹⁹ Ionen pro Kubikzentimeter beträgt. Ein schwach p-dotierter Quellbereich (Quellbereich) 12, der mit Bor dotiert ist, liegt auf der überdeckten Schicht 11. Der Quellbereich 12 hat eine primäre Oberfläche 204, und der Abstand zwischen der primären Oberfläche 204 und der überdeckten Schicht 11 ist ungefähr 0,5 µm. Eine dielektrische Gate-Schicht und eine Gate-Elektrode 14 bedecken den Quellbereich 12. Die Gate-Elektrode 14 ist aus Polysilizium gefertigt, das mit Phosphor stark dotiert ist.

Die BiMOS-Vorrichtung 200 umfaßt ferner stark n-dotierte Bereiche 16, 17 und 18. Jeder der n-dotierten Bereiche 16, 17 und 18 ist mit Arsen dotiert. Der n-dotierte Bereich 16 wirkt als eine Drain für einen MOS-Transistor, der n-dotierte Bereich 17 wirkt als Teil eines Kollektors für einen bipolaren Transistor, und der n-do tierte Bereich 18 wirkt sowohl als ein Emitter für den bipolaren Transistor als auch als eine Source für den MOS-Transistor. Die Gate-Elektrode erstreckt sich in zwei Richtungen, die im allgemei nen senkrecht zueinander verlaufen. In der ersten Richtung über deckt die Gate-Elektrode 14 den auf der primären Oberfläche 204 liegenden und sich zwischen den n-dotierten Bereichen 16 und 18 befindenden Quellbereich 12, und überdeckt einen Teil jedes der n- dotierten Bereiche 16 und 18. In der zweiten Richtung überdeckt die Gate-Elektrode 14 einen Abschnitt des Quellbereichs 12, der auf der primären Oberfläche 204 liegt. Der Kollektor 201 für den bipolaren Transistor wird aus der überdeckten Schicht 11, dem n- dotierten Bereich 17 (der ebenfalls als der Oberflächenbereich des Kollektors bezeichnet werden kann), und einem Verbindungsbereich 15 gebildet, der den n-dotierten Bereich 17 mit der überdeckten Schicht 11 elektrisch verbindet. Der Verbindungsbereich 15 ist ein Bereich innerhalb des Quellbereichs 12 und ist mit Phosphor do tiert. Die Dotierkonzentration des Verbindungsbereichs 15 ist nicht kleiner als 5 × 10¹⁷ Ionen pro Kubikzentimeter. Ein Basisbe reich 202 für den bipolaren Transistor liegt innerhalb des Quell bereichs 12 und zwischen dem n-dotierten Bereich 17 und der über deckten Schicht 11. Ein Kanalbereich 203 liegt an der primären Oberfläche 204 des Quellbereichs 12, unterhalb der dielektrischen Gate-Schicht 13 und zwischen den n-dotierten Bereichen 16 und 18. Dem Quellbereich 12, der den Basisbereich 202 und den Kanalbereich 203 umfaßt, ist es erlaubt, sich elektrisch frei zu bewegen. Der Betrieb der BiMOS-Vorrichtung 200 wird später in dieser Be schreibung beschrieben.

Die Fig. 2 bis 8 umfassen Illustrationen des Substrates während verschiedener Verfahrensschritte beim Herstellen der BiMOS-Vor richtung 200 gemäß einer Ausführungsform der vorliegenden Erfin dung. Bezugnehmend auf die Fig. 2 ist das Substrat 10 stark mit Arsen dotiert, um die überdeckte Schicht 11 zu bilden. Eine Sili konschicht wird epitaktisch mit einer Dicke von ungefähr 0,6 µm aufgebracht. Die Siliziumschicht wird mit Bor während des epitak tischen Wachstums schwach dotiert. Während der Bildung der Silizi umschicht diffundiert das Arsen der überdeckten Schicht 11 unge fähr 0,1 µm in die Siliziumschicht. Die Entfernung zwischen der überdeckten Schicht 11 und der Oberseite der Siliziumschicht be trägt ungefähr 0,5 µm.

Ein isolierender Bereich 20 wird um die Siliziumschicht und die überdeckte Schicht 11 gebildet, dargestellt in der Fig. 2. Die isolierende Siliziumschicht bildet den Quellbereich 12. Der iso lierende Bereich 20 wird durch das Ätzen eines Grabens durch sowohl die Siliziumschicht als auch die überdeckte Schicht 11 ge bildet. Ein p-Dotierstoff (nicht dargestellt) wird in den Boden des Grabens ionenimplantiert, um die Isolation zwischen benachbar ten Vorrichtungen zu erhöhen. Der Graben wird mit Siliziumdioxyd gefüllt, und das Substrat wird geebnet, um das auf dem Quellbe reich 12 liegende Siliziumdioxyd zu entfernen. Die Schritte des Füllens und Einebnens werden unter Verwendung konventioneller Ver fahren durchgeführt. Ein Schwellenspannungsimplantat, nicht darge stellt, kann ausgeführt werden, um die Schwellenspannung des nach folgend gebildeten MOS-Transistors zu justieren. Die dielektrische Gate-Schicht 13 ist auf dem Quellbereich 12 ausgebildet.

Die Polysilizium-Schicht 31 wird abgelagert und mit Mustern verse hen, um eine Gate-Elektrode 14 zu bilden. Die Gate-Elektrode 14 erstreckt sich ungefähr 0,5 µm in die erste Richtung. Ein Schutz oxyd 40 wird durch thermisches Wachstum von Siliziumdioxyd entlang aller exponierten Oberflächen der Gate-Elektrode 14 und des Quell bereichs 12 gebildet. Eine Maskenschicht wird auf dem Substrat 10 gebildet, die eine Öffnung umfaßt, an der der nachfolgend ausge bildete Verbindungsabschnitt 15 angeordnet sein wird. Ein stark dotiertes (mindestens 1 × 10¹⁵ Ionen pro Quadratzentimeter) und ein hochenergetisches (mindestes 10 Kilo-Elektronenvolt) Phosphor ionenimplantat wird ausgeführt. Die Maskenschicht wird entfernt und eine weitere Maskenschicht gebildet, die drei Öffnungen auf dem Quellbereich 12 umfaßt, wo die n-dotierten Bereiche 16 bis 18 gebildet werden. Der Quellbereich 12 wird selektiv und stark mit Arsen dotiert, um die n-dotierten Bereiche 16 bis 18 zu bilden. Das Substrat wird geglüht, um die Dotierstoffe, die den Verbin dungsbereich 15 und die n-dotierten Bereiche 16 bis 18 bilden, zu aktivieren und zu diffundieren.

Die Fig. 3 bis 5 zeigen das Substrat an diesem Punkt des Ver fahrens. Fig. 3 umfaßt eine Darstellung einer Querschnittsansicht des Substrats entlang der Kante der BiMOS-Vorrichtung, die sowohl den Verbindungsbereich 15 und den n-dotierten Bereich 16 aufweist. Der Verbindungsbereich 15 kontaktiert sowohl den n-dotierten Be reich 17 und die überdeckte Schicht 11. Die Kombination des Ver bindungsbereichs 15, des n-dotierten Bereichs 17 und der überdeck ten Schicht 11 bilden den Kollektor 201. Der Verbindungsbereich 15 kann einige Dotierstoffe von der überdeckten Schicht 11 und dem n dotierten Bereich 17 aufweisen. Ähnlich kann die überdeckte Schicht 11 und der n-dotierte Bereich 17 einige Dotierstoffe des Verbindungsbereichs 15 aufweisen. Die Gate-Elektrode 14 ist in der Fig. 3 nicht dargestellt, da sich die Darstellung der Fig. 3 an einer Kante der BiMOS-Vorrichtung 200 befindet, an der die Gate- Elektrode 14 nicht vorhanden ist. Die Fig. 4 umfaßt eine Darstel lung einer Querschnittsansicht des Substrates entlang der Kante der BiMOS-Vorrichtung 200, die beide n-dotierten Bereiche 16 und 18 umfaßt. Der Kanalbereich 203 ist ungefähr 0,3 µm lang, liegt an der Oberfläche des Quellbereichs 12, und liegt zwischen den n-do tierten Bereichen 16 und 18. Die n-dotierten Bereiche 16 und 18 wirken entsprechend als Drain und Source. Der n-dotierte Bereich 18 wirkt weiterhin als Emitter. Der Basisbereich 202 ist ungefähr 0,3 µm breit, befindet sich innerhalb des Quellbereichs 12 und liegt zwischen dem n-dotierten Bereich 18 und der überdeckten Schicht 11. Die Entfernung zwischen den n-dotierten Bereichen 17 und 18 ist größer als die Breite des Basisbereichs 202, so daß der Basisbereich 202 in dem Quellbereich zwischen der überdeckten Schicht 11 und der n-dotierten Schicht 18 gebildet wird. Die Fig. 5 umfaßt eine Darstellung einer Draufsicht der BiMOS-Vorrichtung 200, die von dem isolierenden Bereich 20 umgeben ist. Die Fig. 5 zeigt aus Einfachheitsgründen nicht die Schutzschicht 40. Die Fig. 5 zeigt, daß der Kollektor 201 der BiMOS-Vorrichtung 200 von des sen Drain (n-dotierter Bereich 16) getrennt ist. Der n-dotierte Bereich 18 wirkt sowohl als Emitter als auch als Source.

Die Fig. 6 und 7 umfassen Darstellungen des im wesentlichen fertigen BiMOS 200. Eine Borphosphorsilikatglasschicht 70 (BPSG) wird auf dem Substrat aufgebracht und geebnet. Die BPSG-Schicht 70 ist eine Art von dotierter Glasschicht, die ebenfalls als eine isolierende Schicht wirkt. Kontaktöffnungen sind innerhalb der BPSG-Schicht 70 ausgebildet, und die Kontaktöffnungen erstrecken sich bis zur Gate-Elektrode 14 und den n-dotierten Bereichen 16 bis 18. Titan wird auf der BPSG-Schicht 70 innerhalb der Kontakt öffnungen aufgebracht und zur Reaktion gebracht, um eine Titan silizid-Schicht 71 am Boden der Kontaktöffnungen zu bilden. Nicht zur Reaktion gebrachtes Titan wird entfernt. Eine Titannitrid schicht 72 und eine Wolframschicht 73 werden nacheinander auf der BPSG und innerhalb der Kontaktöffnungen aufgebracht. Der Abschnitt der Titannitrid- und Wolframschichten 72 und 73, die auf der BPSG- Schicht 70 liegen, werden entfernt, um Kontaktstecker zu bilden, die aus der Titansilizid-Schicht 71, der Titannitridschicht 72 und der Wolframschicht 73 bestehen. Eine zwischenverbindende Schicht 74 wird durch das Aufbringen und das Mustern einer Aluminium schicht auf der BPSG-Schicht 70 und dem Kontaktstecker gebildet. Eine Passivierungs-Schicht 75 wird durch das Aufbringen einer Schicht von Siliziumoxynitrid gebildet. Die Fig. 6 umfaßt eine Darstellung der BiMOS-Vorrichtung 200 entlang der Kante des Quell bereichs 12 mit den n-dotierten Bereichen 16 und 17. Die Fig. 7 umfaßt eine Darstellung der BiMOS-Vorrichtung 200 entlang der Kante des Quellbereichs, die die n-dotierten Bereiche 16 und 18 umfaßt. Falls notwendig, können mittels Öffnungen und Durchgängen ebenfalls zwischenpegelisolierende Schichten und zusätzliche zwischenverbindende Pegel gebildet werden. Konventionelle Verfah ren werden zur Bildung der Schichten, Öffnungen, Kontakte und Durchgängen verwendet, die in diesem Absatz beschrieben wurden.

In der fertiggestellten BiMOS-Vorrichtung 200 werden elektrische Verbindungen zu der Gate-Elektrode 14, dem Kollektor 201 und den n-dotierten Bereichen 16 und 18 (Drain und Emitter/Source) herge stellt. Anders als bei typischen bekannten BiMOS-Vorrichtungen, hat die BiMOS-Vorrichtung 200 einen Quellbereich 12, der die Ka nal- und Basisbereiche 203 und 202 umfaßt, der isoliert und nicht elektrisch mit irgendeinem anderen Teil der Vorrichtung verbunden ist. Daher kann der Quellbereich 12 sich elektrisch frei bewegen. Die Bedeutung des elektrisch freien Bewegens des Quellbereichs 12 wird später bezüglich des Betriebs der Vorrichtung diskutiert.

Betrieb und Vorteile des Beispiels

Die BiMOS-Vorrichtung 200 arbeitet, indem sie einen MOS-Transistor aufweist, der als ein Trigger für einen bipolaren Transistor wirkt. Ein spezifisches Beispiel wird zur Darstellung der Arbeits weise der BiMOS-Vorrichtung 200 verwendet. Das spezifische Bei spiel ist nicht als begrenzend gemeint. Andere Betriebszustände als diejenigen die speziell aufgeführt sind, können mit der BiMOS- Vorrichtung 200 verwendet werden. Der Kollektor 201 befindet sich auf einem Potential von ungefähr 5 Volt, die Drain (n-dotierter Bereich 16) ist auf einem Potential von ungefähr 3 bis 5 Volt und der/die Emitter/Source (n-dotierter Bereich 18) ist ungefähr auf Erdpotential. Um die bipolare Vorrichtung anzuschalten, wird die Gate-Elektrode 14 auf ein Potential von ungefähr 3 bis 5 Volt vor gespannt.

Nachdem die Gate-Elektrode 14 vorgespannt ist, wird ein elektri sches Feld gebildet, derart, daß das elektrische Feld innerhalb des Kanalbereichs 203 nahe der Drain stärker ist im Vergleich mit den Abschnitten des Quellbereichs 12 nahe dem Emitter/der Source. Elektronen beschleunigen in Richtung der Drain. Einige der Elek tronen haben genug Energie, so daß sie Elektronen des Atoms tref fen, mit der Folge, daß Elektronen von den Atomen herausgeschlagen werden, wodurch Elektronen/Lochpaare gebildet werden. Dieses Phä nomen wird Trägermultiplikation genannt. Die Elektronen werden zu der Drain angezogen, und die Löcher werden durch das elektrische Feld abgestoßen. Die Löcher akkumulieren in dem Quellbereich 12, wodurch dessen Potential auf einen Wert größer als Erdpotential steigt. Wenn das Potential des Quellbereichs 12 genügend positiv ist, um eine wesentliche Elektroneninjektion von Emitter/Source zu bewirken, schaltet der bipolare Transistor ein. Die benötigte Lochkonzentration, die erzielt werden muß, um vor dem bipolaren Transistor eine größere Lochkonzentration in dem Quellbereich 12 anzuschalten, hängt von der Dotierkonzentration innerhalb des Quellbereichs 12 ab. Ein elektrisches Feld ist nahe dem Kollektor ähnlich wie das elektrische Feld nahe der Drain präsent, obwohl die Größe des elektrischen Feldes verschieden sein kann. Von Emitter/Source fließende Elektronen werden durch das elektrische Feld nahe dem Kollektor beschleunigt, was eine Trägermultiplikation nahe dem Kollektor ähnlich der Trägermultiplikation nahe der Drain ergibt. Die Trägermultiplikation nahe der überdeckten Schicht 11 des Kol lektors 201 wird groß genug, um einen Stromfluß innerhalb des bi polaren Transistors zu unterhalten. Das positive Potential des Quellbereichs 12 kann eine bipolare Wirkung zwischen der Source und der Drain des MOS-Transistors verursachen, die ebenfalls dazu beitragen kann, den Stromfluß in dem bipolaren Transistor zu un terhalten. Wenn dies eintritt, kann das Potential von der Gate- Elektrode 14 entfernt werden, und der bipolare Transistor bleibt eingeschaltet. Falls der Quellbereich 12 sich nicht elektrisch frei bewegt, kann der bipolare Transistor nicht mit dem gerade be schriebenen Verfahren eingeschaltet werden. Falls der Quellbereich geerdet ist, werden die durch den MOS-Transistor erzeugten Löcher zu der Quellerde angezogen, und daher kann der bipolare Transistor nicht einschalten. Viele andere Arten von BiMOS-Vorrichtungen ha ben keinen Basis- oder Kanalbereich, der sich elektrisch frei be wegt.

Die obenbeschriebene Ausführungsform weist viele Vorzüge auf. Die Struktur der BiMOS-Vorrichtung 200 erlaubt es, die Eigenschaften des MOS-Transistors und des bipolaren Transistors individuell an zupassen. Der Basisbereich 202 und der Kanalbereich 203 sind nicht der gleiche Bereich. Viele Eigenschaften des bipolaren Transistors sind durch die Breite und die Dotierkonzentration des Basisbe reichs 202 bestimmt. Die Breite des Basisbereichs ist durch die Dicke der epitaktischen Siliziumschicht und der Menge der Diffu sion des Dotierstoffes von der überdeckten Schicht 11 und dem n- dotierten Bereich 18 bestimmt. Die Dotierkonzentration des Basis bereichs 202 ist ungefähr die gleiche wie die Dotierkonzentration während der Bildung, der epitaktischen Siliziumschicht. Viele Ei genschaften des MOS-Transistors sind durch die Länge und die Do tierkonzentration des Kanalbereichs 203 bestimmt. Die Kanallänge ist teilweise durch die Breite der Gate-Elektrode 14 und der Dif fusion des Dotierstoffes von den n-dotierten Bereichen 16 und 18 bestimmt. Die Dotierkonzentration innerhalb des Kanalbereichs 203 ist durch die Dotierkonzentration der epitaktischen Silizium schicht und durch beliebige schwellenjustierende Implantate be stimmt, die ausgeführt werden können. In dieser Weise können sowohl der bipolare Transistor als auch der MOS-Transistor indivi duell hinsichtlich des Leistungsverhaltens optimiert werden.

Das Basisbereich 202 und der Kollektor 201 sind nicht Teil des MOS-Transistors und der Kanalbereich 203 und die Drain (n-dotier ter Bereich 16) sind nicht Teil des bipolaren Transistors. Der Kollektor 201 kann unabhängig von der Drain arbeiten und umge kehrt. In dieser Weise kann ein MOS-Logiktransistor, der eine Schwellenspannung von ungefähr 1 Volt haben kann, mit einem bipo laren Hochspannungs- oder Hochleistungs-Transistor verwendet wer den. Ein hohes Potential auf dem Kollektor 201 kann praktisch kei nen Kanaldurchbruch im MOS-Transistor verursachen. Offensichtlich kann die vorliegende Erfindung mit einem bipolaren Niederspan nungs- oder Niederleistungs-Transistor verwendet werden. Der Ba sisbereich 202 und der Kollektor 201, die von dem Kanalbereich 203 und der Drain getrennt sind, erlauben eine größere Entwurfsflexi bilität der BiMOS-Vorrichtung 200.

Die BiMOS-Vorrichtung 200 ist ziemlich einfach herzustellen. Die BiMOS-Vorrichtung benötigt nur eine Schicht von Polysilizium. Es gibt keinen Kontakt mit dem Quellbereich 12, da der Quellbereich 12 sich elektrisch frei bewegt. Gleichermaßen wird ein Basisbahn bereich (ebenso als ein inaktiver Basisbereich bezeichnet) nicht benötigt. Daher wird von der BiMOS-Vorrichtung belegte Substrat fläche nicht durch einen zusätzlichen Kontakt vergeudet.

Herstellungsoptionen des Beispiels

Zahlreiche Herstellungsoptionen sind für die Bildung der im voran gegangenen beschriebenen BiMOS-Vorrichtung 200 verfügbar. Die Do tierkonzentration dies Substrates 10 kann einen beliebigen Wert ha ben, obwohl eine Dotierkonzentration von weniger als 1 × 10¹⁷ Io nen pro Kubikzentimeter typischerweise verwendet wird. Das Sub strat 10 kann durch andere Halbleitermaterialien, beispielsweise Germanium, Germanium-Silizium, Diamant, III-V-Halbleiter oder ähn lichem ersetzt werden. Das Substrat 10 kann durch eine isolierende Schicht, wie beispielsweise ein Siliziumdioxyd, Saphir oder ähnli chem ersetzt werden. Die Leitfähigkeitsarten aller dieser Schich ten und Bereiche können umgekehrt sein. Verwendete P-Dotiermittel können Bor, Gallium, Aluminium oder ähnliches umfassen. Verwendete N-Dotiermittel können Phosphor, Arsen, Antimon oder ähnliches um fassen. Die isolatierenden Bereiche 20 können durch ein lokales oxidationsverfahren, beispielsweise LOCOS, anstatt eines Graben- Füll-Verfahrens gebildet werden. Falls ein LOCOS-Verfahren einge setzt wird, muß der isolierende Bereich 20 sich zumindest soweit in das Substrat erstrecken, wie sich die Schnittstelle zwischen dem Substrat 10 und der überdeckten Schicht 11 erstreckt. Die di elektrische Gate-Schicht 13 kann nitriert sein. Die dielektrische Gate-Schicht umfaßt typischerweise Siliziumdioxyd oder Silizium oxynitrid. Die dielektrische Gate-Schicht kann ebenfalls eine Zu sammensetzung einer beliebigen Kombination aus Siliziumdioxyd, Si liziumoxynitrid und Siliziumnitrid sein. Die zur Bildung der Gate- Elektrode 14 verwendete Polysiliziumschicht kann durch eine amor phe Siliziumschicht ersetzt werden.

In der Ausführungsform des Beispiels sind spezifische Materialien für die dotierte Glasschicht, die Kontakte, die zwischenverbin dende Schicht, und die Passivationsschicht aufgeführt. Andere äquivalente Materialien können für die aufgeführten, spezifischen Materialien substituiert wenden. Beispielsweise kann Phosphorsili katglas anstelle der BPSG-Schicht 70 verwendet werden; die Kon takte können Polysiliziumstecker und Teile des Materials sein, das die Zwischenverbindungsschicht 74 bildet; Kupfer kann anstelle von Aluminium in der Zwischenverbindungsschicht 74 verwendet werden; und Polysilikatglas oder Siliziumnitrid können anstelle von oder mit Siliziumoxynitrid in der Passivationsschicht 75 eingesetzt werden. Die Liste ist nicht als begrenzend gedacht, sondern nur, um verfügbare Optionen zu illustrieren. Andere Verfahrensüberle gungen müssen eventuell in Betracht gezogen werden, falls die Mate rialien in der Ausführungsform des Beispiels gewechselt werden. Beispielsweise muß Kupfer typischerweise mit einem Material, bei spielsweise Molybden oder Siliziumnitrid, eingekapselt werden.

Die Breite der Gate-Elektrode 14 ist ungefähr 0,5 µm. Die BiMOS- Vorrichtung 200 kann mit Technologien anderer Größenordnung ver wendet werden. Die Entwurfsregeln der BiMOS-Vorrichtung 200 können größer als 1,0 µm oder so klein wie 0,25 µm sein.

Andere Ausführungsformen

Fig. 8 umfaßt eine BiMOS-Vorrichtung 80, die ein Paar von MOS- Transistoren und einen separaten Emitter und eine separate Source hat. In der BiMOS-Vorrichtung 80 wirkt der n-dotierte Bereich 16 als eine Drain, wirkt der n-dotierte Bereich 83 als ein Source/Drain-Bereich, wirkt der n-dotierte Bereich 82 als eine Source, wirkt der n-dotierte Bereich 81 als der Emitter und ist der n-dotierte Bereich 17 Teil des Kollektors. Die Anordnung der zwei MOS-Transistoren bilden ein "UND"-Gatter. Wenn die Potentiale an beiden Gate-Elektroden 84 und 85 oberhalb der Schwellenspannun gen für jeden der entsprechenden MOS-Transistoren sind, fließen Elektronen zwischen dem n-dotierten Bereich 82 und dem n-dotierten Bereich 16. Die BiMOS-Vorrichtung 18 arbeitet in einer gleichen Weise wie die BiMOS-Vorrichtung 200; beide verwenden einen Mecha nismus zur Erzeugung heißer Elektronen. Beide MOS-Transistoren der BiMOS-Vorrichtung 200 müssen an sein, um den bipolaren Transistor zu triggern. Fig 9 ist ähnlich der Fig. 8, außer daß die BiMOS- Vorrichtung 90 zwei MOS-Transistoren hat, die ein "ODER"-Gatter bilden, und die die zusammengesetzte Emitter/Source ähnlich der Ausführungsform des Beispiels hat. Anders als bei der Ausführungs form nach Fig. 8 wird ein Potential an einer der Gate-Elektroden 91 oder 92, die oberhalb der Schwellenspannung für ihren entspre chenden MOS-Transistor ist, den bipolaren Transistor triggern.

Die Fig. 10 und 11 illustrieren Ausführungsformen, die bei Hochspannungs- oder Hochleistungsanwendungen verwendet werden kön nen. Die Fig. 10 umfaßt eine BiMOS-Vorrichtung 100, die einen iso lierenden Bereich 101 aufweist, der die Wahrscheinlichkeit von Durchschlägen zwischen dem n-dotierten Bereich 17, der Teil des Kollektors ist, und den n-dotierten Bereichen 16 und 18, die als die entsprechende Drain und Emitter/Source wirken, reduziert. Der isolierende Bereich 101 kann sich nach unten in eine beliebige Tiefe von der oberen Oberfläche der Quellbereich 12 aus er strecken, kann sich allerdings nicht gänzlich durch die überdeckte Schicht 11 (nicht dargestellt) erstrecken. Der isolierende Bereich 101 kann ein p-dotierter Bereich sein, der schwach oder stark do tiert (mindestens 1 × 10¹⁷ Ionen pro Kubikzentimeter) ist, oder ein oxydgefüllter Graben sein.

Fig. 11 umfaßt eine BiMOS-Vorrichtung 110, die eine erhöhte Immu nität gegenüber einem Grenzschichtzusammenbruch für verschiedene Teile des Kollektors hat. Fig. 11 umfaßt eine Querschnittsansicht der BiMOS-Vorrichtung 110 entlang einer ihrer Kanten, die beide n- dotierten Bereiche 17 und 18 aufweist. Die Herstellung der BiMOS- Vorrichtung 110 ist ähnlich der Herstellung der BiMOS-Vorrichtung 200. Eine erste, n-dotierte epitaktische Siliziumschicht 111 wird auf dem Substrat 10 aufgebracht. Die Oberfläche der ersten epitak tischen Schicht 111 ist stark dotiert, um eine überdeckte Schicht 11 zu bilden. Eine zweite epitaktische Siliziumschicht ist auf der überdeckten Schicht 11 aufgebracht. Ein Teil der Aufbringung um fassen einen n-Dotierstoff, um eine zweite n-dotierte epitaktische Siliziumschicht 112 zu bilden, und ein Teil der Aufbringung umfas sen ein p-Dotiermittel, der nachfolgend den Quellbereich 12 bil det. Der isolierende Bereich 20 wird gebildet und kontaktiert das Substrat 10. Das Herstellungsverfahren der BiMOS-Vorrichtung 110 ist im wesentlichen das gleiche wie dasjenige der BiMOS-Vorrich tung 200 bis zu und einschließlich des Mustern der Polysilizium schicht 31 (nicht dargestellt). Nach dem Mustern der Polysilizium schicht 31 wird der Quellbereich 12 selektiv mit Phosphor dotiert, ähnlich wie die Bildung des Verbindungsbereichs 15 in der Ausfüh rungsform des Beispiels. Anders als bei der Ausführungsform des Beispiels, wird das Substrat für eine relativ lange Zeit geglüht, um es dem Phosphor zu ermöglichen, in seitlicher Richtung zu dif fundieren und den Verbindungsbereich 113 zu bilden, so daß der nachfolgend gebildete n-dotierte Bereich 17 komplett innerhalb des Verbindungsbereichs ausgebildet ist. Nachdem der Verbindungsbe reich 113 gebildet ist, werden die n-dotierten Bereiche 16 (nicht dargestellt), 17 und 18 in einer ähnlichen Weise wie bei der Aus führungsform des Beispieles gebildet. Der Rest der Herstellung der BiMOS-Vorrichtung 110 ist im wesentlichen der gleiche wie bei der BiMOS-Vorrichtung 200. Die Dotierkonzentration eines Abschnittes des Verbindungsbereichs 113 ist nicht geringer als 5 × 10¹⁷ Ionen pro Kubikzentimeter, obwohl ein Abschnitt des Verbindungsbereichs 113, der von dem Isolationsbereich 20 entfernt ist, eine niedri gere Dotierkonzentration haben kann. Die n-dotierten Schichten 111 und 112 sind mit Arsen dotiert, und die Dotierkonzentrationen der n-dotierten Schichten 110 und 112 und des n-dotierte Bereichs 113 sind nicht größer als 1 × 10¹⁸ Ionen pro Kubikzentimeter. Diese Schichten und der Bereich bilden weniger abrupte Diffusionsgrenz schichten um den Kollektor herum, um die Wahrscheinlichkeit eines Grenzschichtzusammenbruchs oder -durchbruchs zu reduzieren.

Die Fig. 12 bis 18 weisen eine andere Ausführungsform der vor liegenden Erfindung auf. Fig. 12 weist eine BiMOS-Vorrichtung 120 auf, die einen Kollektor 121 mit einem verbindenden Abschnitt 125 hat, der einen Polysiliziumstecker anstelle eines diffundierten Bereiches ist. Die Herstellung dieser Ausführungsform ist ähnlich der Herstellung der BiMOS-Vorrichtung 200. Nach dem Ausbilden der dielektrischen Gate-Schicht wird eine Maskenschicht (nicht darge stellt) über einen Teil des Quellbereichs 12 ausgebildet und um faßt eine Öffnung in der Maskenschicht, wo nachfolgend der Verbin dungsbereich 125 ausgebildet wird. Eine Öffnung 130 wird sowohl durch die dielektrischen Gate-Schicht 13 als auch durch den Quell bereich 12 geätzt, dargestellt in der Fig. 13. Die Öffnung 130 kontaktiert die überdeckte Schicht 11 und ist ungefähr 0,5 µm breit. Die Maskenschicht wird entfernt, nachdem die Öffnung 130 gebildet ist. Eine Polysiliziumschicht 131 mit einer ungefähren Dicke von 3000 Å wird über der dielektrischen Gate-Schicht 13 und dem isolierenden Bereich 20 und innerhalb der Öffnung 130 aufge bracht. Die Polysiliziumschicht 131 ist in-situ mit Phosphor do tiert und ist stark dotiert. Die Polysiliziumschicht 131 wird mit Mustern versehen, um eine Gate-Elektrode 14 und den Verbindungsbe reich 125 zu bilden. Die Verfahrensbilanz zu Herstellung der Bi- MOS-Vorrichtung ist praktisch identisch mit der Ausführungsform des Beispiels, außer daß der Maskierungsschritt zur Definition des Verbindungsabschnitts 15 und der damit verbundene Dotierschritt nicht durchgeführt werden.

Die Fig. 14 bis 16 zeigen das Substrat nach der Bildung der n- dotierten Bereichen 16 bis 18. Fig. 14 weist eine Darstellung ei ner Querschnittsansicht des Substrats entlang der Kante der BiMOS- Vorrichtung auf, die sowohl den Verbindungsbereich 125 als auch den n-dotierten Bereich 16 aufweist. Der Verbindungsbereich 125 kontaktiert sowohl den n-dotierte Bereich 17 als auch die über deckte Schicht 11. Die Kombination des Verbindungsbereichs 125, des n-dotierten Bereichs 17 und der überdeckten Schicht 11 bilden den Kollektor 121. Die Fig. 15 weist eine Darstellung einer Quer schnittsansicht des Substrates entlang der Kante der BiMOS-Vor richtung auf, die beide n-dotierten Bereiche 16 und 18 aufweist. Fig. 15 ist praktisch mit der Fig. 4 identisch. Fig. 16 weist eine Darstellung einer Draufsicht der BiMOS-Vorrichtung 120 auf, die von dem isolierenden Bereich 20 umgeben ist. Aus Einfachheitsgrün den zeigt die Fig. 16 nicht die Schutzschicht 40. Die Fig. 17 und 18 weisen Darstellungen der im wesentlichen fertigen BiMOS- Vorrichtung 130 auf. Die Fig. 17 und 18 außer in der Nähe des Verbindungsabschnitts 125 sind ähnlich zu den Fig. 6 und 7.

Andere "stecker-artige" Verbindungsabschnitte können ausgebildet werden. Beispielsweise kann der Stecker durch separate Ablage rungs- und Dotierschritte anstelle der Ablagerung von in-situ do tiertem Polysilizium gebildet werden. Der Verbindungsabschnitt kann zur gleichen Zeit wie das Bilden der Kontakte gebildet wer den; und nicht vor dem Bilden der n-dotierten Bereiche 16 bis 18. Nach dem Bilden der Kontaktöffnungen wird eine andere Masken schicht gebildet, die eine Öffnung über der Kontaktöffnung des n dotierten Bereichs 17 hat. Ein Siliziumätzschritt wird ausgeführt, um eine Öffnung durch den n-dotierten Bereich 17 und den Quellbe reich 12 zu bilden. Die Maskenschicht wird entfernt und die Öff nungen für die Kontakte und den Verbindungsabschnitt werden zur Bildung von Steckern gefüllt. Die Stecker können aus Silizium, ei nem feuerfesten Metall wie Siliziden von Titan, Wolfram, Tantal, Molybden, Kobalt oder ähnlichem, Siliziden von diesen feuerfesten Metallen, oder Zwischenverbindungsmetallen wie Aluminium, Kupfer oder ähnlichem, gebildet sein. Das Steckermaterial wird gewöhnlich winkeltreu aufgebracht, obwohl eine nicht winkeltreue Aufbringung auch durchgeführt werden kann. Um die Öffnung für den Verbindungs abschnitt unter Verwendung einer winkeltreuen Aufbringung zu fül len, sollte die Breite der Öffnung nicht größer als zweimal die Dicke der aufzubringenden Schicht sein, um den Stecker zu bilden. Zusätzliche Muster- und Metallisierungsschichten können notwendig sein.

In einer nicht dargestellten Ausführungsform kann ein Basisbereich an der oberen Oberfläche des Quellbereichs 12 ausgebildet sein. Bezugnehmend auf die BiMOS-Vorrichtung 200, wird ein Verbindungs bereich 15 nicht gebraucht und der Kollektor des bipolaren Transi stors würde aus dem n-dotierten Bereich 17 bestehen. Die bipolaren Eigenschaften können durch Verändern der Entfernung zwischen den n-dotierten Bereichen 17 und 18 und selektives Dotieren des Ab schnitts des Quellbereichs 12 justiert werden, der den Basisbe reich bilden wird. Die überdeckte Schicht 11 wird ebenfalls nicht gebraucht, falls der Quellbereich 12 ein isolierendes Material überdeckt. Falls das Substrat 10 ein Halbleitermaterial, wie Sili zium, Germanium oder ähnliches ist und es kein isolierendes Mate rial zwischen dem Substrat 10 und dem Quellbereich 12 gibt, wird die überdeckte Schicht 11 benötigt. Die überdeckte Schicht 11 iso liert den Quellbereich 12 von dem Substrat 10, so daß der Quellbe reich 12 sich elektrisch frei bewegt. In einer nicht dargestellten weiteren Ausführungsform kann der MOS-Transistor ein Verarmungs typ-Transistor sein. Um einen Verarmungsmode-Transistor zu bilden, wird ein Verarmungs-Dotierschritt anstelle des Dotierschrittes zur Justierung einer Schwelle durchgeführt. Das Verarmungs-Dotiermit tel für die BiMOS-Vorrichtung 200 ist ein n-Dotiermittel. In der BiMOS-Vorrichtung 200 schaltet der bipolare Transistor nicht an, solange die Gate-Elektrode 14 auf einem negativen Potential ist. Der bipolare Transistor schaltet ein, wenn das Potential von der Gate-Elektrode entfernt ist. In einer letzten Ausführungsform kön nen die n-dotierten Bereiche 16 und 17 durch einen einzigen, kon tinuierlich dotierten Bereich ersetzt werden, der sowohl als Kol lektor als auch als Drain der BiMOS-Vorrichtung 200 wirkt. In der letzten Ausführungsform erstreckt sich eine Gate-Elektrode in zwei Richtungen ähnlich der BiMOS-Vorrichtung 200. Während die Gate- Elektrode sich in die erste Richtung ähnlich der BiMOS-Vorrichtung 200 erstreckt, kann in der zweiten Richtung die Gate-Elektrode einen Abschnitt des Quellbereichs oder den gesamten Quellbereich an der primären Oberfläche überdecken. Die Kanalbreite des MOS- Transistors ist davon abhängig, wie weit sich die Gate-Elektrode in die zweite Richtung erstreckt. Eine größere Kanalbreite für den MOS-Transistor erlaubt im allgemeinen eine schnellere Triggerung des bipolaren Transistor als bei einer schmaleren Kanalbreite des MOS-Transistors. Ein auf dem kontinuierlich dotierten Bereich die ser letzten Ausführungsform gelegtes Potential kann durch die Ka naldurchschlagsspannung des MOS-Transistors begrenzt werden.

In der vorangegangenen Beschreibung wurde die Erfindung unter Be zugnahme auf spezifische Ausführungsformen beschrieben. Es ist je doch offensichtlich, daß verschiedene Modifikationen möglich sind, ohne von dem breiteren Inhalt oder Rahmen der Erfindung, wie er in den beigefügten Ansprüchen ausgeführt wird, abzuweichen. Die Be schreibung und die Zeichnungen sind daher in einem darstellenden anstelle einem begrenzenden Sinn zu betrachten.

Claims

1. BiMOS-Vorrichtung (220), gekennzeichnet durch eine ein Substrat (10) überdeckende erste Schicht (12) einer ersten Leitfähigkeitsart mit einer ersten primären Oberfläche, wobei:
die erste Schicht (12) eine erste Oberfläche (204) und eine der ersten Oberfläche gegenüber angeordnete zweite Oberfläche aufweist;
die erste Oberfläche (204) im Vergleich zu der zweiten Oberfläche weiter von dem Substrat (10) entfernt ist; die erste Schicht (12) elektrisch frei beweglich ist;
einen ersten dotierten Bereich, wobei der erste dotierte Be reich:
eine zweite Leitfähigkeitsart aufweist, die derjenigen der ersten Leitfähigkeitsart entgegengesetzt ist; und auf der ersten Oberfläche der ersten Schicht liegt;
einen zweiten dotierten Bereich (18), worin der zweite dotierte Bereich (18):
die zweite Leitfähigkeitsart aufweist;
auf der ersten Oberfläche (204) der ersten Schicht (12) liegt; und
von dem ersten Bereich durch die erste Schicht (12) getrennt ist;
eine die erste Schicht (12) überdeckende dielektrische Gate- Schicht (13); und
eine Gate-Elektrode (14), die zumindest einen Teil von jedem folgenden überdeckt die dielektrische Gate-Schicht (13), die erste Schicht (12) und die ersten und zweiten dotierten Bereiche.

2. Vorrichtung (200) nach Anspruch 1, weiterhin gekennzeichnet durch:
eine überdeckte Schicht (11), die zwischen dem Substrat (10) und der zweiten Oberfläche der ersten Schicht (11) liegt;
worin die überdeckte Schicht (11) die zweite Leitfähigkeitsart und
eine höhere Dotierkonzentration im Vergleich zu der ersten Schicht (12) aufweist; und
einen Verbindungsbereich (15), worin der Verbindungsbereich (15):
den ersten dotierten Bereich mit der überdeckten Schicht (12) verbindet; und
Wolfram, Titan, Kobalt, Tantal, Molybden, Silizium, ein feuerfestes Metallsilizid, Titannitrid, Aluminium, Kupfer oder eine Kombination davon aufweist.

3. Vorrichtung (200) nach Anspruch 1, dadurch gekennzeichnet, daß der zweite dotierte Bereich (18) als ein Emitter und eine Source für die BiMOS-Vorrichtung wirkt; und
die Vorrichtung (200) eine Vielzahl von ersten dotierten Be reichen (16 und 17) aufweist, die voneinander und von dem zweiten dotierten Bereich (18) durch einen Abschnitt der ersten Schicht (12) getrennt sind, worin ein erster dotierter Bereich (17) als Kollektor für die Vorrichtung (200) und eine anderer erster Bereich (16) als eine Drain für die Vorrichtung (200) wirkt.

4. BiMOS-Vorrichtung (220), gekennzeichnet durch eine ein Substrat (10) überdeckende erste Schicht (12) einer ersten Leitfähigkeitsart mit einer ersten primären Oberfläche, worin:
die erste Schicht (12) eine erste Oberfläche (204) und eine der ersten Oberfläche (204) gegenüber angeordnete zweite Oberfläche aufweist;
die erste Oberfläche (204) im Vergleich zu der zweiten Oberfläche weiter von dem Substrat (10) entfernt ist;
einen Oberflächenbereich (17) der zweiten Leitfähigkeitsart, die entgegengesetzt zu der ersten Leitfähigkeitsart ist, wobei der Oberflächenbereich (17) auf der ersten Oberfläche (204) der ersten Schicht (12) liegt;
einen Drain-Bereich (16) der zweiten Leitfähigkeitsart, wobei der Drain-Bereich (16) auf der ersten Oberfläche (204) der ersten Schicht (12) liegt und von dem Oberflächenbereich (17) durch die erste Schicht (12) getrennt ist;
einen ersten dotierten Bereich (18) der zweiten Leitfähig keitsart, wobei der erste dotierte Bereich (18) auf der ersten Oberfläche (204) der ersten Schicht (12) liegt und
von sowohl der Oberfläche als auch der Drain-Bereiche (16 und 17) durch einen Abschnitt der ersten Schicht (12) getrennt ist;
eine die erste Schicht (12) überdeckende dielektrische Gate- Schicht (13); und
eine erste Gate-Elektrode (14), die zumindest einen Teil von jedem folgenden überdeckt die dielektrische Gate-Schicht (13), die erste Schicht (12) und die Drain- und die ersten dotierten Bereiche (16 und 17).

5. Vorrichtung (200) nach Anspruch 4, dadurch gekennzeichnet, daß die erste Schicht elektrisch frei beweglich ist.

6. Vorrichtung (200) nach Anspruch 4, weiterhin gekennzeichnet durch:
eine überdeckte Schicht (11), die zwischem dem Substrat (10) und der zweiten Oberfläche der ersten Schicht (12) liegt; worin die überdeckte Schicht (11) die zweite Leitfähigkeitsart und
eine höhere Dotierkonzentration im Vergleich zu der ersten Schicht (12) hat; und
einen Verbindungsbereich (15), worin der Verbindungsbereich (15) den ersten Oberflächenbereich (17) mit der überdeckten Schicht (12) verbindet; und
Wolfram, Titan, Kobalt, Tantal, Molybden, Silizium, ein feuerfestes Metallsilizid, Titannitid, Aluminium, Kupfer oder eine Kombination daraus aufweist.

7. Vorrichtung (200) nach Anspruch 4, dadurch gekennzeichnet, daß der erste dotierte Bereich (18) als ein Emitter und eine Source für die Vorrichtung (200) wirkt.

8. Vorrichtung (80) nach Anspruch 4, dadurch gekennzeichnet, daß die Vorrichtung (80) eine Vielzahl von ersten dotierten Bereichen (81 und 82) aufweist, die voneinander, von dem Oberflächenbereich (17) und dem Drain-Bereich (16) getrennt sind, worin ein erster dotierter Bereich (81) als Emitter für die Vorrichtung (80) und eine anderer erster Bereich (82) als Source für die Vorrichtung (80) wirkt.

9. Vorrichtung (90) nach Anspruch 4, weiterhin gekennzeichnet durch eine zweite Gate-Elektrode (92), die zumindest einen Abschnitt von jedem folgenden überdeckt: der dielektrischen Gate-Schicht (13), der ersten Schicht (12), und dem Drainbereich und dem ersten dotierten Bereich (16 und 18).

10. BiMOS-Einrichtung (200), gekennzeichnet durch:
eine stark dotierte überdeckte Schicht (11) der ersten Leitfä higkeitsart auf einem Substrat (10) mit einer primärem Oberfläche, wobei das Substrat (10) Silizium ist, das eine zweite Leitfähigkeitsart hat, die der ersten Leitfähigkeitsart entgegengesetzt ist;
eine die überdeckte Schicht (11) überdeckende erste Schicht (12), wobei die erste Schicht (12) die zweite Leitfähigkeitsart hat;
geringere Dotierkonzentration als die überdeckte Schicht (11) hat;
eine erste Oberfläche (204) und eine zweite Oberfläche, die an entgegengesetzten Seiten der ersten Schicht (12) liegen, wobei die zweite Oberfläche die überdeckte Schicht (11) bedeckt; und
sich elektrisch frei bewegen kann;
einen stark dotierte Oberflächenbereich (17), der eine zweite Leitfähigkeitsart hat und der auf der ersten Oberfläche (204) der ersten Schicht (12) liegt;
einen Verbindungsbereich (15), wobei sich der Verbindungsbe reich von dem Oberflächenbereich (17) zu der überdeckten Schicht (11) erstreckt und den Oberflächenbereich (17) mit der überdeckten Schicht (11) elektrisch verbindet;
einen Drain-Bereich (16), der die erste Leitfähigkeitsart und ungefähr die gleiche Dotierkonzentration wie der Oberflächenbereich (17) hat, wobei der Drain-Bereich (16) auf der ersten Oberfläche (204) der ersten Schicht (12) liegt und von der überdeckten Schicht (11), dem Verbindungsbereich (15) und dem Oberflächenbereich (17) durch die erste Schicht (12) getrennt ist;
einen ersten dotierten Bereich (18), der die zweite Leitfähigkeitsart und ungefähr die gleiche Dotierkonzentration wie der Oberflächenbereich (17) aufweist, wobei der erste dotierte Bereich (18) auf der ersten Oberfläche (204) der ersten Schicht (12) liegt und von sowohl der Oberfläche (17) als auch des Drain-Bereichs (16) durch einen Abschnitt der ersten Schicht (12) getrennt ist;
eine die erste Schicht (12) überdeckende dielektrische Gate- Schicht (13); und
eine Gate-Elektrode (14), die zumindest einen Teil von jedem folgenden überdeckt: die dielektrische Gate-Schicht (13), die erste Schicht (12) und die Drain- und die ersten dotierten Bereiche (16 und 17).

11. Vorrichtung (200) nach Anspruch 10, dadurch gekennzeichnet, daß der zweite dotierte Bereich (18) als ein Emitter und eine Source für die Vorrichtung (200) wirkt.

12. Vorrichtung (80) nach Anspruch 10, dadurch gekennzeichnet, daß die Vorrichtung (80) eine Vielzahl von dotierten Bereichen (81 und 82) aufweist, die voneinander, von der überdeckten Schicht (11), von dem Verbindungsbereich (15), von dem Oberflächenbereich (17) und von dem Drain-Bereich (16) getrennt sind, wobei der eine dotierte Bereich (81) als Emitter für die Vorrichtung (80) und ein weiterer dotierter Bereich (82) als eine Source für die Vorrichtung (80) wirkt.

13. Vorrichtung (90) nach Anspruch 10, weiterhin gekennzeichnet durch eine zweite Gate-Elektrode (92), die zumindest einen Abschnitt von jedem folgenden überdeckt: der dielektrischen Gate-Schicht (13), der ersten Schicht (12), und die Drain- und die ersten dotierten Bereiche (16 und 18).

14. Verfahren zur Herstellung einer BiMOS-Vorrichtung (200), ge kennzeichnet durch die Schritte:
Bereitstellen eines Substrates (10) mit einer primären Ober fläche;
Bilden einer das Substrat (10) überdeckenden ersten Schicht (12) mit einer ersten Leitfähigkeitsart, worin:
die erste Schicht (12) eine erste Oberfläche (204) und eine der ersten Oberfläche (204) gegenüber angeordnete zweite Oberfläche aufweist;
die erste Oberfläche (204) vom Substrat (10) im Vergleich zur zweiten Oberfläche weiter entfernt ist;
Bilden eines Oberflächenbereichs (17), eines Drain-Bereichs (16) und eines ersten dotierten Bereichs (18), worin:
der Oberflächenbereich (17) eine zweite Leitfähigkeit aufweist und auf der ersten Oberfläche (204) der ersten Schicht (12) liegt;
der Drain-Bereich (16) eine zweite Leitfähigkeit aufweist, wobei der Drain-Bereich (16) auf der ersten Oberfläche (204) der ersten Schicht liegt und von dem Oberflächenbereich (17) durch die erste Schicht (12) getrennt ist;
ein erster dotierter Bereich (18) die zweite Leitfähigkeitsart aufweist, wobei der erste dotierte Bereich (18) auf der ersten Oberfläche (204) der ersten Schicht (12) liegt und von sowohl den Oberfläche- als auch den Drain-Bereichen (17 und 16) durch einen Abschnitt der ersten Schicht (12) getrennt ist;
Bilden einer die erste Schicht (12) überdeckenden dielektri schen Gate-Schicht (13); und
Bilden einer ersten Gate-Elektrode (14), die zumindest einen Abschnitt von jedem folgenden überdeckt: der dielektrischen Gate-Schicht (13), der ersten Schicht (12), und der Drain- und der ersten dotierten Schichtbereiche (16 und 18).

15. Verfahren auch Anspruch 14, dadurch gekennzeichnet, daß die erste Schicht (12) so ausgebildet ist, daß die erste Schicht (12) sich elektrisch frei bewegen kann.

16. Verfahren nach Anspruch 14, weiterhin gekennzeichnet durch die Schritte:
Bilden einer überdeckten Schicht (11), so daß sie zwischen dem Substrat (10) und der zweiten Oberfläche der ersten Schicht (12) liegt, wobei die überdeckte Schicht (11) aufweist:
die zweite Leitfähigkeitsart; und
eine im Vergleich mit der ersten Schicht (12) höhere Dotierkonzentration; und
Bilden eines Verbindungsbereichs (15), worin der Verbindungs bereich (15):
den Oberflächenbereich (17) mit der überdeckten Schicht (11) verbindet; und
Wolfram, Titan, Kobalt, Tantal, Molybden, Silizium, ein feuerfestes Metallsilizid, Titannitid, Aluminium, Kupfer oder eine Kombination davon aufweist.

17. Verfahren nach Anspruch 14, weiterhin gekennzeichnet durch einen Schritt des Bildens einer zweiten Gate-Elektrode (85), worin die Vorrichtung (80) derart ausgelegt ist, daß eine Vielzahl von ersten dotierten Bereichen durch den Schritt des Bildens eines ersten dotierten Bereichs gebildet werden;
die erste oder zweite Gate-Elektrode (84 oder 85) einen Ab schnitt von zumindest einer der ersten dotierten Bereiche (82) überdeckt; und
die ersten und zweiten Gate-Elektroden (84 oder 85) zumindest eine der ersten dotierten Bereiche (81) nicht überdeckt.