DE19509202A1 - Elektrische Verbindungen in hochdichter Rasteranordnung - Google Patents

Description

Die Erfindung betrifft elektrische Verbindungen zweier Grenzflächen, wobei die elektrischen Verbindungen in einem Verbindungselement in hoher Dichte an­ geordnet sind. Solche Verbindungen fungieren insbesondere bei Einbettung eines Verbindungselementes in Substratmaterialien der Mikroelektronik als verti­ kale Durchkontaktierungen in hoher Anzahl und Dichte.

Die Aufbau- und Verbindungstechnik (Packaging) in der Mikroelektronik sucht nach Möglichkeiten zur Steigerung der Integrationsdichte mit minimalen Verbindungslängen bei gleichzeitiger Steigerung der Systemkomplexität. Die Herstellung komplexer elektronischer Systeme erfolgt bisher überwiegend auf PCB-Basis (Printed-Circuit-Board) durch SMT-Bestückung (Surface-Mounted- Technique) mit Bauteilen in Einzelgehäusen zur Lotmontage. Diese Standard- Aufbautechnik beinhaltet Bauteile für grobe Anschlußraster, beansprucht eine große Boardfläche und lange Signalwege. Neben der monolithischen Integration gewinnt zukünftig eine leistungsfähige, ökonomische Hybridintegration zuneh­ mend an Bedeutung. Dafür müssen Hybridverfahren verfügbar sein, die es ge­ statten, die Leistungsfähigkeit moderner IC(Integrated-Circuit)-Komponenten voll auszuschöpfen. Für die Hybridintegration in Form von technisch hochwerti­ gen Multi-Chip-Modulen (MCM) zumeist auf Keramiksubstraten werden wachsende Marktanteile in diversen Anwendungsbereichen prognostiziert. Zur Herstellung hochdichter, mehrlagiger Verdrahtungssysteme von Multi-Chip-Mo­ dulen wurden die bewährten Dünnfilm-Techniken aus der IC-Herstellung adaptiert.

Dreidimensionale Packaging Techniken sind in den letzten Jahren entwickelt worden zur Reduzierung der Leitungswege zwischen den IC-Komponenten für schnellste Signalverarbeitung mit reduzierter Leistungsaufnahme. Eine echte Vertikalintegration erfordert elektrische Verbindungen bzw. Durchkontaktierun­ gen von im allgemeinen großer Anzahl und hoher Dichte durch die IC-Kompo­ nenten oder die Trägersubstrate. Solche Durchkontaktierungen werden durch die Erfindung bereitgestellt.

Neben den Anwendungsgebieten der Aufbau- und Verbindungstechnik, der Stapeltechnik für Multi-Chip-Module bzw. IC-Komponenten sowie der dreidi­ mensionalen Systemintegration (Vertikalintegration) sind vor allem noch der Aufbau massiv paralleler Rechnersysteme, der Aufbau einer künstlichen Retina und der Aufbau eines elektronischen Auges zu nennen.

Stand der Technik

Der Stand der Technik umfaßt die Galvanisierung oder chemische Metallisierung von Substratbohrungen zur Erzeugung von elektrischen Verbindungen bzw. Durchkontaktierungen durch Substratmaterialien der Mikroelektronik. Dabei werden nach bisher üblichen Verfahren aus der Leiterplattenfertigung in erster Linie Durchkontaktierungen durch Galvanisierung von Substratbohrungen her­ gestellt. Die Wandung des Bohrlochs wird in einem Katalyseschritt mit metall­ bzw. edelmetallhaltigen Keimen konditioniert, so daß anschließend eine außenstromlose Metallisierung in einem Kupferelektrolyt möglich ist.

Neben dieser konventionellen Durchkontaktierung sind Vorbehandlungen mit leitfähigen Polymeren bekannt, die eine direkte elektrolytische Metallab­ scheidung auf der Bohrlochwandung ermöglichen (Hupe, J.; Kronenberg, W.: "Neue Verfahren zur Durchkontaktierung von Leiterplatten-Direktmetallisierungs­ technologie-" Blasberg-Mitteilungen Nr. 9, Nov. (1989) Ed.: Blasberg Oberflä­ chentechnik GmbH, Postfach 130251, 5650 Solingen 11). Dabei wird ohne um­ weltbelastende Komplexbildner und Reduktionsmittel gearbeitet und die Prozeßzeit verringert.

Beiden Verfahren gemeinsam ist ein gewisser Mindestdurchmesser der Bohrlöcher, der auch durch Anwendung von Laserbohrungen nicht unter etwa 100 µm machbar ist (Schaefer, D. A.; Eden, R. C.; Moravec, T. J.: "The Role of diamond substrates in 3-D MCMs"). Bohrlöcher größer als 100 µm Durchmesser verursachen grobe Abweichungen in einem hochdichten Verdrahtungsraster, das durch geringe Leiterbahnbreiten (typisch ca. 20 µm-30 µm) und Mittenab­ stände (typisch ca. 50 µm-75 µm) charakterisiert ist. Bei Loch-Mittenabständen von ca. 500 µm beanspruchen Durchkontaktierungen in großer Anzahl eine viel zu große Substratfläche, die im Fall der Höchstintegration nicht zur Verfügung steht. Die Bohrlöcher sind stets nur mit einer Metallhülse versehen, so daß die verbleibenden Öffnungen in den Substraten die weitere Dünnfilm-Prozessierung mit dem Auftragen flüssiger Resiste erheblich erschweren.

Neben den zuvor genannten Nachteilen bekannter elektrischer Durchkontaktie­ rungen stößt die ebene Integration beim Aufbau mikroelektronischer Systeme an systemspezifische Grenzen, denn die Vergrößerung der Boardfläche verlängert Leitungs- und Signalwege und führt so auch zu Ausbeute-Problemen. Eine wei­ tere Steigerung der Integrationsdichte mit minimalen Verbindungslängen ist nur durch dreidimensionalen Systemaufbau möglich, wofür in vertikaler Integra­ tionsrichtung eine ausreichende Verbindungs- bzw. Verdrahtungskapazität er­ stellt werden muß. Herkömmliche Board-Technologie mit galvanisierten Durchkontaktierungslöchern ist, wie oben dargelegt, in der Dichte der Kontakte sehr beschränkt und kann deshalb eine hohe Anzahl vertikaler Verbindungen auf kleinstem Raum nicht zur Verfügung stellen. Dadurch ergeben sich zudem erhebliche Anpassungsprobleme zum Raster der Dünnfilm-Metallisierung auf horizontaler Ebene.

Die in der DE 37 42 669 vorgestellten Durchkontaktierungen sind elektrisch leit­ fähige Verbindungen zwischen zwei Verdrahtungslagen eines Dünnfilm-Aufbaus über einem IC-Bauteil. Es werden auf einer Schicht eines Halbleiterchips Kontaktmetallisierungen an den für die Ausbildung von Durchkontaktierungen vorgesehenen Stellen aufgebracht. Diese Kontaktmetallisierungen werden in weiteren Schritten mit sich nach oben verjüngenden, elektrisch leitfähigen Metallsäulen versehen. Es entstehen im Ergebnis sogenannte gefüllte Vias, die innerhalb der Dünnfilmverdrahtung wenige µm Höhendifferenz überbrücken können und hergestellt werden, um eine planare Verdrahtung zu erreichen. Durch die spezielle Form der Metallsäulen wird erreicht, daß sich zwischen den Metallsäulen und dem Dielektrikum keine Spalte ausbilden. Es entsteht eine planare Fläche, in der die schmalen Enden der Metallsäulen liegen. Von Nachteil ist, daß sowohl die substraktiv hergestellten Metallsäulen als auch die CVD- abgeschiedene Dielektrikumsschicht in ihrer Schichtdicke auf wenige µm beschränkt sind. Die zwangsläufig unterschiedlichen Größen der Kontaktflächen der Metallsäulen auf der Halbleiterschicht und an ihrem schmalen Ende läßt eine höchstmögliche 3D-Integration nicht zu.

Bei einem weiteren Verfahren zur Herstellung von Durchkontaktierungen durch ein Substratmaterial werden entsprechend einem anzulegenden Feld von Durchkontaktierungen auf der Oberfläche eines horizontal gelagerten n-leiten­ den Silizium-Wafers kleine Aluminiumhöcker durch Strukturierung einer aufge­ brachten Aluminiumschicht erzeugt. Dann wird das Substrat mit den Aluminium­ höckern so stark erhitzt, daß zufolge eines vertikalen Temperaturgradienten die Aluminiumhöcker schmelzen und durch den Silizium-Wafer auf dessen Un­ terseite hindurchwandern (sogenannte Aluminium-Thermomigration). Es entstehen so elektrisch leitfähige p-dotierte Durchkontaktierungskanäle durch den Silizium-Wafer, die elektrisch voneinander isoliert sind. Begünstigt wird das Verfahren durch stark gedünntes Wafermaterial, das allerdings erheblichen Handling-Aufwand verursacht. Deshalb ist diese Verfahrenstechnik auf die we­ nigen IC-Hersteller beschränkt. Von großem Nachteil ist der Umstand, daß die Leitfähigkeit der p-dotierten Durchkontaktierungskanäle ca. sieben Zehnerpo­ tenzen unter der Leitfähigkeit metallischer Durchkontaktierungen liegt. Über das mögliche Rastermaß der p-leitenden Kanäle werden keine Angaben gemacht. Nachteilig sind weiterhin die hohe anzuwendende Temperatur und die Unmöglichkeit das geometrische Profil der Durchkontaktierungskanäle, insbesondere auf der Unterseite des Substrates, im voraus genau festzulegen. Denn je nach den Prozeßbedingungen und dem Grad der Isotropie des Substrates suchen sich die Aluminiumhöcker auf der Substratoberfläche ihren eigenen Weg durch den Silizium-Wafer mit der zusätzlichen Folge lokal unterschiedlicher Eigenschaften der Durchkontaktierungskanäle. Die nicht ge­ gebene Maßhaltigkeit der Durchkontaktierungskanäle auf der Substratunterseite erschwert eine weitere Prozessierung auf dieser Seite in erheblichem Maße, da zusätzliche Prozeßschritte zur Feststellung der genauen Lage und Größe der Durchkontaktierungsflächen auf der Substratunterseite notwendig sind. Verzichtet man darauf, so können die herstellungsbedingten geometrischen Toleranzen der Durchkontaktierungsflächen auf der Substratunterseite beispielsweise durch entsprechend größere Leiterbahnen kompensiert werden, jedoch mit der Folge, daß eine maximal hohe 3D-Integration nicht mehr gegeben ist. Herstellungsbedingte Toleranzen in den elektrischen Eigenschaften der Durchkontaktierungskanäle können entweder gar nicht oder nur mit erhebli­ chem, nicht vertretbarem Aufwand und dann auch nur in kleinerem Umfang aus­ geglichen werden (Little, M. J.; Grinberg, J.: "The 3-D Computer: An integrated stack of WSI wafers" in "Wafer-Scale Integration" E. Swartzlander, Ed.: 1989, Kluwer Academic Publishers, Boston, p. 253-317 und Heuberger, A. (Hrsg.); Mi­ kromechanik, 1989, Springer-Verlag, Berlin, Kapitel 3.4.2).

Darstellung der Erfindung

Ausgehend von dem oben dargelegten Stand der Technik, liegt der Erfindung die Aufgabe zugrunde, elektrische Verbindungen bzw. Durchkontaktierungen in genau vorausbestimmbaren gegenseitigen Abständen und Winkellagen, in gro­ ßer Anzahl und mit hoher räumlicher Dichte bereitzustellen, die insbesondere als vertikale Durchkontaktierungen durch Substratmaterialien der Mikroelektronik derart ausgebildet sind, daß ihre Signalübertragungsqualität den Standard übli­ cher, horizontaler Leiterbahnen erreicht. Weiter ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung solcher elektrischer Verbindungen anzugeben.

Eine erfindungsgemäße Lösung dieser Aufgabe besteht in elektrisch leitfähigen Verbindungsadern eines Verbindungselementes gemäß den kennzeichnenden Merkmalen des Anspruchs 1 und einem Verfahren zur Herstellung eines Verbin­ dungselementes nach Anspruch 14. Bevorzugte Weiterbildungen sind in den Unteransprüchen aufgeführt.

Die elektrischen Verbindungen bzw. Durchkontaktierungen (bzw. Adern oder Pole) sind in einem erfindungsgemäßen Verbindungs- bzw. Durchkontaktie­ rungselement zusammengefaßt. Sie sind gegeneinander elektrisch isoliert und verbinden eine erste Oberfläche mit einer zweiten Oberfläche eines Verbin­ dungselementes. Die elektrischen Verbindungsadern sind vorzugsweise erstens niederohmig und weisen zweitens hohe Aspektverhältnisse auf, d. h. daß das Verhältnis von Verbindungsaderlänge zu Verbindungsaderbreite hohe Werte annimmt. Vorteilhafterweise können die Abstände benachbarter Adern so klein gemacht werden (bis in µm-Bereich), daß bei Außenabmessungen eines Durchkontaktierungselementes im mm-Bereich, dieses eine Vielzahl elektrischer Verbindungsadern zur Verfügung stellt. Die Querschnitte der Adern bzw. Leiterbahnen und ihre jeweiligen Abstände und Winkellagen, die Leiter­ bahnmuster, sind auf den Oberflächen eines Verbindungselementes so ausgebildet, daß die Anpassung an das spätere Verdrahtungsmuster nahtlos möglich ist. Zur Herstellung erfindungsgemäßer Verbindungen in einem Verbindungselement werden vorzugsweise bewährte Methoden und Verfahren aus der Dünnfilm-Technik benutzt.

Das Einsetzen von vorgefertigten, miniaturisierten Verbindungs- bzw. Durchkon­ taktierungselementen in Aussparungen oder Öffnungen von Substratmaterialien (z. B. Keramik, Silizium, Glas, Kunststoff) mittels planarer Fügetechnik erfolgt unter optischer Justage eines Bestückungsgerätes. Bei geometrischen Abmes­ sungen eines Verbindungselementes im Millimeterbereich ist dieses justierte Einsetzen, das mit diversen modifizierten Wafer-Testern mit vergleichsweise wenig Aufwand vorgenommen werden kann, mit einer gerätespezifischen Ge­ nauigkeit von ca. 2 µm durchführbar. Notwendig ist dies, um die Leiterbahn­ muster eines Durchkontaktierungselementes nahtlos an die später anzulegen­ den horizontalen Verdrahtungsmuster anpassen zu können. Diese Kompatibilität der Verdrahtungsraster auf horizontaler und vertikaler Ebene ist ferner Voraussetzung für eine hochdichte 3D-Integration in mikroelektronischen Sy­ stemaufbauten. Nach erfolgtem Einsetzen und Ausrichten eines erfin­ dungsgemäßen Durchkontaktierungselementes wird dieses in seiner Lage zum Substratmaterial dauerstabil fixiert. Dies erfolgt vorteilhaft durch ein Verfahren, bei dem neben der Fixierung eines Durchkontaktierungselementes auch noch die Spalte zwischen Substratmaterial und Durchkontaktierungselement gefüllt werden. Die nachfolgende, beidseitige Prozessierung des Substrats in üblicher Dünnfilm-Technik wird durch die planare Fügetechnik zur Einbettung eines oder mehrerer Durchkontaktierungselemente in das Substrat in keiner Weise beein­ trächtigt. Vorzugsweise wird nach der Einbettung von Durchkontaktierungs­ elementen und gegebenenfalls noch anderen IC-Bauteilen zuerst eine polymere Dielektrikumsschicht auf die Front- und/oder Rückseite des Substrates auf­ gebracht, auf der dann erst der weitere Verdrahtungsaufbau erfolgt.

Die wesentlichen Vorteile und Verbesserungen, die mit der Erfindung erreicht werden, werden nachfolgend beschrieben. Für die 3D-Integration mikroelektro­ nischer Aufbauten kann durch den Einbau von vorgefertigten, miniaturisierten Durchkontaktierungselementen in Substratmaterialien per planarer Fügetechnik die angestrebte, große Anzahl elektrischer Vertikalverbindungen zur Verfügung gestellt werden. Durch die Trennung der Herstellung und des Einsatzes in einem Anwendungsbereich ist man von der schwierigen und eingeschränkten Her­ stellung herkömmlicher Vertikaldurchkontaktierungen befreit und kann insbesondere die ausgereifte Dünnfilm-Technik in horizontaler Prozeßführung zur Herstellung der vertikalen Durchführungsleiterbahnen einsetzen. Das be­ deutet auch, daß die Leiterbahnen in einem erfindungsgemäßen Durch­ kontaktierungselement, welche die späteren vertikalen Verbindungen in einem dreidimensionalen Aufbau sind, mit den gleichen Prozeßschritten und Genauig­ keitsanforderungen wie für übliche horizontale Leiterbahnen hergestellt werden können. Insbesondere ist es möglich, durch die Wahl geeigneter geometrischer Abmessungen (z. B. Schichtdicke und Schichtbreite) der vertikalen Leiterbahnen und/oder den Einsatz bestimmter Materialien z. B. für Substrat und Leiterbah­ nen vorzugsweise die elektrischen Eigenschaften der vertikalen Leiterbahnen (z. B. Kapazität(sbelag), Induktivität(sbelag), spezifischer Widerstand, Wellenwi­ derstand) entsprechend den Anforderungen gezielt einzustellen. Beispielsweise können sehr niederohmige Verbindungen hergestellt werden. Analoges gilt zum Beispiel auch für die Beherrschung des Problems des Nebensprechens elektrischer Leitungen oder Leiterbahnen. Insbesondere erfüllen Au-Leiterbah­ nen in einem Verbindungselement aufgrund ihrer hohen Stromtragfähigkeit und hohen Leitfähigkeit die Verdrahtungsansprüche auch bei langen Leitungswegen.

Durch die horizontale Prozessierung der erfindungsgemäßen Durchführungs­ leiterbahnen können diese zudem mit großen Längen, etwa im mm-Bereich, hergestellt werden. Im Gegensatz zu den Durchkontaktierungen in der IC- Technologie mittels gefüllter Vias, deren Höhe auf wenige µm beschränkt ist, können die vertikalen Verbindungsleiterbahnen eines Durchkontaktierungs­ elementes ganze Substratdicken im mm-Bereich überbrücken, und dies bei Be­ wahrung einer hohen Signalqualität. Die großen erreichbaren Längen drücken sich bei den erfindungsgemäßen Leiterbahnen eines Durchkontaktierungsele­ mentes auch in sehr hohen Aspektverhältnissen (Verhältnis Höhe zu Breite einer Leiterbahn) aus, die mit herkömmlich hergestellten Durchkontaktierungen nicht erreicht werden.

Entsprechend den Anforderungen an vertikale Durchkontaktierungen in erfindungsgemäßen Durchkontaktierungselementen können auch Materialien und/oder Herstellungstechnologien verwendet werden, die z. B. vom Substrat­ material und der Technologie zur Herstellung einer integrierten Schaltung verschieden sind. Erfindungsgemäße Durchkontaktierungselemente als selb­ ständige Bauteile ermöglichen auch eine quasi gleichberechtigte Front- und Rückseitenprozessierung auf dem Substrat mit eingebetteten Durchkon­ taktierungselementen und sonstigen IC-Bauteilen. Die Probleme feiner Spalte zwischen vertikalen Leiterbahnen von Durchkontaktierungselementen und um­ gebendem Isolationsmaterial gibt es nicht; die Oberflächen der Durchkontak­ tierungselemente, die mit der Substratfrontseite und der Substratrückseite zusammenfallen, sind herstellungsbedingt (z. B. Sägen des Wafers) oder verfah­ rensbedingt (etwa Schleif- und Polierprozesse) automatisch eben. Dadurch kön­ nen auch sehr schmale Leiterbahnen in horizontaler Ebene auf der Substrat­ frontseite und der Substratrückseite verlegt werden, eine notwendige Voraus­ setzung für eine hochdichte 3D-Integration.

Mit dem Einbau erfindungsgemäßer elektrischer Durchführungen in hochdichter Rasteranordnung in ein Substrat-Material wird ein vertikales Stapeln von Multi- Chip-Modulen möglich. Bei der Vertikalintegration auf der Basis gestapelter Multi-Chip-Module können mit kurzen Verbindungsleitungen eine ungleich grö­ ßere Zahl benachbarter ICs erreicht werden, als mit horizontaler Modultechnik möglich ist. Dabei ist gewährleistet, daß eine hohe Verdrahtungskapazität mit kleinen Laufzeiten und geringer Dämpfung sowohl auf horizontaler Submodule­ bene als auch in den vertikalen Durchführungen bzw. Verbindungen erreicht wird. Im Gegensatz zu der bereits bekannten Stapelung identischer Speicher- ICs ist im MCM-Stapel mit der Erfindung eine wesentliche Steigerung der Systemkomplexität erreichbar. In der Modultechnik können ohne spezielle Prä­ paration verschiedene, kommerzielle Chip-Technologien von unterschiedlichen Herstellern verarbeitet werden. Ohne Eingriff in die Chip-Technologie handelt es sich bei der erfindungsgemäßen Vertikalintegration um eine reine Packaging- Technik. Der vergleichsweise geringe technologische Aufwand ermöglicht die Systemrealisierung bei einer Vielzahl von Packaging Firmen. Durch den Aus­ tausch von Modulen in einem Stapel kann die Systemausbeute erheblich ge­ steigert werden und es kann ohne großen Aufwand eine Anpassung an ver­ schiedene Anwendungen durchgeführt werden.

Nicht nur auf dem Substratlevel können erfindungsgemäße Durchkontaktierung­ selemente vorteilhaft eingesetzt werden, sondern auch auf dem Chiplevel. Läßt man beispielsweise bei der Herstellung integrierter Schaltkreise (ICs, ASICs) im Layout genügend Platz für die nachträgliche Einbettung erfindungsgemäßer Durchkontaktierungselemente, so ist es ohne jeglichen Eingriff in die IC-Herstel­ lungstechnologie möglich, Chips mit einer Vielzahl elektrischer Durchkontaktie­ rungen zu versehen. Damit ist eine vertikale Direktstapelung von IC-Bausteinen realisierbar. Beispielsweise lassen sich so sehr kompakte Speichereinheiten mit geringstem Platzbedarf auf der Boardfläche herstellen, die trotz der vertikalen Di­ rektstapelung zudem keine Verschlechterung hinsichtlich den Zugriffszeiten auf­ weisen, da in den vertikalen Leiterbahnen der erfindungsgemäßen Durchkontak­ tierungselemente kurze Signallaufzeiten realisierbar sind.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Be­ zugnahme auf die Zeichnungen näher beschrieben. Es zeigen:

Fig. 1.a Silizium-Wafer mit beidseitiger Dünnfilm-Metallisierung,

Fig. 1.b Ausführungsbeispiel eines Durchkontaktierungsele­ mentes,

Fig. 1.c Aufsicht eines Durchkontaktierungselementes,

Fig. 1.d Querschnitt eines Durchkontaktierungselementes,

Fig. 1.e Seitenansicht eines Durchkontaktierungselementes,

Fig. 2 Raster-Elektronen-Mikroskop-Aufnahmen eines Durch­ kontaktierungselementes,

Fig. 3.a Einsetzen eines Durchkontaktierungselementes in ein Substrat mittels planarer Einbettungstechnik,

Fig. 3.b Fixierung eines Durchkontaktierungselementes mit aushärtender Epoxid-Vergußmasse,

Fig. 4.a Querschnitt durch ein Keramiksubstrat mit einge­ bettetem Durchkontaktierungselement mit ausgehär­ teter Epoxid-Vergußmasse,

Fig. 4.b Gemessenes Höhenprofil eines eingebetteten, überste­ henden Durchkontaktierungselementes mit Verguß­ massen-Redundanz nach dem Aushärten der Verguß­ masse,

Fig. 4.c Gemessenes Höhenprofil eines eingebetteten, überste­ henden Durchkontaktierungselementes mit Verguß­ massen-Redundanz nach den Schleif- und Polierschrit­ ten,

Fig. 5.a In Al₂O₃-Keramik-Substrat eingebettetes Durchkon­ taktierungselement,

Fig. 5.b Vergrößerung des eingebetteten Durchkontaktie­ rungselementes aus Fig. 5.a,

Fig. 6.a, 6.b, 6.c Einbettungstechnik für 3D-Integration mit Frontseiten- Prozessierung,

Fig. 7.a, 7.b Einbettungstechnik für 3D-Integration mit Rückseiten- Prozessierung,

Fig. 8.a Vergrößerter Ausschnitt der Substratrückseite mit eingebettetem Durchkontaktierungselement nach durchgeführter Rückseitenplanarisierung mit Schleif- und Polierverfahren,

Fig. 8.b Gemessenes Höhenprofil der auf der Substratrückseite aufgebrachten Polymerschicht entlang der Ortsachse: Durchkontaktierungselement-Viaöffnung-Fügebe­ reich (Vergußmasse)-Substrat.

Die Herstellung eines Durchkontaktierungselementes erfolgt vorzugsweise auf der Basis von Silizium-Wafern (1), die beidseitig mit einem isolierenden Polymer- Dielektrikum (2) beschichtet sind (siehe Fig. 1.a bzw. Fig. 1.b). Geradlinige, parallele Leiterbahnstreifen (3) werden als Verbindungsadern durch Dünnfilm- Prozessierung auf einem Silizium-Wafer beidseitig aufgebracht und mit einer Passivierungsschicht (4) versehen. Orthogonal zu dieser Metallisierung wird ein Silizium-Wafer in Streifen geschnitten (Fig. 1.a), wobei Standard-Wafer-Sägen hochpräzise Schnitte entlang den jeweiligen Sägespuren (5) ermöglichen. Je nach Anwendung können einzelne Durchkontaktierungselemente-Streifen parallel zu den Leiterbahnen (Sägespuren (6) in Fig. 1.a) in kleinere Durchkon­ taktierungselemente zerlegt werden.

Ein Ausführungsbeispiel eines Durchkontaktierungselementes mit insgesamt 8 Leiterbahnstreifen (je 4 auf jeder der beiden Seiten des Silizium-Trägermaterials (7)) ist in Fig. 1.b gezeigt. Die Fig. 1.b zeigt das Silizium-Trägermaterial (7), das auf das Silizium-Trägermaterial beidseitig aufgebrachte Polymer-Dielektri­ kum (2), die fast rechteckförmigen Querschnitte der Leiterbahnstreifen (3) sowie die beidseitig aufgebrachten Passivierungsschichten (4). Die Höhe (H) eines Durchkontaktierungselementes ist durch den Abstand zweier benachbarter Sä­ gespuren (5), die orthogonal zu den Leiterbahnstreifen verlaufen, gegeben. Die Entfernung benachbarter Sägespuren, die parallel zu den Leiterbahnstreifen lie­ gen (6), bestimmt die Länge (L) eines Durchkontaktierungselementes. Die verbleibende dritte Ausdehnung senkrecht zur Höhe und zur Länge eines in die­ sem Ausführungsbeispiel quaderförmigen Durchkontaktierungselementes wird als Breite (B) eines Durchkontaktierungselementes bezeichnet. Diese Breite ent­ spricht im wesentlichen der Dicke des Silizium-Trägermaterials.

Fig. 1.c, Fig. 1.d und Fig. 1.e (Raster-Elektronen-Mikroskop-Aufnahmen) zeigen die Abmessungen eines weiteren Ausführungsbeispiels eines Durchfüh­ rungselementes mit Silizium als Trägermaterial. In der Aufsicht (Fig. 1.c) sind mehrere Dünnfilm-Leiterbahnen (3) mit einer Breite von ca. 20 µm erkennbar, deren gegenseitiger (Raster)Abstand ca. 50 µm beträgt und deren jeweilige Längen von 635 µm der Höhe des Durchkontaktierungselementes entsprechen. Das Aspektverhältnis einer Leiterbahn beträgt 635 µm/20 µm 30. Der Quer­ schnitt des Durchkontaktierungselementes (Fig. 1.d) zeigt das 500 µm dicke Silizium-Trägermaterial (7) sowie die auf beiden Seiten des Silizium-Trägermate­ rials in einem Polymer-Dielektrikum eingebetteten Dünnfilm-Leiterbahnen im 50-µ- m-Raster. In der Seitenansicht des Durchkontaktierungselementes in Fig. 1.e ist die Schichtenfolge von Silizium-Trägermaterial (Dicke 500 µm) (7), Polymer- Isolationsschicht (Dicke ca. 20 µm) (2), Leiterbahnstreifen (Dicke bzw. Höhe ca. 20 µm) (3) und Polymer-Passivierungsschicht (Dicke ca. 10 µm) (4) klar darge­ stellt. Ein geeignetes Material für die Isolations- bzw. Passivierungsschicht ist beispielsweise Polyimid. In Fig. 2 sind dreidimensionale Raster-Elektronen-Mi­ kroskop-Aufnahmen des Durchkontaktierungselementes dargestellt, das beidseitig Leiterbahnen mit einem gegenseitigen Abstand von 50 µm (sogenannter Rasterabstand) trägt.

Das Einsetzen eines Durchkontaktierungselementes in eine lasergeschnittene Substratöffnung eines Keramiksubstrates (8) erfolgt unter der optischen Justage eines modifizierten Wafer-Testers bzw. Bestückungsgerätes (Fig. 3.a), so daß die Übereinstimmung mit der späteren Horizontalverdrahtung gewährleistet ist.

Fig. 3.a zeigt den Objektträger (9) zusammen mit einem Abstandshalter (10) sowie die Justieroptik (11) eines modifizierten Wafer-Testers. Die Lithographie­ maske, eine Quarzmaske (12), trägt das Chrom-Verdrah­ tungs(Verbindungs)muster (13). Mittels einer durchsichtigen Klebefolie (14) der Dicke von ca. 65 µm auf der Substratfrontseite wird die Referenzebene für das oberflächenbündige Einfügen eines Durchkontaktierungselementes oder all­ gemein eines IC-Bauteils in das Keramiksubstrat vorgegeben bzw. festgelegt. Ein solches eingefügtes, ausgerichtetes und mit der Klebefolie fixiertes Durch­ kontaktierungselement (15) ist in Fig. 3.a eingezeichnet.

Bei der planaren Fügetechnik zur Fixierung eines eingefügten, erfindungsge­ mäßen Durchkontaktierungselementes oder IC-Bauteils wird eine temperaturre­ sistente, vorzugsweise Keramik-gefüllte Epoxid-Vergußmasse (16) zum Auffüllen der verbliebenen Spalte (Fig. 3.b) aus einem Mikro-Dispenser-System (17) verwendet. Nach dem Aushärten der Vergußmasse ist das Durchkontaktierung­ selement (15) dauerstabil in seiner Lage planar zur Substratfrontoberfläche fixiert. Das eingebettete Durchkontaktierungselement (15) zeigt einen geringen Überstand (18) von ca. 10 µm-50 µm gegenüber der Oberfläche der Substratrückseite (schematisch: Fig. 4.a, gemessen: Fig. 4.b). Die Verguß­ masse (16) wird redundant dosiert, so daß nicht nur die Klebefuge vollständig gefüllt wird, sondern auch angrenzende Bereiche des Durchkontaktierungsele­ mentes oder des Substrates (8) davon bedeckt sind. In einem oder mehreren Schleif- und Polierschritten, angewandt auf die Substratrückseite, werden die Vergußmassen-Redundanz (19) und der Überstand (18) des Durchkontaktie­ rungselementes entfernt. Dabei dient die große Substratoberfläche bzw. die Härte des Keramiksubstrates als automatischer Polierstop, so daß keine zusätzliche Endpunkt-Erkennung notwendig ist.

Auf diese Art werden mit einfachster Schlifftechnik Höhenabweichungen im Ein­ bettungsbereich des Durchkontaktierungselementes von weniger als ca. 5 µm gegenüber dem Substratniveau bzw. der Substratoberfläche erreicht. Im La­ bormaßstab genügten dazu Rotationsgeschwindigkeiten von 2000 rpm und Schleifscheibenkörnungen von 800 bis 2000. Feinere Schleifpasten sind nicht erforderlich.

In Fig. 4.b ist die Höhenprofilmessung der Oberfläche eines eingebetteten Durchkontaktierungselementes mit Überstand (18) und Vergußmassen- Redundanz (19) gezeigt. Der Überstand des Durchkontaktierungselementes beträgt ca. 45 µm, während die redundante Vergußmasse die Substratrück­ seitenoberfläche (20) um weniger als 80 µm übersteigt. Entsprechend Fig. 4.b ist in Fig. 4.c das Höhenprofil nach dem Schleif- und Polierprozeß dargestellt. Die Abweichungen des Durchkontaktierungselementes (18) und der Verguß­ massen-Redundanz (19) gegenüber der Substratoberfläche (20) konnten auf weniger als 3,7 µm reduziert werden. Fig. 4.c zeigt auch, daß die ausgehärtete Vergußmasse so stark abgetragen wurde, daß ihre Oberfläche sogar unter der Substratoberfläche liegt. Dies resultiert aus der geringeren Härte der ausgehär­ teten Vergußmasse gegenüber dem Silizium-Trägermaterial und dem Kera­ miksubstrat. Um die Härte der Vergußmasse zu erhöhen und damit der Härte des Silizium-Trägermaterials anzugleichen, kann der Vergußmasse bei­ spielsweise pulverförmiges Keramikmaterial zugesetzt werden.

Fig. 5.a zeigt ein in Al₂O₃-Keramik (8) eingebettetes Durchkontaktierungsele­ ment der Länge von ca. 1 cm und der Breite von ca. 0,6 mm. Die laserge­ schnittene Öffnung hatte Abmessungen von ca. 1 mm auf 12 mm. Die verbliebenen Spalte zwischen dem Durchkontaktierungselement und der Al₂O₃- Keramik sind mit ausgehärteter Epoxid-Vergußmasse (16) aufgefüllt. Bei einem Rasterabstand von 50 µm der vertikalen Leiterbahnstreifen enthält das Durch­ kontaktierungselement bei einer Länge von 1 cm insgesamt 400 Leiterbahn­ streifen. In der Vergrößerung in Fig. 5.b ist der Querschnitt (ca. 20 µm × 20 µm) der vertikalen Leiterbahnen (3) deutlich sichtbar.

Fig. 6.a zeigt ein in ein Keramiksubstrat (8) eingebettetes Silizium-IC-Bauteil (21) und ein eingebettetes Silizium-Durchkontaktierungselement (7), wobei die mit Epoxid-Vergußmasse ausgefüllten Klebefugen (16), die Polymer-Isolation (2, 4) und die Leiterbahnstreifen (3) des Silizium-Durchkontaktierungselementes extra gekennzeichnet sind.

Die Prozessierung der Substratfrontseite wird mit dem Aufbringen einer polymeren Dielektrikumsschicht (22) begonnen. In Fig. 6.b sind strukturierte Via-Öffnungen (23) in der polymeren Dielektrikumsschicht (22) dargestellt.

Die Vorteile den Verdrahtungsaufbau auf Einbettungssubstraten mit einer polymeren Dielektrikumsschicht zu beginnen sind vielfältig.

Erstens bewirkt eine Polymerschicht eine geringfügige Planarisierung der zugrundliegenden Topographie. An hinreichend kleinen Unebenheiten (lateral < 20 µm) kann polymerspezifisch ein Planarisierungsgrad bis zu 50% erreicht werden. Langwellige Unebenheiten (lateral < 100 µm) werden von der Polymerschicht nachgezeichnet (Folge: konstante Schichtdicke beim Be­ lackungsverfahren) und bleiben als Abweichungen vom Substratniveau erhalten.

Zweitens dient die Polymerschicht der Herstellung einer einheitlichen Haftungs­ grundlage für die Verdrahtung. Zudem ist die Verdrahtung von dem kritischen Fügebereich entkoppelt, der ansonsten unter thermischer Belastung zusätzli­ chen Streß auf die schmalen Leiterbahnen ausüben würde. Die homogene po­ lymere Grundlage mit einheitlichem thermischen Ausdehnungskoeffizienten ist Voraussetzung für die Zuverlässigkeit der Dünnfilmverdrahtung.

Drittens ist mit den Polymerschichten die Möglichkeit gegeben, für die Leiter­ bahnen eine Materialumgebung zu schaffen, die durch eine einheitliche, homogene Dielektrizitätskonstante gekennzeichnet ist. Für eine Impedanz­ kontrollierte Signalführung in der Dünnfilm-Verdrahtung ist es förderlich, daß die Leiterbahnen von einer einheitlichen Dielektrizitätskonstante umgeben sind, an­ statt im Einbettungsbereich Materialsprünge zu erfahren.

In Fig. 6.c sind die auf die Polymerschicht (22) galvanisch aufgebrachten Leiterbahnen (24) in einer ersten Metallisierungslage verdeutlicht sowie die verti­ kalen Leiterbahnverbindungen (3) des Durchkontaktierungselementes von der Front- zur Rückseite des Keramiksubstrates markiert.

Auf der Substratrückseite kann auf eine polymere Dielektrikumsschicht verzich­ tet werden. Die metallischen Leiterbahnen (25) werden direkt auf die planari­ sierte Substratrückseitenoberfläche aufgebracht (Fig. 7.a). Dabei sind Stufen in der Topographie eines Einbettungssubstrates (Durchkontaktierungselement oder Substrat-Kante im Fügebereich) für duktile, metallische Leiterbahnen we­ niger kritisch als für eine abgeschiedene Polymerlage. Wäre für eine abgeschiedene Polymerlage ihre Schichtdicke kleiner als die Stufenhöhe, so würden beim Cure-Prozeß Risse im Polymer auftreten, das dann nicht mehr in der Lage wäre, dem Stufenverlauf zu folgen. In dieser Hinsicht zulässige Stu­ fenhöhen sollten kleiner als ca. 10 µm sein. Bei einer langwelligen Unebenheit (lateral < 100 µm), wie sie eine Klebefuge mit geschrumpfter Vergußmasse darstellt, liegen die zulässigen Abweichungen über 10 µm auf 100 µm Horizontalstrecke. Im Gegensatz dazu können metallische Leiterbahnen problemlos über solche Stufen abgeschieden und galvanisch verstärkt werden. Man beachte, daß jedes Via in einer Dielektrikumsschicht einen Stufenverlauf darstellt.

Während im Ausführungsbeispiel auf der Substratfrontseite (siehe Fig. 7.b) eine Dünnfilm-Mehrlagenverdrahtung realisiert ist, sind auf der Rückseite des Keramiksubstrates neben dem auf die Leiterbahnen (25) aufgebrachten Polymer-Dielektrikum (26) galvanisierte Kontakthöcker (27) ausgebildet.

Die vertikal eingebetteten Leiterbahnen (3) bzw. Verbindungsadern werden also über ihren Querschnitt direkt an die Dünnfilm-Verdrahtung auf horizontaler Modulebene angeschlossen. In oberster Metallisierungslage werden sowohl auf der Front- als auch auf der Modulrückseite identische Kontaktfelder (sogenannte Bump-Arrays) ausgebildet zum Zwecke der Kontaktierung der Module unterein­ ander in einer Stapelanordnung.

In einem weiteren Ausführungsbeispiel wird die Höhe eines Durchkontaktie­ rungselementes so gewählt, daß sie exakt der Dicke des Substrats entspricht, in welches das Durchkontaktierungselement eingesetzt wird, so daß die Planarität des Substrats erhalten bleibt. Schleif- und Polierschritte zur Planarisierung der Substratrückseite infolge des eingebetteten Durchkontaktierungselementes sind bei dieser Ausführung nicht mehr notwendig.

Bei einem anderen Ausführungsbeispiel wird auch auf der Substratrückseite nach der Einbettung eines oder mehrerer Durchkontaktierungselemente und eventuell weiterer IC-Bauteile sowie gegebenenfalls durchgeführter Schleif- und Polierschritte eine Polymerschicht aufgebracht (28) und strukturiert. Fig. 8.a zeigt eine vergrößerte Aufsicht, wobei die Via-Öffnungen (29) etwa 30 µm×30 µ m und die Au-Leiterbahnen ca. 20 µm×50 µm groß sind. Ein entlang der Linie A →B (siehe Fig. 8.a) aufgenommenes relatives Höhenprofil der Polymerschicht­ oberfläche (Oberflächen-Profilometer-Scan) ist in Fig. 8.b dargestellt. Auf der Abszisse ist die Ortskoordinate (in µm) aufgetragen, während die Ordinate (in µ m) die zugehörige relative Höhe der Polymerschicht angibt, wobei der Bezugs­ punkt von 0 µm auf der Polymeroberfläche über dem Substratbereich festgelegt wurde. Bezüglich dem Bezugspunkt sind die Polymerschichtabweichungen im Fügebereich und im Bereich des Durchkontaktierungselementes kleiner als 3 µ m.

Claims (26)

1. Elektrisch leitende Verbindung zwischen einer ersten und einer zweiten Grenzfläche eines Substrats (8) einer elektronischen Schaltung mit mehre­ ren voneinander elektrisch isolierten Adern (3), dadurch gekennzeichnet, daß die Adern (3) in einem Verbindungselement mit einer ersten und einer zweiten Oberfläche derart angeordnet sind, daß sie die beiden Oberflächen verbinden und daß die erste Oberfläche zumindest teilweise mit der ersten Grenzfläche und die zweite Oberfläche zumindest teilweise mit der zweiten Grenzfläche zusammenfallen.

2. Elektrisch leitende Verbindung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens für einen Teil der elektrisch leitfähigen Adern (3) die Quer­ schnittsabmessungen und die Mittenabstände der Adern (3) eines Verbin­ dungselementes zumindest auf den Oberflächen vorbestimmt genau aus­ gebildet sind.

3. Elektrisch leitende Verbindung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß wenigstens für einen Teil der elektrisch leitfähigen Adern (3) die Quer­ schnittsabmessungen und/oder die Mittenabstände benachbarter Adern (3) zumindest auf den Begrenzungsflächen Werte kleiner als ein Zehntel­ millimeter haben.

4. Elektrisch leitende Verbindung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwei Oberflächen parallel zueinander verlaufen und die Adern (3) je­ weils orthogonal auf den Oberflächen enden.

5. Elektrisch leitende Verbindung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Adern (3) in einer oder mehreren parallelen Ebenen angeordnet sind.

6. Elektrisch leitende Verbindung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Adern (3) parallel zueinander ausgebildet sind.

7. Elektrisch leitende Verbindung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Abstände benachbarter Adern (3) gleich groß sind.

8. Elektrisch leitende Verbindung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Adern (3) aus schichtförmigen Leiterbahnen bestehen und/oder eine hohe elektrische Leitfähigkeit haben.

9. Elektrisch leitende Verbindung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Länge der Adern (3) deren Breite um ein Vielfaches übertrifft.

10. Elektrisch leitende Verbindung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß zwischen zwei parallelen Oberflächen, auf denen die Adern (3) enden, sich ein quaderförmiges Trägermaterial (7) erstreckt, wobei jede der bei­ den parallelen Oberflächen je eine Begrenzungsfläche des quaderförmigen Trägermaterials (7) mit einschließt, und daß auf einer oder mehreren Be­ grenzungsflächen des quaderförmigen Trägermaterials (7), die von den beiden Oberflächen verschieden sind, isolierende Dielektrikumsschichten (2) aufgebracht sind, auf denen ferner eine oder mehrere elektrisch leiten­ de Adern (3) aufgebracht sind und die weiterhin ihrerseits mit einer Passi­ vierungsschicht (4) versehen sind.

11. Elektrisch leitende Verbindung nach Anspruch 10, dadurch gekennzeichnet, daß eine isolierende Dielektrikumsschicht (2) und/oder eine Passivierungs­ schicht (4) aus einem Polymer bestehen.

12. Elektrisch leitende Verbindung nach Anspruch 11, dadurch gekennzeichnet, daß die polymere Dielektrikumsschicht (2) und die polymere Passivierungs­ schicht (4) aus dem gleichen Polymermaterial bestehen.

13. Elektrisch leitende Verbindung nach einem der Ansprüche 11 bis 12, dadurch gekennzeichnet, daß das Trägermaterial (7) aus Silizium und/oder das Polymer (2, 4) aus dem Material Polyimid und/oder die elektrisch leitfähigen Adern (3) aus Gold oder Aluminium bestehen.

14. Verfahren zur Herstellung einer elektrisch leitenden Verbindung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß zunächst ein Verbindungselement hergestellt wird und daß das Verbindungselement in eine dafür vorgesehene Aussparung des Substra­ tes (8) eingebettet wird.

15. Verfahren zur Herstellung einer elektrisch leitenden Verbindung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Herstellung eines Verbindungselementes durch folgende Verfah­ rensschritte erfolgt,

• - beidseitige Beschichtung eines Trägermaterial-Wafers (1) mit einer iso­ lierenden Dielektrikumsschicht (2),
• - Ausbilden paralleler, elektrisch leitfähiger Adern (3) durch Dünnfilm-Pro­ zessierung auf einer oder beiden Dielektrikumsschichten (2),
• - beidseitiges Aufbringen von Passivierungsschichten (4),
• - Zersägen des mit Dielektrikumsschichten (2), elektrisch leitfähigen Adern (3) und Passivierungsschichten (4) versehenen Trägermaterial- Wafers (1) in einzelne Verbindungsstreifen, wobei die Sägerichtung or­ thogonal (5) zu den parallelen Adern (3) verläuft,
• - Zersägen eines Verbindungsstreifens in einzelne Verbindungselemente, wobei die Sägerichtung parallel (6) zu den Adern (3) verläuft und die Verbindungselemente eine oder mehrere Adern (3) enthalten.

16. Verfahren zur Herstellung einer elektrisch leitenden Verbindung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß ein oder mehrere Verbindungselemente in Substrataussparungen ein­ gesetzt und ausgerichtet werden, weiterhin diese Verbindungselemente planar zu der Front- und Rückseite des Substrats (8) in ihrer Lage dauer­ stabil fixiert werden und/oder nach Bestückung des Substrats (8) mit wei­ teren Bauteilen anschließend mit der Prozessierung auf der Front- oder Rückseite des Substrates (8) fortgefahren wird.

17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß Verbindungselemente verwendet werden, bei denen der Abstand der beiden Oberflächen mit der Dicke des Substrats (8) genau übereinstimmt.

18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß Verbindungselemente verwendet werden, bei denen der Abstand der beiden Oberflächen größer ist als die Dicke des Substrats (8).

19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, daß zum planaren und frontseitenbündigen Einsetzen eines Verbin­ dungselements in eine Substrataussparung auf der Substratfrontseite eine durchsichtige Folie (14) als Referenzebene angebracht wird, wobei die Folie (14) ihrerseits mit einer Lithographiemaske (12), die das spätere Ver­ drahtungsmuster (13) für die Substratoberfläche trägt, verbunden wird und dann mit Hilfe einer optischen Justageeinrichtung (11) das auf einem Ob­ jektträger (9) beweglich verschiebbare und durch die durchsichtige Folie (14) einsehbare Verbindungselement entsprechend dem späteren Ver­ drahtungsmuster (13) in der Substrataussparung ausgerichtet und durch die Folie (14) in seiner Lage fixiert wird.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Spalt zwischen dem Substrat (8) und einem in eine Substrataus­ sparung eingesetzten, ausgerichteten und fixierten Verbindungselement mit einer Epoxid-Vergußmasse (16) aufgefüllt wird und nach dem Aushär­ ten der Epoxid-Vergußmasse (16) die als Referenzebene fungierende Folie (14) von der Substratfrontseite entfernt wird.

21. Verfahren nach einem der Ansprüche 18 bis 19, dadurch gekennzeichnet, daß als Folie (14) eine Adhäsionsfolie oder eine Klebefolie verwendet wird.

22. Verfahren nach einem der Ansprüche 20 bis 21, dadurch gekennzeichnet, daß ein geringer Überstand (18) eines eingebetteten Verbindungselemen­ tes und ein Vergußmassenüberschuß (19) durch Schleif- und Polierpro­ zesse nahezu beseitigt wird, wobei die große Oberfläche der Substratrückseite und/oder die Substrathärte als automatischer Polierstop genutzt wird.

23. Verfahren nach einem der Ansprüche 16 bis 22, dadurch gekennzeichnet, daß auf der Front- und/oder Rückseite des Substrats (8) eine polymere Dielektrikumsschicht (22, 28) aufgebracht wird, ferner diese Schicht mit Kontaktlöchern (23, 29) versehen wird und weiterhin darauf eine erste Me­ tallisierungslage mit galvanisch aufgebrachten Leiterbahnen (24) herge­ stellt wird.

24. Verfahren nach einem der Ansprüche 14 bis 23, dadurch gekennzeichnet, daß für das Trägermaterial (7) eines Verbindungselements und für das Substrat (8) unterschiedliche Materialstoffe benutzt werden.

25. Verfahren nach einem der Ansprüche 14 bis 24, dadurch gekennzeichnet, daß als Substratmaterial (8) ein keramisches Material oder Silizium verwen­ det wird.

26. Verfahren nach einem der Ansprüche 14 bis 25, dadurch gekennzeichnet, daß der Epoxid-Vergußmasse (16) Keramikanteile beigefügt werden.