DE3709770A1 - Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren - Google Patents

Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren

Info

Publication number
DE3709770A1
DE3709770A1 DE19873709770 DE3709770A DE3709770A1 DE 3709770 A1 DE3709770 A1 DE 3709770A1 DE 19873709770 DE19873709770 DE 19873709770 DE 3709770 A DE3709770 A DE 3709770A DE 3709770 A1 DE3709770 A1 DE 3709770A1
Authority
DE
Germany
Prior art keywords
layer
multilayer
conductor
circuit board
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873709770
Other languages
English (en)
Other versions
DE3709770C2 (de
Inventor
Klaus Dipl Ing Seeger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
ANT Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANT Nachrichtentechnik GmbH filed Critical ANT Nachrichtentechnik GmbH
Priority to DE19873709770 priority Critical patent/DE3709770A1/de
Publication of DE3709770A1 publication Critical patent/DE3709770A1/de
Application granted granted Critical
Publication of DE3709770C2 publication Critical patent/DE3709770C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1028Thin metal strips as connectors or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Es besteht allgemein das Bestreben, die Packungsdichte von Bauelementen auf irgendwelchen Substraten, beispielsweise Leiterplatten, zu erhöhen.
Es ist Aufgabe der Erfindung, hierfür einen Weg anzugeben.
Die Lösung dieser Aufgabe ist in den Patentansprüchen 1 und 7 angegeben. Vorteilhafte Weiterbildungen sind den Unter­ ansprüchen zu entnehmen.
Ausgangspunkt war der Gedanke, durch Durchkontaktierungen mit extrem kleiner Querschnittsfläche den bisher für An­ schlußaugen und/oder Durchkontaktierungen benötigten Raum einzusparen. Dieser bisher benötigte Raum war hauptsächlich durch den Bohrungsdurchmesser für die Anschlußaugen bzw. Durchkontaktierungen bestimmt. Da Bohrungen von weniger als 0,25 mm Durchmesser nur mit erheblichem Maschinenaufwand erzielt werden können, ist von der bisher üblichen Vor­ gehensweise zur Herstellung von Durchkontaktierungen ab­ gewichen worden. Durch die Erfindung lassen sich Durchkon­ taktierungen direkt unterhalb von SMD (oberflächenmontierten Bauelement-) -Anschlußflächen und Leiterzügen realisieren.
Anhand der Zeichnung wird ein Ausführungsbeispiel der Er­ findung näher erläutert.
Fig. 1 dient der Erläuterung des Herstellungsverfahrens.
Fig. 2 zeigt einen Abschnitt einer Leiterplatte nach der Er­ findung.
Eine Leiterplatte nach der Erfindung kann durch folgende Verfahrensschritte hergestellt werden:
  • 1. Herstellen von Multilayerinnenlagen 1 bis 5 mit Leitern 11, 12, 13, 14, 15, 16, 21, 22, 23, 31, 32 usw., die be­ vorzugt einander parallel sind und einer Vorzugsrichtung V folgen, nämlich hier der Richtung der Kante K.
  • 2. Diese Multilayerinnenlagen werden zu dem gezeigten Stapel, also zu einem Multilayer bleibend zusammengefügt. Dies kann durch Zusammenpressen oder Verkleben geschehen, und zwar möglichst so, daß die Leiter 11, 12, usw. weitestgehend von Material umschlossen sind. Die Quer­ schnittsfläche F eines senkrecht zur Vorzugsrichtung V gelegten Schnittes wird mindestens ebenso groß bemessen, wie die Sollgröße der vom gezeigten Stapel abzuschnei­ denden Leitersubstrate.
  • 3. Vom gezeigten Multilayer werden nun durch senkrecht zur Vorzugsrichtung V verlaufende Schnitte Leitersubstrate in Form von Scheiben oder Folien abgeschnitten, die raster­ förmig mit Durchkontaktierungen versehen sind, die je­ weils aus kurzen Abschnitten der Leiter 11 bis 16, 21, 22 usw. bestehen.
    Bei den Leitern 11, 12, usw. kann es sich um Leiterbah­ nen, aber auch um dünne Drähte oder Leiterstreifen han­ deln.
  • 4. Mit den abgeschnittenen Leitersubstraten können nun auf verschiedene Weise Leiterplatten, -folien oder Multi­ layerrinnenlagen hergestellt werden, beispielsweise indem additiv Leiterbahnen aufgebracht werden.
    Bevorzugt wird jedoch auf ein solches Leitersubstrat insbesondere beidseitig Kupfer mit Hilfe einer Klebefolie aufgebracht, und es folgen weitere Schritte:
  • 5. An denjenigen Stellen der Oberfläche, unter denen sich später Durchkontaktierungen befinden sollen, wird das Kupfer und die Klebefolie entfernt.
  • 6. Der im Leitersubstrat als Durchkontaktierung eingebettete Leiter 11, 12, usw. wird nun jeweils mit Hilfe eines herkömmlichen Metallisierungsverfahrens mit dem aufge­ klebten Kupfer kontaktiert.
  • 7. Anschließend wird das Kupfer teilweise mit einem her­ kömmlichen Verfahren entfernt, so daß nur noch Ober­ flächenleiter als Leiterbahnen der fertigen Leiterplatte, -folie oder Multilayerinnenlage übrig bleiben.
Das nach dem dritten Verfahrensschritt entstandene Leiter­ substrat kann als Halbfertigfabrikat auf Lager gelegt werden und für verschiedene Leiterplatten zur Anwendung kommen.
Bei der Bestückung einer fertigen Leiterplatte oder -folie mit oberflächenmontierten Bauteilen (SMD) kann die fertig­ gestellte Schaltung auf einen Träger aufgeklebt werden, der den Ausdehnungskoeffizienten auf der Bestückungsseite für eine zuverlässige Verbindung günstig beeinflusst, denn durch Kombination der abgetrennten Leiterplatte bzw. insbesondere -folie mit einem Träger von geringem thermischem Ausdeh­ nungskoeffizienten, läßt sich der thermische Ausdehnungs­ koeffizient auf der Bestückungsseite dem geringen Ausdeh­ nungskoeffizienten des oberflächenmontierten Bauteils an­ passen.
Es ist ersichtlich, daß der Querschnitt der als Durchkon­ taktierungen oder Anschlußaugen dienenden Stücke der Leiter 11, 12, usw. wesentlich kleiner gehalten werden kann, als der Querschnitt einer bisher für eine Durchkontaktierung angebrachten Bohrung von mindestens 0,1 oder sogar 0,25 mm Durchmesser.
Fig. 2 zeigt ein Stück einer fertigen Leiterplatte mit Durchkontaktierungen 61, 62, 63 ... in einem Leitersubstrat 60. Auf diesem befindet sich eine Klebefolie 64, die ur­ sprünglich ganz mit einer Kupferfolie bedeckt war. Diese Kupferfolie ist teilweise entfernt worden. Als Rest sind Oberflächenleiter 65 bis 67 übrig geblieben mit zwei Durch­ kontaktierungen 68 und 69, letztere aufgeschnitten darge­ stellt, die eine elektrische Verbindung zwischen jeweils einem Oberflächenleiter 65 bzw. 67 und einer unmittelbar darunter liegenden Durchkontaktierung im Leitersubstrat 60 aufweisen.

Claims (10)

1. Anordnung in Gestalt einer Leiterplatte, -folie, Multi­ layerinnenlage oder Leitersubstrat mit eingebetteten Durchkontaktierungen (61, 62, 63) und/oder Anschlußaugen, dadurch gekennzeichnet, daß sie massiv, aber von geringe­ rem Querschnitt sind als Durchkontaktierungen, die durch Innenbeschichtung von Bohrungen mit 0,25 mm Durchmesser hergestellt sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Durchkontaktierungen im Preßsitz eingebettet sind.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Durchkontaktierungen streifenstückförmig sind.
4. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Durchkontaktierungen rasterförmig angeordnet sind.
5. Leiterplatte, -folie oder Multilayerinnenlage nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß sie mit Oberflächenleitern (65, 66, 67) auf einer elek­ trischen Isolationsschicht (60) versehen ist, von denen wenigstens einer (65) mit wenigstens einer Durchkontak­ tierung (68) durch die unterbrochene Isolationsschicht (64) hindurchkontaktiert ist.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Isolationsschicht eine Klebefolie (64) ist.
7. Herstellungsverfahren für eine Anordnung nach Anspruch 1, gekennzeichnet durch folgende Schritte:
  • a) Aufbau eines Multilayer, in welchem wenigstens eine Lage von Leitern (11, 12 ...) vorgesehen ist, die in Richtungen verlaufen, deren Hauptkomponenten in einer gemeinsamen Vorzugsrichtung (V) liegen, wobei die senkrecht zur Vorzugsrichtung gemessene Querschnitts­ fläche (F) des Multilayer mindestens so groß ist wie die Sollgröße der Leiterplatte, -folie, Multilayer­ innenlage oder des Leitersubstrats,
  • b) Zertrennen des Multilayer in senkrecht zur Vorzugs­ richtung (V) verlaufende Scheiben oder Folien.
8. Verfahren nach Anspruch 7, gekennzeichnet durch den zu­ sätzlichen Verfahrensschritt: Versehen der Scheiben oder Folien mit Oberflächenleitern (65, 66, 67), wobei wenigstens eine elektrische Verbin­ dung (69) mit einem die Scheibe oder Folie als Durchkon­ taktierung durchdringenden Leiter (11, 12 ...) herge­ stellt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Versehen mit Oberflächenleitern geschieht, indem auf die Oberfläche unter Zwischenschaltung einer elektrischen Isolationsschicht (64) eine Kupferschicht aufgebracht wird, daß anschließend die Kupfer- und die Isolations­ schicht unmittelbar über der Durchkontaktierung entfernt wird, worauf die Durchkontaktierung mit der Kupferschicht kontaktiert wird (69), und daß die Kupferschicht teilweise entfernt wird, sodaß die Oberflächenleiter (65, 66, 67) bleiben.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Kupferschicht mit einer Klebefolie (64) als Iso­ lationsschicht aufgebracht wird.
DE19873709770 1987-03-25 1987-03-25 Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren Granted DE3709770A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873709770 DE3709770A1 (de) 1987-03-25 1987-03-25 Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873709770 DE3709770A1 (de) 1987-03-25 1987-03-25 Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE3709770A1 true DE3709770A1 (de) 1988-10-13
DE3709770C2 DE3709770C2 (de) 1990-01-04

Family

ID=6323917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873709770 Granted DE3709770A1 (de) 1987-03-25 1987-03-25 Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE3709770A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0620702A2 (de) * 1993-04-16 1994-10-19 Dyconex Patente Ag Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
WO1995025346A1 (de) * 1994-03-16 1995-09-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische verbindungen in hochdichter rasteranordnung
WO2002051222A2 (en) * 2000-12-19 2002-06-27 Intel Corporation Parallel plane substrate
FR2976720A1 (fr) * 2011-06-15 2012-12-21 St Microelectronics Sa Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009019782A1 (de) 2009-05-02 2010-11-04 Valeo Schalter Und Sensoren Gmbh Verfahren zur Herstellung von durchkontaktierbaren Leiterplatten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2227701A1 (de) * 1971-06-10 1972-12-21 Int Computers Ltd Verfahren zur Herstellung von Schal tungs Zwischenverbindungen
DE2306236A1 (de) * 1973-02-08 1974-08-15 Siemens Ag Verfahren zur herstellung von schichtschaltungen mit leitenden schichten auf beiden seiten eines keramiksubstrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2227701A1 (de) * 1971-06-10 1972-12-21 Int Computers Ltd Verfahren zur Herstellung von Schal tungs Zwischenverbindungen
DE2227701B2 (de) * 1971-06-10 1977-12-29 International Computers Ltd, Letchworth, Hertfordshire (Großbritannien) Verfahren zur herstellung von schaltungs-zwischenverbindungen
DE2306236A1 (de) * 1973-02-08 1974-08-15 Siemens Ag Verfahren zur herstellung von schichtschaltungen mit leitenden schichten auf beiden seiten eines keramiksubstrates

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Weiss, D.G., Toleranzen und Kriterien für die Einpreßtechnik an Leiterplatten, Feinwerktechnik & Messtechnik 94(1986)8, S. 511-513 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0620702A2 (de) * 1993-04-16 1994-10-19 Dyconex Patente Ag Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
EP0620702A3 (de) * 1993-04-16 1995-11-02 Heinze Dyconex Patente Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung.
WO1995025346A1 (de) * 1994-03-16 1995-09-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische verbindungen in hochdichter rasteranordnung
WO2002051222A2 (en) * 2000-12-19 2002-06-27 Intel Corporation Parallel plane substrate
WO2002051222A3 (en) * 2000-12-19 2003-02-06 Intel Corp Parallel plane substrate
US6563210B2 (en) 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
US6632734B2 (en) 2000-12-19 2003-10-14 Intel Corporation Parallel plane substrate
FR2976720A1 (fr) * 2011-06-15 2012-12-21 St Microelectronics Sa Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant
US8988893B2 (en) 2011-06-15 2015-03-24 Stmicroelectronics Sa Method for electrical connection between elements of a three-dimensional integrated structure and corresponding device

Also Published As

Publication number Publication date
DE3709770C2 (de) 1990-01-04

Similar Documents

Publication Publication Date Title
EP2524394B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
WO2011003123A1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte
DE10209922A1 (de) Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
CH630202A5 (en) Process for producing a printed circuit board having rigid areas and at least one flexible area
DE19921230A1 (de) Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
EP0620702A2 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE4135839A1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung
DE3445690C2 (de) Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung
DE102009001932A1 (de) Chipmodul und Verfahren zur Herstellung eines Chipmoduls
DE19610044C2 (de) Kartenkörper und Verfahren zur Herstellung einer Chipkarte
DE3709770A1 (de) Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren
DE102016224943A1 (de) Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
DE10141571A1 (de) Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung
DE19701163A1 (de) Elektrische Schaltung insbesondere für eine Chipkarte
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10232190A1 (de) Verfahren zur Herstellung eines Bauelements mit tiefliegenden Anschlußflächen
DE3931551A1 (de) Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE10007414B4 (de) Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen
DE3518919C2 (de)
DE4232666C1 (de) Verfahren zum Herstellen von Leiterplatten
DE3639443C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE

8339 Ceased/non-payment of the annual fee