DE1197548B - - Google Patents

Info

Publication number
DE1197548B
DE1197548B DE196031082 DE31082D DE1197548B DE 1197548 B DE1197548 B DE 1197548B DE 196031082 DE196031082 DE 196031082 DE 31082 D DE31082 D DE 31082D DE 1197548 B DE1197548 B DE 1197548B
Authority
DE
Germany
Prior art keywords
opening
zone
insulating layer
semiconductor
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE196031082
Other languages
English (en)
Other versions
DE1197548C2 (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Application granted granted Critical
Publication of DE1197548B publication Critical patent/DE1197548B/de
Publication of DE1197548C2 publication Critical patent/DE1197548C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/167—Two diffusions in one hole
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1197 548
Aktenzeichen: F 31082 VIII c/21g
Anmeldetag: 26. April 1960
Auslegetag: 29. Juli 1965
Die Erfindung bezieht sich auf die Herstellung von Halbleiterbauelementen. Sie bezieht sich insbesondere auf Diffusionstransistoren, deren Übergänge in vollem Umfang durch eine isolierende Schicht geschützt sind und die große freie Oberflächenteile für die galvanische Kontaktgabe bieten.
Die Entwicklung der Technik der Transistorherstellung hat dazu geführt, daß Transistorbauarten sehr kleiner Abmessungen für die Anwendung von Transistoren auf dem Hochfrequenzgebiet erforderlieh sind. Der bekannte Spitzentransistor ist zwar für die Verwendung auf dem Hochfrequenzgebiet geeignet, jedoch hat diese Transistorbauart auch viele Nachteile, und es sind aus diesem Grunde für den Einsatz auf dem Hochfrequenzgebiet Flächentransistoren entwickelt worden. Ein Flächentransistortyp, der sich für die Anwendung auf dem Hochfrequenzgebiet besonders gut eignet, ist der doppelt diffundierte Siliziumtransistor, und obwohl sich die Erfindung auch mit Vorteil auf andere Transistorbauarten so anwenden läßt, wird in der folgenden Beschreibung insbesondere auf solche Transistoren Bezug genommen, die einem doppelten Diffusionsvorgang unterworfen worden sind.
Bei der Herstellung von Siliziumtransistoren, die as einem doppelten Diffusionsvorgang unterworfen worden sind, und überhaupt bei allen sehr kleinen Transistorbauarten, ergibt sich die Schwierigkeit, daß ein hinreichend großer frei liegender Bereich des Basismaterials für die Anbringung eines galvanischen Kontaktes vorhanden sein muß. In Anbetracht der außerordentlich kleinen Abmessungen der Halbleiterbauelemente, die gefordert werden, ergibt sich eine sehr geringe Dicke des Basismaterials, das zwischen dem Basis-Kollektor-Übergang und dem Emitter-Basis-Übergang auf einer Transistoroberfläche frei liegt. Die übliche Transistoranwendung erfordert, daß elektrische Anschlüsse zu den einzelnen Ionen des Transistors vorgesehen sind, und es ist daher notwendig, daß die Abmessungen der Basiszone so beschaffen sind, daß man die entsprechenden Elektroden bzw. Anschlüsse anbringen kann. In manchen Fällen ist diese Begrenzung der Abmessungen der Basiszone sehr unerwünscht, weil bei der üblichen Fertigungspraxis die Basisdicke in einem bestimmten Verhältnis zu der freiliegenden Basisbreite steht.
Eine weitere Schwierigkeit, die sich durch die begrenzten Abmessungen ergibt, die bei Transistoren notwendig sind, damit diese bei sehr hohen Frequenzen arbeiten können, ist die Schwierigkeit des Schutzes der Transistorübergänge. Dies ist besonders Halbleiterbauelemente mit einem oder mehreren
pn-Übergängen und Verfahren zum Herstellen
Anmelder:
Fairchild Camera and Instrument Corporation,
New York, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. F. B. Fischer, Patentanwalt,
Köln-Sülz, Remigiusstr. 41/43
Als Erfinder benannt:
Jean A. Hoerni, Los Altos, Calif. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 1. Mai 1959 (810 388) - -
dann von Bedeutung, wenn man die Elektroden an den Transistorteilen anbringen will, weil sehr geringe Änderungen in der Lage elektrischer Leiter oder galvanischer Kontakte an dem Transistor zur elektrischen Kurzschließung des Transistorüberganges führen können, so daß der Transistor nicht verwendet werden kann und ausgesondert werden muß. Das letztere Problem steht im Zusammenhang mit der Notwendigkeit, bei Hochfrequenztransistoren eine galvanische Verbindung zu verwenden, die die freiliegende Fläche jedes der Elemente fast vollständig bedeckt, um den Ausbreitungswiderstand möglichst gering zu halten. Die üblichen Auftragungsverfahren sind ungeeignet für die Anbringung solcher galvanischer Verbindungen innerhalb von Abmessungen bis zu Bruchteilen eines Millimeters von dem Transistorübergang, wie es normalerweise bei Transistorbauarten erforderlich ist, die bei sehr hohen Frequenzen arbeiten sollen. Nun ist nicht nur das Problem der Anbringung geeigneter galvanischer Verbindungen an den Teilen des Transistors von erheblicher Bedeutung, sondern auch die Gefahr der Beschädigung oder anderer Arten unerwünschter elektrischer Kurzschließung der Transistorübergänge während des Herstellungsverfahrens ist sehr wesentlich, um den Ausschuß bei der Herstellung herabzusetzen. Darüber hinaus könnten auch Verunreinigungen größerer Ausdehnung bei den Transistorübergängen eine Verschiebung und Verschlechterung der
509 628/281
charakteristischen Eigenschaften des Transistors bewirken.
Für die Anwendung auf dem Hochfrequenzgebiet sind Transistoren der Mesabauart entwickelt worden, bei denen unerwünschte seitliche Ausdehnungen des Basis-Kollektor-Überganges durch Ätzen entfernt werden, um Transistoren sehr geringer Abmessungen zu erhalten. Obwohl Mesatransistoren in weitem Umfang in die Technik Eingang gefunden haben, haben sie den Nachteil, daß der durch das Ätzen freigelegte Übergang und ebenso der andere Übergang besonders empfindlich gegen Verunreinigungen oder Angriffe anderer Art während der nachfolgen- Schritte des Herstellungsverfahrens sind.
Bei Anwendung der vorliegenden Erfindung ist es demgegenüber möglich, einen Transistor herzustellen, der die sehr geringen Abmessungen der Mesa bauart hat, aber dieser gegenüber den Vorteil hat, daß das Ganze jederzeit völlig in dem Halbleiterkörper eingebettet ist. Bei dem erfindungsgemäßen Ver- fahren sind die Transistorübergänge stets völlig geschützt, und zwar durch ein Oxydschicht, die gleichzeitig mit dem Transistorübergang während der Dif fusion bei hohen Temperaturen ausgebildet wird, so daß keine Verunreinigung der Transistorübergänge während oder nach der Herstellung möglich ist. Da durch ist in vorteilhafter Weise eine der Hauptursachen für das Versagen eines Transistors ausgeschaltet.
Durch die vorliegende Erfindung ist es möglich, die obigen Probleme und auch noch eine Reihe an derer Probleme zu lösen, die in der Technik der Transistoren bisher auftraten. Es ist bei der Herstellung von Transistoren nicht ungewöhnlich, daß das Halbleitermaterial an den äußeren Flächen oxydiert wird, und es ist üblich, diese äußere Schicht bei der Herstellung, z. B. durch Ätzen, zu entfernen; es ist auch schon vorgeschlagen worden, einen bestimmten Teil dieser äußeren Schicht auf der Transistorober fläche als Schutzschicht für Teile des Transistors beizubehalten. So ist es beispielsweise bei der Herstellung legierter Transistoren bekannt, einen Germaniumgrundkörper mit maskierenden Abdeckungen aus Kupfer, korrosionsfestem Stahl oder Glimmer zu versehen und anschließend eine Schutzschicht, z. B. Siliziumoxyd oder Magnesiumfluorid, durch Vaku umverdampfen aufzubringen. Entsprechend den bei Legierungstransistoren bekannten Verfahren werden anschließend Pastillen aufgebracht, die gegen über Germanium als Verunreinigungen wirken, und es erfolgen anschließend in üblicher Weise die Legierungsvorgänge, die zu einer Ausbildung der entsprechenden Zonen führen. Diese Legierungsvor gänge sind also Schmelzvorgänge, und zwar im Gegensatz zu den Diffusionsvorgängen, wie sie bei Dif- fusionstransistoren vorgenommen werden.
Es sei in diesem Zusammenhang erwähnt, daß es bei Legierungstransistoren verhältnismäßig einfach ist, an der teilweise auf der Grundplatte verbleibenden Pastille anschließend einen Kontaktanschluß durch Löten oder in ähnlicher geeigneter Weise auf zubringen. Bei Diffusionstransistoren liegen dem gegenüber völlig andersartige Verhältnisse vor, da bei der Eindiffundierung der dampfförmig vorliegenden Fremdstoffe eine dünne Schicht aus Silizium- oder Germaniumoxyd über der öffnung innerhalb der Abdeckung ausgebildet wird, und es ist daher nicht möglich, einen Draht oder eine Kontaktelektrode durch eine solche Schicht mit dem eindiffundierten Bereich des Halbleiterbauelementes zu verbinden. Aus diesem Grunde ist es üblich, die entsprechenden Schichten auf der Oberfläche der Platte fortzuätzen, so daß ein Bereich freigelegt wird, an dem eine Kontaktelektrode angebracht werden kann. Dieses Problem der Zugänglichkeit der verschiedenen Bereiche der durch die Diffusionstechnik ausgebildeten Halbleiterbauelemente tritt bei Legierungstransistoren nicht auf. Normalerweise bildet sich keinerlei Oxydschicht in irgendeiner Dicke auf der Pastille des zur Legierung verwendeten Metalls. Das bedeutet also, daß sich bei Legierungstransistoren sowohl im Hinblick auf die Ausbildung der Übergangszonen als auch insbesondere im Zusammenhang mit der Anbringung der Kontaktelektroden durchaus andersartige Fertigungs-, Isolations- und Anschlußprobleme ergeben. Vor allem ist auch zu berücksichtigen, daß sich Legierungstransistoren von den Diffusionstransistoren darin unterscheiden, daß bei Diffusionstransistoren wesentlich engere Toleranzen der Dicke der Basiszone vorhanden sind, so daß Diffusionstransistoren für die Verwendung bei erheblich höheren Frequenzen geeignet sind. Dieser Vorteil ist bei der gegenwärtigen Art der Verwendung von Transistoren nahezu ausschlaggebend, jedoch muß er mit erheblichen technologischen Schwierigkeiten erkauft werden. Die Erfindung ermöglicht einerseits die Vorteile der Diffusionstransistoren voll auszuschöpfen und andererseits die sich hierbei einstellenden technologischen Schwierigkeiten zu beheben. Durch ein neuartiges Herstellungsverfahren ist es dabei möglich, ein Halbleiterbauelement zu schaffen, das es insbesondere auch gestattet, die bei Diffusionstransistoren auftretenden Isolationsprobleme zu lösen, so daß die Übergänge in vollem Umfang geschützt sind, und zwar trotz sehr geringer Abmessungen der Zonen, wobei sich günstige Kontaktverhältnisse ergeben.
Ferner ist es bei der Herstellung von Flächentransistoren bekannt, einen Siliziumkörper vom n-Leitfähigkeitstyp einer Oberflächenbehandlung zu unterwerfen, wobei der Körper einer Temperatur von etwa 1200° C ausgesetzt wird, und zwar in Anwesenheit einer Verunreinigung vom p-Leitfähigkeitstyp, beispielsweise Aluminium, in einer inerten Atmosphäre. Hierdurch wird auf dem Siliziumgrundkörper eine Schicht vom p-Leitfähigkeitstyp ausgebildet. Anschließend wird ein Teil der so gebildeten Schicht mit einer Maske bedeckt, und es wird auf der so gebildeten Oberfläche eine Schicht vom n-Leitfähigkeitstyp aufgebracht, und es erfolgt dann erneut eine Erhitzung in einer Argonatmosphäre. Bei diesem bekannten Verfahren wird die Maskierung in einem ganz anderen Zusammenhang als bei der vorliegenden Erfindung vorgenommen, und dieses Verfahren ermöglicht auch nicht, daß eine Eindiffundierung von Fremdstoffen in einem von einer dauerhaft aufgebrachten schützenden Maskierung begrenzten Bereich erfolgt, es ermöglicht auch nicht einen zuverlässigen und dauerhaften Schutz der Übergänge und auch keine Lösung des Problems der Anbringung der Kontaktelektroden.
Auch ist es bekannt, bei der Anbringung von Kontakten an einem Halbleitergrundkörper in einer maskierenden Abdeckung eine öffnung auf der oberen Fläche des Grundkörpers auszubilden und dann ein Metall in die öffnung einzubringen, so daß
man eine Elektrode erhält. Oben auf der Maske und lierenden Schichten, insbesondere über den Ränder erwähnten Elektrode wird durch Platierung eine dem der pn-Übergänge, nicht entfernt werden. Vorgrößere Kontaktzone aus Metall gebildet. Hier han- zugsweise wird eine zusätzliche dritte öffnung in der delt es sich also darum, einen metallischen, galva- ersten isolierenden Schicht außerhalb der zweiten nischen Kontakt mit der freiliegenden Oberfläche des S Zone freigelegt und durch diese dritte öffnung eine Grundkörpers zu bilden. Es ist dabei insbesondere ohmschen Kontaktelektrode der ersten Zone angevorgesehen, die bisher verwendeten Kontaktdraht- bracht. Zweckmäßig wird als Halbleitermaterial SiIielektroden zu ersetzen. Dieses Verfahren bezieht sich zium verwendet und die isolierende Schicht durch jedoch nicht auf die Eindiffundierung von Fremd- Oxydation des Siliziums gebildet,
stoffen in den Halbleiterkörper durch eine Maske, io In weiterer Ausbildung der Erfindung ist vorge- und es sind auch keine Verfahrensschritte angegeben, sehen, daß durch eine neue Öffnung in der isoliedie geeignet wären, das der Erfindung zugrunde lie- renden Schicht im Bereich der zweiten Zone ein gende Problem zu lösen. weiterer Fremdstoff derart eindiffundiert wird, daß
Nach einem älteren, nicht zum Stande der Tech- unter und neben der öffnung innerhalb des bereits nik gehörenden Vorschlag ist vorgesehen, die Ober- 15 ausgebildeten pn-Überganges eine dritte Zone von fläche eines Halbleiterkörpers mit einer die Ein- der gleichen Leitfähigkeit wie der des Halbleiterkördiffusion des Dampfes eines Fremdstoffes verhindern- pers mit einem weiteren, sich zur isolierenden Schicht den Oxydschicht zu beschichten und diese anschlie- erstreckenden pn-übergang ausgebildet wird, daß ßend teilweise mit einer ätzbeständigen Maske zu wenigstens ein Teil einer bei dem Diffusionsvorgang versehen, um dann die nicht maskierten Oberflächen- 20 in der Öffnung gegebenenfalls gebildeten isolierenden teile der Oxydschicht wegzuätzen, die Maske zu ent- Schicht entfernt wird, daß eine weitere öffnung in fernen und einen die Leitfähigkeit ändernden Fremd- der isolierenden Schicht über der zweiten Zone, aber stoff in die vom Oxyd befreiten Oberflächenteile als außerhalb der dritten Zone freigelegt wird und Dampf einzudiffundieren und schließlich die rest- daß dann durch die beiden so freigelegten öffnungen liehen Teile der Oxydschicht zu entfernen. 25 Kontakte zu der zweiten und der dritten Zone ange-
Auch dieser Vorschlag ermöglicht noch keine bracht werden, wobei die anderen Teile der isolievollkommene Lösung des Erfindungsproblems, näm- renden Schichten, insbesondere über den Rändern lieh einerseits einer zuverlässigen Anbringung der der pn-Übergänge, nicht entfernt werden. Zweck-Kontaktelektroden bei geringstem zur Verfügung mäßig wird die Schicht innerhalb der ersteren Öffstehenden Raum und andererseits im Zusammen- 30 nung zugleich mit der Eindiffundierung von Fremdhang damit die Schaffung »passivierter Flächen«, die stoff durch die Öffnung in den Halbleiterkörper auslediglich durch die Aufrechterhaltung einer Schutz- gebildet, und es wird eine weitere Schicht einer isoschicht über den Übergängen während und nach der lierenden Verbindung eines Halbleiters auf der HaIb-Bearbeitung erhalten werden, so daß die charakte- leiteroberfläche innerhalb der neuen öffnung zuristischen Eigenschaften des Transistors über sehr 35 gleich mit der Eindiffundierung eines Fremdstoffes lange Zeiträume erhalten bleiben. Es ist im Gegen- durch die neue öffnung in den Halbleiterkörper austeil vorgesehen, nach Abschluß der Ausbildung der gebildet. Besonders vorteilhaft ist es dabei, daß die Zonen die restlichen Teile der Oxydschicht zu ent- neue Öffnung seitlich versetzt innerhalb der zweiten fernen. Zone ausgebildet wird, die durch den ersten pn-Über-
Die Erfindung bezieht sich somit auf ein Ver- 40 gang in den Halbleiter begrenzt ist, wobei durch die fahren zum Herstellen von Halbleiterbauelementen Eindiffundierung eines Fremdstoffes in den HaIbmit einem oder mehreren pn-Übergängen. Dies Ver- leiterkörper durch diese neue Öffnung eine dritte fahren wird erfindungsgemäß so durchgeführt, daß Zone erzeugt wird, welche innerhalb der zweiten die eine Oberfläche eines Halbleiterkörpers vom er- Zone liegt und seitlich zu dieser versetzt ist.
sten Leitungstyp, der ersten Zone, mit einer ersten 45 Gemäß der Erfindung ist ein Halbleiterbauelement isolierenden Schicht, insbesondere aus einer isolie- mit einem oder mehreren pn-Übergängen vorgesehen, renden Verbindung eines Halbleitermaterials, be- welches dadurch gekennzeichnet ist, daß die eine deckt wird, daß ein begrenzter Oberflächenbereich Oberfläche des Halbleiterkörpers vom ersten Leides Halbleiterkörpers als eine erste Öffnung in der tungstyp mit einer ersten isolierenden Schicht, insersten isolierenden Schicht freigelegt wird, daß dann 50 besondere aus einer isolierenden Verbindung eines durch die erste Öffnung ein dotierender Fremdstoff Halbleitermaterials, bedeckt ist und eine öffnung bis in den Halbleiterkörper eindiffundiert wird, so daß zur Halbleiteroberfläche aufweist, daß in dem Halbunter und neben der ersten öffnung eine zweite leiterkörper unter und neben der Öffnung eine zweite Zone vom entgegengesetzten Leitungstyp in dem Zone entgegengesetzten Leitungstyps durch Ein-Halbleiterkörper sich ausbildet und sich der pn- 55 diffundieren von Fremdstoffen angeordnet ist, so daß Übergang bis zur isolierenden Schicht an der Ober- sich der pn-übergang unter der isolierenden Schicht fläche des Halbleiterkörpers erstreckt, daß eine bis an die isolierende Schicht erstreckt und vom zweite isolierende Schicht, insbesondere aus dem- Rand der öffnung etwa gleich der Dicke der zweiten selben Material wie die erste isolierende Schicht, auf Zone entfernt ist, daß eine zweite isolierende Schicht, der Halbleiteroberfläche innerhalb der ersten öff- 60 insbesondere aus demselben Material wie die erste nung ausgebildet wird, wenn nicht bei der Diffusion isolierende Schicht, auf der Halbleiteroberfläche inbereits eine zweite isolierende Schicht innerhalb der nerhalb der öffnung angebracht ist, daß eine kleinere ersten öffnung entstanden ist, daß dann eine klei- Öffnung in der zweiten isolierenden Schicht bis zur nere zweite Öffnung in der zweiten isolierenden Halbleiteroberfläche der zweiten Zone besteht, in Schicht bis zur Oberfläche der zweiten Zone ange- 65 der eine ohmsche Kontaktelektrode auf der zweiten bracht wird, daß eine ohmsche Kontaktelektrode an Zone angebracht ist.
der zweiten Zone in der kleineren zweiten Öffnung Nach einer bevorzugten Ausführungsform ist in
angebracht wird und daß die anderen Teile der iso- der zweiten isolierenden Schicht eine weitere zweite
kleine öffnung angebracht, unter und neben der eine dritte Zone vom ersten Leitungstyp mit einer weiteren ohmschen Kontaktelektrode auf der Oberfläche sich befindet.
Gegenüber den bekannten bzw. älteren Halbleiterbauelementen beruht die Erfindung demnach auf einem andersartigen Lösungsgedanken. Insbesondere bietet sie gegenüber den Legierungstransistoren den Vorteil, daß bei dem erfindunpgemäß angewandten Diffusionsverfahren die Geometrie der Übergänge der Transistoren und Dioden sehr genau beherrscht werden kann, wobei nicht nur die Tiefe beim Ein dringen der Verunreinigungen in der gewünschten Weise eingestellt werden kann, sondern in vorteilhafter Weise auch die seitliche Ausdehnung und Aus bildung. Man ist dadurch in die Lage versetzt, die Halbleiterbauelemente so anzufertigen, daß sie jede gewünschte Charakteristik oder Funktion erhalten.
Ein besonderer Vorteil der Erfindung liegt gegen über dem erwähnten älteren Vorschlag darin, daß die isolierende Schicht, die als Maskierung beim Diffusionsvorgang verwendet wurde, in der Regel eine Oxydschicht, nicht wie bei dem älteren Vor schlag entfernt wird, sondern auf den Übergängen dauernd verbleibt. Sie bleibt insbesondere auch wäh rend der Anbringung oder Ausbildung der Elektroden erhalten, so daß auch im Anschluß an diese Arbeitsgänge die durch den Diffusionsvorgang entstandenen Übergänge niemals irgendwelchen Ver schmutzungen oder Verunreinigungen ausgesetzt sind.
Die Erfindung ermöglicht also, daß die bisher bei Diffusionstransistoren auftretenden Schwierigkeiten, nämlich insbesondere die Änderung charakteristischer Eigenschaften auf Grund von Oberflächen effekten, behoben werden können; auch eine Ände rung dieser Eigenschaften im Laufe der Zeit, wie dies bei einem sehr großen Teil der bisherigen Tran sistoren infolge von Veränderungen der Oberflächen- eigenschaften zu beobachten war, kann nun behoben werden. Insbesondere im Hinblick auf Hochfrequenz transistoren, bei denen extrem geringe Abmessungen von größter Bedeutung für die gewünschten Betriebseigenschaften sind, war es bisher außerordentlich schwierig, die entsprechenden Kontakte an den verschiedenen Zonen sicher anzubringen und dabei einen optimalen Oberflächenschutz des Transistors zu erhalten. Die sogenannten Mesatransistoren, bei denen ein Teil des Grundkörpers fortgeätzt wurde, um eine hinreichend große freiliegende Fläche für die galvanische Kontaktgabe bei den verschiedenen Zonen herzustellen, ergaben noch keine endgültige Lösung. Die Erfindung bietet demgegenüber den Vorteil, daß die Notwendigkeit von Ätzvorgängen, wie sie bei den Mesatransistoren angewendet wer den, entfällt und statt dessen eine ebene Ausbildung des Transistors ermöglicht wird, bei der alle Elek troden auf der gleichen Seite des Transistors eine Kontaktgabe ermöglichen.
Zusammenfassend sei gesagt, daß durch die Erfindung die gegenwärtige Entwicklung in Richtung auf die Planartransistoren, im Gegensatz zu den Mesa transistoren, ermöglicht wurde. Durch die erfindungsgemäßen Verfahren sind nicht nur außerordentlich geringe Abmessungen der Transistorzonen erreichbar, so daß maximal hohe Frequenzen durch den Transistor erreicht werden können, sondern auch die besonders vorteilhafte Möglichkeit eines Schutzes der pn-Übergänge an der Oberfläche bewirkt in besonders vorteilhafter Weise eine völlige Unabhängigkeit von Oberflächeneffekten. Es ist bekannt, daß die Oberflächeneigenschaften eines Transistors die Transistorcharakteristik sehr stark beeinflussen und sich mit dem Alter des Transistors ändern. Planartransistoren der erfindungsgemäß vorgesehenen Art weisen solche Nachteile nicht auf. Das bedeutet also, daß ihre Eigenschaften wesentlich genauer überwacht und beeinflußt werden können als es bisher der Fall war, und sie sind daher insbesondere nicht abhängig von dem Alter oder der Umgebung des Transistors.
Weitere Vorteile und Anwendungsmöglichkeiten der Erfindung kann der Fachman der nachfolgenden Beschreibung von Ausführungsbeispielen der Erfindung entnehmen. Obwohl die Erfindung unter Bezugnahme auf bestimmte bevorzugte Ausführungsformen dargestellt ist, soll dies keine Einschränkung der Anwendbarkeit oder des Schutzumfanges der Erfindung darstellen.
Bei der Herstellung von Halbleiteranordnungen ist die Erfindung sowohl bei Dioden als auch bei Anordnungen mit einer größeren Zahl von Elementen in vorteilhafter Weise anwendbar. Obwohl die bei der Herstellung von Hochfrequenz-Trioden-Transistoren auftretenden Probleme normalerweise schwerer lösbar sind als diejenigen Probleme, die bei der Herstellung von Dioden auftreten, bietet die vorliegende Erfindung auch bei der Herstellung von Dioden-Halbleitern wesentliche Vorteile. Die vorliegende Erfindung kann bei einer Vielzahl von Halbleiterstoffen angewendet werden, jedoch ist eine Verwendung in erster Linie bei Silizium-Transistoren zweckmäßig, und aus diesem Grunde bezieht sich die folgende Beschreibung auf diesen Anwendungsfall.
Die Erfindung wird nachfolgend an Hand der Zeichnungen näher erläutert.
Die Fig. 1 zeigt eine Draufsicht auf eine Platte aus Halbleitermaterial, bei der die abdeckende Schicht innerhalb der dargestellten Kreise entfernt ist;
F i g. 2, 3 und 4 zeigen Schnittansichten durch eine Halbleiter-Diodenanordnung in verschiedenen Herstellungsstufen gemäß der Erfindung;
Fig. 5, 6, 7, 8 und 9 zeigen Schnitte durch eine Halbleiter-Triodenanordnung oder einen Transistor, wobei verschiedene Herstellungsstufen gemäß der Erfindung dargestellt sind,
Fig. 10 zeigt einen Schnitt durch einen Transistor, der nach dem Verfahren gemäß der Erfindung hergestellt ist.
Es sei zunächst auf die Fig. 1 bis 4 Bezug genommen, um das erfindungsgemäße Verfahren zur Herstellung von Transistoren oder anderen Halbleiterbauelementen zu beschreiben. In den erwähnten Darstellungen ist eine als Diode zu verwendende Halbleiteranordnung bei verschiedenen vorgesehenen Herstellungsstufen gezeigt. Die Fig. 1 zeigt eine Platte 11 aus Halbleitermaterial, z. B. Silizium, mit einem bestimmten dotierenden Fremdstoff, z. B. einem η-Typ erzeugenden Stoff. Entsprechend einem Verfahrensschritt gemäß der Erfindung ist die Platte 11 mit einer Schicht 12 versehen, die die obere Fläche der Platte völlig bedeckt. Vorzugsweise besteht diese Schicht aus einem Siliziumoxyd, und es sind verschiedene Verfahren zur Herstellung einer solchen Schicht nach dem Stande der Technik bekannt; so ist es z. B. möglich, zu diesem Zweck die Silizium-
9 10
platte der Einwirkung von Feuchtigkeit und Luft Temperatur von 373° C des Gold-Siliziums liegen, auszusetzen oder man kann ein oxydierendes Mittel und er hat den Zweck, elektrische Störungen und verwenden, z. B. Wasserstoffhyperoxyd od. dgl. Unstetigkeiten an der Verbindungsstelle zu ver-Durch Ausbildung einer Anzahl von Öffnungen 13 meiden. Während der Herstellung der als Diode zu in der Schicht 12 ist diese Oxydschicht nach Art 5 verwendenden beschriebenen Halbleiteranordnung einer Maske ausgebildet. Die Entfernung der Oxyd- bleibt die auf dem Silizium ausgebildete Oxydschicht schicht innerhalb der dargestellten Kreise oder Öff- in jedem Zeitpunkt erhalten, außer an denjenigen nungen 13 kann durch fotografische Verfahren oder Oberflächenstellen, die für die galvanischen Elektrodurch Ätzung, z.B. mit Fluorwasserstoff, erfolgen. den der Anordnung benötigt werden. Man erhält Beim Fertigungsgang einer maskenartig abgedeckten io dann eine Diodenanordnung, die völlig geschützt ist, Platte entsprechend der Fig. 1 kann in der Weise und zwar insbesondere an dem pn-übergang, so daß vorgegangen werden, daß die Platte in Segmente auf- Verunreinigungen und mögliche elektrische Abgeteilt wird, so daß man einzelne Teile getrennter leitungen vermieden werden, die sich bei der BeDioden erhält; es ist jedoch andererseits auch mög- handlung der Anordnung und der Reinigung und lieh, eine Anzahl der Dioden auf der Platte 11 aus- 15 Einkapselung während der nachfolgenden Weiterzubilden und die Platte anschließend in getrennte bearbeitung der Diode ergeben können. Von be-Diodeneinheiten zu zerlegen. sonderer Bedeutung ist, daß die Oxydschicht nur
Die Fig. 2 zeigt eine einzelne kleine Platte 14, innerhalb der ursprünglichen Öffnung 13 während
die von der größeren Platte 11 abgeschnitten ist und der Herstellung der Diode entfernt wird, während
eine maskierende Schicht 12 aufweist, welche mit 20 bei allen anderen Teilen der Anordnung eine durch-
einer Mittelöffnung 13 versehen ist, die die obere gehende Schutzschicht aus Siliziumoxyd vor-
Fläche der Platte an dieser Stelle freigibt. Als weite- handen ist.
rer Verfahrensschritt bei der Herstellung der Halb- Unter Bezugnahme auf die Fig. 5 bis 9 wird nun leiterdiode wird ein Fremdstoff auf der oberen das Verfahren im Zusammenhang mit der Herstel-Fläche der Platte 4 innerhalb der Öffnung 13 an- 25 lung von Siliziumtransistoren beschrieben, die einem geordnet. Bei einer Siliziumplatte vom n-Leitfähig- doppelten Diffusionsvorgang unterworfen werden, keitstyp wird als Fremdstoff einer der zu diesem Als erster Verfahrensschritt wird eine Schicht 31 Zweck bekannten Stoffe verwendet, welche Vorzugs- aufgebracht, die z. B. aus Siliziumoxyd besteht und weise mit Silizium legiert werden; der Platte und wenigstens die obere Fläche einer Siliziumplatte 32 dem Fremdstoff wird Hitze zugeführt, wie durch 30 bedeckt, die z. B. aus η-Silizium bestehen möge. In den Pfeil 16 angedeutet ist. Wenn genügend Hitze dieser Oxydschicht 31 wird eine öffnung 33 auszugeführt wird, um die Platte auf eine entsprechende gespart, die z. B. durch fotografische Verfahren oder Temperatur zu bringen, ergibt sich eine Diffusion des durch Ätzung der Schicht erzeugt werden kann, und Fremdstoffes in die Platte 14, so daß man eine Zone die Lage der Öffnung in der Schicht 31 wird so be-17 aus p-Silizium innerhalb der Platte erhält. Zwi- 35 messen, daß sie die vorgesehene Stellung auf der sehen diesen beiden Siliziumtypen, aus denen die Basiszone des Transistors einnimmt. Die mit der Platte 14 nun besteht, ist in bekannter Weise ein öffnung versehene Schicht 31 dient als Schutzschicht Übergang 18 gebildet worden, welcher die erwünsch- oder Maske für die Transistoroberfläche und die ten elektrischen Eigenschaften hat. Während der Übergänge sowie zur Begrenzung der seitlichen Diffusion des Fremdstoffes in die Siliziumplatte 14 40 Diffusion der Fremdstoffe in die Platte. Die Schicht wird normalerweise eine Oxydation von Oberflächen- besteht also aus einem Material, in" das die zu versilizium stattfinden, so daß entsprechend der Dar- wendenden Fremdstoffe während der Herstellung des stellung der F i g. 3 der obere Teil völlig von einer Transistors nicht während der nachfolgenden Ver-Oxydschicht 19 abgedeckt ist. fahrensschritte eindiffundieren können und welches
Gemäß der vorliegenden Erfindung wird die auf- 45 nicht nur als Schutzschicht an der Platte fest anliegt, getragene Oxydschicht 19 innerhalb der öffnung 13 sondern auch keine elektrische Leitfähigkeit aufweist, dann z.B. durch Ätzung mit Fluorwasserstoff oder Auf der oberen Fläche der Platte 32, die bei der anderen geeigneten Mitteln entfernt, so daß die öffnung 33 in der abdeckenden Schicht 31 freigelegt Oberfläche des p-Siliziums 17 mit dem Übergang ist, wird eine vorgegebene Menge eines geeigneten zwischen diesem und dem η-Silizium noch durch die 50 Fremdstoffes angeordnet, z. B. als Siliziumlegierung, ursprüngliche abdeckende Schicht 12 bedeckt ist. und es wird entsprechend den Pfeilen 34 Hitze zu-Der Herstellungsgang der Diode kann dann fort- geführt, so daß der Fremdstoff in die Platte 32 gesetzt werden, indem eine galvanische Elektrode 21 diffundiert und eine p-Basisschicht 36 bildet. In übauf die Oberfläche der Platte innerhalb der öffnung licher Weise wird durch gesteuerte Erhitzung und 13 aufgebracht wird, und es kann eine ähnliche 55 Abkühlung des Transistors ein Übergang 37 erzeugt, Elektrode 22 an der unteren Seite der Platte an- welcher zwischen der Basiszone 36 und der Platte 32 gebracht werden. Diese galvanischen Elektroden liegt, wobei der obere Teil des Übergangs unterhalb können in üblicher Weise durch die bekannten der Oxydschicht 31 liegt, wie z. B. aus der F i g. 6 Plattierungs- oder Belegungsverfahren hergestellt hervorgeht. Da die Siliziumtechnologie aus der werden, wobei z. B. Gold od. dgl. auf das Silizium 60 Literatur bekannt ist, sei in diesem Zusammenhang aufgebracht wird, und es werden dann elektrische lediglich erwähnt, daß η-Silizium durch Einbau Anschlüsse oder Drähte 23 und 24 an der Einrich- eines Stoffes erhalten werden kann, der aus der tung befestigt, indem diese mit den galvanischen Gruppe V des Periodischen Systems ausgewählt Elektroden 21 und 22 und der anzuschließenden wird, während p-Silizium durch Einbau eines Stoffes Siliziumschicht 17 am oberen Teil und 14 am unte- 65 aus der Gruppe III erhalten werden kann,
ren Teil durch einen Schmelzvorgang verbunden Während oder nach der Ausbildung der Basiswerden. Dieser Schmelzvorgang wird bei Tempera- zone 36 in der Platte 32 und der Ausbildung eines türen vorgenommen, die über der eutektischen Übergangs 37 zwischen den erwähnten Teilen, wird
11 12
ein zusätzlicher Teil der Oxydschicht 31, wie unter schließend werden Anschlüsse 44, 46 und 47 in er-Bezugszeichen 38 der F i g. 7 dargestellt ist, aus- wähnter Weise an den verschiedenen Teilen des gebildet. Die zusätzliche abdeckende Schicht 38 er- Transistors durch die öffnungen 33, 42 und 43 an- weitert die Oxydschicht über einen weiteren Teil der gebracht. Dabei können die üblichen Auftragungs-Basiszone 36 und deckt diese ab, so daß die zweite 5 verfahren verwendet werden, um die elektrischen Zone des in den Transistor zu diffundierenden Leiter mit dem Halbleiterkörper zu verbinden. Da Stoffes sich nicht über die beiden Enden der Basis- die Transistor-Übergänge auf der oberen Fläche des zone hinaus erstrecken kann. Wenn die so ver- Transistors völlig bedeckt und geschützt sind, kann größerte abdeckende Schicht 31 auf der oberen durch die Auftragung oder die Schmelzung kein Fläche der Platte 32 angeordnet ist und einen io elektrischer Kurzschluß oder kein sonstiger Schaden wesentlichen Teil der Basiszone 36 abdeckt, wird in an den Übergängen auftreten,
den Transistorkörper eine zweite Zone 39 durch An- Es bedarf keiner eingehenderen Erwähnung, dafc Ordnung eines geeigneten Fremdstoffes oder einer das Siliziumoxyd, das die abdeckende Schicht 31 entsprechenden Legierung oben auf der Basiszone auf der Transistorplatte 32 bildet, nicht mit den aufgebracht, und durch die Zuführung von Hitze 15 Fremdstoffen reagiert, die zur Ausbildung der ver- werden die Platte und der Fremdstoff auf Diffusions- schiedenen Halbleitermaterialien verwendet werden. temperatur gebracht. In üblicher Weise wird die In diesem Zusammenhang muß jedoch darauf ge Diffusion der Fremdstoffe in die Platte im Hinblick achtet werden, daß kein Gallium als Fremdstoff der auf die Schnelligkeit des Vorgangs und das Ausmaß Elemente der Gruppe III zur Diffusion in das SiIi- der Diffusion genau überwacht und gesteuert, so daß 20 zium verwendet wird, weil dieses Element mit SiIisich ein zweiter Transistorübergang 41 zwischen ziumoxyd reagiert und daher die abdeckende einer Emitterzone 39 und der Basiszone 36 ergibt. Schicht nicht geeignet sein würde, die seitliche Aus- Wie die Fig. 8 zeigt, ist die Emitterzone 39 in die Ba- dehnung der Diffusion des Fremdstoffes zu begren- siszone36 eingebettet, und der Übergang 41 erstreckt zen. Praktisch alle Fremdstoffe, die als diffundie- sich bis zu der oberen Fläche der Platte unterhalb 35 rende Stoffe im Zusammenhang mit Silizium in Be- der abdeckenden Schicht 38 bei der dort Vorhände- tracht kommen, reagieren nicht mit der verwendeten nen kleineren öffnung. Aus der in der Fig. 8 dar- Oxydschicht, und das erfindungsgemäße Verfahren gestellten Anordnung geht femer hervor, daß sich ist daher nur insoweit begrenzt, als das Element dann eine abweichende Ausbildung des zweiten ein- Gallium auszuschließen ist.
diffundierten Teils 39 in der Weise ergibt, daß dieser 30 Es sei noch erwähnt, daß bei dem beschriebenen
von der Mitte der Basiszone36 abgesetzt ist. Diese Verfahrenzur Herstellung eines Trioden-Transistors
gegenseitige Lage de* Zonen ist besonders vorteil- mit doppelter Siliziumdiffusion bei einer unvermeid-
haft, weil, wie die F i g. 9 zeigt, dann ein Teil der baren Ausbildung eines Oxydbelages auf der
abdeckenden Schicht, 31 entfernt und eine öffnung oberen Fläche der Platte an Punkten, an denen dies
42 gebildet werden kann, die sich unmittelbar über 35 nicht erwünscht ist, eine nachfolgende Entfernung
dem Teil der Basiszone befindet, der seitlich der dieser Schicht erfolgt. Betrachtet man beispielsweise
Emitterzone 39 liegt Auf diese Weise erhält man die Herstellung der Basiszone 36 durch Diffusion des
einen stabilen Kontaktbereich der Basiszone 36 an gewählten Stoffes in die Platte 32, so erhält man eine
der Oberfläche des Transistors für die Anbringung dünne Oxydschicht über der Basiszone des Tran-
der galvanischen Elektroden. Von Bedeutung ist in 40 sistors, und diese Schicht wird dann, wenigstens teil-
diesem Zusammenhang, daß die Schicht 31 nicht von weise, durch Ätzung oder fotografische Verfahren
der oberen Fläche des Transistors oberhalb des entfernt.
Emitter-Basis-Übergangs 41 entfernt wird, sondern Im Zusammenhang mit dem erfindungsgemäßen sie bleibt dort erhalten, so daß dieser Übergang ge- Transistor, der einem doppelten Diffusionsvorgang gen unbeabsichtigte' Kurzschlüsse oder andere 45 unterworfen ist, sei nun auf die F i g. 10 Bezug geSchäden bei dem nachfolgenden Herstellungsverfah- nommen, in der ein solcher Transistor im Schnitt ren geschützt ist. Der Übergang 41 ist jedoch nicht dargestellt ist. Wie aus dieser Figur erkennbar ist, nur an den erwähnten Punkten bedeckt, sondern ei weist der Transistor eine Kollektorscheibe oder ist zusätzlich durch die Oxydschicht 31 an allen Platte 32 auf, die beispielsweise aus η-Silizium be anderen Punkten der Oberfläche der Platte völlig ab- 50 stehen möge. Am oberen Teil dieser Kollektorplatte gekapselt. Ebenso ist der Basis-Kollektor-Übergang 32 ist eine dünne Basiszone 36 vorhanden, welche 37 durch die Oxydschicht 31 auf dem Transistor voll aus Silizium des entgegengesetzten Leitfähigkeitstyps bedeckt. Auf diese vorteilhafte Weise erhält man besteht, also im vorliegenden Fall aus p-Silizium. einen erheblich verbesserten Transistor, bei dem Oben auf der Basiszone 36 ist eine Emitterzone oder unbeabsichtigte Schäden oder Kurzschließungen der 55 ein Punkt 39 aus η-Silizium angeordnet, der sehr Übergänge völlig ausgeschaltet sind. Es werden dann klein ist. Die Erfindung ist insbesondere geeignet für in üblicher Art galvanische Elektroden an der Emit- Anwendungen bei hohen Frequenzen, bei denen die ter-, Basis- und Kollektorzone angebracht. In die- Transistorteile sehr geringe Dimensionen haben sem Zusammenhang sei hervorgehoben, daß es mög- müssen. So kann bei Anwendung der Erfindung die lieh ist, eine galvanische Elektrode an der Kollektor- 60 seitliche Ausdehnung der Emitterzone kleiner als zone an der oberen Fläche anzubringen, so daß man etwa 1 mm sein und die Dicke der Basiszone zwi- einen Transistor herstellen kann, bei dem alle Elek- sehen der Emitter- und Kollektorzone kann in der troden auf der gleichen Seite des Halbleiterkörpers Größenordnung eines Mikrons liegen.
liegen. Dies ist im vorliegenden Fall dadurch mög- Auf der oberen Fläche der Platte 32 ist die Oxyd lich, daß man eine zusätzliche öffnung 43 in der 65 schicht 31 angeordnet, welche sowohl den Emitter- Schicht 31 vorsieht, die seitlich der Basisöffnung 42 Basis-Übergang 41 als auch den Basis-Kollektor- liegt, und man kann den gewünschten Teil der Übergang 37 voll bedeckt, öffnungen 33, 42 und 43, Kollektorzone zu diesem Zweck oben freilegen. An- die sich in dieser Oxydschicht 31 befinden, ermög-
lichen die Anschlüsse zu der Emitter-, Basis und Kollektorzone des Transistors, so daß alle galvanischen Elektroden auf der oberen Fläche des Transistors angebracht werden können. Es ist daher eine Elektrode mit einem elektrischen Leiter 44 oben an dem Emitter 39 angebracht, während ein zweiter Anschluß mit der Leitung 46 durch die Öffnung 42 in Verbindung mit der oberen Fläche der Basiszone 36 steht. In entsprechender Weise ist ein dritter Anschluß mit einem elektrischen Leiter 47 elektrisch und mechanisch mit der oberen Fläche der Kollektorzone 32 durch die Öffnung 43 verbunden. Der in der F i g. 10 dargestellte Transistor eignet sich sehr gut für die Anwendung bei hohen Frequenzen und er ist außerdem vollkommen gegen Kurzschlüsse der Übergänge geschützt, wie sie sonst bei der Herstellung auftreten könnten. Wenn auch diese Transistorbauart gut geeignet ist, um einen Anschluß an der Kollektorzone am gemeinsamen oberen Teil des Transistors anzubringen, kann der Kollektoranschluß ebenfalls auch an der unteren Fläche der Platte 32 angebracht werden, wie es z. B. bei der Herstellung der bereits beschriebenen Dioden der Fall war.
Die Erfindung ist nicht auf die dargestellten und beschriebenen Ausführungsbeispiele beschränkt, sondern es können im Rahmen fachmännischen Handelns geeignete Abänderungen vorgenommen werden. So ist beispielsweise bei der obigen Beschreibung bei dem beschriebenen Verfahren und dem Transistor auf einen npn-Transistor Bezug genommen, während die Erfindung in praktisch gleicher Weise auch auf pnp-Transistoren anwendbar ist.

Claims (8)

Patentansprüche: 35
1. Verfahren zum Herstellen von Halbleiterbauelementen mit einem oder mehreren pn-Übergängen, dadurch gekennzeichnet, daß die eine Oberfläche eines Halbleiterkörpers vom ersten Leitungstyp, der ersten Zone, mit einer ersten isolierenden Schicht, insbesondere aus einer isolierenden Verbindung eines Halbleitermaterials, bedeckt wird, daß ein begrenzter Oberflächenbereich des Halbleiterkörpers als eine erste Öffnung in der ersten isolierenden Schicht freigelegt wird, daß dann durch die erste Öffnung ein dotierender Fremdstoff in den Halbleiterkörper eindiffundiert wird, so daß unter und neben der ersten Öffnung eine zweite Zone vom entgegengesetzten Leitungstyp in dem Halbleiterkörper sich ausbildet und sich der pn-übergang bis zur isolierenden Schicht an der Oberfläche des Halbleiterkörpers erstreckt, daß eine zweite isolierende Schicht, insbesondere aus demselben Material wie die erste isolierende Schicht, auf der Halbleiteroberfläche innerhalb der ersten Öffnung ausgebildet wird, wenn nicht bei der Diffusion bereits eine zweite isolierende Schicht innerhalb der ersten Öffnung entstanden ist, daß dann eine kleinere zweite Öffnung in der zweiten isolierenden Schicht bis zur Oberfläche der zweiten Zone angebracht wird, daß eine ohmsche Kontaktelektrode an der zweiten Zone in der kleineren zweiten Öffnung angebracht wird, und daß die anderen Teile der isolierenden Schichten, insbesondere über den Rändern der pn-Übergänge, nicht entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine zusätzliche dritte Öffnung in der ersten isolierenden Schicht außerhalb der zweiten Zone freigelegt wird und daß durch diese dritte Öffnung eine ohmsche Kontaktelektrode an der ersten Zone angebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Halbleitermaterial Silizium verwendet wird und daß die isolierenden Schichten durch Oxydation des Siliziums gebildet werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor Anbringung der ohmschen Kontaktelektrode an der zweiten Zone in der zweiten Öffnung durch diese zweite Öffnung ein weiterer dotierender Fremdstoff derart eindiffundiert wird, daß unter und neben der zweiten Öffnung innerhalb der bereits ausgebildeten zweiten Zone eine dritte Zone vom gleichen Leitungstyp wie die erste Zone mit einem weiteren, sich bis zu der isolierenden Schicht an der Oberfläche des Halbleiterkörpers erstreckenden pn-übergang ausgebildet wird, daß wenigstens ein Teil einer bei der Diffusion in der zweiten Öffnung gegebenenfalls gebildeten isolierenden Schicht als vierte Öffnung entfernt wird, daß eine weitere, fünfte Öffnung in der isolierenden Schicht über der zweiten Zone, aber außerhalb der dritten Zone freigelegt wird und daß dann in den vierten und fünften Öffnungen Kontaktelektroden zu der zweiten und der dritten Zone angebracht werden und daß die anderen Teile der isolierenden Schichten, insbesondere über den Rändern der pn-Übergänge, nicht entfernt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die isolierende Schicht innerhalb der ersten Öffnung zugleich mit dem Eindiffundieren von Fremdstoff durch die erste Öffnung in den Halbleiterkörper ausgebildet wird und daß die isolierende Schicht innerhalb der zweiten Öffnung zugleich mit dem Eindiffundieren von Fremdstoff durch die zweite Öffnung in den Halbleiterkörper ausgebildet wird.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die zweite Öffnung seitlich versetzt über der zweiten Zone ausgebildet wird, die durch den ersten pn-übergang im Halbleiterkörper begrenzt ist, und daß durch Eindiffundieren eines Fremdstoffes in den Halbleiterkörper durch diese zweite Öffnung eine dritte Zone erzeugt wird, welche innerhalb der zweiten Zone liegt, aber seitlich in dieser versetzt ist.
7. Halbleiterbauelement mit einem oder mehreren pn-Übergängen, hergestellt nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die eine Oberfläche des Halbleiterkörpers vom ersten Leitungstyp mit einer ersten isolierenden Schicht, insbesondere aus einer isolierenden Verbindung eines Halbleitermaterials, bedeckt ist und eine erste Öffnung bis zur Halbleiteroberfläche aufweist, daß in dem Halbleiterkörper unter und neben der ersten Öffnung eine zweite Zone entgegengesetzten Leitungstyps durch Eindiffundieren von Fremdstoffen angeordnet ist, so daß sich der pn-übergang unter der isolierenden Schicht bis an die isolierende
Schicht an der Oberfläche des Halbleiterkörpers erstreckt und vom Rand der öffnung etwa gleich der Dicke der zweiten Zone entfernt ist, daß eine zweite isolierende Schicht, insbesondere aus demselben Material wie die erste isolierende Schicht, auf der Halbleiteroberfläche innerhalb der ersten öffnung angebracht ist, daß eine kleinere, fünfte öffnung in der zweiten isolierenden Schicht bis zur Halbleiteroberfläche der zweiten Zone besteht, in der eine ohmsche Kontaktelektrode auf der zweiten Zone angebracht ist.
8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, daß in der zweiten isolierenden Schicht eine weitere zweite kleine öffnung angebracht ist, unter und neben der eine dritte Zone vom ersten Leitungstyp mit einer weiteren ohmschen Kontaktelektrode auf der Oberfläche sich befindet.
In Betracht gezogene Druckschriften:
USA.-Patentschrift Nr. 2796 562;
belgische Patentschrift Nr. 565 907;
britische Patentschrift Nr. 686 915.
Hierzu 1 Blatt Zeichnungen
509 628/281 6.65 © Bundesdruckerei Berlin
DE196031082 1955-11-04 1960-04-26 Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen Expired DE1197548C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US544897A US2858489A (en) 1955-11-04 1955-11-04 Power transistor
US810388A US3025589A (en) 1955-11-04 1959-05-01 Method of manufacturing semiconductor devices
US30256A US3064167A (en) 1955-11-04 1960-05-19 Semiconductor device

Publications (2)

Publication Number Publication Date
DE1197548B true DE1197548B (de) 1975-02-13
DE1197548C2 DE1197548C2 (de) 1975-02-13

Family

ID=27363619

Family Applications (1)

Application Number Title Priority Date Filing Date
DE196031082 Expired DE1197548C2 (de) 1955-11-04 1960-04-26 Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen

Country Status (5)

Country Link
US (3) US2858489A (de)
CH (3) CH399603A (de)
DE (1) DE1197548C2 (de)
GB (2) GB843409A (de)
NL (3) NL6605653A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1283400B (de) * 1965-11-23 1968-11-21 Siemens Ag Verfahren zum Herstellen einer Vielzahl von Siliciumplanartransistoren
DE1764759A1 (de) * 1968-07-31 1972-02-03 Telefunken Patent Verfahren zum Kontaktieren einer Halbleiterzone
DE2334405A1 (de) * 1972-07-10 1974-01-31 Amdahl Corp Lsi-plaettchen und verfahren zur herstellung derselben
DE2605830A1 (de) * 1975-02-15 1976-09-02 Sony Corp Verfahren zur herstellung von halbleiterbauelementen

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2980830A (en) * 1956-08-22 1961-04-18 Shockley William Junction transistor
BE560551A (de) * 1956-09-05
US2967985A (en) * 1957-04-11 1961-01-10 Shockley Transistor structure
BE531769A (de) * 1957-08-07 1900-01-01
GB945742A (de) * 1959-02-06 Texas Instruments Inc
GB958244A (en) * 1959-05-06 1964-05-21 Texas Instruments Inc Semiconductor device
NL252131A (de) * 1959-06-30
US3117260A (en) * 1959-09-11 1964-01-07 Fairchild Camera Instr Co Semiconductor circuit complexes
NL113570C (de) * 1959-11-25
US3234440A (en) * 1959-12-30 1966-02-08 Ibm Semiconductor device fabrication
NL265382A (de) * 1960-03-08
NL269092A (de) * 1960-09-09 1900-01-01
US3278811A (en) * 1960-10-04 1966-10-11 Hayakawa Denki Kogyo Kabushiki Radiation energy transducing device
US3193418A (en) * 1960-10-27 1965-07-06 Fairchild Camera Instr Co Semiconductor device fabrication
US3189798A (en) * 1960-11-29 1965-06-15 Westinghouse Electric Corp Monolithic semiconductor device and method of preparing same
US3151004A (en) * 1961-03-30 1964-09-29 Rca Corp Semiconductor devices
US3166448A (en) * 1961-04-07 1965-01-19 Clevite Corp Method for producing rib transistor
NL274830A (de) * 1961-04-12
GB967002A (en) * 1961-05-05 1964-08-19 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3227933A (en) * 1961-05-17 1966-01-04 Fairchild Camera Instr Co Diode and contact structure
US3177414A (en) * 1961-07-26 1965-04-06 Nippon Electric Co Device comprising a plurality of transistors
US3233305A (en) * 1961-09-26 1966-02-08 Ibm Switching transistors with controlled emitter-base breakdown
US3197681A (en) * 1961-09-29 1965-07-27 Texas Instruments Inc Semiconductor devices with heavily doped region to prevent surface inversion
US3330030A (en) * 1961-09-29 1967-07-11 Texas Instruments Inc Method of making semiconductor devices
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
DE1639051C2 (de) * 1961-12-01 1981-07-02 Western Electric Co., Inc., 10038 New York, N.Y. Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
NL286507A (de) * 1961-12-11
US3184657A (en) * 1962-01-05 1965-05-18 Fairchild Camera Instr Co Nested region transistor configuration
US3200019A (en) * 1962-01-19 1965-08-10 Rca Corp Method for making a semiconductor device
DE1444521B2 (de) * 1962-02-01 1971-02-25 Siemens AG, 1000 Berlin u 8000 München Verfahren zur herstellung einer halbleiteranordnung
US3265542A (en) * 1962-03-15 1966-08-09 Philco Corp Semiconductor device and method for the fabrication thereof
DE1287696B (de) * 1962-04-16 1969-01-23
US3212160A (en) * 1962-05-18 1965-10-19 Transitron Electronic Corp Method of manufacturing semiconductive devices
US3260115A (en) * 1962-05-18 1966-07-12 Bell Telephone Labor Inc Temperature sensitive element
US3266137A (en) * 1962-06-07 1966-08-16 Hughes Aircraft Co Metal ball connection to crystals
US3183576A (en) * 1962-06-26 1965-05-18 Ibm Method of making transistor structures
US3255005A (en) * 1962-06-29 1966-06-07 Tung Sol Electric Inc Masking process for semiconductor elements
NL294675A (de) * 1962-06-29
US3206827A (en) * 1962-07-06 1965-09-21 Gen Instrument Corp Method of producing a semiconductor device
US3296040A (en) * 1962-08-17 1967-01-03 Fairchild Camera Instr Co Epitaxially growing layers of semiconductor through openings in oxide mask
NL297002A (de) * 1962-08-23 1900-01-01
US3204321A (en) * 1962-09-24 1965-09-07 Philco Corp Method of fabricating passivated mesa transistor without contamination of junctions
US3271640A (en) * 1962-10-11 1966-09-06 Fairchild Camera Instr Co Semiconductor tetrode
US3245794A (en) * 1962-10-29 1966-04-12 Ihilco Corp Sequential registration scheme
BE639365A (de) * 1962-10-30
US3271201A (en) * 1962-10-30 1966-09-06 Itt Planar semiconductor devices
US3373324A (en) * 1962-12-05 1968-03-12 Motorola Inc Semiconductor device with automatic gain control
US3362858A (en) * 1963-01-04 1968-01-09 Westinghouse Electric Corp Fabrication of semiconductor controlled rectifiers
US3275910A (en) * 1963-01-18 1966-09-27 Motorola Inc Planar transistor with a relative higher-resistivity base region
NL303035A (de) * 1963-02-06 1900-01-01
US3205798A (en) * 1963-03-29 1965-09-14 Polaroid Corp Shutter timing apparatus and method
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3246214A (en) * 1963-04-22 1966-04-12 Siliconix Inc Horizontally aligned junction transistor structure
GB1054331A (de) * 1963-05-16
US3291658A (en) * 1963-06-28 1966-12-13 Ibm Process of making tunnel diodes that results in a peak current that is maintained over a long period of time
US3279963A (en) * 1963-07-23 1966-10-18 Ibm Fabrication of semiconductor devices
US3354364A (en) * 1963-08-22 1967-11-21 Nippon Electric Co Discontinuous resistance semiconductor device
US3206339A (en) * 1963-09-30 1965-09-14 Philco Corp Method of growing geometricallydefined epitaxial layer without formation of undesirable crystallites
DE1229650B (de) * 1963-09-30 1966-12-01 Siemens Ag Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
DE1228343B (de) * 1963-10-22 1966-11-10 Siemens Ag Steuerbare Halbleiterdiode mit stellenweise negativer Strom-Spannungs-Kennlinie
US3312881A (en) * 1963-11-08 1967-04-04 Ibm Transistor with limited area basecollector junction
DE1250790B (de) * 1963-12-13 1967-09-28 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zur Herstellung diffundierter Zonen von Verunreinigungen in einem Halbleiterkörper
NL134170C (de) * 1963-12-17 1900-01-01
US3504239A (en) * 1964-01-31 1970-03-31 Rca Corp Transistor with distributed resistor between emitter lead and emitter region
GB993388A (en) * 1964-02-05 1965-05-26 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3298879A (en) * 1964-03-23 1967-01-17 Rca Corp Method of fabricating a semiconductor by masking
DE1514807B2 (de) * 1964-04-15 1971-09-02 Texas Instruments Inc., Dallas. Tex. (V.St.A.) Verfahren zum herstellen einer planaren halbleiteranordnung
US3290570A (en) * 1964-04-28 1966-12-06 Texas Instruments Inc Multilevel expanded metallic contacts for semiconductor devices
US3409483A (en) * 1964-05-01 1968-11-05 Texas Instruments Inc Selective deposition of semiconductor materials
US3363151A (en) * 1964-07-09 1968-01-09 Transitron Electronic Corp Means for forming planar junctions and devices
US3364399A (en) * 1964-07-15 1968-01-16 Irc Inc Array of transistors having a layer of soft metal film for dividing
US3492546A (en) * 1964-07-27 1970-01-27 Raytheon Co Contact for semiconductor device
DE1261480B (de) * 1964-09-17 1968-02-22 Telefunken Patent Verfahren zur Erzeugung einer elektrisch isolierenden Schicht auf einem Halbleiterkoerper
US3310442A (en) * 1964-10-16 1967-03-21 Siemens Ag Method of producing semiconductors by diffusion
US3341380A (en) * 1964-12-28 1967-09-12 Gen Electric Method of producing semiconductor devices
US3409482A (en) * 1964-12-30 1968-11-05 Sprague Electric Co Method of making a transistor with a very thin diffused base and an epitaxially grown emitter
USB311264I5 (de) * 1964-12-31 1900-01-01
GB1124762A (en) * 1965-01-08 1968-08-21 Lucas Industries Ltd Semi-conductor devices
US3391023A (en) * 1965-03-29 1968-07-02 Fairchild Camera Instr Co Dielecteric isolation process
US3313661A (en) * 1965-05-14 1967-04-11 Dickson Electronics Corp Treating of surfaces of semiconductor elements
DE1264619C2 (de) * 1965-06-18 1968-10-10 Siemens Ag Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere aus Silizium, einer Silizium-Germanium-Legierung oder aus Siliziumkarbid
US3667115A (en) * 1965-06-30 1972-06-06 Ibm Fabrication of semiconductor devices with cup-shaped regions
US3922706A (en) * 1965-07-31 1975-11-25 Telefunken Patent Transistor having emitter with high circumference-surface area ratio
GB1161782A (en) * 1965-08-26 1969-08-20 Associated Semiconductor Mft Improvements in Semiconductor Devices.
US3461550A (en) * 1965-09-22 1969-08-19 Monti E Aklufi Method of fabricating semiconductor devices
US3360851A (en) * 1965-10-01 1968-01-02 Bell Telephone Labor Inc Small area semiconductor device
US3457631A (en) * 1965-11-09 1969-07-29 Gen Electric Method of making a high frequency transistor structure
DE1293308B (de) * 1966-01-21 1969-04-24 Siemens Ag Transistoranordnung zur Strombegrenzung
US3490962A (en) * 1966-04-25 1970-01-20 Ibm Diffusion process
US3504430A (en) * 1966-06-27 1970-04-07 Hitachi Ltd Method of making semiconductor devices having insulating films
DE1300164B (de) * 1967-01-26 1969-07-31 Itt Ind Gmbh Deutsche Verfahren zum Herstellen von Zenerdioden
US3503124A (en) * 1967-02-08 1970-03-31 Frank M Wanlass Method of making a semiconductor device
US3577042A (en) * 1967-06-19 1971-05-04 Int Rectifier Corp Gate connection for controlled rectifiers
US3639186A (en) * 1969-02-24 1972-02-01 Ibm Process for the production of finely etched patterns
BE758160A (fr) * 1969-10-31 1971-04-01 Fairchild Camera Instr Co Structure metallique a couches multiples et procede de fabrication d'une telle structure
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3935587A (en) * 1974-08-14 1976-01-27 Westinghouse Electric Corporation High power, high frequency bipolar transistor with alloyed gold electrodes
JPS5834945B2 (ja) * 1980-06-02 1983-07-29 株式会社東芝 ヒユ−ズ形ｐｒｏｍ半導体装置
US4633092A (en) * 1984-11-13 1986-12-30 Eastman Kodak Company Light sensing device
DE19600780B4 (de) * 1996-01-11 2006-04-13 Micronas Gmbh Verfahren zum Kontaktieren von Bereichen mit verschiedener Dotierung in einem Halbleiterbauelement und Halbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE565907A (de) * 1957-03-22
GB686915A (en) * 1950-06-09 1953-02-04 Standard Telephones Cables Ltd Improvements in or relating to crystal diodes and triodes
US2796562A (en) * 1952-06-02 1957-06-18 Rca Corp Semiconductive device and method of fabricating same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2345122A (en) * 1939-10-17 1944-03-28 Herrmann Heinrich Dry rectifier
NL89623C (de) * 1949-04-01
US2680220A (en) * 1950-06-09 1954-06-01 Int Standard Electric Corp Crystal diode and triode
US2697269A (en) * 1950-07-24 1954-12-21 Bell Telephone Labor Inc Method of making semiconductor translating devices
US2695852A (en) * 1952-02-15 1954-11-30 Bell Telephone Labor Inc Fabrication of semiconductors for signal translating devices
US2713132A (en) * 1952-10-14 1955-07-12 Int Standard Electric Corp Electric rectifying devices employing semiconductors
NL182212B (nl) * 1952-10-22 Nemag Nv Grijper.
NL87620C (de) * 1952-11-14
BE525280A (de) * 1952-12-31 1900-01-01
US2748325A (en) * 1953-04-16 1956-05-29 Rca Corp Semi-conductor devices and methods for treating same
US2798189A (en) * 1953-04-16 1957-07-02 Sylvania Electric Prod Stabilized semiconductor devices
US2976426A (en) * 1953-08-03 1961-03-21 Rca Corp Self-powered semiconductive device
NL89952C (de) * 1953-10-16 1900-01-01
US2886748A (en) * 1954-03-15 1959-05-12 Rca Corp Semiconductor devices
US2862160A (en) * 1955-10-18 1958-11-25 Hoffmann Electronics Corp Light sensitive device and method of making the same
US2866140A (en) * 1957-01-11 1958-12-23 Texas Instruments Inc Grown junction transistors
NL112313C (de) * 1957-08-07
NL240883A (de) * 1958-07-17

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB686915A (en) * 1950-06-09 1953-02-04 Standard Telephones Cables Ltd Improvements in or relating to crystal diodes and triodes
US2796562A (en) * 1952-06-02 1957-06-18 Rca Corp Semiconductive device and method of fabricating same
BE565907A (de) * 1957-03-22

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1283400B (de) * 1965-11-23 1968-11-21 Siemens Ag Verfahren zum Herstellen einer Vielzahl von Siliciumplanartransistoren
DE1764759A1 (de) * 1968-07-31 1972-02-03 Telefunken Patent Verfahren zum Kontaktieren einer Halbleiterzone
DE2334405A1 (de) * 1972-07-10 1974-01-31 Amdahl Corp Lsi-plaettchen und verfahren zur herstellung derselben
DE2605830A1 (de) * 1975-02-15 1976-09-02 Sony Corp Verfahren zur herstellung von halbleiterbauelementen

Also Published As

Publication number Publication date
NL6605653A (de) 1966-07-25
US3064167A (en) 1962-11-13
NL251064A (de)
CH399604A (de) 1965-09-30
US3025589A (en) 1962-03-20
NL121810C (de)
US2858489A (en) 1958-10-28
CH399603A (de) 1965-09-30
GB843409A (en) 1960-08-04
CH384082A (de) 1964-11-15
DE1197548C2 (de) 1975-02-13
GB947520A (en) 1964-01-22

Similar Documents

Publication Publication Date Title
DE1197548B (de)
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2125303C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1294557C2 (de) Integrierte komplementaere transistoranordnung und verfahren zu ihrer herstellung
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE1197549B (de) Halbleiterbauelement mit mindestens einem pn-UEbergang und mindestens einer Kontakt-elektrode auf einer Isolierschicht
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1764491B2 (de) Mehrkanalfeldeffekthalbleitervorrichtung
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE1789106A1 (de) Halbleiteranordnung
DE1464357B1 (de) Verfahren zur Herstellung einer ohmschen Verbindung zwischen einem Silizium-Halbleiterkoerper und einem metallischen Traegerteil
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE1539087B2 (de) Halbleiterbauelement mit oberflaechensperrschichtkontakt
DE1564094A1 (de) Feststoff-Stromtriode mit Raumladungsbegrenzung
DE2610122B2 (de) Dreipolige Halbleiteranordnung
DE1414538A1 (de) Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung
DE1244987B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE10318422B4 (de) Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2657822C2 (de)

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977