DE1260029B - Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen

Info

Publication number
DE1260029B
DE1260029B DEF40884A DEF0040884A DE1260029B DE 1260029 B DE1260029 B DE 1260029B DE F40884 A DEF40884 A DE F40884A DE F0040884 A DEF0040884 A DE F0040884A DE 1260029 B DE1260029 B DE 1260029B
Authority
DE
Germany
Prior art keywords
base plate
epitaxial layer
doping material
diffused
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEF40884A
Other languages
English (en)
Inventor
Edwin Herbert Porter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE1260029B publication Critical patent/DE1260029B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/918—Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1260 029
Aktenzeichen: F 40884 VIII c/21 g
Anmeldetag: 1. Oktober 1963
Auslegetag: 1. Februar 1968
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiterbauelementen, insbesondere von mikrominiaturisierten, integrierten Halbleiterschaltungen auf einem Halbleitereinkristallgrundplättchen, bei denen die einzelnen Halbleiterbauelemente durch isolierte Bereiche voneinander elektrisch getrennt sind und auf dem Halbleitergrundplättchen eine epitaktisch aufgewachsene Schicht aufweisen. Insbesondere sind Verfahren zur Ausbildung vorgegebener Muster innerhalb von epitaktisch aufgewachsenen Schichten vorgesehen, wobei das Verfahren auch die Herstellung neuartiger Anordnungen ermöglicht. Auch ist die Ausbildung von Gebieten innerhalb einer epitaktisch aufgewachsenen Schicht durch Diffusion vorgesehen. Bei Anwendung der Erfindung können daher insbesondere neuartige Halbleiterbauelemente mit isolierenden Gebieten, und auch isolierte Epitaxial-Transistoren, mit besonders vorteilhaften Eigenschaften hergestellt werden.
Integrierte Halbleiterschaltungen enthalten mehr als ein Halbleiterbauelement, welche in den gleichen Block aus Halbleitermaterial eingebaut sind. In vielen Fällen ist eine große Zahl solcher Halbleiterbauelemente zusammengefaßt, so daß die Außenabmessungen der Schaltung sehr klein gehalten werden können. In integrierten Bauelementen ist es oft von besonderer Bedeutung, daß jedes Halbleiterelement gegenüber den übrigen Teilen elektrisch isoliert ist. Früher wurde ein isolierendes Gebiet in manchen Fällen dadurch erhalten, daß man quer durch eine Platte aus Halbleitermaterial entgegengesetzten Leitfähigkeitstyp bewirkendes Dotierungsmaterial hindurchdiffundiert, so daß zwei isolierte Bereiche auf den gegenüberliegenden Seiten des isolierenden Gebietes entstanden. Die Übergänge zwisehen den isolierten Bereichen und dem isolierenden Gebiet können durch Anlegen einer Gegenvorspannung eine noch vollständigere elektrische Isolierung erhalten; man kann aber auch das isolierende Gebiet ungeerdet und ohne elektrischen Anschluß lassen.
Bei dieser Art der Isolation ergeben sich jedoch zwei schwerwiegende Probleme. Das erstere ist dadurch verursacht, daß das eindiffundierte Dotierungsmaterial des isolierenden Gebietes nicht nur quer zu der Platte oder dem Körper diffundiert, sondern es diffundiert innerhalb dieses Körpers auch seitlich. Die gleichzeitige seitliche Diffusion kann nicht verhindert werden, und sie verursacht, daß ein Teil des erzeugten isolierenden Gebietes erheblich weiter ist, als es im Anfang war. Diese unnötige Erweiterung verbraucht in nachteiliger Weise wertvollen Raum in dem Block aus Halbleitermaterial, weil für jedes Verfahren zum Herstellen
von Halbleiterbauelementen
auf einem Halbleitereinkristallgrundplättchen
Anmelder:
Fairchild Camera and Instrument Corporation,
Syosset, Long Island, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. F. B. Fischer, Patentanwalt,
5039 Weiß, Johannisstr. 4
Als Erfinder benannt:
Edwin Herbert Porter,
Stanford, Calif. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 5. Oktober 1962 (228 576)
isolierende Gebiet entsprechend mehr Platz vorgesehen werden muß.
Das zweite Problem entsteht dadurch, daß ein verhältnismäßig großer Übergang ausgebildet wird, wenn das isolierende Gebiet vollständig durch die Grundlage diffundiert wird. Wenn nun der Übergang zur Verbesserung der Isolation eine Gegenvorspannung erhält, entsteht eine Kapazität an dem Übergang, und wenn seine Oberfläche groß ist, ist auch die Kapazität entsprechend groß. Dies ist aber aus zwei Gründen unerwünscht: Erstens muß die Übergangskapazität vollständig entladen oder geladen werden, bevor ein auf der Halbleiterplatte aufgebrachter Transistor aus dem nichtleitenden in den leitenden Zustand oder umgekehrt umgeschaltet werden kann; die dadurch bedingte Vergrößerung der Umschaltzeit ist bei Schalt-Transistoren unerwünscht. Zweitens beeinträchtigt die erhöhte Kapazität das Hochfrequenzverhalten. Es ist daher besonders erwünscht, die isolierenden Gebiete zu verkleinern, um dadurch die Abmessungen des Überganges und die Kapazität zu verkleinern, dementsprechend die Schaltzeit geringer zu halten und das Hochfrequenzverhalten zu verbessern.
Die Erfindung bezweckt die Ausbildung von Mustern in epitaktischen Schichten aus Halbleitermaterial, so daß besonders vorteilhafte Epitaxial-
709 747/436
Transistoren und Epitaxialbauarten integrierter Schaltungen hergestellt werden können, welche eine Vielzahl von Halbleiterelementen aufweisen, die gegeneinander elektrisch isoliert innerhalb eines einzigen Grundkörpers aus Halbleitermaterial angeordnet sind. Die bekannten Bauarten von Halbleiterbauelementen und die entsprechenden Herstellungsverfahren haben die erwähnten Problemstellungen noch nicht in befriedigender Weise gelöst. Beispielsweise ist in »Proceedings of the IRE«, Bd. 48 (1960), H. 9, auf Seite 1643 ein Mesa-Transistor beschrieben, der eine Schicht hohen spezifischen Widerstandes aufweist, welche gleichmäßig unterhalb des gesamten Basisbereiches des Transistors angeordnet ist. Diese Schicht wurde jedoch durch epitaktische Ausbildung über dem gesamten Grundplättchen ausgebildet, und die Schicht wurde anschließend mesageätzt. Im Gegensatz hierzu soll bei dem vorliegenden Verfahren ein Muster aus Dotierungsmaterial auf dem Grundplättchen ausgebildet werden; das Muster hat eine vorgegebene Konfiguration, und es bedeckt nur Teile der Oberfläche des Grundplättchens entsprechend denjenigen Gebieten, die in der epitaktisch aufgewachsenen Schicht auszubilden sind.
Die Erfindung besteht bei dem eingangs genannten Verfahren darm, daß zunächst auf dem Halbleitergrundplättchen ein Muster eines Dotierungsmaterials, z. B. ein gitterförmiges Muster, aufgebracht wird, dann eine Halbleiterschicht auf der gleichen Fläche des Grundplättchens epitaktisch ausgebildet wird und das Dotierungsmaterial dann in die epitaktische Schicht entweder während oder nach ihrer Ausbildung durch Erhitzen eindiffundiert wird.
Vorzugsweise wird das Dotierungsmaterial in das Grundplättchen eindiffundiert, und nach einer weiteren bevorzugten Ausführungsform wird das Dotierungsmaterial vollständig durch die epitaktische Schicht hindurchdiffundiert. Auch kann zusätzlich das gleiche Dotierungsmaterial in eine frei liegende Fläche der epitaktischen Schicht in dem gleichen Muster und in Richtung des Dotierungsmaterials auf der Oberfläche des Grundplättchens so lange eindiffundiert werden, bis das Dotierungsmaterial durch die epitaktische Schicht zusammendiffundiert ist. Dabei ist es zweckmäßig, daß ein Dotierungsmaterial in die epitaktische Schicht so eingebracht wird, daß die Schicht den entgegengesetzten Leitfähigkeitstyp gegenüber dem Leitfähigkeitstyp des Grundplättchens erhält.
Nach einer weiteren bevorzugten Ausführungsform ist vorgesehen, daß das Muster des Dotierungsmaterials als geschlossene Figur ausgebildet und das Dotierungsmaterial so gewählt wird, daß in der epitaktischen Schicht der gleiche Leiträhigkeitstyp wie in dem Grundplättchen entsteht und das Dotierungsmaterial vollständig durch die epitaktische Schicht hindurchdiffundiert wird, so daß wenigstens eine Isolierzone entsteht, welche eine isolierte Zone entgegengesetzten Leitfähigkeitstyps umgibt.
Auch kann es zweckmäßig sein, daß auf dem Grundplättchen ein Muster aus Dotierungsmaterial ausgebildet wird, welches einen ersten Leitfähigkeitstyp im Halbleitermaterial bildet, auf dem Grundplättchen und den Dotierungsmaterialien eine epitaktische Schicht vom gleichen Leitfähigkeitstyp wie bei den erwähnten Dotierungsmaterialien aufgebracht wird, die Dotierungsmaterialien in das Grundplättchen so eindiffundiert werden, daß eine Zone von niedrigerem spezifischem Widerstand als im übrigen Teil der epitaktischen Schicht ausgebildet wird, und daß in die epitaktische Schicht Dotierungsmaterialien eindiffundiert werden, welche eine Transistor-Basis-Zone über der Zone niedrigen spezifischen Widerstandes und eine Emitterzone in der Basiszone ausbilden.
Es kann auch so vorgegangen werden, daß auf einer Fläche des Grundplättchens mit einem ersten
ίο Leitfähigkeitstyp ein erstes Dotierungsmaterial aufgebracht wird, welches den des Grundplättchens entgegengesetzten Leitfähigkeitstyp bildet, und ein zweites Dotierungsmaterial, welches den gleichen Leitfähigkeitstyp wie den des Grundplättchens ausbildet, daß das zweite Dotierungsmaterial in einem Muster angeordnet wird, welches das des ersten Dotierungsmaterials umgibt und keinen Kontakt mit ihm bildet, daß die epitaktische Schicht auf dem Grundplättchen und den Dotierungsmaterialien aufgebracht wird, wobei ein Dotierungsmaterial in ihr eine Schicht ausbildet, welche den entgegengesetzten Leitfähigkeitstyp wie das Grundplättchen hat, daß das erste Dotierungsmaterial in die epitaktische Schicht und das zweite Dotierungsmaterial durch die epitaktische Schicht diffundiert werden, so daß eine Kollektorzone in der epitaktischen Schicht gebildet wird, wobei sich eine Zone niedrigen spezifischen Widerstandes und vom gleichen Leitfähigkeitstyp an sie anschließt und von dem Rest der Schicht durch eine Isolationszone vom entgegengesetzten Leitfähigkeitstyp getrennt ist, und daß Basis- und Emitterzone in die Kollektorzone in der epitaktischen Schicht eindiffundiert werden. Es ist dabei zweckmäßig, daß das zweite Dotierungsmaterial eine höhere Diffusionsgeschwindigkeit als das erste Dotierungsmaterial hat und daß das Grundplättchen und die epitaktische Schicht so lange erhitzt werden, bis das zweite Dotierungsmaterial vollständig durch die epitaktische Schicht hindurchdiffundiert ist, während das erste Dotierungsmaterial nur geringfügig in die epitaktische Schicht eindiffundiert ist. Es hat sich gezeigt, daß es bei Anwendung des Verfahrens nach der Erfindung und seiner Weiterbildungen möglich ist, sehr schmale Isolationsgebiete in einer dünnen epitaktischen Schicht auszubilden. Diese kleinen Gebiete oder Wände haben eine geringe Übergangskapazität, so daß man Transistoren erhält, welche schnellere Schaltzeiten haben und für die Anwendung auf dem Hochfrequenzgebiet besser geeignet sind.
Die nach dem vorliegenden Verfahren hergestellten Transistoren haben ein zusätzliches Gebiet niedrigen spezifischen Widerstandes zwischen der Grundlage und dem Kollektor, welches als Muster auf der Grundlage ausgebildet und in die epitaktische Schicht unter Anwendung des vorliegenden Verfahrens hineindiffundiert ist. Durch dieses zusätzliche Gebiet ergeben sich wenigstens zwei wesentliche Vorteile: Erstens wirkt es als Senke für Minoritätsträger und setzt die Lebensdauer der Minoritätsträger im KoI-lektor herab. Die Schaltzeit des Transistors wird daher herabgesetzt. Zweitens erreicht man eine Verringerung des Kollektor-Ausbreitungswiderstandes bei bestimmten Anwendungsfällen des Transistors. Wenn das Grundplättchen die entgegengesetzte Leitfähigkeit gegenüber dem Kollektor aufweist (dies ist gewöhnlich der Fall, wenn der Transistor isoliert ist) und der Übergang zwischen dem Grundplättchen und dem Kollektor zur Verstärkung der Isolations-
wirkung unter der Einwirkung einer Gegenvorspannung liegt (dies ist ebenfalls normalerweise der Fall), muß der gesamte Kollektorstrom durch das schmale epitaktische, einen hohen spezifischen Widerstand aufweisende Kollektorgebiet hindurchfließen, um den Kollektorstrom zu erreichen, welcher normalerweise auf der oberen Fläche des Bauelementes vorhanden ist. In das Grundplättchen kann kein Strom fließen, wie er es gekonnt hätte, wenn der Transistor eine Unterlage von dem gleichen Leitfähigkeitstyp wie der Kollektor gehabt hätte. Es ist nicht empfehlenswert, den spezifischen Widerstand des Kollektors herabzusetzen, weil hierdurch die Durchbruchsspannung des Transistors herabgesetzt und die Kollektor-Basis-Kapazität erhöht wird. Ein solcher Transistor hat daher einen hohen Kollektor-Ausbreitungswiderstand und zugleich eine hohe Sättigungsspannung.
Eine hohe Sättigungsspannung ist jedoch unerwünscht, da ein idealer Schalter den Spannungsabfall Null aufweist, wenn er sich im »Ein«-Zustand befindet; auch wird durch eine hohe Sättigungsspannung die Verlustleistung erhöht. Wenn man nun unter dem Kollektor ein Gebiet niedrigen spezifischen Widerstandes anfügt, wird hierdurch ein Weg niedrigen Widerstandes für den Kollektorstrom geschaffen, so daß der Kollektor-Ausbreitungswiderstand und die Sättigungsspannung herabgesetzt werden, ohne daß die Durchbruchsspannung geringer wird.
Das Verfahren gemäß der Erfindung und einige Ausführungsbeispiele nach diesem Verfahren hergestellter Anordnungen, insbesondere von Epitaxial-Transistoren und isolierten Epitaxial-Transistoren, werden nachfolgend an Hand der Zeichnungen näher beschrieben.
F i g. 1 zeigt schematisch und stark vergrößert eine Draufsicht auf ein Halbleitergrundplättchen, in dessen Oberfläche ein Muster von Dotierungsmaterial eindiffundiert ist;
F i g. 2 zeigt einen Querschnitt nach der Linie 2-2 der Fig. 1;
F i g. 3 zeigt stark vergrößert und schematisch im Querschnitt das Halbleitergrundplättchen nach den F i g. 1 und 2 mit einer darauf epitaktisch aufgewachsenen Halbleiterschicht;
F i g. 4 zeigt stark vergrößert und schematisch im Querschnitt die Anordnung nach F i g. 3 nach der Diffusion des Dotierungsmaterials in die epitaktische Schicht;
F i g. 5 zeigt stark vergrößert und schematisch einen Querschnitt durch eine Anordnung, welche gemäß einer Abänderung des vorliegenden Verfahrens hergestellt ist;
F i g. 6 zeigt schematisch und stark vergrößert eine Draufsicht auf ein nach dem vorliegenden Verfahren in einer epitaktischen Schicht gebildetes gitterförmiges Muster;
F i g. 7 zeigt schematisch und stark vergrößert eine Draufsicht auf einen Epitaxial-Transistor, bei dem ein Muster von Dotierungsmaterial in einer epitaktischen Schicht nach dem vorliegenden Verfahren ausgebildet ist;
F i g. 8 ist ein Querschnitt nach der Linie 8-8 der Fig. 7;
F i g. 9 zeigt stark vergrößert und schematisch eine Draufsicht auf einen nach dem vorliegenden Verfahren hergestellten isolierten Epitaxial-Transistor;
Fig. 10 ist ein Querschnitt nach der Linie 10-10 der Fig. 9;
Fig. 11 zeigt stark vergrößert und schematisch einen Querschnitt durch ein weiteres Ausführungsbeispiel;
Fig. 12 zeigt stark vergrößert und schematisch eine Draufsicht auf einen Epitaxial-Transistor, welcher Streifen niedrigen Widerstandes unterhalb des Kollektors aufweist;
Fig. 13 und 14 sind Querschnitte nach den Linien 13-13 und 14-14 der Fig. 12.
ίο Bei dem in den F i g. 1 und 2 dargestellten Ausführungsbeispiel ist ein Muster 1 aus Dotierungsmaterial auf einem Halbleitergrundplättchen 2 angeordnet. Dies geschieht zweckmäßig in der Weise, daß die Oberfläche des Grundplättchens mit einem Material maskiert wird, welches beständig gegen Diffusionsvorgänge ist. Wenn das Grundplättchen aus Silizium besteht, wird die Maskierung vorzugsweise aus Siliziumdioxyd bestehen. In diese Maske werden Öffnungen an denjenigen Stellen eingeätzt, an denen
ao das Muster vorhanden sein soll, und zwar zweckmäßig durch bekannte fotografische Gravierverfahren. Die Oberfläche des Grundplättchens wird dann einer Gasatmosphäre ausgesetzt, welche das gewünschte Dotierungsmaterial enthält. Dieses Dotierungsmaterial diffundiert in die unmaskierten Teile der Oberfläche des Grundplättchens 2. Zeit und Tiefe der Diffusion hängen von dem spezifischen Widerstand und der Tiefe des gewünschten Musters ab. Die Anwendung eines solchen Verfahrensschrittes zur Ausbildung des Fremdstoffmusters ist jedoch im Rahmen der Erfindung nicht entscheidend. Das Muster kann also auf der Grundlage auch in anderer zweckmäßiger Weise aufgebracht werden, beispielsweise dadurch, daß eine Aufschlämmung oder eine Mischung, welche das Dotierungsmaterial oder seine Oxyde enthält, aufgetragen oder aufgesprüht wird. Bei dem dargestellten Ausführungsbeispiel wird Dotierungsmaterial vom p-Typ verwendet, beispielsweise Gallium, Aluminium, Bor oder Indium. Falls Muster vom η-Typ ausgebildet werden sollen, wird n-Dotierungsmaterial, beispielsweise Antimon, Arsen oder Phosphor, verwendet. Die Wahl des Dotierungsmaterials wird im Einzelfall oft von seiner Diffusionsgeschwindigkeit abhängen.
Bei der in F i g. 3 dargestellten Anordnung ist eine epitaktische Schicht 3 auf dem Grundplättchen 2 und dem darauf angeordneten Muster 1 aus Dotierungsmaterial ausgebildet. Für die Herstellung dieser epitaktischen Schicht stehen in der Technik der Transistorherstellung geeignete Verfahren zur Verfügung, wie sie beispielsweise auch bei L. P. H u η t e r im »Handbook of Semiconductor Electronics«, 2. Aufl., (York, Pennsylvania, 1962), Unterabschnitt 7.11, beschrieben sind.
Wie F i g. 4 zeigt, sind die bei der Ausbildung der epitaktischen Schicht 3 verwendeten Werte der Zeit und der Temperatur oft so bemessen, daß ein Gebiet 4 vollständig durch die epitaktische Schicht während ihrer Ausbildung hindurchdiffundiert. Das Dotierungsmaterial wird durch Anwendung von Hitze zur Diffusion gebracht. Der Umfang der gleichzeitigen Diffusion ist abhängig von der Zeit und der Temperatur, welche für die Ausbildung der epitaktischen Schicht gewählt werden, und von der Diffusionsgeschwindigkeit des verwendeten Dotierungsmaterials. Wenn die Oberfläche der Anordnung anschließend oxydiert werden soll, um eine Schutzschicht zu erhalten, wird bei dieser Gelegenheit auch
noch eine Diffusion stattfinden. Wenn daher bei der Ausbildung der epitaktischen Schicht noch keine vollständige Diffusion eintritt, wird sie in manchen Fällen während der nachfolgenden Oxydierung abgeschlossen werden; wenn dies nicht der Fall ist, ist ein besonderer Diffusionsschritt erforderlich, um die Ausbildung des Musters aus Dotierungsmaterial abzuschließen. Wenn das Gebiet 4 vollständig bis zur Oberfläche der epitaktischen Schicht 3 nach außen
Die in den F i g. 7 und 8 dargestellten Transistoren sind dadurch hergestellt, daß ein Muster aus Dotierungsmaterial auf einem Grundplättchen 13 in der bereits beschriebenen Weise ausgebildet und dann S zur Herstellung des Gebietes 12 einem Diffusionsvorgang unterworfen wird. Eine epitaktische Schicht 14 vom gleichen Leitfähigkeitstyp wie dieses Dotierungsmaterial wird dann auf dem Grundplättchen 13 und dem darauf angeordneten Muster zum Wachsen
diffundiert ist, ist das Gebiet 5 durch das Gebiet 4 ισ gebracht. Während oder nach dem Wachsen der epiin wirksamer Weise isolierend eingeschlossen. Falls taktischen Schicht wird dieses Dotierungsmaterial in erforderlich, kann nun z. B. in diesem isolierten Ge- die epitaktische Schicht 14 eindiffundiert, so daß sich biet 5 ein Transistor ausgebildet werden. Er ist gegen- das dargestellte n+-leitende Gebiet 12 bildet, welches über dem Teil 5 α der epitaktischen Schicht 5, welcher einen niedrigen spezifischen Widerstand hat. Dann sich außerhalb des isolierenden Gebietes 4 befindet, 15 werden das p-leitende Basisgebiet 15 und das n-leiwirksam isoliert. tende Emittergebiet 16 in der η-leitenden epitak-
Ein weiteres Ausführungsbeispiel einer nach dem tischen Schicht 14 durch bekannte Verfahren ausvorliegenden Verfahren hergestellten Anordnung ist gebildet.
in F i g. 5 dargestellt. Ein erstes Muster 6 aus Dotie- Als η-leitendes Gebiet sei hierbei ein Gebiet be-
rungsmaterial ist in der bereits beschriebenen Weise 20 zeichnet, welches eine Konzentration von n-Leitung auf einem Grundplättchen 7 angeordnet. Dann wird erzeugendem Dotierungsmaterial von etwa 1015 bis eine epitaktische Schicht 8 auf dem Grundplättchen 7 7 · 1019 Atomen pro Kubikzentimeter aufweist. Ein und dem Muster 6 aufgebracht. Bei dem dargestellten n+-leitendes Gebiet hat eine Konzentration von etwa Ausführungsbeispiel diffundiert das Dotierungsmate- 7 · 1019 Atomen pro Kubikzentimeter bis zur Lösrial nicht vollständig durch die epitaktische Schicht 25 lichkeitsgrenze des verwendeten Dotierungsmaterials, während ihrer Ausbildung. Ein zweites passendes und dies kann in der Praxis beispielsweise bei etwa Muster 9 aus Dotierungsmaterial wird dann oben auf 2 · 1021 Atomen Arsen pro Kubikzentimeter sein,
der epitaktischen Schicht 8 in Richtung auf das erste Wenn das Grundplättchen 13 gegenüber dem GeMuster 6 aus Dotierungsmaterial ausgebildet. Bei der biet 12 den entgegengesetzten Leitfähigkeitstyp aufDiffusion wird nun das erste Muster 6 nach außen 3° weist, kann dies besondere Vorteile bieten. Wenn
diese Gebiete den entgegengesetzten Leitfähigkeitstyp haben, liegt zwischen ihnen ein pn-übergang. Wenn dieser Übergang eine Gegenvorspannung erhält, wird eine Kraft auf die gespeicherten Minoritätsträger im 35 Kollektor ausgeübt, und diese werden daher veranlaßt, durch das Gebiet 12 und über den erwähnten gegenvorgespannten Übergang zu fließen. Das Gebiet 12 bildet eine Senke für diese Minoritätsträger, die von dem Basisgebiet 15 (in dem sie Majoritätsbrettmusters (n-Leitfähigkeitstyp) kann ein beson- 40 träger sind) in das Kollektorgebiet des Transistors deres Halbleiterelement ausgebildet sein, wobei jedes fließen. Die hohe Konzentration von Fremdstoffen in dieser Halbleiterelemente gegenüber den anderen dem Gebiet 12 niedrigen spezifischen Widerstandes
bildet eine Fangstelle für diese Minoritätsträger, so daß für diese die Möglichkeit der Rekombination mit Trägern des entgegengesetzten Typs verbessert wird. Zusätzlich werden viele über den pn-übergang ge
diffundieren und das zweite Muster 9 treffen, welches einwärts diffundiert. Die beiden sich vereinigenden Diffusionsbereiche bilden dann das gleiche isolierende Gebiet 4, wie es in F i g. 4 dargestellt ist.
F i g. 6 zeigt eine weitere Ausführungsform eines Musters 10 aus Dotierungsmaterial, welches in Anwendung der Erfindung in einer epitaktischen Schicht ausgebildet ist. In jedem der Teile 11 des Schach-
Teilen durch das p-Gittermuster 10 elektrisch isoliert ist. Selbstverständlich können die Leitfähigkeitstypen auch umgekehrt sein.
Isolierende Gebiete zur Isolierung getrennter Halbleiterelemente in dem gleichen Halbleiterkörper stellen nur eine der. möglichen Arten der Muster aus Dotierungsmaterial dar, welche nach dem vorliegenden Verfahren ausgebildet werden können. Ein anderes Muster, das in den F i g. 7 und 8 dargestellt ist, kann beispielsweise verwendet werden, um Epitaxial-Transistoren einer neuen Art herzustellen. Diese Transistoren haben ein besonderes Gebiet 12 mit niedrigem spezifischem Widerstand, das in dem Grundplättchen 13 und der epitaktischen Schicht 14 durch das vorliegende Verfahren ausgebildet ist. Der spezifische Widerstand eines auf diese Weise gebildeten Gebietes kann niedriger gemacht werden, als
führt und auf diese Weise entfernt. Dadurch wird die Schaltzeit herabgesetzt, wenn der Transistor für Schaltzwecke verwendet wird.
Eine noch größere Verminderung der Schaltzeit kann erreicht werden, wenn der Transistor auch mit einem kompensierenden Element, z. B. Gold, insbesondere in dem Bereich in der Nähe des Basis-Kollektor-Überganges, dotiert wird. Solche kompensierenden Elemente dienen als Fangstellen für Minoritätsträger und damit zur Herabsetzung der Trägerlebensdauer in gleicher Weise, wie es bei dem Gebiet 12 der Fall ist. Jedoch müssen bei der Anwendung eines kompensierenden Elementes auch Nachteile in
es normalerweise durch starkes Dotieren der Grund- 60 Kauf genommen werden. Der spezifische Wider-
lage während ihres Wachstums möglich ist. Ein solches Gebiet niedrigen spezifischen Widerstandes unter dem Kollektor bildet einen Weg für Ladungsträger im Kollektor, so daß der Sättigungswiderstand des Elementes erheblich vermindert wird. Auf diese Weise wird der Spannungsabfall vermieden, der anderenfalls durch diesen unnötigen Widerstand verursacht würde.
stand sowohl in dem Basis- als auch im Kollektorgebiet wird durch die Anwesenheit von Gold erhöht, so daß sich ein hoher Sättigungswiderstand ergibt. Die Folge ist eine höhere Kollektor-Emitter-Sättigungsspannung, wie es bereits beschrieben wurde. Schließlich verursacht eine Golddotierung im Basisgebiet auch eine Rekombination von Minoritätsladungsträgern in diesem Gebiet, so daß der Basis-
strom im Zustand der Leitfähigkeit des Elementes verstärkt wird. Dadurch wird die Stromausbeute der Anordnung herabgesetzt, und dies ist insbesondere dann unerwünscht, wenn der Transistor als Verstärker verwendet wird,
Es wurde nun festgestellt, daß die Schaltcharakteristiken des Epitaxial-Transistors, wie er in den F i g. 7 und 8 dargestellt ist (mit einem p-Grundplättchen), ohne jede zusätzliche Dotierung mit einem kompensierenden Element im wesentlichen gleichwertig den Schaltcharakteristiken eines gewöhnlichen Epitaxial-Transistors sind, welcher eine Golddotierung aufweist, jedoch keinen Bereich 12 niedrigen spezifischen Widerstandes. Dies ist besonders erwünscht wegen der erwähnten Nachteile, welche bei der Verwendung eines kompensierenden Elementes auftreten.
Bei den in den F i g. 9 und 10 dargestellten Ausführungsbeispielen sind die Gebiete 17,18,19 und die epitaktische Schicht 20 auf dem Grundplättchen 21 in gleicher Weise ausgebildet, wie es bei den Ausführungsbeispielen in Fig. 7 und 8 der Fall ist. Zusätzlich ist jedoch ein isolierendes Gebiet 22 nach dem vorliegenden Verfahren ausgebildet. Falls erforderlich oder erwünscht, kann das Dotierungsmaterial, das dieses Gebiet 22 bildet, zugleich mit demjenigen Dotierungsmaterial aufgetragen werden, welches das Gebiet 17 bildet. Es kann dann eindiffundiert werden, um das Gebiet 22 gleichzeitig mit dem Gebiet 17 auszubilden.
Das Gebiet 17 soll möglichst eine dünne Schicht sein, oder die Schicht 20 müßte eine unerwünscht große Stärke erhalten, damit Raum für die Diffusion in die Basis- und Emittergebiete 18 und 19 über ihr zur Verfügung steht. Wenn die Gebiete 17 und 22 gleichzeitig diffundiert werden sollen, muß daher mit besonderer Sorgfalt darauf geachtet werden, daß das Gebiet 22 über den ganzen Weg durch die epitaktische Schicht diffundiert, während das Gebiet 17 nur über einen verhältnismäßig kurzen Weg diffundiert. Eine Möglichkeit, dies zu erreichen, besteht darin, daß das Gebiet 22 in der bereits beschriebenen Weise sowohl von oben als auch von unten eindiffundiert wird, um die erforderliche Diffusionszeit abzukürzen. Eine andere Möglichkeit ist, für das Gebiet 17 Dotierungsmaterial zu verwenden, das erheblich langsamer diffundiert als das für das Gebiet 22 verwendete Dotierungsmaterial. Eine dritte Möglichkeit ist, das für das Gebiet 17 verwendete Dotierungsmaterial in das Grundplättchen vorzudiffundieren, bevor das Dotierungsmaterial für das Gebiet 22 aufgetragen wird. Auf diese Weise wird die Konzentration des Dotierungsmaterials des Gebietes 17 an der Oberfläche des Grundplättchens herabgesetzt. Da die Diffusionsgeschwindigkeit dieses Dotierungsmaterials in die epitaktische Schicht ihrer Konzentration an der Oberfläche des Grundplättchens proportional ist, wird ihre Diffusionsgeschwindigkeit in die epitaktische Schicht vermindert. Die beschriebenen Verfahren führen auch in Kombination durchweg zum Ziel. Insbesondere wenn Phosphor als potierungsmaterial für das Gebiet 17 verwendet wird, ist eine Vordiffundierung in das Grundplättchen besonders zweckmäßig. Wenn Antimon verwendet wird, vollzieht sich die Diffusion langsamer, und es ist daher eine Vordiffundierung des Gebietes 17 nicht immer erforderlich; dies hängt naturgemäß von der Diffusionsgeschwindigkeit der für das isolierende Gebiet 22 verwendeten Dotierungsmaterialien ab. Das Gebiet 22 isoliert den Teil 23 der epitaktischen Schicht 20, in dem der Transistor angeordnet ist, von dem Rest 24 der epitaktischen Schicht.
Ein weiteres Ausführungsbeispiel ist in Fig. 11 dargestellt. Die Ausführungsform entspricht im wesentlichen dem Gegenstand der Fig. 9 und 10, mit der Ausnahme, daß ein p-leitendes Grundplättchen 25 mit einem geringeren spezifischen Widerstand
ίο verwendet wird. Bei diesem Ausführungsbeispiel sind zwei epitaktische Schichten vorgesehen. Die untere Schicht 26 hat p-Leitfähigkeit, also die gleiche, die vorher für das Grundplättchen verwendet worden war, während die obere Schicht 27 n-Leitfähigkeit aufweist. Das Muster aus Dotierungsmaterial, das zur Ausbildung sowohl des isolierenden Gebietes 28 als auch des Gebietes 29 mit niedrigem spezifischem Widerstand erforderlich ist, wird auf der unteren Schicht 26 in der vorbeschriebenen Weise ausgebildet,
ao und zwar zwischen dem Wachsen der unteren epitaktischen Schicht 26 und der oberen epitaktischen Schicht 27. Das isolierende Gebiet 28 wird nicht nur aufwärts durch die obere η-leitende epitaktische Schicht diffundiert, sondern auch abwärts durch die untere p-leitende Schicht 26, so daß eine Berührung mit dem p-leitenden Grundplättchen 25 hergestellt wird. Vorzugsweise hat das isolierende Gebiet 28 auch einen niedrigen spezifischen Widerstand. Diese Ausführungsform hat den Vorteil, daß eine Verbindung mit niedrigem Widerstand zwischen der unteren Fläche der Anordnung (an der oft Verbindungen angebracht werden) und dem isolierenden Gebiet 28 vorhanden ist. Die Verbindung niedrigen spezifischen Widerstandes erhöht den Leitwert durch das isolierende Gebiet erheblich.
Eine weitere Ausführungsform eines nach dem vorliegenden Verfahren hergestellten Transistors ist in den F i g, 12,13 und 14 dargestellt. Wie aus der Zeichnung hervorgeht, ist der in den erwähnten Figuren dargestellte Transistor rechteckig und nicht kreisförmig. Die gewählte Form ist indessen im Zusammenhang mit der Erfindung nicht entscheidend; die Wahl wird nach praktischen Gesichtspunkten erfolgen. Die erwähnte Ausführungsform entspricht
im wesentlichen dem in den Fig. 9 und 10 dargestellten Gegenstand, jedoch ergibt sich ein Unterschied dadurch, daß mehrere im Abstand voneinander angeordnete Gebiete 30 mit niedrigem spezifischem Widerstand vorgesehen sind, welche nach dem vorliegenden Verfahren ausgebildet sind. Der Vorteil einer Vielzahl nebeneinander angeordneter Gebiete mit niedrigem spezifischem Widerstand an Stelle eines einzigen zusammenhängenden Gebietes ergibt sich aus folgender Überlegung: Wenn der
Übergang zwischen dem Grundplättchen 31 (in der Zeichnung mit dem p-Leitfähigkeitstyp dargestellt) und dem Kollektor 32 mit gegenüber dem Grundplättchen entgegengesetzter Leitfähigkeit eine Gegenvorspannung erhält, werden die in der Basis vorhandenen Minoritätsträger, welche nicht in den Gebieten 30 zur Rekombination veranlaßt werden, über den pn-übergang zum Grundplättchen geführt, wie bereits erläutert wurde. Dieser Übergang von Ladungsträgern bewirkt, daß ein weiterer Weg zur Ableitung gespeicherter Träger entsteht und demzufolge die Schaltzeit herabgesetzt wird. Die entsprechende Trägerbewegung ist jedoch wirksamer über einen pn-übergang als über einen pn+-Übergang.
709 747/436
Bei dieser Ausführungsform bilden also die im Abstand voneinander angeordneten n+-Gebiete30 mit niedrigem spezifischem Widerstand eine Senke, durch die Minoritätsträger zur Rekombination veranlaßt werden, während die Abstände zwischen ihnen einen Weg für die Entfernung solcher Träger darstellen, welche nicht in dieser Art rekombinieren. Eine geometrische Anordnung, wie sie in den Fig. 12, 13 und 14 dargestellt ist, stellt eine optimale Ausnutzung dieser beiden komplementären Effekte dar.
Zur Erläuterung der besonderen Vorteile, die durch die Erfindung erreicht werden können, werden die beiden folgenden Ausführungsbeispiele von Epitaxial-Transistoren angegeben:
Ausführungsbeispiel 1
Zwei in gleicher Weise isolierte Epitaxial-Transistoren der in den F i g. 9 und 10 dargestellten Bauart wurden angefertigt. Jeder hatte in üblicher Weise ein Emitter-, Basis- und Kollektorgebiet vom n- bzw. ao p- bzw. n-Leitfähigkeitstyp. Jeder Transistor war gegenüber dem ihn umgebenden Halbleitermaterial durch ein isolierendes Gebiet vom p-Leitfähigkeitstyp getrennt. Dieses isolierende Gebiet bildete mit dem Kollektor einen pn-übergang. Der einzige Unterschied zwischen den beiden Transistoren war, daß nur der eine von ihnen das Gebiet niedrigen spezifischen Widerstandes vom n-Leitfähigkeitstyp zwischen dem Kollektorgebiet und dem isolierenden Gebiet (wie in F i g. 9 und 10 dargestellt) gemäß der Erfindung aufwies. Der andere Transistor besaß es nicht. Bei beiden Transistoren waren die isolierenden Gebiete geerdet, so daß sich ein gegenvorgespannter Übergang unter den Kollektoren ergab.
Die Schaltzeit der beiden Transistoren wurde mit einem Schaltzeitmeßgerät üblicher Bauart gemessen. Der Transistor ohne das erfindungsgemäß ausgebildete zusätzliche Gebiet niedrigen spezifischen Widerstandes hatte eine Schaltzeit von 80 bis 95 nsec; demgegenüber hatte der Transistor mit dem zusatzliehen Gebiet niedrigen spezifischen Widerstandes eine Schaltzeit von 14 bis 16 nsec. Auf diese Weise wurde eine wenigstens fünffache Herabsetzung der Schaltzeit bei demjenigen Transistor erreicht, der die vorgesehene Verbesserung aufweist.
Zusätzlich wurden die Sättigungsspannungen der beiden Transistoren gemessen, wobei der Kollektorstrom 5 mA und der Basisstrom 1 mA betrug. Bei dem Transistor ohne das Gebiet niedrigen spezifischen Widerstandes betrug die Kollektor-Emitter-Sättigungsspannung 1,5 bis 5,0 V. Bei einem verbesserten Transistor waren es demgegenüber 0,18 bis 0,20 V. Diese niedrigere Sättigungsspannung ist in der Anwendung für Schaltungszwecke besonders erwünscht. Außerdem war in der »Ein«-Stellung der Leistungsverlust (der der Sättigungsspannung proportional ist) bei dem verbesserten Transistor erheblich niedriger.
Ausführungsbeispiel 2
60
Bei diesem Ausführungsbeispiel wird ein Transistor der in den Fi g. 9 und 10 dargestellten Bauart mit einem Transistor üblicher Bauart, welcher nicht das zusätzliche Gebiet niedrigen spezifischen Widerstandes aufweist, verglichen. Jedoch ist der Transistor üblicher Bauart, mit einem kompensierenden Element (Gold) dotiert worden, um seine Schalteigenschaften zu verbessern. ■
Die Schaltzeit der beiden Transistoren wurde mit einem Schaltzeitmeßgerät gemessen, wobei die Isolationsgebiete mit Erde verbunden waren. Die Schaltzeiten beider Transistoren waren vergleichbar: Der Transistor mit den zusätzlichen Gebieten niedrigen spezifischen Widerstandes hatte eine Schaltzeit von etwa 18 nsec; der in üblicher Weise ausgebildete, golddotierte Transistor hatte eine Schaltzeit von ungefähr 14 nsec.
Der wesentliche Unterschied zwischen den charakteristischen Eigenschaften der beiden Transistoren bestand jedoch in ihren Sättigungswiderständen. Der in üblicher Weise aufgebaute Transistor mit Golddotierung hatte einen Sättigungswiderstand von ungefähr 800 Ohm; der Transistor mit dem Gebiet niedrigen spezifischen Widerstandes, ohne Golddotierung, hatte einen Sättigungswiderstand von nur Ohm. Der höhere Sättigungswiderstand bei Transistoren üblicher Bauart verursacht eine unerwünscht hohe Kollektor-Emitter-Sättigungsspannung. Aus diesem Grund bietet der beschriebene verbesserte Transistor in der Anwendung für Schaltzwecke den sehr erheblichen technischen Vorteil, daß er bei niedrigerer Spannung geschaltet werden kann, jedoch weist er nach wie vor die erheblich verbesserte Schaltgeschwindigkeit auf, die früher nur mit Hilfe einer Golddotierung erreichbar war.

Claims (9)

Patentansprüche:
1. Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplättchen, insbesondere von mikrominiaturisierten, integrierten Halbleiterschaltungen, bei denen die einzelnen Halbleiterbauelemente durch isolierte Bereiche voneinander elektrisch getrennt sind und auf dem Halbleitergrundplättchen eine epitaktisch aufgewachsene Schicht aufweisen, dadurch gekennzeichnet, daß zunächst auf dem Halbleitergrundplättchen ein Muster eines Dotierungsmaterials, z. B. ein gitterförmiges Muster, aufgebracht wird, dann eine Halbleiterschicht auf der gleichen Fläche des Grundplättchens epitaktisch ausgebildet wird und das Dotierungsmaterial dann in die epitaktische Schicht entweder während oder nach ihrer Ausbildung durch Erhitzen eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Dotierungsmaterial in das Grundplättchen eindiffundiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Dotierungsmaterial vollständig durch die epitaktische Schicht hindurchdiffundiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zusätzlich das gleiche Dotierungsmaterial in eine frei liegende Fläche der epitaktischen Schicht in dem gleichen Muster und in Richtung des Dotierungsmaterials auf der Oberfläche des Grundplättchens so lange eindiffundiert wird, bis das Dotierungsmaterial durch die epitaktische Schicht zusammendiffundiert ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Dotierungsmaterial in die epitaktische Schicht so eingebracht wird, daß die Schicht den entgegengesetzten Leitfähigkeitstyp gegenüber dem Leitfähigkeitstyp des Grundplättchens erhält.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Muster des Dotierungsmaterials als geschlossene Figur ausgebildet und das Dotierungsmaterial so gewählt wird, daß in der epitaktischen Schicht der gleiche Leitfähigkeitstyp wie in dem Grundplättchen entsteht, und das Dotierungsmaterial vollständig durch die epitaktische Schicht hindurchdiffundiert wird, so daß wenigstens eine Isolierzone entsteht, welche eine isolierte Zone entgegengesetzten Leitfähig- ίο keitstyps umgibt.
7. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf dem Grundplättchen ein Muster aus Dotierungsmaterial ausgebildet wird, welches einen ersten Leitfähigkeitstyp im Halbleitermaterial bildet, auf dem Grundplättchen und den Dotierungsmaterialien eine epitaktische Schicht vom gleichen Leitfähigkeitstyp wie bei den erwähnten Dotierungsmaterialien aufgebracht wird, die Dotierungsmaterialien in das Grundplättchen so eindiffundiert werden, daß eine Zone von niedrigerem spezifischem Widerstand als im übrigen Teil der epitaktischen Schicht ausgebildet wird und daß in die epitaktische Schicht Dotierungsmaterialien eindiffundiert werden, welche as eine Transistor-Basis-Zone über der Zone niedrigen spezifischen Widerstandes und eine Emitterzone in der Basiszone ausbilden.
8. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf einer Fläche des Grundplättchens mit einem ersten Leitfähigkeitstyp ein erstes Dotierungsmaterial aufgebracht wird, welches den dem Grundplättchen entgegengesetzten Leitfähigkeitstyp bildet, und ein zweites Dotierungsmaterial, welches den gleichen Leitfähig- 35 S.
keitstyp wie den des Grundplättchens ausbildet, daß das zweite Dotierungsmaterial in einem Muster angeordnet wird, welches das des ersten Dotierungsmaterials umgibt und keinen Kontakt mit ihm bildet, daß die epitaktische Schicht auf dem Grundplättchen und den Dotierungsmaterialien aufgebracht wird, wobei ein Dotierungsmaterial in ihr eine Schicht ausbildet, welche den entgegengesetzten Leitfähigkeitstyp wie das Grundplättchen hat, daß das erste Dotierungsmaterial in die epitaktische Schicht und das zweite Dotierungsmaterial durch die epitaktische Schicht diffundiert werden, so daß eine Kollektorzone in der epitaktischen Schicht gebildet wird, wobei sich eine Zone niedrigen spezifischen Widerstandes und vom gleichen Leitfähigkeitstyp an sie anschließt und von dem Rest der Schicht durch eine Isolationszone vom entgegengesetzten Leitfähigkeitstyp getrennt ist, und daß Basis- und Emitterzonen in die Kollektorzone in der epitaktischen Schicht eindiffundiert werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das zweite Dotierungsmaterial eine höhere Diffusionsgeschwindigkeit als das erste Dotierungsmaterial hat und daß das Grundplättchen und die epitaktische Schicht so lange erhitzt werden, bis das zweite Dotierungsmaterial vollständig durch die epitaktische Schicht hindurchdiffundiert ist, während das erste Dotierungsmaterial nur geringfügig in die epitaktische Schicht eindiffundiert ist.
In Betracht gezogene Druckschriften:
»Proceedings of the IRE«, Bd. 48 (1960), H. 9, und 1643.
Hierzu 1 Blatt Zeichnungen
709 747/436 1.68 © Bundesdruckerei Berlin
DEF40884A 1962-10-05 1963-10-01 Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen Pending DE1260029B (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22857662A 1962-10-05 1962-10-05
US374027A US3260902A (en) 1962-10-05 1964-06-10 Monocrystal transistors with region for isolating unit

Publications (1)

Publication Number Publication Date
DE1260029B true DE1260029B (de) 1968-02-01

Family

ID=26922476

Family Applications (1)

Application Number Title Priority Date Filing Date
DEF40884A Pending DE1260029B (de) 1962-10-05 1963-10-01 Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen

Country Status (4)

Country Link
US (1) US3260902A (de)
DE (1) DE1260029B (de)
GB (1) GB1047388A (de)
NL (1) NL297820A (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3476618A (en) * 1963-01-18 1969-11-04 Motorola Inc Semiconductor device
US3345221A (en) * 1963-04-10 1967-10-03 Motorola Inc Method of making a semiconductor device having improved pn junction avalanche characteristics
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3197710A (en) * 1963-05-31 1965-07-27 Westinghouse Electric Corp Complementary transistor structure
US3328651A (en) * 1963-10-29 1967-06-27 Sylvania Electric Prod Semiconductor switching device and method of manufacture
NL143074B (nl) * 1963-12-13 1974-08-15 Philips Nv Transistor.
GB1071294A (en) * 1963-12-17 1967-06-07 Mullard Ltd Improvements in and relating to the manufacture of transistors
US3699406A (en) * 1963-12-26 1972-10-17 Gen Electric Semiconductor gate-controlled pnpn switch
GB1050805A (de) * 1964-06-23 1900-01-01
GB1073551A (en) * 1964-07-02 1967-06-28 Westinghouse Electric Corp Integrated circuit comprising a diode and method of making the same
US3458367A (en) * 1964-07-18 1969-07-29 Fujitsu Ltd Method of manufacture of superhigh frequency transistor
US3381187A (en) * 1964-08-18 1968-04-30 Hughes Aircraft Co High-frequency field-effect triode device
GB1112992A (en) * 1964-08-18 1968-05-08 Texas Instruments Inc Three-dimensional integrated circuits and methods of making same
US3379584A (en) * 1964-09-04 1968-04-23 Texas Instruments Inc Semiconductor wafer with at least one epitaxial layer and methods of making same
US3384791A (en) * 1964-09-10 1968-05-21 Nippon Electric Co High frequency semiconductor diode
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers
GB1086128A (en) * 1964-10-23 1967-10-04 Motorola Inc Fabrication of four-layer switch with controlled breakdown voltage
US3337751A (en) * 1965-01-29 1967-08-22 Melvin H Poston Integrated circuitry including scr and field-effect structure
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3426254A (en) * 1965-06-21 1969-02-04 Sprague Electric Co Transistors and method of manufacturing the same
US3428870A (en) * 1965-07-29 1969-02-18 Gen Electric Semiconductor devices
US3412295A (en) * 1965-10-19 1968-11-19 Sprague Electric Co Monolithic structure with three-region complementary transistors
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
US3430110A (en) * 1965-12-02 1969-02-25 Rca Corp Monolithic integrated circuits with a plurality of isolation zones
US3404450A (en) * 1966-01-26 1968-10-08 Westinghouse Electric Corp Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions
US3460006A (en) * 1966-02-28 1969-08-05 Westinghouse Electric Corp Semiconductor integrated circuits with improved isolation
US3387193A (en) * 1966-03-24 1968-06-04 Mallory & Co Inc P R Diffused resistor for an integrated circuit
US3465213A (en) * 1966-06-20 1969-09-02 Frances B Hugle Self-compensating structure for limiting base drive current in transistors
US3791882A (en) * 1966-08-31 1974-02-12 K Ogiue Method of manufacturing semiconductor devices utilizing simultaneous deposition of monocrystalline and polycrystalline regions
US3481801A (en) * 1966-10-10 1969-12-02 Frances Hugle Isolation technique for integrated circuits
NL145396B (nl) * 1966-10-21 1975-03-17 Philips Nv Werkwijze ter vervaardiging van een geintegreerde halfgeleiderinrichting en geintegreerde halfgeleiderinrichting, vervaardigd volgens de werkwijze.
US3930909A (en) * 1966-10-21 1976-01-06 U.S. Philips Corporation Method of manufacturing a semiconductor device utilizing simultaneous outdiffusion during epitaxial growth
US3479233A (en) * 1967-01-16 1969-11-18 Ibm Method for simultaneously forming a buried layer and surface connection in semiconductor devices
US3483446A (en) * 1967-06-15 1969-12-09 Westinghouse Electric Corp Semiconductor integrated circuit including a bidirectional transistor and method of making the same
US3524113A (en) * 1967-06-15 1970-08-11 Ibm Complementary pnp-npn transistors and fabrication method therefor
US3582724A (en) * 1967-09-22 1971-06-01 Sanyo Electric Co Transistor having concave collector contact and method of making same
US3517280A (en) * 1967-10-17 1970-06-23 Ibm Four layer diode device insensitive to rate effect and method of manufacture
US3510736A (en) * 1967-11-17 1970-05-05 Rca Corp Integrated circuit planar transistor
US3502951A (en) * 1968-01-02 1970-03-24 Singer Co Monolithic complementary semiconductor device
US3538399A (en) * 1968-05-15 1970-11-03 Tektronix Inc Pn junction gated field effect transistor having buried layer of low resistivity
US3770520A (en) * 1968-06-26 1973-11-06 Kyodo Denshi Gijutsu Kenkyusho Production of semiconductor integrated-circuit devices
US3569800A (en) * 1968-09-04 1971-03-09 Ibm Resistively isolated integrated current switch
US3547716A (en) * 1968-09-05 1970-12-15 Ibm Isolation in epitaxially grown monolithic devices
US3544863A (en) * 1968-10-29 1970-12-01 Motorola Inc Monolithic integrated circuit substructure with epitaxial decoupling capacitance
US3717515A (en) * 1969-11-10 1973-02-20 Ibm Process for fabricating a pedestal transistor
US3734787A (en) * 1970-01-09 1973-05-22 Ibm Fabrication of diffused junction capacitor by simultaneous outdiffusion
US3619735A (en) * 1970-01-26 1971-11-09 Ibm Integrated circuit with buried decoupling capacitor
FR2079612A5 (de) * 1970-02-06 1971-11-12 Radiotechnique Compelec
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
JPS4879585A (de) * 1972-01-24 1973-10-25
US3969750A (en) * 1974-02-12 1976-07-13 International Business Machines Corporation Diffused junction capacitor and process for producing the same
GB1503223A (en) * 1975-07-26 1978-03-08 Int Computers Ltd Formation of buried layers in a substrate
US3976512A (en) * 1975-09-22 1976-08-24 Signetics Corporation Method for reducing the defect density of an integrated circuit utilizing ion implantation
US4171995A (en) * 1975-10-20 1979-10-23 Semiconductor Research Foundation Epitaxial deposition process for producing an electrostatic induction type thyristor
US4571275A (en) * 1983-12-19 1986-02-18 International Business Machines Corporation Method for minimizing autodoping during epitaxial deposition utilizing a graded pattern subcollector
US4695868A (en) * 1985-12-13 1987-09-22 Rca Corporation Patterned metallization for integrated circuits
GB9013926D0 (en) * 1990-06-22 1990-08-15 Gen Electric Co Plc A vertical pnp transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3138721A (en) * 1959-05-06 1964-06-23 Texas Instruments Inc Miniature semiconductor network diode and gate
US3146135A (en) * 1959-05-11 1964-08-25 Clevite Corp Four layer semiconductive device
US3089794A (en) * 1959-06-30 1963-05-14 Ibm Fabrication of pn junctions by deposition followed by diffusion
NL265766A (de) * 1960-06-10
US3141135A (en) * 1962-05-11 1964-07-14 Westinghouse Electric Corp Semiconductive oscillator-mixer device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
US3260902A (en) 1966-07-12
GB1047388A (de)
NL297820A (de)

Similar Documents

Publication Publication Date Title
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2905022C2 (de)
DE1197549B (de) Halbleiterbauelement mit mindestens einem pn-UEbergang und mindestens einer Kontakt-elektrode auf einer Isolierschicht
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2214935A1 (de) Integrierte Halbleiterschaltung
DE3737790C2 (de)
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3785483T2 (de) Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren.
DE2658090C2 (de) Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE3022122C2 (de)
DE3200807A1 (de) Leistungshalbleiteranordnung
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE2514619A1 (de) Verstaerkungssteuerschaltung nach differentialverstaerkerart
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2101279C2 (de) Integrierter, lateraler Transistor
DE3005367C2 (de)
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2746406C2 (de) Thyristor mit innerer Zündverstärkung und hohem dV/dt-Wert
DE2608214A1 (de) Integrierte, hochohmige halbleiter- widerstandsstruktur
DE2410721A1 (de) Steuerbares halbleiter-gleichrichterelement