DE1903961B2 - Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung

Info

Publication number
DE1903961B2
DE1903961B2 DE1903961A DE1903961A DE1903961B2 DE 1903961 B2 DE1903961 B2 DE 1903961B2 DE 1903961 A DE1903961 A DE 1903961A DE 1903961 A DE1903961 A DE 1903961A DE 1903961 B2 DE1903961 B2 DE 1903961B2
Authority
DE
Germany
Prior art keywords
layer
circuit element
silicon
polycrystalline silicon
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1903961A
Other languages
English (en)
Other versions
DE1903961A1 (de
DE1903961C3 (de
Inventor
Kenneth Elwood Richardson Bean
Billy Max Dallas Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1903961A1 publication Critical patent/DE1903961A1/de
Publication of DE1903961B2 publication Critical patent/DE1903961B2/de
Application granted granted Critical
Publication of DE1903961C3 publication Critical patent/DE1903961C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/123—Polycrystalline diffuse anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltung mit einem Träger aus monokristallinem Silizium, einem in einem Oberflächenbebr> reich des Trägers gebildeten Schaltungselement, einer diesen Oberflächenbereich bedeckenden Isolierschicht, die wenigstens eine öffnung über einem ausgewählten Bereich des Schaltunselements aufweist,
einem in einer zweiten Ebene über der Isolierschicht gebildeten weiteren Schaltungselement und einer elektrischen Anschlußverbindung, die durch die öffnung der Isolierschicht hindurch den ausgewählten Bereich des in dem Träger gebildeten Schaltungselements mit dem in der zweiten Ebene Hegenden Schaltungselement verbindet. Ferner bezieht sie sich auf ein Verfahen zur Herstellung einer solchen integrierten Halbleiterschaltung.
Eine integrierte Schaltungsanordnung der eingangs angegebenen Art ist bereits im SCP and SOLID STATETECHNOLOGY, Mai 1966, S. 43 bis 47 bekannt. Bei dieser bekannten Halbleiterschaltung ist in einem Träger aus Silizium ein Transistor gebildet, und über dem Träger ist dann eine Siliziumdoxidschicht aufgebracht. Als Zugang zu den Transistorzonen sind in der Siliziumdioxidschicht öffnungen gebildet, in die anschließend während eines Aufdampfvorgangs Aluminium eindringt und die Kontaktverbindung mit den Zonen des Transistors herstellt. Das aufgedampfte Aluminium wird auch zur Herstellung von Verbindungen zu Widerständen und Kondensatoren benutzt, die auf der Siliziumdioxidschicht unter Verwendung einer Legierung aus Nickel und Chrom hergestellt werden. Auf Grund der Verwendung einer Metallegierung zur Herstellung der in der zweiten Ebene liegenden Schaltungselemente sind die Auswahlmöglichkeiten hinsichtlich der Art der in der zweiten Ebene herstellbaren Schaltungselemente sehr begrenzt; auch die Bereiche der erzielbaren Parameter dieser Schaltungselemente sind nicht sehr groß.
Es ist auch bereits ein Verfahren bekannt (FR-PS 1464157), mit dessen Hilfe in einer Siliziumdioxidschicht ein ohmscher Widerstand gebildet werden kann. Dabei wird auf einem Träger eine Siliziumdioxidschicht gebildet, über der dann eine Aluminiumschicht aufgebracht wird. Durch Temperaturerhöhung wird eine Reaktion zwischen dem Aluminium und dem Siliziumdioxid herbeigeführt, damit aus der Siliziumdioxids-hicht unter der Aluminiumschicht ein Leiter mit einem bestimmten spezifischen Widerstand entsteht. In dem bei diesem bekannten Verfahren angewendeten Träger befindet sich jedoch kein Schaltungselement; es ist nur eine Ebene von Schaltungselementen vorhanden, die praktisch die Ebene der Siliziumdk)xidschic!it ist.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltung der eingangs angegebenen Art so auszugestalten, daß in der zweiten Ebene beliebige Arten von Schalungselementen mit großen Parameterbereichen gebildet werden können. Ferner soll ein einfach ausführbares Verfahren zur Herstellung einer solchen Halbleiterschaltung geschaffen werden.
Nach der Erfindung wird diese Aufgabe dadurch gelöst, daß mindestens eine Schicht des in der zweiten Ebene liegenden Schaltungselements und die mit dieser Schicht einstückig ausgebildete Anschlußverbindung aus Silizium bestehen, wobei das Silizium der Schicht des in der zweiten Ebene liegenden Schaltungselements polykristallin ist und eine gleichmäßig verteilte Korngröße mit einem effektiven mittleren Durchmesser von weniger als 0,25 μπι aufweist.
Bei der erfindungsgemäßen Halbleiterschaltung bestehen sowohl das über der Isolierschicht gebildete Schaltungselement als auch die Anschlußverbindungen zwischen diesem Schaltungselement und den im Trägermaterial gebildeten Schaltungselement aus Si-
Ijzium. Durch Einhalten der oben angegebenen mittleren Korngröße bei der Bildung der Siliziumschicht in der zweiten Ebene ergibt sich eine glatte Oberfläche, so daß vor der eigentlichen Bildung des Schaltungselements in der zweiten Ebene keine besondere Bearbeitung der Siliziumoberfläche erforderlich ist. Außerdem ermöglicht die Verwendung des Materials Silizium für die Schicht der zweiten Ebene die Herstellung sowohl passiver als auch aktiver Schaltungselemente. Wenn beispielsweise das Schaltungselement in der zweiten Ebene ein Widerstand ist, dann lassen sich auf Grund der Verwendung von Silizium Widerstandswerte in der Größenordnung von 100 000 Ohm/Quadrat erreichen. Die Verwendung polykristallinen Siliziums mit einer Korngröße von weniger als 0,25 μπι ist zwar bereits aus einem Halbleiterherstellungsverfahren bekannt (GB-PS 1073555), doch werden bei diesem Verfahren keine Halbleiterschaltungen mi*. Bauelementen in zwei Ebenen erzeugt.
Vorteilhafte Weiterbildungen de virfindungsgemäßen Halbleiterschaltung sind in den Unieransprüchen 2 bis 9 gekennzeichnet. Die im Unteranspruch 6 gekennzeichnete Weiterbildung geht bereits aus einem älteren Vorschlag (DE-OS 1901819) hervor, wonach bereits PN-Ubergänge in polykristallinem Halbleitermaterial gebildet wurden.
Das erfindungsgemäße Verfahren, bei dem in einem Oberflächenbereich eines Halbleiterträgers aus monokristallinem Silizium ein Schaltungselement gebildetwird, über diesem Oberflächenbereich eine Isolierschicht aufgebracht wird, in die Isolierschicht eine öffnung zum Freilegen eines ausgewählten Bereichs des Schaltungselemente angebracht und ein weiteres Schaltungselement in einer zweiten Ebene gebildet wird, das durch die öffnung in der Isolierschicht mit dem im Halbleiterträger liegenden Schaltungselement in elektrischer Verbindung steht, ist dadurch gekennzeichnet, daß über der Isolierschicht bei einer Temperatur von weniger als 900° C und bei einer Wachstumsgeschwindigkeit von weniger als 1 μπι/niin eine Sch'cht aus polykristallinem Silizium mit einer gleichmäßig verteilten Korngröße von weniger als 0,25 μπι und mit einer im wesentlichen glatten Oberfläche aufgebracht wird, und daß die Schicht aus polykristallinem Silizium zumindest als Teil des weiteren Schaltungselements verwendet wird.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen 11 bis 13 gekennzeichnet.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigt
Fig. 1 einen Schnitt durch eine integrierte Halbleiterschaltung,
Fig. 1 eine Draufsicht auf die Halbleiterschaltung von Fig. 1,
Fig. 3 einen Schnitt durch eine weitere Ausführungsform, bei der im Siliziummaterial der zweiten Ebene ein Kondensator gebildet ist,
Fig. 4 einen Schnitt durch eine entsprechende Ausführungsform, bei der Kondensatorbiläge in aufeinanderfolgenden Schichten aus polykristallinen! Silizium gebildet sind,
Fig. 5 einen Schnitt durch eine weitere Ausführungsform, bei der in der polykristallinen Siliziumschicht ein PN-Übu-gang gebildet ist, und
Fig. 6 einen Schnitt durch eine weitere Ausführungsform, bei der in der Schicht aus polykristallinem Silizium ein PN-Übergang als Gate-Elektrode eines
Feldeffekttransistors gebildet ist.
In Fig. 1 ist eine integrierte Halbleiterschaltung dargestellt, bei der in einem Träger 11 aus monokristallinem Silizium ein Schaltungselement 12 gebildet ist. Das Schaltungselement 12 kann irgendein Schaltungselement sein, das herkömmlicherweise in einem monokristallinen Halbleitermaterial aufgebaut wird. Bei der in Fig. 1 dargestellten AusfUhrungsform ist das Schaltungselement ein Transistor.
Der Träger 11 und das Schaltungselement 12 werden mit einer Isolierschicht 14 überzogen, die z. B. bei einer niederen Temperatur mit Hilfe einer Hf-Kathodenzerstäubung aufgebracht wird. Als hierfür besonders geeignetes Verfahren wurde das Niederschlagen von Silan bei einer Temperatur zwischen 300 bis 500c C ermittelt. Für dieses Aufdampfen kann Siliziumnitrid bei der Anwesenheit von Ammoniak in einem Edelgas wie z. B. Helium, Neon oder Argon verwendet werden. Durch das Niederschlagen bei der Anwesenheit von Sauerstoff in einer Edelgasatmosphäre kann auch Siliziumoxyd als Isolierschicht 14 aufgebracht werden. Mit Hilfe eines photolitographischen Maskier- und Ätzverfahrens kann eine Öffnung 16 in der Isolierschicht 14 geschaffen werden. Dabei wird ein lichtundurchlässiges Deckmaterial über der Oxydmaske angebracht und entsprechend belichtet. Mit einer geeigneten Entwicklerlösung wie z. B. Trichloräthylen werden die belichteten Teile gefestigt und die nicht belichteten Teile der Deckschicht entfernt, so daß Offnungen entstehen. Durch diese öffnungen werden in die Isolierschicht 14 öffnungen 16 mit Hilfe einer Ätzflüssigkeit wie z. B. Chlorwasserstoffsäure eingeätzt. Die noch vorhandenen Teile der lichtundurchlässigen Deckschicht werden z. B. mechanisch oder mit Hilfe eines geeigneten Lösungsmittels wie Dichlormethan entfernt.
Die Halbleiterscheibe wird anschließend gereinigt und auf einer aus Kohlenstoff oder Molybdän bestehenden Halterung in einem temperaturgeregelten Ofen angeordnet. Danach wird zusammen mit einem Trägergas Silan (SiH4) in den Ofen eingeführt und daraus polykristallines Silizium niedergeschlagen.
Es. wurde festgestellt, daß bei einer Temperatur von weniger als 900° C und einer Geschwindigkeit für das Niederschlagen von weniger als 1 μΐη/niin ein extrem feinkörniges polykristallines Silizium entsteht, das ungewöhnlich gute Eigenschaften zeigt, die denjenigen des monokristallinen Siliziums sehr ähnlich sind. Die polykristalline Siliziumschicht besitzt eine spiegelartige Oberfläche, auf der keine Körnigkeit wahrnehmbar ist. Mit Hilfe üiner elektronenmikroskopischen Untersuchung läßt sich feststellen, daß der Hauptdurchmesser der Korngröße kleiner ist als 0,25 μπι. In der Regel liegt die Korngröße bei 0,1 um, bezogen auf den Hauptdurchmesser. Es wurden sogar Schichten aus polykristallinem Silizium hergestellt, deren Korngröße bezüglich des Hauptdurchmessers bei einigen Tausendstel eines um lag.
Besonders gute Ergebnisse wurden beim Niederschlagen von Silan bei einer Temperatur von ungefähr 750° C bis ungefähr 900° C für das Herstellen des polykristallinen Siliziums erzielt.
Das in der öffnung 16 abgelagerte Silizium kann sowohl monokristallines oder polykristallines Silizium sein. Auf jeden Fall entsteht polykristallines Silizium, wenn es beim Niederschlagen über die öffnung 16 hinauswächst. Das Aufbringen des polykristallinen Siliziums wird so lange fortgesetzt, bis die gewünschte
Materialdicke erreicht ist.
Nachdem das polykristalline Silizium auf der Isolierschicht 14 angebracht ist, wird mit Hilfe des herkömmlichen photolithographischen Maskierungsund Atzverfahrens das polykristalline Material in bestimmten Bereichen wieder entfernt. In Fig. 1 wurde durch entsprechendes Entfernen des polykristallinen Siliziums ein Widerstand 20 gebildet. Der Verlauf des Widerstands ist in Fig. 2 dargestellt, die eine Draufsicht auf die Halbleiterschaltung von Fig. 1 zeigt. Der Widerstand 20 erstreckt sich entsprechend der Darstellung vom Emitter 22 des Schaltungselements 12 bis zu den Kontaktflächen 24.
Der Kollektor des Transistors wird mit einem anderen, nicht dargestellten Teil der Schaltung über die Leitung 26 verbunden. In gleicher Weise wird auch die Basis des Transistors mit einem anderen nicht dargestellten Teil der Schaltung durch die Leitung 28 verbunden. Die Leitungen 26 und 28 werden durch eine auf das Niederschlagen des kristallinen Siliziums folgende Metallisierung in einer ersten Ebene gebildet. Die elektrische Verbindung von den Leitungen 26 und 28 mit den entsprechenden Bereichen des Transistors erfolgt durch öffnungen in der Isolierschicht 14. Diese öffnungen werden mit Hilfe der herkömmlichen Fotoätztechnik hergestellt. Für die Leitungen 26 und 28 werden normalerweise Metalleitungen aus Gold oder Aluminium verwendet.
Wenn eine sehr komplizierte Leitungsführung über der Isolierschicht 14 benötigt wird, kann ein mit hohem Schmelzpunkt schmelzendes Metall wie Molybdän, Tantal oder Wolfram als Leitermaterial über der ersten Isolierschicht angebracht und durch eine zweite Isolierschicht abgedeckt werden, bevor darauf das polykristalline Silizium angebracht wird.
In jedem Fall wird das gewünschte elektrische Leitungsmuster in der ersten Metallschicht mit Hilfe der Fotoätztechnik hergestellt, bei der in bestimmten Bereichen die Metallschicht weggeätzt wird, so daß nur die gewünschten Leitungsverbindungen zu den entsprechenden Bereichen bestehen bleiben.
Unabhängig von der Reihenfolge, in welcher die Leitungen in den Schaltungselementen aus polykristallinem Material hergestellt werden, zeigte sich, daß die ohmschen Kontaktanschlüsse direkt durch das Anbringen von Metalleitern an dem polykristallinen Silizium geschaffen werden können, ohne daß ein Eindiffundieren einer Dotierungssubstanz in den Kontaktbereich notwendig ist. Die Leitung 30 kann z. B. direkt mit der Kontaktfläche 24 des Widerstandes 20 verbunden werden. Diese Eigenschaft, aaß Metalleitungen direkt mit dem polykristallinen Silizium verbunden werden können, erleichtert das Herstellen von Leitungsverbindungen in einem vielschichtigen Aufbau.
Normalerweise kann der Widerstandswert des aufgebrachten polykristallinen Siliziums durch die Dicke und Breite des Halbleitermaterials festgelegt werden, welches nach dem Wegätzen der übrigen Teile zurückbleibt. Zusätzlich kann jedoch auch der Widerstandswert durch das Zusetzen einer Dotierungssubstanz zu dem polykristallinen Halbleitermaterial geändert werden. Wenn der Widerstandswert des polykristallinen Siliziums z. B. verkleinert werden soll, kann Gallium, Phosphor oder Bor als Dotierungssubstanz verwendet werden. Die Dotierung kann leicht durchgeführt werden. Bei dem vorausgehend beschriebenen Beispiel, bei welchem Silan mit einem
Wasserstoffträgergas zugeführt wird, kann Phosphorwasserstoff beigesetzt werden, um ein Niederschlagen von Phosphor gleichzeitig mit dem Silizium und damit eine Verringerung des Widerstandswertes zu bewirken.
In Fig. 3 ist eine weitere Ausführungsform einer Halbleiterschaltung dargestellt, bei welcher über der Isolierschicht 14 eine polykristalline Siliziumschicht 40 als ein Belag eines Kondensators gebildet ist. Wie beim Widerstand 20 gemäß Fig. 1 kann die polykristalline Siliziumschicht 40 eine Dotier ungssubstanz enthalten. Die Konzentration der Dotierungssubstanz ändert die Kapazität des endgültigen Kondensatoraufbaus.
Als zweiter Belag des Kondensators findet eine Metallschicht 42 Verwendung, die auf der Oberfläche einer über der polykristallinen Siliziumschicht 40 angeordneten Schicht 44 aus dielektrischem Material angebracht wird. Die Änschiußieitung 46 besteht der Einfachheit halber aus einer von außen her zugeführten und an der Metallschicht befestigten Leitung. Selbstverständlich kann der Kondensatorbelag 42 auch mit einem anderen Schaltungselement über eine auf der dielektrischen Schicht 44 geführten Leitung verbunden sein. Die dielektrische Schicht 44 kann aus Siliziumoxyd oder Siliziumnitrid bestehen. Die übrigen Schaltungselemente und Leitungen 26 und 28 gemäß Fig. 3 sind aus Metallen mit hohen Schmelzpunkten hergestellt, die zwischen isolierenden Schichten gemäß Fig. 1 und 2 ausgebildet sind.
Eine weitere Ausführungsform der Halbleiterschaltung ist in Fig. 4 dargestellt, bei der eine Vielzahl von Schichten 40 und 48 abwechselnd mte einer Vielzahl von Schichten 50 und 52 aus polykristallinem Silizium übereinander gestapelt sind, um eine Kondensatoreinheit mit größerer Kapazität pro Flächeneinheit in einem vielschichtigen Aufbau zu schaffen. Wechselweise aufeinanderfolgende Platten sind hierfür miteinander verbunden. Dazu werden die Schichten 40 und 48 durch eine Öffnung durch ein Leiterelement 54 aus polykristallinem Silizium miteinander verbunden, das gegen die Kondensatorbeläge 50 und 52 isoliert ist. In gleicher Weise sind die Schichten 50 und 52 über eine Öffnung durch ein metallisches Leiterelement 56 verbunden, das durch die Öffnung auf die Platte 50 und die Platte 52 niedergeschlagen wird, wobei jedoch dieses metallische Leiterelement gegen die Schichten 40 und 48 isoliert ist. Das Leiterelement 46 ist als ausgedehnter Flächenkontakt dargestellt, der elektrisch mit einem anderen nicht dargestellten Schaltungselement verbunden sein kann, oder aber auch elektrisch freiliegt. Der übrige Teil der Anordnung gemäß Fig. 4 ist in derselben Weise wie.bereits anhand von Fig. 1 besenrieben aufgebaut.
In Fig. S ist eine weitere Ausführungsform einer Halbleiterschaltung dargestellt, bei der die Kapazität der polykristallinen, in der zweiten Ebene angeordneten Siliziumschicht 40 durch einen darin ausgebildeten Bereich 60 verbessert wird, der eine P- oder N-Leitung entsprechend dem verwendeten Dotierungsmaterial besitzt. Normalerweise wird der Bereich 60 derart dotiert, daß eine gegenüber der Schicht 40 entgegengesetzte Leitfähigkeit erhalten wird. Auf diese Weise bildet sich ein Übergang aus, und es entsteht ein Kondensator mit einem verbesserten Gütefaktor Q. Da das gemäß der obigen Erläuterungen ausgebildete polykristalline Silizium sehr feinkörnig ist, besteht die Möglichkeit, eine P- oder N-Leitung
durch die Verwendung entsprechender Dotierungssubstanzen, d. h. entsprechender Akzeptor-Störstellen oder Donator-Störstellen zu schaffen. Für eine P-Leitung werden z. B. als Dotierungssubstanz Bor oder Gallium verwendet, wogegen für eine N-Leitung als Dotierungssubstanz Phosphor, Arsen oder Antimon Verwendung finden. Obwohl das gleichzeitige Niederschlagen der Dotierungssubstanz mit dem Silizium in Verbindung mit der Herstellung eines Widerstands mit unterschiedlichem Widerstandswert beschrieben wurde, wird dieses Verfahren in der Regel nur für die Erzeugung einer N-Leitung verwendet. Insbesondere wird als chemische Substanz Phosphin, Arsin oder Antimonpentachlorid mit Hilfe eines Wasserstoffträgergases eingeführt und thermisch aufbereitet, um das Niederschlagen der die N-Leitung bewirkenden Donator-Störstellen zu bewirken. Das gleiche Verfahren kann auch für die Herstellung einer P-Leitung verwendet werden, wenn Diboran oder üalliumtrichlorid mit einem Wasserstoffträgergas vereinigt und thermisch zersetzt wird, um das gleichzeitige Niederschlagen der Akzeptor-Störstellen mit dem vielkristallinen Halbleiter zu bewirken. In der Regel wird jedoch der Bereich mit P-Leitungdurch eine Diffusion hergestellt. Bei einer solchen Diffusion wird zunächst eine Verbindung wie z. B. Bortribromid in einem Edelgas, z. B. Stickstoff, mit einem kleinen Anteil von Sauerstoff thermisch in einer temperaturgeregelten Umgebung zersetzt, um das Niederschlagen einer Borglasur zu bewirken. Sodann wird aus der Borglasur Bor in den vielkristallinen Halbleiter eindiffundiert und die N-Leitung an allen freiliegenden Stellen des polykristallinen Siliziums in eine P-Leitung umgewandelt.
In Fig. 5 ist die dielektrische Schicht 44 über der polykristallinen Siliziumschicht 40 und deren entgegengesetzt dotierten Bereich 60 angeordnet. Auf der dielektrischen Schicht 44 ist der zweite Belag 62 des Kondensators in Form einer Metallschicht angeordnet. Auf diese Weise erhält man einen Kondensate* mit einem verbesserten Gütefaktor Q und einer erhöhten Kapazität pro Flächeneinheit. Die Leitungen 46 und 61 sind der Einfachheit halber als Kontaktanschlüsse dargestellt.
Fig. 6 zeigt eine weitere Ausführungsform einer Halbleiterschaltung, bei der die polykristalline Siliziumschicht 40 mit einem PN-Übergang 66 versehen wird, indem wahlweise Akzeptor- oder Donator-Störstellen, wie bereits beschrieben, eingeführt werden. In den Öffnungen 69 und 71 in der Isolierschicht 14 ist ein Halbleitermaterial 68, 70 vorgesehen, das als Quelle und Senke für einen Feldeffekttransistor oder in einem anderen Fall als Basisanschlüsse für einen PN-FIächentransistor Verwendung findet. Über dem polykristallinen Silizium ist eine Isolierschicht 72 vorgesehen, in der eine Öffnung 73 eingeätzt ist. Durch diese Öffnung in der Isolierschicht 72 stellt ein durch Aufdampfen aufgebrachter metallischer Leiter 74 einen ohmschen Kontakt mit dem Bereich 78 innerhalb des Übergangs 66 her. Der Leiter 74 steht steht mit weiteren nicht dargestellten Schaltungsteilen in Verbindung und spannt den Übergang 66 in Sperrichtung vor; er stellt somit die Gate-Elektrode des Feldeffekttransistors dar, mit der der Kanal zwischen der Quelle 68 und der Senke 70 und somit der Strom zwischen diesen beiden gesteuert werden kann. Der Leiter 74 kann jedoch auch als Emitter eines PN-FIächentransistors Verwendung finden, um den
Übergang 66 abwechselnd in Durchlaßrichtung und Sperrichtung vorzuspannen, wodurch das Ein- und Ausschalten des zwischen den Basisanschlüssen 68 und 70 fließenden Stroms für den gewünschten Anwendungsfall bewirkt wird.
In dem polykristallinen Silizium können weitere Schaltungselemente gebildet werden, ohne daß überschüssiges Halbleitermaterial niedergeschlagen und anschließend die Halbleiterscheibe geläppt, poliert oder gereinigt werden muß. Das feinkörnige polykristalline Halbleitermaterial besitzt nicht nur eine Korngröße mit einem Hauptdurchmesser von weniger als 0,5 μπι, sondern enthält auch keine Korngröße, die über V2 μπι hinausgeht. Diese begrenzte maximale Größe wird im Hinblick auf die erzielten Vorteile als sehr bedeutend angesehen. Unter Verwendung des beschriebenen Verfahrens können eine zweite und nachfolgend weitere Schichten eines feinkörnigen polykristallinen Siliziums geschaffen werden, indem
Temperaturen von etwa 800 bis 885° C bei einer Wachstumsgeschwindigkeit von 0,25 bis 0,75 μηι/min verwendet werden, wobei Widerstandswerte von 1000, 5000, 10000 und 100000 Ohm/Quadrat erzielbar sind. Es läßt sich eine polykristalline Siliziumschicht mit 10~3 mm Dicke über einer Isolier-Schicht mit 0,2 · 10~3 mm bis 4 · ΙΟ"1 mm Dicke bei Siliziumdioxyd herstellen. Dabei können Übergänge in dem polykristallinen Silizium ausgebildet werden.
Das Verfahren gemäß der obigen Ausführungen kann zum dichteren Aufbau von Halbleiterelementen pro Oberflächeneinheit verwendet werden. Wenn überdies Widerstände aus polykristallinem Silizium in der zweiten Ebene anstelle der ersten, aus einem monokristallinen Silizium bestehenden Ebene angeordnet werden, besitzt die Halbleiterschaltung eine größere Widerstandsfähigkeit gegen Strahlung und insbesondere gegen das Auslösen einer Fehlfiinktinn bei einer hohen Strahlendosis.
Hierzu 3 Blatt Zeichnungen

Claims (13)

Patentansprüche:
1. Integrierte Halbleiterschaltung mit einem Träger aus monokristalünem Silizium, einem in einem Oberflächenbereich des Trägers gebildeten Schaltungselement, einer diesen Oberflächenbereich bedeckenden Isolierschicht, die wenigstens eine öffnung über einem ausgewählten Bereich des Schaltungselements aufweist, einem in einer zweiten Ebene über der Isolierschicht gebildeten weiteren Schaltungselement und einer elektrischen Anschlußverbindung, die durch die öffnung der Isolierschicht hindurch den ausgewählten Bereich des in dem Träger gebildeten Schaltungselements mit dem in der zweiten Ebene liegenden Schaltungselement verbindet, dadurch gekennzeichnet, daß mindestens eine Schicht (20; 40; 40, 48, 50, 52) des in der zweiten Ebene Hegenden Schaltungselemente und die mit dieser Schicht einstückig ausgebildete Anschlußverbindung (18) aus Silizium bestehen, wobei das Silizium der Schicht (20; 40) des in der zweiten Ebene liegenden Schaltungselements polykristallin ist und eine gleichmäßig verteilt Korngröße mit einem effektiven mittleren Durchmesser von weniger als 0,25 um aufweist.
2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das in der zweiten Ebene liegende Schaltungselement ein passives Schaltungselement ist.
3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß das passive Schaltungselement ein ohmscher Widerstand ist, bei dem die Schicht (20) aus polykristallinen! Silizium an beiden Enden jeweils mit einem ohmschen. Kontaktanschluß versehen ist.
4. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß das passive Schaltungselement ein Kondensator ist, bei dem der eine leitende Belag aus der Schicht (40) aus polykristallinem Silizium gebildet ist und der eine diese Schicht (40) bedeckende Schicht (44) aus dielektrischem Material sowie einen über der Schicht aus dielektrischem Material liegenden zweiten leitenden Belag (42) aufweist.
5. Integrierte Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Kondensator mehr als eine Schicht aus dielektrischem Material und mehr als eine Schicht (40, 48, 50, 52) aus polykristallinem Silizium zur Bildung mehrerer Kondensatorbeläge aufweist, wobei die Schichten aus dielektrischem Material und aus polykristallinem Silizium abwechselnd übereinander gestapelt sind, und daß elektrische Leiterelemente (54,56) abwechselnde Schichten (40,48; 50, 52) aus polykristallinem Silizium zur Erzielung der gewünschten Kapazität miteinander verbinden.
6. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht (40) aus polykristallinem Silizium Zonen des entgegengesetzten Leitungstyps (40; 60; 70, 78) mit einem dazwischenliegenden PN-Übergang ent* hält.
7. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß das in der zweiten Ebene liegende Schaltungselement ein Kondensator (40, 44, 62) ist, bei dem der PN-
Übergang zur Verbesserung des Gütefaktors Q dient,
8. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß das in der zweiten Ebene liegende Schaltungselement ein Feldeffekttransistor ist,
9. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß das in der zweiten Ebene liegende Schaltungselement ein Doppelbasis-Transistor ist,
10. Verfahren zur Herstellung einer integrierten Halbleiterschaltung nach einem der vorhergehenden Ansprüche, bei dem in einem Oberflächenbereich eines Halbleiterträgers aus monokristallinem Silizium ein Schaltungselement gebildet wird, über diesem Oberflächenbereich eine Isolierschicht aufgebracht wird, in der Isolierschicht eine öffnung zum Freilegen eines ausgewählten Bereichs des Schaltungselements angebracht und ein weiteres Schaltungselement in einer zweiten Ebene gebildet wird, das durch die öffnung in der Isolierschicht mit dem im Halbleiterträger liegenden Schaltungselement in elektrischer Verbindung steht, dadurch gekennzeichnet, daß über der Isolierschicht bei einer Temperatur von weniger als 900° C und bei einer Wachstumsgeschwindigkeit von weniger ah 1 μΐη/min eine Schicht aus polykristallinem Silizium mit einer gleichmäßig verteilten Korngröße von weniger als 0,25 μπι und mit einer im wesentlichen glatten Oberfläche aufgebracht wird und daß die Schicht aus polykristallinem Silizium zumindest als Teil des weiteren Schaltungselements verwendet wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die elektrische Verbindung zwischen dem Schaltungselement in der zweiten Ebene und dem Schaltungselement in dem Oberflächenbereich des Halbleiterträgers durch Einbringen von monokristallinem "ilizium in die öffnung in der Isolierschicht gebildet wird, wobei das die elektrische Verbindung bildende monokristalline Silizium einstückig mit der über der Isolierschicht aufgebrachten Schicht aus polykristallinem Silizium verbunden ist.
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß mit der Schicht aus polykristallinem Silizium des in der zweiten Ebene liegenden Schaltungselements ein Metalleiter zur Erzielung eines ohmschen Kontaktanschlusses direkt verbunden wird.
13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in der Schicht aus polykristallinem Silizium Zonen unterschiedlichen Leitungstyps zur Bildung eines in dem Schaltungselement der zweiten Ebene verwendeten PN-Ubergangs erzeugt werden.
DE1903961A 1968-01-29 1969-01-28 Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung Expired DE1903961C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70146068A 1968-01-29 1968-01-29
US81337969A 1969-02-27 1969-02-27

Publications (3)

Publication Number Publication Date
DE1903961A1 DE1903961A1 (de) 1969-07-31
DE1903961B2 true DE1903961B2 (de) 1979-10-25
DE1903961C3 DE1903961C3 (de) 1980-07-17

Family

ID=27106790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1903961A Expired DE1903961C3 (de) 1968-01-29 1969-01-28 Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (2) US3519901A (de)
DE (1) DE1903961C3 (de)
FR (1) FR1597169A (de)
GB (1) GB1238688A (de)
NL (1) NL161620C (de)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3894893A (en) * 1968-03-30 1975-07-15 Kyodo Denshi Gijyutsu Kk Method for the production of monocrystal-polycrystal semiconductor devices
US3675090A (en) * 1968-11-04 1972-07-04 Energy Conversion Devices Inc Film deposited semiconductor devices
US3825997A (en) * 1969-10-02 1974-07-30 Sony Corp Method for making semiconductor device
US4416049A (en) * 1970-05-30 1983-11-22 Texas Instruments Incorporated Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
US3667008A (en) * 1970-10-29 1972-05-30 Rca Corp Semiconductor device employing two-metal contact and polycrystalline isolation means
US3699646A (en) * 1970-12-28 1972-10-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure
JPS5347669B1 (de) * 1971-01-14 1978-12-22
US3921282A (en) * 1971-02-16 1975-11-25 Texas Instruments Inc Insulated gate field effect transistor circuits and their method of fabrication
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
NL161306C (nl) * 1971-05-28 1980-01-15 Fujitsu Ltd Werkwijze voor de vervaardiging van veldeffecttransis- toren met geisoleerde stuurelektrode.
JPS555704B1 (de) * 1971-06-15 1980-02-08
JPS5443356B2 (de) * 1971-06-16 1979-12-19
US4396933A (en) * 1971-06-18 1983-08-02 International Business Machines Corporation Dielectrically isolated semiconductor devices
JPS4835778A (de) * 1971-09-09 1973-05-26
US3791024A (en) * 1971-10-21 1974-02-12 Rca Corp Fabrication of monolithic integrated circuits
BE794202A (fr) * 1972-01-19 1973-05-16 Intel Corp Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires
JPS5513137B2 (de) * 1972-02-10 1980-04-07
US3988824A (en) * 1972-05-22 1976-11-02 Hewlett-Packard Company Method for manufacturing thin film circuits
US3864817A (en) * 1972-06-26 1975-02-11 Sprague Electric Co Method of making capacitor and resistor for monolithic integrated circuits
US3897282A (en) * 1972-10-17 1975-07-29 Northern Electric Co Method of forming silicon gate device structures with two or more gate levels
US3860836A (en) * 1972-12-01 1975-01-14 Honeywell Inc Stabilization of emitter followers
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
US3978515A (en) * 1974-04-26 1976-08-31 Bell Telephone Laboratories, Incorporated Integrated injection logic using oxide isolation
JPS5543624B2 (de) * 1975-01-29 1980-11-07
JPS5543625B2 (de) * 1975-01-29 1980-11-07
JPS5132957B1 (de) * 1975-04-30 1976-09-16
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
US4016016A (en) * 1975-05-22 1977-04-05 Rca Corporation Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices
US4028694A (en) * 1975-06-10 1977-06-07 International Business Machines Corporation A/D and D/A converter using C-2C ladder network
JPS5215262A (en) * 1975-07-28 1977-02-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its manufacturing method
US4317844A (en) * 1975-07-28 1982-03-02 Rca Corporation Semiconductor device having a body of amorphous silicon and method of making the same
JPS5950113B2 (ja) * 1975-11-05 1984-12-06 株式会社東芝 半導体装置
JPS5268376A (en) * 1975-12-05 1977-06-07 Nec Corp Semiconductor device
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
US4173819A (en) * 1976-02-13 1979-11-13 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing a dynamic random access memory using MOS FETS
US4004954A (en) * 1976-02-25 1977-01-25 Rca Corporation Method of selective growth of microcrystalline silicon
FR2404922A1 (fr) * 1977-09-30 1979-04-27 Radiotechnique Compelec Dispositif semi-conducteur formant cellule de memoire morte programmable
JPS5214592B1 (de) * 1976-08-17 1977-04-22
US4208781A (en) * 1976-09-27 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
US4167804A (en) * 1976-12-13 1979-09-18 General Motors Corporation Integrated circuit process compatible surge protection resistor
US4133000A (en) * 1976-12-13 1979-01-02 General Motors Corporation Integrated circuit process compatible surge protection resistor
JPS5233473B1 (de) * 1976-12-20 1977-08-29
US4187602A (en) * 1976-12-27 1980-02-12 Texas Instruments Incorporated Static memory cell using field implanted resistance
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
JPS53108776A (en) * 1977-03-04 1978-09-21 Nec Corp Semiconductor device
US4234889A (en) * 1977-05-31 1980-11-18 Texas Instruments Incorporated Metal-to-moat contacts in N-channel silicon gate integrated circuits using discrete second-level polycrystalline silicon
US4209716A (en) * 1977-05-31 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer
JPS5828744B2 (ja) * 1977-05-31 1983-06-17 テキサス インスツルメンツ インコ−ポレイテツド シリコンゲ−ト型集積回路デバイスおよびその製造方法
US4240097A (en) * 1977-05-31 1980-12-16 Texas Instruments Incorporated Field-effect transistor structure in multilevel polycrystalline silicon
JPS5423386A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Manufacture of semiconductor device
JPS5910581B2 (ja) * 1977-12-01 1984-03-09 富士通株式会社 半導体装置の製造方法
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
US4214917A (en) * 1978-02-10 1980-07-29 Emm Semi Process of forming a semiconductor memory cell with continuous polysilicon run circuit elements
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
US4348804A (en) * 1978-07-12 1982-09-14 Vlsi Technology Research Association Method of fabricating an integrated circuit device utilizing electron beam irradiation and selective oxidation
JPS5522881A (en) * 1978-08-30 1980-02-18 Tdk Corp Manufacturing method of semiconductor device
JPS594866B2 (ja) * 1978-08-30 1984-02-01 ティーディーケイ株式会社 絶縁ゲイト型電界効果半導体装置の作製方法
JPS5522882A (en) * 1978-08-30 1980-02-18 Tdk Corp Semiconductor device
DE2842319A1 (de) * 1978-09-28 1980-04-17 Siemens Ag Monolithisch integrierte schaltung mit hoher spannungsfestigkeit zur koppelung galvanisch getrennter schaltkreise
US4210950A (en) * 1978-09-29 1980-07-01 Bell Telephone Laboratories, Incorporated High-ratio-accuracy capacitor geometries for integrated circuits
US4249968A (en) * 1978-12-29 1981-02-10 International Business Machines Corporation Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers
US4475964A (en) * 1979-02-20 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
EP0020135A1 (de) * 1979-05-29 1980-12-10 Massachusetts Institute Of Technology Dreidimensionale Integration durch graphische Epitaxie
US4291328A (en) * 1979-06-15 1981-09-22 Texas Instruments Incorporated Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
JPS561556A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Semiconductor device
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device
JPS5643752A (en) * 1979-09-17 1981-04-22 Mitsubishi Electric Corp Mos memory cell
US4411059A (en) * 1979-10-18 1983-10-25 Picker Corporation Method for manufacturing a charge splitting resistive layer for a semiconductor gamma camera
WO1981002222A1 (en) * 1980-01-21 1981-08-06 Mostek Corp Composit gate interconnect structure
JPS5741826B1 (de) * 1980-02-08 1982-09-04
US4404658A (en) * 1980-03-12 1983-09-13 Harris Corporation Mesa bipolar memory cell and method of fabrication
US4292730A (en) * 1980-03-12 1981-10-06 Harris Corporation Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization
JPS55160456A (en) * 1980-05-30 1980-12-13 Hitachi Ltd Semiconductor device
FR2493045A1 (fr) * 1980-10-23 1982-04-30 Thomson Csf Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
EP0056186A3 (de) * 1981-01-08 1983-07-20 Texas Instruments Incorporated Integrierte Schaltungsanordnung mit Diodenverbindungsebene
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
DE3241959A1 (de) * 1981-11-13 1983-05-26 Canon K.K., Tokyo Halbleiterbauelement
JPS5921034A (ja) * 1982-07-27 1984-02-02 Toshiba Corp 半導体装置
FR2544752B1 (fr) * 1983-04-25 1985-07-05 Commissariat Energie Atomique Procede de croissance amorphe d'un corps avec cristallisation sous rayonnement
US4528582A (en) * 1983-09-21 1985-07-09 General Electric Company Interconnection structure for polycrystalline silicon resistor and methods of making same
US4651409A (en) * 1984-02-09 1987-03-24 Ncr Corporation Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor
NL8400789A (nl) * 1984-03-13 1985-10-01 Philips Nv Werkwijze omvattende het gelijktijdig vervaardigen van halfgeleidergebieden met verschillende dotering.
JPS6163061A (ja) * 1985-06-14 1986-04-01 Nec Corp 半導体装置
IT1214621B (it) * 1985-07-04 1990-01-18 Ates Componenti Elettron Procedimento per realizzare una resistenza di alto valore ohmico e minimo ingombro impiantata in un corpo di semiconduttore, e resistenza ottenuta.
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers
US4906987A (en) * 1985-10-29 1990-03-06 Ohio Associated Enterprises, Inc. Printed circuit board system and method
US4827323A (en) * 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
JPS63136668A (ja) * 1986-11-28 1988-06-08 Fuji Electric Co Ltd 半導体装置の製造方法
US5293138A (en) * 1988-04-12 1994-03-08 Electronic Decisions Incorporated Integrated circuit element, methods of fabrication and utilization
US5049958A (en) * 1989-01-27 1991-09-17 Texas Instruments Incorporated Stacked capacitors for VLSI semiconductor devices
JP3124473B2 (ja) * 1994-08-19 2001-01-15 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
JPH11220040A (ja) * 1998-02-02 1999-08-10 Mitsubishi Electric Corp スタティック半導体記憶装置
JP3431517B2 (ja) * 1998-10-13 2003-07-28 松下電器産業株式会社 半導体装置
TWI223733B (en) * 2003-09-25 2004-11-11 Toppoly Optoelectronics Corp LCD with a multi silicon layer structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3366519A (en) * 1964-01-20 1968-01-30 Texas Instruments Inc Process for manufacturing multilayer film circuits
US3323198A (en) * 1965-01-27 1967-06-06 Texas Instruments Inc Electrical interconnections

Also Published As

Publication number Publication date
DE1903961A1 (de) 1969-07-31
DE1903961C3 (de) 1980-07-17
US3570114A (en) 1971-03-16
GB1238688A (de) 1971-07-07
US3519901A (en) 1970-07-07
NL161620C (nl) 1980-02-15
NL6818552A (de) 1969-07-31
FR1597169A (de) 1970-06-22

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3141967C2 (de)
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE2954501C2 (de)
DE3632209C2 (de)
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1789106A1 (de) Halbleiteranordnung
DE3043289C2 (de)
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE1302005B (de)
DE2839044C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Sperrschicht
DE2123595A1 (de) Halbleiteranordnung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2140108A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1812130B2 (de) Verfahren zum herstellen einer halbleiter- oder dickfilmanordnung
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2409664C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen zur Ladungsübertragung
EP0396802A1 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)