DE1287696B - - Google Patents

Info

Publication number
DE1287696B
DE1287696B DENDAT1287696D DE1287696DA DE1287696B DE 1287696 B DE1287696 B DE 1287696B DE NDAT1287696 D DENDAT1287696 D DE NDAT1287696D DE 1287696D A DE1287696D A DE 1287696DA DE 1287696 B DE1287696 B DE 1287696B
Authority
DE
Germany
Prior art keywords
diode
zone
transistor
semiconductor body
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DENDAT1287696D
Other languages
English (en)
Other versions
DE1287696U (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Publication date
Priority claimed from GB14602/62A external-priority patent/GB1015532A/en
Priority claimed from GB3132263A external-priority patent/GB1023591A/en
Priority claimed from GB33754/63A external-priority patent/GB1022366A/en
Priority claimed from GB3512063A external-priority patent/GB1001150A/en
Priority claimed from GB3771663A external-priority patent/GB1015588A/en
Publication of DE1287696B publication Critical patent/DE1287696B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/719—Structural association with built-in electrical component specially adapted for high frequency, e.g. with filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Die Bonding (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

1 2
Die Erfindung bezieht sich auf ein Verfahren zum sind. Die Schaltelemente werden nun mit der Basis-
Herstellen einer Halbleiterfestkörperschaltung, bei zone eines Transistors und nicht mit der Kollektor-
dem in einem als Kollektorzone dienenden Halb- zone verbunden, und zwar dadurch, daß über einer
leiterkörper nach dem Planarverfahren mittels zwei- Isolierschicht verlaufende Metallstreifen Basiszone
maliger Diffusion von der gleichen Oberfläche her 5 und Schaltelemente miteinander kontaktieren,
die Basis und der Emitter eines Transistors und die Demgegenüber wird die genannte Aufgabe einer
beiden Zonen einer Diode jeweils gleichzeitig und Verbindung von Kollektorzone eines Transistors und
mit dem gleichen Leitfähigkeitstyp erzeugt werden Elektrodengebiet einer Diode von entgegengesetztem
und anschließend die eine der beiden Zonen der Leitungstyp erfindungsgemäß dadurch gelöst, daß in
Diode mit der Kollektorzone elektrisch leitend ver- io die genannte Oberfläche des Halbleiterkörpers eine
bunden wird. die zuerst erzeugte Zone der Diode und die Kollektor-
Um den Begriff Planarverfahren zu erläutern und zone des Transistors verbindende dünne Metallfilmeine Grundlage für die Erklärung des der Erfindung schicht einlegiert wird. Diese Lösung hat den Vorteil, zugrunde liegenden Problems zu schaffen, wird zu- daß eine direkt in die Halbleiteroberfläche ohne Zwierst eine Beschreibung einer bekannten, zweimal dif- 15 schenschaltung einer Isolierschicht einlegierte Metallfundierten, nach dem Planarverfahren in einem filmschicht die elektrische Verbindung herstellt. Somit Siliziumeinkristall hergestellten Halbleiterfestkörper- kann aber die Isolierschicht eingespart werden, und schaltung gegeben, und zwar an Hand der F i g. 1, 2 es ergibt sich ein einfach und wirtschaftlich rationell und 3 der Zeichnung, die in schematischer Darstel- herstellbares Bauelement, bei dem in zwei Diffusionslung einen Querschnitt bzw. eine Draufsicht und das so schritten die Zonen von Transistor und Diode erSchaltbild zeigen, d. h. einen npn-Transistor, dessen zeugt werden und bei dem abschließend lediglich Kollektor in Reihe mit der Kathodenseite einer Diode noch die Metallfilmschicht einlegiert wird,
geschaltet ist. Ausführungsformen der Erfindung sollen nun
Das Verfahren zum Herstellen dieser Halbleiter- durch ein Beispiel an Hand der Fig. 4 bis 11 der
festkörperschaltung geht von einer Scheibe 1 aus 35 Zeichnungen erläutert werden.
η-leitendem Silizium aus. Zwei p-leitende Gebiete 2 F i g. 4 zeigt schematisch den Querschnitt eines
und 3 werden durch Eindiffundieren von Störstoffen Teiles einer Halbleiterfestkörperschaltung gemäß der
durch Öffnungen hindurch hergestellt, die aus der Erfindung;
Siliziümdioxydschutzschicht 4 mit Hilfe des fotolitho- F i g. 5 zeigt eine Draufsicht der in Fig. 4 darge-
grafischen Verfahrens herausgeätzt wurden. Gleich- 30 stellten Anordnung;
zeitig wird die Siliziumdioxydschicht wieder gebildet. F i g.6 zeigt die Schaltung der in den F i g. 4 und 5
Eine einzelne «+-leitende Emitterzone 5 wird dann dargestellten Anordnung;
nach derselben Technik eindiffundiert. So bildet die F i g. 7 zeigt eine Draufsicht der Anordnung einer
η-leitende Scheibe 1 als Halbleiterkörper die Kollek- doppelt diffundierten, nach dem Planarverfahren
torzone des Transistors T und die Kathodenzone der 35 hergestellten Festkörper-NOR-Schaltung, in welcher
Diode D. Das p-leitende Gebiet 2 bildet die Basis- die Diodenpolaritäten in bezug auf den Transistor
zone des Transistors T und das p-leitende Gebiet 3 gemäß der Erfindung hergestellt werden, bevor die
die Anodenzone der Diode D. Die Emitterelektrode 6 Elektroden für den Niederschlag der notwendigen
und die Basiselektrode 7 des Transistors sowie die Elektrodenkontakte freigelegt werden;
Anode8 der Diode werden durch die Siliziumdioxyd- 4° Fig. 8 zeigt die Draufsicht der in Fig. 7 darge-
schicht 4 hindurch freigeleget und ein Aluminium- stellten Anordnung, nachdem die Elektrodenkon-
film, der zuerst auf die gesamte Oberfläche des Kri- takte aufgebracht worden sind;
stalls aufgebracht und dann mit Hilfe des fotolitho- F i g. 9 zeigt schematisch einen Querschnitt der
grafischen Verfahrens von der Siliziumdioxydfläche in F i g. 8 dargestellten Anordnung entlang der
entfernt wurde, in das Silizium an diesen frei liegen- 45 Linie A-A;
den Stellen einlegiert. Fig. 10 zeigt die Draufsicht der in Fig. 8 darge-
In der nun zweimal diffundierten oben beschriebe- stellten Anordnung, nachdem die für die Herstellung
nen Anordnung, bei welcher der Transistor durch der Zwischenverbindungen erforderliche Schablone
zwei Diffusionsprozesse und die Diode durch den aufgebracht wurde;
ersten der beiden Diffusionsprozesse hergestellt 5° Fig. 11 zeigt'das Schaltbild der in Fig. 10 darge-
wurde, entspricht die Polarität der Diode der des stellten Anordnung.
Transistors, da der Halbleiterkörper eine gemein- Das Verfahren zum Herstellen der in den F i g. 4
same Elektrodenzone für beide ist. Jedoch ist es z. B. und 5 dargestellten Anordnung geht von einer n-lei-
in logischen Schaltungen oft notwendig, eine PoIa- tenden Siliziumscheibe 11 aus. Die gesamte Ober-
rität der Diode zu haben, die der in Fig. 3 ge- 55 fläche der Siliziumscheibe-11 wird zuerst oxydiert,
zeigten entgegengesetzt ist, d. h., daß die Kollektor- um eine Oxydschicht 12 herzustellen. Auf diese
zone des Transistors und das Elektrodengebiet der Oxydschicht wird ein lichtempfindlicher Lack aufge-
Diode mit entgegengesetztem Leitungstyp in Reihe bracht und dann durch eine Maske hindurch belich-
geschaltet sind. Aufgabe der Erfindung ist es, diese tet, die undurchsichtige Flächen hat, entsprechend
Forderung mit einer doppelt diffundierten Anord- 60 den Gebieten, von denen das Oxyd entfernt werden
nung zu erfüllen. soll. Diese Flächen liegen etwas innerhalb der in
Aus der USA.-Patentschrift 2 981 877 ist es bereits Fig. 5 unsichtbaren Gebiete 13 und 14. Beim Entbekannt, einzelne in einem Halbleiterkörper erzeugte wickeln wird der unbelichtete Fotolack entfernt und Schaltelemente und deren elektrische Verbindungen durch chemisches Ätzen die Oxydschicht 12 von den herzustellen. Hierbei liegen die Schaltelemente jeweils 65 unbelichteten Gebieten abgetragen, so daß Öffnungen in einer von einem in Sperrichtung vorgespannten in der Oxydschicht gebildet werden. Dann wird der pn-übergang gebildeten Isolierwanne, so daß die entwickelte Fotolack mit Hilfe eines Lösungsmittels Schaltelemente gegen den Halbleiterkörper isoliert entfernt. Ein Störstoff vom p-Typ wird dann durch
3 4
diese Öffnungen hindurch eindiffundiert, um die freigelegt worden sind. Ausgehend von einer Silizium-Basiszone 15 des Transistors T und die Anodenzone scheibe, die aus einem η-leitenden Halbleiterkörper 16 der Diode D zu bilden. Diese Diffusion wird in als Unterlage besteht, der nach dem Epitaxialverfaheiner oxydierenden Atmosphäre ausgeführt, so daß ren auf einem η+-leitenden Halbleiterkörper erzeugt die ganze Oberfläche der Siliziumscheibe 11 mit der 5 wurde, wird eine p-leitende Schicht durch Diffusion Oxydschicht 12 bedeckt wird. Anschließend wird ein und anschließend eine n+-leitende Schicht durch örtliches Ätzen mit Hilfe von Fotolack und einer Diffusion unter Verwendung derselben grundlegen-Maske wiederholt, um die in Fig. 5 unsichtbaren den fotolithografischen Planartechnik, wie oben an Gebiete 17, 18 und 19 freizulegen. Dann wird ein Hand der Fig. 1 bis 6 beschrieben, erzeugt.
Störstoff zur Herstellung einer n+-Schicht eindiffun- io In F i g. 7 zeigen die nicht schraffierten Flächen diert, während die Oberfläche des Siliziumplättchens die Ausdehnung der p-leitenden, durch die erste
11 wieder mit der Oxydschicht 12 bedeckt wird, um Diffusion erzeugten und die schraffierten Flächen die die Emitterzone 20 des Transistors T, die Kathoden- Ausdehnung der n+-leitenden, durch die zweite Difzone der Diode D und ein besonderes Oberflächen- fusion erzeugten Schichten. Das p-leitende Gebiet 71 gebiet mit niedrigem spezifischem Widerstand 22 in 15 isoliert einen n+-leitenden Widerstand 72. Das p-leidem Kristallkörper nahe der Diode D zu bilden. Es tende Gebiet 73 bildet die Basis eines Transistors und sei darauf hingewiesen, daß eine doppelt diffundierte führt zu einem isolierten p-leitenden Widerstand 74. Diode D mit einem gleichrichtenden pn-übergang Der n+-leitende Emitter des Transistors ist mit 75 zwischen der p-leitenden Anodenzone 16 und dem bezeichnet. Das p-leitende Gebiet 76 stellt eine gen+-leitenden Gebiet 21 hergestellt wurde, wobei der 20 meinsame Anode für fünf Dioden dar und führt in gleichrichtende pn-übergang von dem η-leitenden ein Isoliergebiet für einen η-leitenden Widerstand 77. Kristallkörper der Scheibe 11 isoliert ist. Die n+-leitenden Kathoden der fünf Dioden sind bei
Bei der wieder mit Hilfe des Fotolackes und einer 78 dargestellt. Eine schmale n+-leitende Diffusions-Maske vorgenommenen stellenweisen Ätzung bleibt zone neben der p-leitenden gemeinsamen Anode der die Oberfläche der Siliziumscheibe 11 mit der Oxyd- 25 Dioden wird bei 79 gezeigt.
schicht 12 bedeckt, mit Ausnahme der frei liegenden F i g. 8 zeigt dieselbe Anordnung wie die in F i g. 7
Gebiete, die durch die in Fig. 5 schraffierten Flächen dargestellte, nachdem Elektrodenkontakte aus AIu-23, 24, 25 und 26 dargestellt sind. Aluminium wird minium durch Fenster im Siliziumdioxyd aufgebracht zuerst auf die gesamte obere Fläche der Oxydschicht und in derselben Weise, wie an Hand der F i g. 1
12 und die frei liegenden Gebiete der Scheibe 11 auf- 30 bis 6 beschrieben, in das Silizium einlegiert wurden, gedampft. Durch anschließendes stellenweises Ätzen Diese Aluminiumkontakte werden durch schraffierte mit Hilfe von Fotolack und einer Maske, welche die Flächen wie nachfolgend beschrieben dargestellt. 80 Umkehrung derer ist, die zur Freilegung der Gebiete und 81 bezeichnen Anschlüsse für den Widerstand 23, 24, 25 und 26 benutzt wurde, bleiben nur diese 72. 82 ist ein Kontakt zur Isolationszone 71. Der Gebiete mit einem Aluminiumfilm überzogen. Die 35 Transistor hat einen Basiskontakt 83 und einen Scheibe 11 wird dann erhitzt, um einen guten ohm- " Emitterkontakt 84. Der Widerstand 74 hat einen Ansehen Kontakt durch Bildung einer Legierung an der Schluß bei 85. Die den Dioden gemeinsame Anode Grenzschicht zwischen Aluminium und Silizium zu 76 ist mit der schmalen n+-leitenden Zone 79 miterhalten, tels der Aluminiumfläche 86 verbunden. Einzelne
In den F i g. 4 und 5 bezeichnen die Bezugsziffern 40 Dioden-Kathoden-Kontakte sind mit 87 bezeichnet.
23, 24, 25 und 26 den Emitterkontakt, den Basiskon- Die Anschlüsse für den Widerstand 77 sind mit 88
takt für den Transistor T und den Kathodenanschluß und 89 bezeichnet.
bzw. den Anodenanschluß für die Diode D, der sich F i g. 9 zeigt schematisch einen Schnitt der in als ein kurzschließender Streifen zum Halbleiter- Fig. 8 dargestellten Anordnung entlang der körper der η-leitenden Scheibe 11 erstreckt, d.h., 45 Linie A-A. Sie zeigt die η-leitende epitaktisch niederdaß das p-leitende Anodengebiet der Diode D über geschlagene Unterlage 90 auf dem n+-Ieitenden den gleichrichtenden pn-übergang mit dem η-leiten- Halbleiterkörper 91 und die schützende Siliziumden Halbleiterkörper der Scheibe 11 kurzgeschlossen dioxydschicht 92. Die eindiffundierten p-leitenden ist, so daß es mit dem Kollektor des Transistors T und n+-leitenden Gebiete sowie die Aluminiumkonin Reihe geschaltet ist. Somit ist eine Schaltung her- 50 takte und Anschlüsse sind mit denselben Bezugsgestellt, wie sie in F i g. 6 gezeigt ist. Die Kollektor- ziffern wie die in den F i g. 7 und 8 benutzten bezone des Transistors T ist in Reihe mit dem Elek- zeichnet.
trodengebiet der DiodeD von entgegengesetztem Fig. 10 zeigt die in Fig. 8 dargestellte Anord-
Leitungstyp geschaltet. nung mit einer Aluminiumschicht als Zwischen-
In dem oben beschriebenen Ausführungsbeispiel, 55 Verbindungsmuster, dargestellt durch schraffierte bei dem das einlegierte Aluminium den ohmschen Flächen, das auf das Siliziumdioxyd aufgedampft Kontakt an dem η-leitenden Silizium herstellt, ist ein wurde, um die zur Bildung einer vollständigen Schalbesonderes η+-leitendes Gebiet 22 mit niedrigem tung notwendigen Zwischenverbindungen herzuspezifischem Widerstand notwendig, um die Anoden- stellen. Fig. 11 zeigt das Schaltbild dieser vervollzone 16 der Diode an den Kollektor des Transistors 60 ständigten Anordnung.
anzuschließen. Die Schichten niedrigen Widerstandes Die in den Fig. 10 und 11 benutzten Bezugsbuchdes gleichen Leitungstyps in dem Halbleiterkörper stäben bezeichnen die äußeren Anschlüsse der Schalkönnen auch durch epitaktisches Wachstum herge- tung.
stellt werden. Die obige Beschreibung bezog sich auf doppelt dif-
F i g. 7 stellt eine Draufsicht auf eine doppelt dif- 65 fundierte, von einer η-leitenden Silizumscheibe ausfundierte, nach dem Planarverfahren hergestellte gehende, nach dem Planarverfahren hergestellte NOR-Schaltung dar, bevor die Elektroden für die Halbleiterfestkörperschaltungen mit Transistoren vom Aufbringung der notwendigen Elektrodenkontakte npn-Typ. Die Herstellung dieser Schaltung kann je-
doch auch von einer p-leitenden Siliziumscheibe ausgehen, und es können Transistoren vom pnp-Typ hergestellt werden. Wenn man der obenstehenden Beschreibung folgt und p-Leitung durch n-Leitung und umgekehrt ersetzt und die Polaritäten der Schaltungsanordnung umkehrt, wird ersichtlich, daß die Erfindung immer noch eine Schaltung ergibt, in welcher die Kollektorzone eines Transistors mit dem Elektrodengebiet von entgegengesetztem Leitungstyp einer Diode in Reihe geschaltet ist.
Ein wesentlicher Bestandteil des Planarprozesses ist die Maskierung der Kristalloberfläche zum Zwecke der Diffusion. Gegenwärtig ist Silizium vom technischen Standpunkt aus betrachtet das geeignetste Halbleitermaterial für den Diffusionsprozeß mit Hilfe einer Maske, da Siliziumdioxyd beständig ist und durch Wasserdampf und Sauerstoff während jeder Diffusionsstufe einfach hergestellt werden kann. Die Anwendbarkeit der Erfindung kann jedoch auch auf andere Halbleiterkristalle ausgedehnt werden, ob- ao gleich die technische Ausführung dann weniger einfach ist. Beispielsweise kann Germanium verwendet werden. Germaniumoxyd ist zwar weniger beständig, aber es ist möglich, den Planarprozeß durch Aufbringen einer Siliziummonoxydschicht auszuführen.
Obgleich Aluminium als das zur Bildung von Kontakten und zum Herstellen von Zwischenverbindungen der frei liegenden Elektrodengebiete benutzte Metall beschrieben wurde, können auch andere Metalle dazu verwendet werden, z. B. kann ein Bimetallfilm benutzt werden, wie bereits vorgeschlagen wurde.

Claims (5)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiterfestkörperschaltung, bei dem in einem als Kollektorzone dienenden Halbleiterkörper nach dem Planarverfahren mittels zweimaliger Diffusion von der gleichen Oberfläche her die Basis und der Emitter eines Transistors und die beiden Zonen einer Diode jeweils gleichzeitig und mit dem gleichen Leitfähigkeitstyp erzeugt werden und anschließend die eine der beiden Zonen der Diode mit der Kollektorzone elektrisch leitend verbunden wird, dadurch gekennzeichnet, daß in die genannte Oberfläche des Halbleiterkörpers eine die zuerst erzeugte Zone der Diode und die Kollektorzone des Transistors verbindende dünne Metallfilmschicht einlegiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in dem Halbleiterkörper vor dem Einlegieren der Metallfilmschicht eine ohmsche Kontaktstelle mit niedrigem spezifischem Widerstand zwischen der Metallfilmschicht und der Kollektorzone mittels der zweiten Diffusion erzeugt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Halbleiterkörper in seinem Ausgangszustand n-leitend ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Metallfilmschicht aus Aluminium besteht.
Hierzu 1 Blatt Zeichnungen
DENDAT1287696D 1962-04-16 Pending DE1287696B (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB14602/62A GB1015532A (en) 1962-04-16 1962-04-16 Improvements in or relating to semiconductor devices
GB3132263A GB1023591A (en) 1963-08-08 1963-08-08 Improvements in or relating to solid state circuits
GB33754/63A GB1022366A (en) 1963-08-26 1963-08-26 Improvements in or relating to semiconductor devices
GB3512063A GB1001150A (en) 1963-09-05 1963-09-05 Improvements in or relating to transistors
GB3771663A GB1015588A (en) 1963-09-25 1963-09-25 Improvements in or relating to semiconductor devices

Publications (1)

Publication Number Publication Date
DE1287696B true DE1287696B (de) 1969-01-23

Family

ID=27516142

Family Applications (5)

Application Number Title Priority Date Filing Date
DENDAT1287696D Pending DE1287696B (de) 1962-04-16
DEJ23535A Pending DE1282188B (de) 1962-04-16 1963-04-11 Elektrische Halbleiteranordnung mit mehreren voneinander isolierten streifenfoermigen Zuleitungen
DE1439529A Pending DE1439529B2 (de) 1962-04-16 1964-08-12 : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DEST22571A Pending DE1292758B (de) 1962-04-16 1964-08-21 Elektrisches Halbleiterbauelement
DEST22635A Pending DE1292761B (de) 1962-04-16 1964-09-05 Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung

Family Applications After (4)

Application Number Title Priority Date Filing Date
DEJ23535A Pending DE1282188B (de) 1962-04-16 1963-04-11 Elektrische Halbleiteranordnung mit mehreren voneinander isolierten streifenfoermigen Zuleitungen
DE1439529A Pending DE1439529B2 (de) 1962-04-16 1964-08-12 : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DEST22571A Pending DE1292758B (de) 1962-04-16 1964-08-21 Elektrisches Halbleiterbauelement
DEST22635A Pending DE1292761B (de) 1962-04-16 1964-09-05 Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US3244939A (de)
BE (4) BE651446A (de)
CH (2) CH423995A (de)
DE (5) DE1282188B (de)
NL (4) NL6408106A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374537A (en) * 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
US3444441A (en) * 1965-06-18 1969-05-13 Motorola Inc Semiconductor devices including lead and plastic housing structure suitable for automated process construction
US3387190A (en) * 1965-08-19 1968-06-04 Itt High frequency power transistor having electrodes forming transmission lines
US3469017A (en) * 1967-12-12 1969-09-23 Rca Corp Encapsulated semiconductor device having internal shielding
EP0271599B1 (de) * 1986-12-18 1991-09-04 Deutsche ITT Industries GmbH Kollektorkontakt eines integrierten Bipolartransistors
US5149958A (en) * 1990-12-12 1992-09-22 Eastman Kodak Company Optoelectronic device component package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1081571B (de) * 1955-06-20 1960-05-12 Siemens Ag Mit einer ausgehaerteten Masse umpresstes elektrisches Bauelement, insbesondere elektrischer Kondensator, und Verfahren zu seiner Herstellung
NL251064A (de) * 1955-11-04
FR1256116A (fr) * 1959-02-06 1961-03-17 Texas Instruments Inc Nouveaux circuits électroniques miniatures et procédés pour leur fabrication
LU38605A1 (de) * 1959-05-06
FR1284534A (fr) * 1959-05-06 1962-02-16 Texas Instruments Inc Fabrication de dispositifs semi-conducteurs
FR1279792A (fr) * 1960-02-08 1961-12-22 Pacific Semiconductors Transistor composite
FR1337348A (fr) * 1961-09-08 1963-09-13 Pacific Semiconductors Transistors de couplage
US3981877A (en) * 1972-08-14 1976-09-21 Merck & Co., Inc. Piperidylidene derivatives of carboxy-5H-dibenzo[a,d]cycloheptene

Also Published As

Publication number Publication date
DE1292758B (de) 1969-04-17
DE1439529A1 (de) 1968-10-31
BE652660A (de) 1965-03-04
NL6408106A (de) 1965-02-09
BE653537A (de) 1965-03-25
NL291538A (de)
BE651446A (de) 1965-02-08
NL6409849A (de) 1965-03-26
CH471468A (de) 1969-04-15
BE631066A (de)
DE1439529B2 (de) 1974-10-17
US3244939A (en) 1966-04-05
DE1282188B (de) 1968-11-07
DE1292761B (de) 1969-04-17
NL6409848A (de) 1965-03-08
CH423995A (de) 1966-11-15

Similar Documents

Publication Publication Date Title
DE2905022C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2745857C2 (de)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE1514818C3 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2133978B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
DE3618166A1 (de) Lateraltransistor
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1589687B2 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1287696B (de)
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE3411960C2 (de)
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE1639349B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1806980A1 (de) Halbleiter-Bauelement
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren