DE1264619C2 - Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere aus Silizium, einer Silizium-Germanium-Legierung oder aus Siliziumkarbid - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere aus Silizium, einer Silizium-Germanium-Legierung oder aus Siliziumkarbid

Info

Publication number
DE1264619C2
DE1264619C2 DE1965S0097677 DES0097677A DE1264619C2 DE 1264619 C2 DE1264619 C2 DE 1264619C2 DE 1965S0097677 DE1965S0097677 DE 1965S0097677 DE S0097677 A DES0097677 A DE S0097677A DE 1264619 C2 DE1264619 C2 DE 1264619C2
Authority
DE
Germany
Prior art keywords
sio
semiconductor
layer
surface part
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1965S0097677
Other languages
English (en)
Other versions
DE1264619B (de
Inventor
Dipl-Phys Helmut Gueckel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1965S0097677 priority Critical patent/DE1264619C2/de
Publication of DE1264619B publication Critical patent/DE1264619B/de
Application granted granted Critical
Publication of DE1264619C2 publication Critical patent/DE1264619C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)

Description

ί 264 öiy ÜÜ3
3 4
Berührung gebracht. Wesentlich für die Auswahl des Esessungea sind nicht kritisch. Es ist jedoch festeu- Boäeningsstoffes ist noch, daß das in ihm enthaltene stellen, daß dieses der Kontrolle der Emhteraäzuag
dotierende Element durch die SiO£-MasMerung zu- dienende Testfeoster S, das den Ober@ächenteil B des
rückgehalten wird, so daß ein Eiindißundieren in den Halbleiters freigibt, auf keinen FaO sieh auf die etek-
Halbleiter nur an SiOj-freien Stellen, insbesondere 5 trischen Eigenschaften des Bauelementes nach der
an der Stelle des Fensters 3, möglich ist, Herstellung störend auswirken darf. Das Testfeaster 9
Durch den bei diesem Diffusiossproeeß frei wer- ist a!so so weh entfernt von der Basiszone an der denden Sauerstoff (das Behandlungsgas enthält ge- Halbleiteroberfläche anzuordnen, daß durch dieses wohnlich keinen freien oder nur sehr wenig freien Fenster eingedrungenes Störstelfenmaterial nicht Sauerstoff; an der Halbleiteroberfläche wird jedoch io stört und gegebenenfalls durch Wegschneiden des die dotierende Verbindung unter Entstehung von Teiles mit dem Testfeaster 9 entfernt weiden kann, freiem Sauerstoff umgesetzt) wird an der Stelle des Ein Teil !1 tier durch das Testfenster frei gelassenen Fensters3 erneut eine SiO?-Schkht5 gebildet, wc- Halbleiteroberfläche/* wird mit einer gegen Oxydurch jedoch bekanntlich die Entstehung der Dotie- dation schützenden Maskierung !0 bedeckt rung für die Basiszone nicht unterbunden wird. Der 15 Nach dem ersten Arbeitsschritt und nach dem Aufbeschriebene Vorgang ist als Arbeitsschritt 1 im Sinn bringen der maskierenden Schicht ίβ an der Oberder Erfindung aufzufassen. Man erhält durch ihn den fläche des Halbleiters an der Stclie B erhält man dk in Fi g. 1 dargesteiften Zustand. in der F i g. 3 von oben und in der F i g. 4 im Schnitt
Den zweiten Arbeitsschritt bildet die Herstellung dargestellten Verhältnisse. Nach dem zweiten Arbeitsdes Emitters. Zu diesem Zweck wird, wie in der Pia- 30 schritt und der Entfernung der Schutzschicht 10 folgt na.technik üblich, an der Oberfläche der Basiszone 4 die in der F i g. 5 dargestellte Situation, die ein wicttin der Oxydschicht 5 ein — im Vergleich zum Fen- tiges TcJlzicJ des yoriifLvndcn Verfahrens darsiellf. stcr 3 kleineres — Fenster 6 eingeätzt, durch welches Wesentlich ist, daß die an den Oberfläcbcnteiien A der Oberflächenteil A freigelegt und die Lage der und 8 aufgewachsenen SK >,-Schichten exakt dieselbe • Emitterzone bestimmt wird. Durch dieses Fenstern as Dicke aufweisen und diese Dicke auch bis zu dem wird ein den Leitungsryp des Grundmaterials erzeu- der Kontaktierung des Fmitiers dienenden Abtragendes Dotierungsmaterial eindiffundiert, wobei das gungsvorgang unverändert beibehalten. Dotierungsmaterial wiederum in Form eines Oxydes Statt des bisher beschriebenen Verfahrens Ear Herangewendet und derart ausgewählt wird, daß es von stellung der in Fig. 5 dargestellten Situation kann der SiOg-Maskierung zurückgehalten wild. Die Folge 3c man auch in Abänderung des bisher beschriebenen dieses Diffusionsprozesses ist die Emitterzone 7, die Verfahrens folgendermaßen vorgehen: wiederum mit einer neuen Oxydschicht 8 bedeckt ist. Statt wie in Fi g. 3 eine gegen die Oxydation des Dieser Zustand ist in Fig. 2 dargestellt. Oberflachenteiles.il schürende Maskierung !0 auf-
Nun ergibt sich die Aufgabe, den Emitter zu kon- zubringen, kann man - mitunter vorteilhafter (weit
taktieren. Es muß also in der Oxydschicht erneut ein 35 die schwierig zu erhaltende Maskierung IO entfällt) -»-
Fenster unter Entfernung eines Teiles der Oxyd- zunächst den gesamten Obcrflächenteii B in gleichet
schicht S eingeätzt werden, wobei die eingangs be- Weise wie den Oberflächenteil A dem nut dem zwei»
schriebenen Probleme auftreten. ten Arbeitsgang verbundenen Oxydationsprozeß
Um reproduzierbar lokalisierte Ätzvonjünge zu er- unterwerfen. Dann wird auf die entstandene, in die-
reichen, wendet man üblicherweise in der Halbleiter- 40 sem Fall den gesamten Oberflächenteü B bedeckende
technik Atzmasken aus Photolack an, die durch Oxydschicht oberhalb des Teiles 12 eine Ätzmaske,
definiertes Belichten und Entwickeln eine? aus Photo- z. B. aus Photolack, aufgebracht und die Oxydschicht
lack bestehenden, auf die zu ätzende Oberfläche auf- oberhalb des Teiles 11 bis zum Halbleitermaterial und
gebrachten Photolackschicht entstehen (Photoütho- gegebeneofalls in dieses hinein weggeätzt. Nach Ent-
graphic). Diese Masken haften an der Unterlage fest 45 terming der Photolackmaske durch bekannte geeig-
und sind gegen die in der Halbleitertechnik üblichen nete Lösungsmittel ixt. wiederum genau die in Fig. 5
Ätzmittel genügend widerstandsfähig, um die dar- dargestellte Situation entstanden. Dementsprechend
unterliegende Oberfläche gegen den Atzangriff zu besieht eine Abwandlung des vorliegenden Verfah-
schützcn. Dieser beschränkt sich deshalb auf dtejeni- rens zur Herstellung einer Halbleiteranordnung aus
gen Teile der zu behandelnden Fläche, an welcher die so Silizium oder Siliziumkatbid, bei dem infolge von
Photolackschicht infolge der Belichtung und der Ent- Oxydation der Halbleiteroberfläche während eines
wicklung wieder entfernt wurde. Die Anwendung der ersten und während eines zweiten Arbeitsschrittes an
Photolack technik liefert gute Ergebnisse. Ihre An- der Halbleiteroberfläche eine festheftend« SiOj-
wcndung wird jedoch um so schwieriger, je kleiner Schicht gebildet und ein Teil α der während des zwei-
dic auszuätzenden Fenster sind. Bei der Pianartech- 55 ten Arbeitsschrittes unmittelbar auf einem nicht mit
nik, der Herstellung von Halbleiteranordnungen für SiO, bedeckten Oberflächaateil A des Halbleiters auf-
besundcrs hohe Frequenzen und daher besonders käei- gewachsenen SiOt~Schicht bis zu dem darunterliegen-
ncn Diffusionsfenstern, treten derartige Sehwierigkei- den Halbleitermaterial wieder abgetragen wird, darin,
ten bei der Kontaktierung der Emitter in besonderem daß cm weiterer, nach dem ersten Arbeiteschritt in
Ausmaß auf. «o SiOt-freiem Zustand vorliegender, von dem OberflS- Hier setzen nun die Maßnahmen nach der Erfin- 'dientet! A durch einen mit einer verbleibenden SK)1-
dung ein. Ak erste dieser Maßnahmen wird gleich- Schicht bedeckten Bereich getrennter Teil B der
zeitig mit dem Fenster 6 ein weiteres — im allgemei- Halbleiteroberfläche dem wählend des zweiten Ar-
nen größeres — Fenster in die SiOt-Schicht nach dem beitsschrittee stattfindenden Oxydßtionsvorgaag unter
ersten Arbeitsschritt ■— also im Beispielsfall nach es den gleichen Bedingungen wie der OberflächenteiM
dem Eindiffundieren der Basiszone — eingeätzt, das unterworfen und ein Teil der auf dem Obcfflaeben-
bis zum Halbleitermaterial durchgeht. Dieses Fenster teil B erzeugten Oxydschicht ohne jede Vennüide-
ist in den Zeichnungen mit 9 bezeichnet Seine Ab- rung der Dicke der übrigen auf de» Oberfläcbentei·
U U
«en A und B aufgewachsenen Oxydschichten mindestens bis sue Halbleiteroberfläche abgeätzt wird und daß schließlich der zur Entfernung des Teilesa der dsn Oberflächenteil A bedeckenden SiO2-Schichi dienende Abtragungsvorgang im Augenblick des Verschwindens des optischen Unterschiedes der beiden dem gleichen Abtragungävorgang unterworfenen Teile des Oberrlächenteiles S abgebrochen wird.
Der im Anschluß an die in der Fig. 5 dargestellten Verhältnisse erfolgende Abtragungsvorgang durch Einwirkung eines an sich bekannten Ätzmittels zur Entfernung des die Emitteroberfläche an der Stelle A bedeckenden Teiles α des Oxydes (die beim zweiten Arbeitsgang entstandene Oxidschicht 8) und die auf dem Oberflächenteil Il aufgewachsenen Teilt dieser Oxydschicht 8 wird gleichseitig an beiden Stellen A und B in genau der gleichen Weise durchgeführt. Da die Teiie der Oxydschicht 8 an tlen Oberflächenteilen A und B genau die gleiche Stärke aufweisen, werden zur vollständigen Abtragung tier beiden Teile der Oxidschicht 8 auch genau die gleichen Zeiten benötigt. Der Augenblick ties erfolgten Abtrageus der SiOj-Schicli! 8 läßt sich aber an dem Testfenster 9 im V rglcich mit der nicht mit SKX1 bedeckten Oberflächciistclle 11 wesentlich leichter und genauer beobachten, als dies an der Obcrfiächenstelle A möglich ist. Man erhalt die in Fig. 6 dargestellten endgültig angestrebten Verhältnisse. Zur Kontaktierung der F.snilterzone wird ein K.ontaktierungsmetall 13 entweder selektiv auf die freigelegte Oberfläche Λ oder ganzflächig aufgedampft. Im weiteren Fall muß dann J?s überschüssige Metall, ι. B. Aluminium, wieder entfernt werden. Das geschieht zweckmäßig wieder mittels Verwendung einer Photolackrnaske, wobei genau die geometrischen Verhältnisse, wie sie beim Ausätzen des Emitterfenstcrs 6 vorlagen, Anwendung finden können. Im Gegensatz zum Ausätzen des l-'mittcrfensters muß jedoch nunmehr der Photolack oberhalb der Emitterkontuktierung 13 erhalten bleibet!, während er an tien übrigen Stellen zu entfernen ist. Uazu verwendet man ein Atzmittel, welches zwar das überschüssige Kontaktierungsmetal! löst, aber das SiO1 der Maskierung sowie den Photolack möglichst wenig angreift. Für Aluminium als Kontakticrungsmciall haben sich wäßrige Lösungen von Alkalikarbonat, z. B. Na8CO1 oder (NH4J2CO., oder stark verdünnte Alkalilauge bewährt, weiche das SiO1, im Gegensatz zu dem Aluminium nur wenig angreifen. Natürlich müssen bei einem solchen Verfahren die den Emitter bedeckenden Teile der aufgedampften Metallschicht vor dem Atzvorgang geschützt werden, so daß eine genaue Justierung des Photolacks bzw. dessen Belichtung erforderlich ist. Die hierzu dienlichen Mittel sind allgemein bekannt.
Die Beobachtung des Verschwindens des optischen Unterschiedes zwischen den beiden Teilen des Testfensters 9 erfolgt dementsprechend zweckmäßig an der Grenze, zwischen dem mit dem SiO8 bedeckten (8) und dem oxydfreien Teil 11 im Testfenster 9. Da das vorliegende Verfahren zweckmäßig von der Möglichkeit durch die Verwendung genügend großer Testfenster von einer erleichterten Möglichkeit der optischen Beobachtung Gebrauch macht, können die Beobachtungen mit schwachen, d. h. eine größere Entfernung zwischen dem Beobachtungsobjekt und dem Objektiv erlaubenden Mikroskopen vorgenommen werden. Damit ergibt sich die Möglichkeit, den Abtragungsvorgang der Oxidschicht 8 an der Steile B unmittelbar während des Ätzvorganges zu beobachten, ohne das Werkstück aus dem Atzbad herausnehmen zu müssen.
Als ausgezeichneter Indikator kann der Helligkeitsunterschied zwischen dem mit Oxyd bedeckten Teil 12 und dem oxydfreien Teil 11 am Grund des Testfensters 9 (dem Oberflächenteii B des Halbleiters) herangezogeo werden, Eine weitere Möglichkeit bietet gegebenenfalls das Verschwinden von Interferenzfarben an dem mit Oxyd bedeckten Teil, das sich gegen den keine Interffirenzfarben aufweisenden, nicht mit SiO, bedeckten Teil der Oberfläche/? deutlich abhebt. '
Durch das vorliegende Verfahren wird erreicht, daß genau der während des zweiten Arbt itsschriöc«; aufgewachsene Teil der SiO.,-Schicht abgeätzt wird, ohne daß vorher entstandene Oxydschichien oder Halbleitermaterial entfernt werden. Bei dem beschriebenen. Hei spiel erhält man eine dnwaiK'li-Ί reprodu-
2»-zierhare Kontaktfläche des ümitters, nlm-. daß der pn■ Ol'crgang /wischen Fmtttcr urul Haμ - des SiO;-ScIiul/.es bcraubi wird. Diibci i->i i:s Tür Δ'κ weile Variante des vorliegenden Verfahrens wescn»iith. daß im Teilgebiet B der Halbleiteroberfläche /wischen den beiden Teilen Il und 12 keine Stute entsteht, was die Genauigkeit der Kontrolle erhöht.
Für den Fall, daß das vorliegende VeMahrcn auf die Ti.:d3!iik der gleichmäßigen Herstellung einer Vielzahl von Halbleiterbauelementen auf einer einzigen Halbleiterscheibe angewendet wird, kann gegebenenfalls ein Testfenster genügen.

Claims (5)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere aus Silizium, einer Silizium-Germanium-Legierung oder aus Siliziumkarbid, bei dem infolge von Oxydation der Halbleiteroberfläche während eines ersten und während eines zweiten Arbeitsschrittes an tier Halbleiteroberfläche eine festhaftende SiO.-Schicht gebildet und ein Teil (α), der während des zweiten Arbeitsschrittes unmittelbar auf einem nicht mit SiO2 bedeckten Oberflächenteii (A) des Halbleiters aufgewachsenen SiO^-Schichi bis zu dem darunterliegenden Halbleitermaterial wieder ab getragen wird, dadurch gekennzeichnet, daß ein Teilgebiet eines weiteren, nach dem ersten Arbeitsschritt ebenfalls in SiO2-freiem Zustand vorliegenden, von dem Oberflächenteil (A) durch einen mit einer verbleibenden SiO3-Schicht bedeckten Bereich getrennten Teil (B) der Halbleiteroberfläche dem während des zweiten Arbeitsschritr.es stattfindenden Oxydationsproztß unter gleichen Bedingungen wie der Oberflächenteii 04) unterworfen wird, während der Rest des Oberflächenteiles (B) diesem Oxydationsprozeß nicht ausgesetzt ist, und dann der zur Entfernung des Teiles (α) der den Oberflächenteil (A) bedekkenden SiOt-Schicht dienende Abtragungsvorgang im Augenblick des Verschwindens des optischen Unterschiedes der beiden dem gleichen Abtragungsvorgang unterworfenen Teilgebiete des Oberiiächenteiles (S) abgebrochen wird.
2. Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium, Süizium—Germanium oder Siliziumkarbid, bei dem infolge von Oxyds-
Ji
tion der Halbleiteroberfläche wahrend eines ersten und während eines zweiten Arbeitsschrittes an der Halbleiteroberfläche eine festhaftende SiO2-Schicht gebildet und ein Teil (a) der während des zweiten Arbeitsschrittes unmittelbar auf einem S nicht mi? SiO2 bedeckten Oberflächenteil {A) des Halbleiters aufgewachsenen SiO,-Schicht bis zu dem darunterliegenden Halbleitermaterial wieder abgetragen wird, dadurch gekennzeichnet, daß ein weiterer, nach dem ersten Arbeitsscheu eben- ;o falls in SiO2-freieni Zustand vorliegender, von dem Oberfiüchenteil [A) durch einen mit einer verbleibenden SiOj-Schicht bedeckten Bereich gc^ trenntcr Teil (B) der Halbleiteroberfläche dem während des zweiten Arbeitsschrittes stattfindenden Oxydationsprozeß unter gleichen Bedingungen wie der OberfiächenteiiM) unterworfen und ein Teil der auf dem Oberflächenteil (B) erzeugten Oxydschicht ohne jede Verminderung der Dicke der den übrigen Obernächenieii (B) bedeckender. *o Oxydschicht mindestens bis zur Halbleiteroberfläche abgetragen wird, und dann schließlich der zur Entfernung des Teiles («). der den Oberflächenteil (A) bedeckendes SiOj-Schichi dienende Abtragungsvorgang im Augenblick des Verschwin- »5 dcns des optischen Unterschiedes der beiden dem gleichen Abtragungsvorgang Teilgebiete des Oberfl'achcnteiles (B) abgebrochen wird.
3. Verfahren nach Anspruch i oder 2, gekennzeichnet durch seine Anwendung beim Kontaktieren der Emitterzone eines PUnartran&iUors.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als erster Arbcitsschritt und als zweiter Arbeilsschritt je ein mit einem oxydierend wirkenden gasförmigen Dotierungsmittel durchgeführten Dfffusionsprozeß zur Erzeugung von Zonen unterschiedlichen Leitungstyp angewendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4. dadurch gekennzeichnet, daß zum selektiven Abitzen der SüOt-Schicht ein photolithographische 1 Prozeß verwendet wird.
υ. Verfahren üeCu eisest def Ansprüche ! bis. 5 dadurch gekennzeichnet, daß der durch ein Test fenster in der SiO.-Schicht freigelegte, zum Teil mit der unverminderten, beim zwehen Arbcits schritt aufgewachsenen SiOt-Sch:cht bedeckte zum anderen Teil in SiOj-freiem Zustand vorlic gcmie Oberflächenteil [B) während des Atzvor ganges auf das Verschwinden des Heiügkeits unterschiede seiner beiden Teile (It, 12) bzw auf das Verschwinden des oxydierten Teiles ge prüft wird.
In Betracht gezogene Druckschriften:
USA.-Patemschriften Nr. 3 025 589, 3184 657.
Hierzu 1 Blatt Zeichnungen
3.66
i Berlin
DE1965S0097677 1965-06-18 1965-06-18 Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere aus Silizium, einer Silizium-Germanium-Legierung oder aus Siliziumkarbid Expired DE1264619C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1965S0097677 DE1264619C2 (de) 1965-06-18 1965-06-18 Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere aus Silizium, einer Silizium-Germanium-Legierung oder aus Siliziumkarbid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1965S0097677 DE1264619C2 (de) 1965-06-18 1965-06-18 Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere aus Silizium, einer Silizium-Germanium-Legierung oder aus Siliziumkarbid

Publications (2)

Publication Number Publication Date
DE1264619B DE1264619B (de) 1968-03-28
DE1264619C2 true DE1264619C2 (de) 1968-10-10

Family

ID=7520900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965S0097677 Expired DE1264619C2 (de) 1965-06-18 1965-06-18 Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere aus Silizium, einer Silizium-Germanium-Legierung oder aus Siliziumkarbid

Country Status (1)

Country Link
DE (1) DE1264619C2 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3025589A (en) * 1955-11-04 1962-03-20 Fairchild Camera Instr Co Method of manufacturing semiconductor devices
US3184657A (en) * 1962-01-05 1965-05-18 Fairchild Camera Instr Co Nested region transistor configuration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3025589A (en) * 1955-11-04 1962-03-20 Fairchild Camera Instr Co Method of manufacturing semiconductor devices
US3184657A (en) * 1962-01-05 1965-05-18 Fairchild Camera Instr Co Nested region transistor configuration

Also Published As

Publication number Publication date
DE1264619B (de) 1968-03-28

Similar Documents

Publication Publication Date Title
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE2934970C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3334624C2 (de)
DE2650511C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
DE2319883B2 (de) Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung
DE1589810B2 (de) Passiviertes halbleiterbauelement und verfahren zu seiner herstellung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2432719B2 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
DE2047799A1 (de) Halbleiterbauelement
DE2239687B2 (de) Verfahren zum aetzen eines mehrschichtigen halbleiterkoerpers mit einem fluessigen aetzmittel
DE1264619C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere aus Silizium, einer Silizium-Germanium-Legierung oder aus Siliziumkarbid
DE1614829B2 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE1514673A1 (de) Verfahren zum Herstellen eines Transistors
DE2755168A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1614569A1 (de) Verfahren zum Herstellen einer aus Silisiumnitrid bestehenden Schutzschicht an der Oberflaeche eines Halbleiterkoerpers
EP0898733B1 (de) Verfahren zur herstellung einer stencil-maske
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2250989A1 (de) Verfahren zur bildung einer anordnung monolithisch integrierter halbleiterbauelemente
EP0250611A1 (de) Verfahren zum Entfernen einer strukturierten Maskierungsschicht
DE1958082C (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2356109B2 (de) Verfahren zur Herstellung eines HF-Planartransistors