DE112017002530B4 - Halbleitereinheit und verfahren zur herstellung derselben - Google Patents

Halbleitereinheit und verfahren zur herstellung derselben Download PDF

Info

Publication number
DE112017002530B4
DE112017002530B4 DE112017002530.3T DE112017002530T DE112017002530B4 DE 112017002530 B4 DE112017002530 B4 DE 112017002530B4 DE 112017002530 T DE112017002530 T DE 112017002530T DE 112017002530 B4 DE112017002530 B4 DE 112017002530B4
Authority
DE
Germany
Prior art keywords
layer
electrode
copper
polyimide
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017002530.3T
Other languages
English (en)
Other versions
DE112017002530T5 (de
Inventor
Hiroaki Okabe
Yosuke Nakanishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017002530T5 publication Critical patent/DE112017002530T5/de
Application granted granted Critical
Publication of DE112017002530B4 publication Critical patent/DE112017002530B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Leistungs-Halbleitereinheit (31, 31V, 32, 33), die Folgendes aufweist:- eine Halbleiterschicht (11);- eine Elektrode (1), die auf der Halbleiterschicht (11) angeordnet ist;- eine Polyimid-Schicht (12), die eine Öffnung (OP) aufweist, die auf der Elektrode (1) angeordnet ist, wobei die Polyimid-Schicht (12) einen Rand der Elektrode (1) bedeckt und sich bis zu der Elektrode (1) erstreckt;- eine Kupfer-Schicht (13), die innerhalb der Öffnung (OP) auf der Elektrode (1) angeordnet ist und sich entfernt von der Polyimid-Schicht (12) auf der Elektrode (1) befindet; und- einen Kupfer-Draht (14), der das eine Ende aufweist, das mit der Oberfläche der Kupfer-Schicht (13) verbunden ist, wobei die Kupfer-Schicht (13) eine größere Fläche als ein Bereich aufweist, in dem der Kupferdraht (14) mit der Kupfer-Schicht (13) verbunden ist, und der Abstand (DS) zwischen der Kupfer-Schicht (13) und der Polyimid-Schicht (12) größer als die Hälfte der Dicke der Kupfer-Schicht (13) ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Leistungs-Halbleitereinheiten sowie auf Verfahren zur Herstellung derselben und insbesondere auf eine Leistungs-Halbleitereinheit, die einen Kupferdraht aufweist, sowie auf ein Verfahren zur Herstellung derselben.
  • STAND DER TECHNIK
  • Herkömmlicherweise wurden häufig aus Silicium (Si) hergestellte LeistungsHalbleiterelemente verwendet. Um Energie zu sparen, gab es in letzter Zeit bei den Leistungs-Halbleiterelementen Forderungen nach Verbesserungen in Bezug auf Merkmale. Dementsprechend begann die Verwendung von aus Siliciumcarbid (SiC) hergestellten Leistungs-Halbleiterelementen als Leistungshalbleiterelemente der nächsten Generation, die beständig gegenüber einer hohen Spannung sind und die geringe Verluste mit sich bringen. Beispiele für ein Leistungs-Halbleiterelement umfassen einen Feldeffekttransistor (FET) mit einem MetallOxid-Halbleiter(MOS)-Aufbau sowie eine Schottky-Diode. Ein SiC-MOSFET kann einen Aufbau konform mit einem grundlegenden Elementaufbau eines Si-MOSFET aufweisen. Wenngleich der SiC-MOSFET und der Si-MOSFET einen solchen gemeinsamen Aufbau aufweisen, kann der SiC-MOSFET bei einer höheren Temperatur als der Si-MOSFET betrieben werden, da SiC eine breitere Bandlücke als Si aufweist. Spezifisch kann der SiC-MOSFET bei 200 °C oder einer höheren Temperatur betrieben werden, während der Si-MOSFET üblicherweise bei einer niedrigeren Temperatur als 200 °C betrieben wird. Wie vorstehend beschrieben, kann das SiC-Leistungs-Halbleiterelement bei einer höheren Temperatur als das Si-Leistungs-Halbleiterelement betrieben werden. Darüber hinaus erzielt SiC Vorteile, wie beispielsweise einen geringeren Verlust und einen Betrieb bei höherer Geschwindigkeit.
  • Als ein typisches Verfahren für eine elektrische Verbindung zwischen einem Leistungs-Halbleiterelement und einer externen Schaltung wird Draht-Bonding verwendet. Das heißt, ein Leiterdraht wird mit einer auf einer Oberfläche des Elements angeordneten Elektrode verbunden. Wenngleich ein herkömmlicher und häufig verwendeter Leiterdraht ein Aluminium(Al)-Draht ist, gibt eine neueste Untersuchung einen Kupfer(Cu)-Draht an. Cu weist eine höhere Leitfähigkeit als Al auf. Infolgedessen weist ein Cu-Draht einen verringerten elektrischen Widerstand auf. Darüber hinaus weist Cu eine höhere Streckgrenze als Al auf. Infolgedessen weist ein Cu-Draht eine verbesserte Zuverlässigkeit gegenüber Temperatur-Zyklen auf.
  • Ein Cu-Draht weist eine größere Einwirkung auf eine Stelle, an welcher der Draht verbunden wird, als ein Al-Draht auf. Im Besonderen steuern LeistungsHalbleiterelemente einen hohen Strom; daher erfordern sie einen Draht mit großem Durchmesser, der eine größere Einwirkung beim Draht-Bonding aufweist.
  • Zum einen offenbart die JP 2013 - 243 166 A eine Technik zum Verbinden eines Kupferdrahts mit einer Elektrode eines SiC-Leistungs-Halbleiterelements. Die Elektrode weist eine Titan-Schicht und eine Aluminium-Schicht auf. Der Kupfer-Draht wird einhergehend mit Ultraschallschwingungen mit der Aluminium-Schicht verbunden. Diese Veröffentlichung beschreibt, dass die Titan-Schicht, bei der es sich um ein hartes Material handelt, eine Schädigung an der Elektrode des Leistungs-Halbleiterelements reduziert. Um die Elektrode herum ist eine Polyimid-Schicht so angeordnet, dass sie sich in Kontakt mit dem Rand der Elektrode befindet. Die Polyimid-Schicht dient als eine Schutzschicht um die Elektrode herum. Die Schutzschicht verbessert die Zuverlässigkeit des Leistungs-Halbleiterelements.
  • Zum anderen offenbart die JP 2014 - 082 367 A ein Verbinden eines aus Cu oder einer Legierung von Cu hergestellten Drahts (auf den im Folgenden einfach als ein „Kupfer-Draht“ oder „Cu-Draht“ Bezug genommen wird) mit einer Elektrode auf einem einkristallinen SiC-Chip. Die Elektrode weist eine aus Cu oder einer Cu-Legierung hergestellte obere Schicht sowie eine Schutzschicht mit einer hohen Härte auf. Diese Veröffentlichung beschreibt, dass die Schutzschicht eine Rissbildung in dem Chip beim Draht-Bonding verhindert. Darüber hinaus werden der Draht und die obere Schicht, die beide aus Cu oder einer Cu-Legierung hergestellt sind, gut miteinander verbunden.
  • Die DE 11 2016 001 142 T5 zeigt eine Leistungs-Halbleitervorrichtung, die Folgendes aufweist: ein Leistungs-Halbleiterelement; eine erste Elektrodenschicht, die auf dem Leistungs-Halbleiterelement gebildet ist; eine zweite Elektrodenschicht, die auf der ersten Elektrodenschicht gebildet ist, wobei die zweite Elektrodenschicht hauptsächlich aus Kupfer besteht und eine geringere Härte als die erste Elektrodenschicht aufweist; und einen Bonding-Draht, der hauptsächlich aus Kupfer besteht und der mit der zweiten Elektrodenschicht verbunden ist.
  • Die US 2014 / 0 284 790 A1 zeigt eine Halbleitervorrichtung und ein entsprechendes Herstellungsverfahren. Die Halbleitervorrichtung weist Folgendes auf: eine erste Isolierschicht, die auf einer Hauptoberfläche eines Halbleitersubstrats ausgebildet ist; eine Elektrodenfläche, die auf der ersten Isolierschicht ausgebildet ist und aus einer Legierungsschicht gebildet ist, der Cu zugesetzt ist; eine zweite Isolierschicht, die auf der Hauptoberfläche des Halbleitersubstrats derart ausgebildet ist, dass sie die Elektrodenfläche bedeckt; eine erste Öffnung, die in der zweiten Isolierschicht ausgebildet ist, um einen Teil einer oberen Fläche der Elektrodenfläche freizulegen; eine Plattierungsschicht, die über die erste Öffnung elektrisch mit der Elektrodenfläche verbunden ist; und einen Plattierungs-Klebeschicht, die auf einer oberen Oberfläche der Plattierungsschicht ausgebildet ist, wobei die Konzentration des Cu, das der Legierungsschicht zugesetzt ist, welche die Elektrodenfläche bildet, 2 Gew.-% oder mehr beträgt.
  • Die US 2016 / 0 013 143 A1 zeigt eine elektronische Vorrichtung, die Folgendes aufweist: ein elektronisches Element; und einen Draht, der mit dem elektronischen Element verbunden ist, wobei das elektronische Element eine Bonding-Fläche aufweist, an das der Draht gebondet ist, und wobei die Bonding-Fläche eine Pd-Schicht enthält, und wobei die Pd-Schicht in direktem Kontakt mit dem Draht steht.
  • KURZBESCHREIBUNG
  • Durch die Erfindung zu lösendes Problem
  • Angenommen, dass die Polyimid-Schicht in der JP 2013 - 243 166 A als eine Schutzschicht in der Konfiguration in der JP 2014 - 082 367 A verwendet wird, wird eine Konfiguration angegeben, bei der sich eine aus Cu oder einer Cu-Legierung hergestellte Schicht (auf die im Folgenden einfach als eine „Kupfer-Schicht“ oder eine „Cu-Schicht“ Bezug genommen wird) in Kontakt mit der Polyimid-Schicht befindet. In diesem Fall verursacht ein mit dem Betrieb des Halbleiterelements einhergehender Temperaturanstieg, dass Cu-Atome in die Polyimid-Schicht hinein diffundieren. Dadurch können die Eigenschaften und die Zuverlässigkeit des Elements verschlechtert werden. Insbesondere dann, wenn es sich bei dem Halbleiterelement um ein Leistungs-Halbleiterelement handelt, das einen hohen Strom steuert, besteht die Tendenz, dass die Temperatur des Halbleiterelements hoch ist. So ist es wahrscheinlich, dass die vorstehend beschriebene Diffusion auftritt. Wenn es sich bei dem Halbleiterelement ferner um ein SiC-Halbleiterelement handelt, das bei einer hohen Temperatur betrieben werden kann, kann ein Betrieb bei einer hohen Temperatur bei Verwenden dieses Merkmals die Diffusion maßgeblich verursachen.
  • Um das vorstehende Problem zu lösen, besteht die Aufgabe der vorliegenden Erfindung darin, eine Leistungs-Halbleitereinheit anzugeben, welche die Verschlechterung der Zuverlässigkeit reduziert, die aus einer Diffusion von Cu in eine Polyimid-Schicht als eine Schutzschicht hinein resultiert, während eine erfolgreiche Verbindung eines Cu-Drahts aufrechterhalten wird, sowie ein Verfahren zur Herstellung einer derartigen Leistungs-Halbleitereinheit anzugeben.
  • Mittel zum Lösen des Problems
  • Die Aufgabe wird gemäß der Erfindung gelöst mit einer Leistungs-Halbleitereinheit gemäß Patentanspruch 1 und einer Leistungs-Halbleitereinheit gemäß Patentanspruch 2 sowie einem Verfahren zur Herstellung einer Leistungs-Halbleitereinheit gemäß Patentanspruch 7. Vorteilhafte Weiterbildungen der erfindungsgemäßen Leistungs-Halbleitereinheit sind in den Patentansprüchen 3 bis 6 angegeben.
  • Ein Verfahren zur Herstellung einer Leistungs-Halbleitereinheit gemäß der vorliegenden Erfindung weist die folgenden Schritte auf. Eine Elektrode wird auf einer Halbleiterschicht gebildet. Eine Polyimid-Schicht wird gebildet; die Polyimid-Schicht weist eine Öffnung auf, die auf der Elektrode angeordnet ist, bedeckt den Rand der Elektrode und erstreckt sich bis auf die Elektrode. Eine Kupfer-Schicht wird innerhalb der Öffnung auf der Elektrode gebildet, wobei sich die Kupfer-Schicht entfernt von der Polyimid-Schicht auf der Elektrode befindet.
  • Das eine Ende eines Kupfer-Drahts wird mit der Oberfläche der Kupfer-Schicht verbunden, wobei der Kupfer-Draht einen Durchmesser von 100 µm oder einen größeren Durchmesser aufweist. Der Schritt des Verbindens des einen Endes des Kupfer-Drahts wird mit der Kupfer-Schicht durchgeführt, die sich um einen Abstand, der größer als die Hälfte der Dicke der Kupfer-Schicht ist, entfernt von der Polyimid-Schicht befindet.
  • Effekte der Erfindung
  • Die Leistungs-Halbleitereinheit gemäß der vorliegenden Erfindung, die den mit der Kupfer-Schicht verbundenen Kupfer-Draht aufweist, hält eine erfolgreiche Verbindung aufrecht. Darüber hinaus befindet sich die Kupfer-Schicht bei einem Vorgang nach dem Draht-Bonding entfernt von der Polyimid-Schicht. Infolgedessen wird die Diffusion von Cu-Atomen in die Polyimid-Schicht hinein bei einem Betrieb mit hoher Temperatur reduziert. Dies reduziert die Verschlechterung der Zuverlässigkeit, die aus der Diffusion von Cu resultiert.
  • Das Verfahren zur Herstellung einer Leistungs-Halbleitereinheit gemäß der vorliegenden Erfindung, bei dem der Kupfer-Draht mit der Oberfläche der Kupfer-Schicht verbunden wird, hält eine erfolgreiche Verbindung aufrecht. Darüber hinaus befindet sich die Kupfer-Schicht zum Zeitpunkt vor dem Draht-Bonding um einen Abstand, der größer als die Hälfte der Dicke der Kupfer-Schicht ist, entfernt von der Polyimid-Schicht. Dies verhindert, dass sich die Kupfer-Schicht in Kontakt mit der Polyimid-Schicht befindet, wenn die Kupfer-Schicht durch die Einwirkung des Draht-Bondings verformt wird. Infolgedessen wird die Diffusion von Cu-Atomen in die Polyimid-Schicht hinein bei einem Betrieb mit hoher Temperatur reduziert. Dies reduziert die Verschlechterung der Zuverlässigkeit, die aus der Diffusion von Cu resultiert.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren sind:
    • 1 eine schematische Querschnittsansicht der Konfiguration einer Leistungs-Halbleitereinheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
    • 2 eine schematische Teilquerschnittsansicht der Konfiguration eines Halbleiterelements, das in der Leistungs-Halbleitereinheit in 1 enthalten ist;
    • 3 ein Flussdiagramm, das schematisch ein Beispiel der Konfiguration eines Verfahrens zur Herstellung der Leistungs-Halbleitereinheit in 1 darstellt;
    • 4 eine Querschnittsansicht einer Modifikation von 1;
    • 5 eine schematische Querschnittsansicht der Konfiguration einer Leistungs-Halbleitereinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
    • 6 eine schematische Querschnittsansicht der Konfiguration einer Leistungs-Halbleitereinheit gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG EINER AUSFÜHRUNGSFORM (VON AUSFÜHRUNGSFORMEN)
  • Die Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die Zeichnungen beschrieben.
  • Erste Ausführungsform
  • Konfiguration
  • Bezugnehmend auf 1 weist ein Leistungsmodul 31 (eine Leistungs-Halbleitereinheit) Folgendes auf: einen Leistungs-MOSFET 20 (ein Leistungs-Halbleiterelement), eine Polyimid-Schicht 12, eine Cu-Schicht 13 (eine Kupfer-Schicht), Cu-Drähte 14 (Kupfer-Drähte) sowie ein Abdichtungsmittel oder Abdichtungsmaterial 15. Bei einer ersten Ausführungsform weist das Leistungsmodul 31 ferner eine Basisplatte 17 auf, die den Leistungs-MOSFET 20 trägt, wobei ein Verbindungsmaterial 16 zwischen diesen eingefügt ist. Der Leistungs-MOSFET 20 weist ein epitaxiales Substrat 11 (eine Halbleiterschicht) und eine Al-Elektrode 1 (eine Aluminium-Elektrode) auf. Bezugnehmend auf 2 weist der Leistungs-MOSFET 20 bei der vorliegenden Ausführungsform ferner eine Rückseiten-Elektrode 4, eine Gate-Isolierschicht 8, eine Gate-Elektrode 7 sowie eine isolierende Zwischenschicht 6 auf.
  • Das epitaxiale Substrat 11 ist aus SiC hergestellt. Die Al-Elektrode 1 ist auf dem epitaxialen Substrat 11 angeordnet.
  • Die Polyimid-Schicht 12 bedeckt den Rand der Al-Elektrode 1 und erstreckt sich bis auf die Al-Elektrode 1. Die Polyimid-Schicht 12 weist eine Öffnung OP auf, die auf der Al-Elektrode 1 angeordnet ist. Die Polyimid-Schicht 12 erstreckt sich von dem Chip-Ende des Leistungs-MOSFET 20 bis auf die Al-Elektrode 1. Somit ist die Polyimid-Schicht 12 auch auf einem Bereich einer Oberfläche des Leistungs-MOSFET 20 um die Al-Elektrode 1 herum ausgebildet, auf dem die Al-Elektrode 1 nicht ausgebildet ist. Mit anderen Worten, die Polyimid-Schicht 12 ist auf einem peripheren Elementbereich ausgebildet, der die Peripherie der Mitte der Al-Elektrode 1 umgibt. Die Polyimid-Schicht 12 dient als eine Schutzschicht, die den peripheren Elementbereich schützt.
  • Die Cu-Schicht 13 ist innerhalb der Öffnung OP der Polyimid-Schicht 12 auf der Al-Elektrode 1 angeordnet. Die Cu-Schicht 13 befindet sich entfernt von der Polyimid-Schicht 12 auf der Al-Elektrode 1. Die Cu-Schicht 13 weist somit eine Breite (eine Abmessung in einer lateralen Richtung in der Zeichnung) auf, die kleiner als die Breite der Öffnung OP ist. Mit anderen Worten, die Cu-Schicht 13 ist kleiner als die Öffnung OP und ist in einer Draufsicht in der Öffnung OP enthalten. Die Cu-Schicht 13 weist bevorzugt eine Dicke (eine Abmessung in einer vertikalen Richtung in der Zeichnung) von 10 µm oder eine größere Dicke und von 100 µm oder eine geringere Dicke auf.
  • Die Cu-Drähte 14 weisen jeweils das eine Ende und das andere Ende auf (nicht gezeigt). Das eine Ende ist mit der Oberfläche der Cu-Schicht 13 verbunden. Das andere Ende ist mit einer externen Struktur des Leistungs-MOSFET 20 verbunden. Dementsprechend ist der Leistungs-MOSFET 20 mit der externen Struktur elektrisch verbunden. Die Anzahl von Cu-Drähten 14 und der Durchmesser des Cu-Drahts 14 können optional gemäß der Höhe eines Stroms spezifiziert werden. Der Cu-Draht 14, ein Bonding-Draht, der für ein Leistungs-Halbleiterelement verwendet wird, wie beispielsweise den Leistungs-MOSFET 20, weist üblicherweise einen Durchmesser von 100 µm oder einen größeren Durchmesser für das Durchleiten eines hohen Stroms auf.
  • Das Abdichtungsmittel oder Abdichtungsmaterial 15 dichtet einen Zwischenraum zwischen der Polyimid-Schicht 12 und der Cu-Schicht 13 ab. Das Abdichtungsmittel oder Abdichtungsmaterial 15 ist bevorzugt aus irgendeinem Material auf Silikon-Basis, einem Material auf Epoxid-Basis und einem Material auf Phenol-Basis hergestellt.
  • Die Al-Elektrode 1 ist aus reinem Aluminium oder einem Leitermaterial hergestellt, dessen Hauptkomponente Aluminium ist. Bei dem „Leitermaterial, dessen Hauptkomponente Aluminium ist“ handelt es sich um ein Leitermaterial, das 50 Gew.% Al oder mehr enthält, und es ist typischerweise eine Aluminiumlegierung. Beispiele für ein anderes Element als Al oder für ein hinzugefügtes Element weisen Si und Cu auf. Die Cu-Schicht 13 ist aus reinem Kupfer oder einem Leitermaterial hergestellt, dessen Hauptkomponente Kupfer ist. Bei dem „Leitermaterial, dessen Hauptkomponente Kupfer ist“ handelt es sich spezifisch um ein Leitermaterial, das 50 Gew.% Cu oder mehr enthält, und es ist typischerweise eine Kupfer-Legierung. Die Cu-Schicht 14 ist aus einem Leitermaterial hergestellt, dessen Hauptkomponente reines Kupfer oder Kupfer ist. Es ist anzumerken, dass der Cu-Draht 14 eine Oberfläche aufweisen kann, die mit einem Metall, wie beispielsweise Al, oder mit einem organischen Material beschichtet ist.
  • Das epitaxiale Substrat 11 weist ein einkristallines Substrat 3 und eine darauf angeordnete epitaxiale Schicht auf. Die epitaxiale Schicht weist eine Drift-Schicht 2, einen Basis-Bereich 9, einen Source-Bereich 5 und einen Basis-Kontaktbereich 10 auf. Der Basis-Bereich 9 ist auf einer Oberfläche der Drift-Schicht 2 angeordnet. Der Source-Bereich 5 und der Basis-Kontaktbereich 10 sind innerhalb des Basis-Bereichs 9 angeordnet. Der Basis-Bereich 9, der Source-Bereich 5 und der Basis-Kontaktbereich 10 können durch Ionenimplantation in die Drift-Schicht 2 und Tempern für eine anschließende Aktivierung gebildet werden.
  • Die Gate-Elektrode 7 ist auf dem epitaxialen Substrat 11 so angeordnet, dass sie dem Basis-Bereich 9 gegenüberliegt, wobei die Gate-Isolierschicht 8 zwischen diesen eingefügt ist. Der Basis-Bereich 9 weist einen Bereich auf, der als ein Kanalbereich dient, wobei der Bereich der Gate-Elektrode 7 gegenüberliegt, wobei die Gate-Isolierschicht 8 zwischen diesen eingefügt ist. In dem Kanalbereich induziert ein Einschaltvorgang eine Inversionsschicht. Die Gate-Isolierschicht 8 kann aus Siliciumoxid hergestellt sein. Die Gate-Elektrode 7 kann aus Polysilicium hergestellt sein.
  • Die isolierende Zwischenschicht 6 bedeckt die Gate-Elektrode 7 und weist ein Kontaktloch auf. Die Al-Elektrode 1 ist auf der isolierenden Zwischenschicht 6 angeordnet und erstreckt sich durch das Kontaktloch bis zu dem Source-Bereich 5 und dem Basis-Kontaktbereich 10. Die isolierende Zwischenschicht 6 kann aus Siliciumoxid hergestellt sein.
  • Die Rückseiten-Elektrode 4 ist auf der Rückseite des epitaxialen Substrats 11 angeordnet, das heißt, auf der Rückseite des einkristallinen Substrats 3. In dem Leistungs-MOSFET 20 liegt die Rückseiten-Elektrode 4, bei der es sich um eine Drain-Elektrode handelt, der Al-Elektrode 1, bei der es sich um eine Source-Elektrode handelt, in der Dickenrichtung des epitaxialen Substrats 11, das heißt, in einer vertikalen Richtung gegenüber. Somit handelt es sich bei dem Leistungs-MOSFET 20 um ein vertikales Halbleiterelement.
  • Herstellungsverfahren
  • Im Folgenden ist ein Verfahren zur Herstellung des Leistungsmoduls 31 beschrieben.
  • Zunächst wird der Leistungs-MOSFET 20 unter Verwendung eines üblichen Verfahrens hergestellt. Dabei wird die Al-Elektrode 1 auf dem epitaxialen Substrat 11 gebildet (3: Schritt S10).
  • Nachfolgend wird die Polyimid-Schicht 12 gebildet, welche die Öffnung OP aufweist und den Rand der Al-Elektrode 1 bedeckt (3: Schritt S20). Darüber hinaus wird die Cu-Schicht 13, die sich entfernt von der Polyimid-Schicht 12 befindet, innerhalb der Öffnung OP auf der Al-Elektrode 1 gebildet. Diese Schritte werden in irgendeiner Reihenfolge durchführt. Die Polyimid-Schicht 12 und die Cu-Schicht 13 werden entfernt voneinander angeordnet. Spezifisch ist ein Abstand DS (der geringste Abstand) zwischen der Cu-Schicht 13 und der Polyimid-Schicht 12 größer als die Hälfte der Dicke der Cu-Schicht 13.
  • Anschließend wird das Abdichtungsmittel oder Abdichtungsmaterial 15 gebildet (3: Schritt S40). Es ist anzumerken, dass die Bildung des Abdichtungsmittels oder Abdichtungsmaterials 15 weggelassen werden kann. Das heißt, der Schritt S40 kann weggelassen werden. Alternativ kann der Schritt S40 nach einem Schritt S50 oder einem Schritt S60 erfolgen, die später beschrieben werden.
  • Nachfolgend wird der Leistungs-MOSFET 20 montiert (3: Schritt S50). Spezifisch wird der Leistungs-MOSFET 20 unter Verwendung des Verbindungsmaterials 16, das zum Beispiel aus einem Lot besteht, elektrisch und mechanisch mit der Basis-Platte 17 verbunden.
  • Anschließend wird der Leistungs-MOSFET 20 einem Draht-Bonding unterzogen (3: Schritt S60). Dementsprechend wird das eine Ende des Cu-Drahts 14 mit der Oberfläche der Cu-Schicht 13 verbunden. Das Verbinden des einen Endes des Cu-Drahts 14 wird mit der Cu-Schicht durchführt, die sich um den Abstand DS entfernt von der Polyimid-Schicht 12 befindet. Wie früher beschrieben, ist der Abstand DS größer als die Hälfte der Dicke der Cu-Schicht 13.
  • Die Einwirkung des Draht-Bondings kann die Cu-Schicht 13 in Richtung zu dem Ende des Leistungs-MOSFET 20 verformen. Mit anderen Worten, die Cu-Schicht 13 kann so verformt werden, dass sich der Rand der Cu-Schicht 13 an die Polyimid-Schicht 12 annähert. Eine einfache Abschätzung setzt den Grad an Verformung bei der Dicke der Cu-Schicht 13 auf ein Maximum. Die Wiederholung eines Experiments und eine durch die Erfinder erfolgte Beurteilung hat jedoch ergeben, dass der Grad an Verformung kleiner als die Hälfte der Dicke der Cu-Schicht 13 ist. Spezifisch führten die Erfinder ein Experiment durch, bei dem ein Cu-Draht an eine von zwei Cu-Schichten gebondet wurde, die in einem Abstand angeordnet waren, um eine Beziehung zwischen der Dicke der Cu-Schicht und den Grad an Verformung der Cu-Schicht herauszufinden, wenn der Cu-Draht mit dieser verbunden wird. Die Dicke der Cu-Schicht wurde auf 20 µm und 30 µm festgelegt. Der Abstand wurde auf 5 µm, 10 µm, 15 µm, 20 µm, 25 µm und 30 µm festgelegt. Nach dem Bonding schätzten die Erfinder durch das Vorhandensein oder Fehlen einer elektrischen Leitung ab, ob sich die zwei Cu-Schichten miteinander in Kontakt befanden. Tabelle 1 zeigt die Resultate. Tabelle 1
    Abstand [µm] Dicke [µm]
    20 30
    5 Kontakt Kontakt
    10 kein Kontakt Kontakt
    15 kein Kontakt kein Kontakt
    20 kein Kontakt kein Kontakt
    25 kein Kontakt kein Kontakt
    30 kein Kontakt kein Kontakt
  • Die Resultate haben ergeben, dass ein Abstand von 10 µm oder ein größerer Abstand für eine Dicke von 20 µm und ein Abstand von 15 µm oder ein größerer Abstand für eine Dicke von 30 µm einen aus einer Verformung resultierenden Kontakt vermeiden. So vermeidet eine Anordnung der Cu-Schicht 13, die einem Draht-Bonding unterzogen werden soll, um einen Abstand, der größer als die Hälfte der Dicke der Cu-Schicht 13 ist, entfernt von der Polyimid-Schicht 12 einen Kontakt zwischen der Cu-Schicht 13 und der Polyimid-Schicht 12 nach einer Verformung, die aus dem Draht-Bonding resultiert. Dementsprechend ist der Abstand DS bevorzugt größer als die Hälfte der Dicke der Cu-Schicht 13, kann jedoch kleiner als die Dicke der Cu-Schicht 13 sein.
  • Es ist anzumerken, dass der Abstand DS zum Zeitpunkt nach dem Bonding, das heißt, zum Zeitpunkt der Fertigstellung des Leistungsmoduls 31, auch größer als die Hälfte der Dicke der Cu-Schicht 13 sein kann. Diese Bedingung ist erfüllt, wenn der Abstand DS mit einer ausreichenden Toleranz ausgelegt ist.
  • Effekt
  • Die vorliegende Ausführungsform, bei welcher der Cu-Draht 14 mit der Cu-Schicht 13 verbunden wird, hält eine erfolgreiche Verbindung aufrecht. Ferner befindet sich die Cu-Schicht 13 um den Abstand DS, der zum Zeitpunkt vor dem Draht-Bonding größer als die Hälfte der Dicke der Cu-Schicht 13 ist, entfernt von der Polyimid-Schicht 12. Dies verhindert, dass sich die Cu-Schicht 13 in Kontakt mit der Polyimid-Schicht 12 befindet, wenn die Cu-Schicht 13 durch die Einwirkung des Draht-Bondings verformt wird. Infolgedessen wird die Diffusion von Cu-Atomen in die Polyimid-Schicht 12 hinein bei einem Betrieb unter einer hohen Temperatur reduziert. Dies reduziert die Verschlechterung der Zuverlässigkeit, die aus der Diffusion von Cu resultiert. Spezifisch werden die Verschlechterung des Schutz-Leistungsvermögens der Polyimid-Schicht 12, das Auftreten eines Leckstroms in einem Element sowie weitere unvorteilhafte Situationen verhindert. Dadurch werden die Ausbeute und die Produktivität bei der Herstellung des Leistungsmoduls 31 verbessert.
  • Das Leistungsmodul 31 ist üblicherweise eine Halbleitereinheit, durch die ein relativ hoher Strom fließt. Somit besteht die Tendenz, dass das Leistungsmodul 31, insbesondere der MOSFET 20, eine hohe Temperatur aufweist. Bei einer derartigen hohen Temperatur tendieren die Cu-Atome dazu, in die Polyimid-Schicht 12 hinein zu diffundieren, wenn sich die Cu-Schicht in Kontakt mit der Polyimid-Schicht 12 befindet. Die vorliegende Ausführungsform verhindert eine derartige Diffusion.
  • Das epitaxiale Substrat 11 ist aus SiC hergestellt, so dass ein Betrieb bei einer hohen Temperatur ermöglicht wird. Bei einer hohen Temperatur tendieren die Cu-Atome dazu, signifikant in die Polyimid-Schicht 12 hinein zu diffundieren, wenn sich die Cu-Schicht in Kontakt mit der Polyimid-Schicht 12 befindet. Die vorliegende Ausführungsform verhindert eine derartige Diffusion.
  • Das Abdichtungsmittel oder Abdichtungsmaterial 15 verhindert mit größerer Sicherheit, dass sich die Cu-Schicht 13 in Kontakt mit der Polyimid-Schicht 12 befindet, wenn die Cu-Schicht 13 zum Beispiel durch thermische Spannungen, die aus dem Betrieb bei einer hohen Temperatur resultieren, oder durch eine externe Kraft verformt wird. Das Abdichtungsmittel oder Abdichtungsmaterial 15 ist bevorzugt aus irgendeinem von einem Material auf Silikon-Basis, einem Material auf Epoxid-Basis und einem Material auf Phenol-Basis hergestellt. Es ist weniger wahrscheinlich, dass Cu-Atome in diese Materialien hinein diffundieren. Dies reduziert die Diffusion von Cu-Atomen durch das Abdichtungsmittel oder Abdichtungsmaterial 15 in die Polyimid-Schicht 12 hinein.
  • Die Cu-Schicht 13, die eine Dicke von 10 µm oder eine größere Dicke aufweist, schwächt eine Einwirkung auf den Leistungs-MOSFET 20 ab, wenn der Cu-Draht 14 durch das Draht-Bonding verbunden wird. Dies verhindert eine Schädigung an dem Leistungs-MOSFET 20 beim Draht-Bonding. Dieser Effekt wird in ausreichender Weise erzielt, auch wenn die Cu-Schicht 13 eine Dicke von etwa 100 µm oder eine geringere Dicke aufweist. Eine Dicke der Cu-Schicht 13 von mehr als etwa 100 µm, die eine übermäßig lange Zeitspanne für eine Bildung der Cu-Schicht 13 erfordert, kann die Produktivität verringern.
  • Modifikation
  • Bezugnehmend auf 4 weist ein Leistungsmodul 31V (eine Leistungs-Halbleitereinheit) gemäß einer Modifikation ein Abdichtungsmittel oder Abdichtungsmaterial 15V anstelle des Abdichtungsmittels oder Abdichtungsmaterials 15 (1) auf. Das Abdichtungsmittel oder Abdichtungsmaterial 15V dichtet nicht nur einen Zwischenraum zwischen der Polyimid-Schicht 12 und der Cu-Schicht 13 ab, sondern bedeckt auch überall die vordere Oberfläche und die seitlichen Oberflächen des Leistungs-MOSFET 20. Das Abdichtungsmittel oder Abdichtungsmaterial 15V bedeckt außerdem das eine Ende des Cu-Drahts 14, das heißt, ein Ende, das mit der Cu-Schicht 13 verbunden ist. Der Schritt S40 (3) zur Bildung des Abdichtungsmittels oder Abdichtungsmaterials 15V erfolgt nach dem Schritt S60. Es ist anzumerken, dass ein bevorzugtes Material für das Abdichtungsmittel oder Abdichtungsmaterial 15V das gleiche wie jenes des Abdichtungsmittels oder Abdichtungsmaterials 15 ist.
  • Das Leistungsmodul 31 (1) oder das Leistungsmodul 31V (4) können eine Barrieren-Metallschicht zwischen der Al-Elektrode 1 und der Cu-Schicht 13 aufweisen. Die Barrieren-Metallschicht kann zum Beispiel aus Ti, TiN, Ta, TaN, W, WN oder TiW hergestellt sein.
  • Das epitaxiale Substrat 11 (die Halbleiterschicht) kann teilweise oder insgesamt aus einem anderen Halbleitermaterial als SiC hergestellt sein. Zum Beispiel kann Si als das Halbleitermaterial verwendet werden.
  • Das Leistungsmodul 31 (1) oder das Leistungsmodul 31V (4) kann irgendein Leistungs-Halbleiterelement aufweisen, das nicht auf einen Leistungs-MOSFET beschränkt ist. Beispiele für das Leistungs-Halbleiterelement weisen einen Transistor und eine Diode auf. Ein Beispiel für den Transistor ist ein Transistor mit einer isolierten Gate-Elektrode; und spezifische Beispiele weisen einen Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET), wie beispielsweise einen MOSFET, sowie einen Bipolartransistor mit isoliertem Gate (IGBT) auf. Beispiele für die Diode weisen eine Schottky-Barrierendiode und eine pn-Diode auf.
  • Es ist anzumerken, dass die Modifikation auf die folgende zweite und dritte Ausführungsform angewendet werden kann.
  • Zweite Ausführungsform
  • Bezugnehmend auf 5 weist ein Leistungsmodul 32 (eine Leistungs-Halbleitereinheit) eine Siliciumnitrid-Schicht 18 auf. Die Siliciumnitrid-Schicht 18 ist partiell auf der Al-Elektrode 1 angeordnet. Die Siliciumnitrid-Schicht 18 erstreckt sich von dem Chip-Ende des Leistungs-MOSFET 20 bis auf die Al-Elektrode 1. Somit ist die Siliciumnitrid-Schicht 18 auch auf einem Bereich einer Oberfläche des Leistungs-MOSFET 20 um die Al-Elektrode 1 herum ausgebildet, in dem die Al-Elektrode 1 nicht ausgebildet ist. Mit anderen Worten, die Siliciumnitrid-Schicht 18 ist auf einem peripheren Elementbereich ausgebildet, der die Peripherie der Mitte der Al-Elektrode 1 umgibt. Die Siliciumnitrid-Schicht 18 bedeckt den Rand der Al-Elektrode 1. Die Siliciumnitrid-Schicht 18 weist eine Öffnung OQ auf, die auf der Al-Elektrode 1 angeordnet ist. Die Öffnung OQ weist eine Breite auf, die geringer als die Breite der Öffnung OP ist. Mit anderen Worten, die Öffnung OQ ist kleiner als die Öffnung OP und ist in einer Draufsicht in der Öffnung OP enthalten.
  • Die Cu-Schicht 13 weist einen Rand auf der Siliciumnitrid-Schicht 18 auf. Die Cu-Schicht 13 weist eine Breite auf, die größer als die Breite der Öffnung OQ ist. Mit anderen Worten, die Öffnung OQ ist kleiner als die Kupfer-Schicht 13 und ist in einer Draufsicht in der Kupfer-Schicht 13 enthalten. Die Kupfer-Schicht 13 befindet sich innerhalb der Öffnung OQ in Kontakt mit der Al-Elektrode 1. Die Polyimid-Schicht 12 ist auf der Siliciumnitrid-Schicht 18 angeordnet.
  • Um das Leistungsmodul 32 herzustellen, wird ein Schritt zur Bildung der Siliciumnitrid-Schicht 18 zu den Prozessschritten zur Herstellung des Leistungsmoduls 31 (1) hinzugefügt. Der Schritt zur Bildung der Siliciumnitrid-Schicht 18 erfolgt nach der Bildung der Al-Elektrode 1 und vor der Bildung der Polyimid-Schicht 12 und der Cu-Schicht 13.
  • Bei dem Leistungs-MOSFET 20 handelt es sich üblicherweise um ein Halbleiterelement, durch das ein relativ hoher Strom fließt. Der Leistungs-MOSFET 20 weist somit eine relativ große Elementfläche auf. Die Cu-Schicht 13 weist dementsprechend ebenfalls eine relativ große Fläche auf. Darüber hinaus muss die Cu-Schicht 13 eine große Dicke aufweisen, die ausreicht, um die Einwirkung des Draht-Bondings abzuschwächen. Aus diesem Grund weist die Cu-Schicht 13 eine große Fläche und eine große Dicke auf. Im Ergebnis besteht die Tendenz, dass die Cu-Schicht 13 große Spannungen aufweist. Diese Spannungen tendieren dazu, sich insbesondere unter dem Rand der Cu-Schicht 13 zu konzentrieren. Wenn die Konzentration von Spannungen direkt an der Al-Elektrode 1 anliegt, kann die Al-Elektrode 1 eine Rissbildung aufweisen.
  • Gemäß der vorliegenden Ausführungsform ist die Siliciumnitrid-Schicht 18 zwischen dem Rand der Cu-Schicht 13 und der Al-Elektrode 1 angeordnet. Infolgedessen ist die Al-Elektrode 1 vor der Konzentration von Spannungen geschützt. Dadurch wird eine Rissbildung in der Al-Elektrode 1 verhindert.
  • Die Siliciumnitrid-Schicht 18 weist bevorzugt eine Dicke von 50 nm oder eine größere Dicke und von 2000 nm oder eine geringere Dicke auf. Eine übermäßig geringe Dicke schützt die Al-Elektrode 1 nicht ausreichend. Andererseits erzeugt eine übermäßig große Dicke eine übermäßig hohe Spannung in der Siliciumnitrid-Schicht 18, die mit einem hohen Grad an Verziehen oder Verwerfen in dem epitaxialen Substrat 11 einhergeht. Das epitaxiale Substrat 11 mit einem hohen Grad an Verziehen oder Verwerfen, das zum Beispiel bei einer automatischen Transferierung einen Fehler verursacht, ist schwer zu handhaben. Darüber hinaus verzieht oder verwirft sich der Leistungs-MOSFET 20 mit dem epitaxialen Substrat 11 ebenso mit einem hohen Grad. Dadurch besteht die Tendenz, dass Defekte hervorgerufen werden, wenn der Leistungs-MOSFET 20 montiert wird.
  • Die sonstigen Konfigurationen sind nahezu die gleichen wie jene bei der ersten Ausführungsform. Dementsprechend sind die gleichen oder entsprechende Komponenten mit den gleichen Bezugszeichen bezeichnet und werden somit hier nicht weiter ausgeführt. Es ist anzumerken, dass die vorliegende Ausführungsform einen Effekt erzielt, der annähernd ähnlich wie jener bei der ersten Ausführungsform ist.
  • Dritte Ausführungsform
  • Bezugnehmend auf 6 weist ein Leistungsmodul 33 (eine Leistungs-Halbleitereinheit) eine Siliciumnitrid-Schicht 18V auf. Ähnlich wie die Siliciumnitrid-Schicht 18 (2: zweite Ausführungsform) weist die Siliciumnitrid-Schicht 18V die Öffnung OQ auf. Die Cu-Schicht 13 weist somit einen Rand auf der Siliciumnitrid-Schicht 18V auf. Eine bevorzugte Dicke der Siliciumnitrid-Schicht 18V ist ähnlich wie jene der Siliciumnitrid-Schicht 18.
  • Die Anordnung der Siliciumnitrid-Schicht 18V ist in einer Draufsicht ähnlich wie jene der Siliciumnitrid-Schicht 18. Andererseits unterscheiden sich die Anordnungen dieser Schichten in einer Querschnittsansicht (einer Ansicht in 6). Spezifisch ist die Siliciumnitrid-Schicht 18V über der oberen Oberfläche und seitlichen Oberflächen der Polyimid-Schicht 12 angeordnet, während die Siliciumnitrid-Schicht 18 unter der Polyimid-Schicht 12 angeordnet ist. Dementsprechend trennt die Siliciumnitrid-Schicht 18V die Polyimid-Schicht 12 von der Cu-Schicht 13.
  • Um das Leistungsmodul 33 herzustellen, erfolgt ein Schritt zur Bildung der Siliciumnitrid-Schicht 18V nach der Bildung der Polyimid-Schicht 12 und vor der Bildung der Cu-Schicht 13. Die sonstigen Prozessschritte können ähnlich wie jene für die Herstellung des Leistungsmoduls 31 sein.
  • Gemäß der vorliegenden Ausführungsform wird die Siliciumnitrid-Schicht 18V zwischen der Cu-Schicht 13 und der Polyimid-Schicht 12 angeordnet. Dadurch wird mit größerer Sicherheit verhindert, dass sich die Cu-Schicht 13 in Kontakt mit der Polyimid-Schicht 12 befindet. Infolgedessen wird bei einem Betrieb mit einer hohen Temperatur eine Diffusion von Cu-Atomen in die Polyimid-Schicht 12 hinein mit größerer Sicherheit reduziert. Dadurch wird die Verschlechterung der Zuverlässigkeit, die aus der Diffusion von Cu resultiert, mit größerer Sicherheit reduziert.
  • Die sonstigen Konfigurationen sind nahezu die gleichen wie jene bei der zweiten Ausführungsform. Dementsprechend sind die gleichen oder entsprechende Komponenten mit den gleichen Bezugszeichen bezeichnet, und sie werden hier somit nicht weiter ausgeführt. Es ist anzumerken, dass die vorliegende Ausführungsform einen Effekt erzielt, der annähernd ähnlich wie jener bei der zweiten Ausführungsform ist.
  • Bezugszeichenliste
    • 20
    Leistungs-MOSFET (Leistungs-Halbleiterelement)
    1
    Al-Elektrode (Elektrode)
    11
    epitaxiales Substrat (Halbleiterschicht)
    12
    Polyimid-Schicht
    13
    Cu-Schicht (Kupfer-Schicht)
    14
    Cu-Draht (Kupfer-Draht)
    15, 15V
    Abdichtungsmittel oder Abdichtungsmaterial
    18, 18V
    Siliciumnitrid-Schicht
    31, 31V, 32, 33
    Leistungsmodul

Claims (7)

  1. Leistungs-Halbleitereinheit (31, 31V, 32, 33), die Folgendes aufweist: - eine Halbleiterschicht (11); - eine Elektrode (1), die auf der Halbleiterschicht (11) angeordnet ist; - eine Polyimid-Schicht (12), die eine Öffnung (OP) aufweist, die auf der Elektrode (1) angeordnet ist, wobei die Polyimid-Schicht (12) einen Rand der Elektrode (1) bedeckt und sich bis zu der Elektrode (1) erstreckt; - eine Kupfer-Schicht (13), die innerhalb der Öffnung (OP) auf der Elektrode (1) angeordnet ist und sich entfernt von der Polyimid-Schicht (12) auf der Elektrode (1) befindet; und - einen Kupfer-Draht (14), der das eine Ende aufweist, das mit der Oberfläche der Kupfer-Schicht (13) verbunden ist, wobei die Kupfer-Schicht (13) eine größere Fläche als ein Bereich aufweist, in dem der Kupferdraht (14) mit der Kupfer-Schicht (13) verbunden ist, und der Abstand (DS) zwischen der Kupfer-Schicht (13) und der Polyimid-Schicht (12) größer als die Hälfte der Dicke der Kupfer-Schicht (13) ist.
  2. Leistungs-Halbleitereinheit (32, 33), die Folgendes aufweist: - eine Halbleiterschicht (11); - eine Elektrode (1), die auf der Halbleiterschicht (11) angeordnet ist; - eine Polyimid-Schicht (12), die eine Öffnung (OP) aufweist, die auf der Elektrode (1) angeordnet ist, wobei die Polyimid-Schicht (12) einen Rand der Elektrode (1) bedeckt und sich bis auf die Elektrode (1) erstreckt; - eine Kupfer-Schicht (13), die innerhalb der Öffnung (OP) auf der Elektrode (1) angeordnet ist und sich entfernt von der Polyimid-Schicht (12) auf der Elektrode (1) befindet; - einen Kupfer-Draht (14), der das eine Ende aufweist, das mit der Oberfläche der Kupfer-Schicht (13) verbunden ist; und - eine Siliciumnitrid-Schicht (18, 18V), die partiell auf der Elektrode (1) angeordnet ist, wobei die Kupfer-Schicht (13) einen Rand auf der Siliciumnitrid-Schicht (18, 18V) aufweist.
  3. Leistungs-Halbleitereinheit (33) nach Anspruch 1 oder 2, die ferner eine Siliciumnitrid-Schicht (18V) aufweist, welche die Polyimid-Schicht (12) von der Kupfer-Schicht (13) trennt.
  4. Leistungs-Halbleitereinheit (31, 31V, 32, 33) nach einem der Ansprüche 1 bis 3, wobei der Kupfer-Draht (14) einen Durchmesser von 100 µm oder einen größeren Durchmesser aufweist.
  5. Leistungs-Halbleiereinheit (31, 31V, 32, 33) nach einem der Ansprüche 1 bis 4, die ferner ein Abdichtungsmittel oder Abdichtungsmaterial aufweist, das einen Zwischenraum zwischen der Polyimid-Schicht (12) und der Kupfer-Schicht (13) abdichtet, wobei das Abdichtungsmittel oder Abdichtungsmaterial aus irgendeinem Material auf Silikon-Basis, einem Material auf Epoxid-Basis und einem Material auf Phenol-Basis hergestellt ist.
  6. Leistungs-Halbleitereinheit (31, 31V, 32, 33) nach einem der Ansprüche 1 bis 5, wobei zumindest ein Teil der Halbleiterschicht (11) aus Siliciumcarbid hergestellt ist.
  7. Verfahren zur Herstellung einer Leistungs-Halbleitereinheit (31, 31V, 32, 33), das die folgenden Schritte aufweist: - Bilden einer Elektrode (1) auf einer Halbleiterschicht (11); - Bilden einer Polyimid-Schicht (12), die eine Öffnung (OP) aufweist, die auf der Elektrode (1) angeordnet ist, wobei die Polyimid-Schicht (12) einen Rand der Elektrode (1) bedeckt und sich bis zu der Elektrode (1) erstreckt; - Bilden einer Kupfer-Schicht (13), die sich entfernt von der Polyimid-Schicht (12) auf der Elektrode (1) befindet, innerhalb der Öffnung (OP) auf der Elektrode (1); und - Verbinden des einen Endes eines Kupfer-Drahts (14), der einen Durchmesser von 100 µm oder einen größeren Durchmesser aufweist, mit der Oberfläche der Kupfer-Schicht (13), wobei der Schritt zum Verbinden des einen Endes des Kupfer-Drahts (14) mit der Kupfer-Schicht (13) durchgeführt wird, die sich in einem Abstand (DS), der größer als die Hälfte der Dicke der Kupfer-Schicht (13) ist, entfernt von der Polyimid-Schicht (12) befindet.
DE112017002530.3T 2016-05-18 2017-04-25 Halbleitereinheit und verfahren zur herstellung derselben Active DE112017002530B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-099270 2016-05-18
JP2016099270 2016-05-18
PCT/JP2017/016317 WO2017199706A1 (ja) 2016-05-18 2017-04-25 電力用半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112017002530T5 DE112017002530T5 (de) 2019-01-31
DE112017002530B4 true DE112017002530B4 (de) 2022-08-18

Family

ID=60325843

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017002530.3T Active DE112017002530B4 (de) 2016-05-18 2017-04-25 Halbleitereinheit und verfahren zur herstellung derselben

Country Status (5)

Country Link
US (1) US10643967B2 (de)
JP (1) JP6239214B1 (de)
CN (1) CN109075089B (de)
DE (1) DE112017002530B4 (de)
WO (1) WO2017199706A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7332130B2 (ja) * 2019-02-28 2023-08-23 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
CN110556301A (zh) * 2018-05-30 2019-12-10 住友电工光电子器件创新株式会社 半导体器件及其制造方法
WO2020208990A1 (ja) 2019-04-08 2020-10-15 住友電気工業株式会社 半導体装置
WO2020208995A1 (ja) * 2019-04-08 2020-10-15 住友電気工業株式会社 半導体装置
JP7472435B2 (ja) 2019-05-13 2024-04-23 富士電機株式会社 半導体モジュールの製造方法
JP7267963B2 (ja) * 2020-03-11 2023-05-02 株式会社 日立パワーデバイス 半導体装置
JP7412246B2 (ja) * 2020-03-30 2024-01-12 三菱電機株式会社 半導体装置
CN115516643A (zh) * 2020-05-08 2022-12-23 罗姆股份有限公司 半导体装置
JP2022191901A (ja) 2021-06-16 2022-12-28 キオクシア株式会社 半導体装置およびその製造方法
CN115810602A (zh) * 2021-09-14 2023-03-17 株式会社东芝 半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117104A (ja) 2007-11-05 2009-05-28 Honda Tsushin Kogyo Co Ltd ケーブル用電気コネクタ
JP2013243166A (ja) 2012-05-17 2013-12-05 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP2014082367A (ja) 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
US20140284790A1 (en) 2013-03-21 2014-09-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20160013143A1 (en) 2014-07-11 2016-01-14 Rohm Co., Ltd. Electronic device
DE112016001142T5 (de) 2015-03-10 2017-11-30 Mitsubishi Electric Corporation Leistungs-Halbleitervorrichtung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085565A (ja) * 1999-09-17 2001-03-30 Hitachi Ltd 半導体装置およびその製造方法
JP2011071542A (ja) * 1999-10-29 2011-04-07 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
US6683383B2 (en) * 2001-10-18 2004-01-27 Intel Corporation Wirebond structure and method to connect to a microelectronic die
JP4696532B2 (ja) * 2004-05-20 2011-06-08 株式会社デンソー パワー複合集積型半導体装置およびその製造方法
JP2007035875A (ja) 2005-07-26 2007-02-08 Seiko Epson Corp 半導体装置およびその製造方法
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US7601628B2 (en) * 2006-11-20 2009-10-13 International Business Machines Corporation Wire and solder bond forming methods
US7791198B2 (en) * 2007-02-20 2010-09-07 Nec Electronics Corporation Semiconductor device including a coupling region which includes layers of aluminum and copper alloys
WO2013058020A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 半導体装置および半導体装置製造方法
JP2014110284A (ja) 2012-11-30 2014-06-12 Ps4 Luxco S A R L 半導体装置の製造方法
JP6098412B2 (ja) 2013-07-23 2017-03-22 株式会社デンソー 半導体装置
WO2015053356A1 (ja) * 2013-10-09 2015-04-16 学校法人早稲田大学 電極接続方法及び電極接続構造
JP6420721B2 (ja) * 2014-07-09 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017045865A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6658171B2 (ja) * 2016-03-22 2020-03-04 富士電機株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117104A (ja) 2007-11-05 2009-05-28 Honda Tsushin Kogyo Co Ltd ケーブル用電気コネクタ
JP2013243166A (ja) 2012-05-17 2013-12-05 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP2014082367A (ja) 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
US20140284790A1 (en) 2013-03-21 2014-09-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20160013143A1 (en) 2014-07-11 2016-01-14 Rohm Co., Ltd. Electronic device
DE112016001142T5 (de) 2015-03-10 2017-11-30 Mitsubishi Electric Corporation Leistungs-Halbleitervorrichtung

Also Published As

Publication number Publication date
JP6239214B1 (ja) 2017-11-29
US20190172812A1 (en) 2019-06-06
WO2017199706A1 (ja) 2017-11-23
DE112017002530T5 (de) 2019-01-31
JPWO2017199706A1 (ja) 2018-05-31
CN109075089B (zh) 2021-12-17
US10643967B2 (en) 2020-05-05
CN109075089A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE69120995T2 (de) Hochgeschwindigkeitsdiode und Verfahren zur Herstellung
DE10256985B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelements
DE102013203528B4 (de) Siliziumcarbid-Halbleiter-Herstellungsverfahren
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112014007221B4 (de) Halbleitervorrichtung, Verfahren zur Herstellung selbiger und Halbleitermodul
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102009020469A1 (de) Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung
DE102019100130B4 (de) Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
DE102015115999B4 (de) Elektronische Komponente
DE112015006450T5 (de) Halbleitereinheit
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102013108585B4 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
DE102016216521A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE112017004153T5 (de) Halbleitervorrichtung
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112013002516T5 (de) Halbleitervorrichtung
DE112016007081T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112015005901B4 (de) Siliciumcarbid-Halbleiteranordnung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H01L0023485000

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R085 Willingness to licence withdrawn