DE102016116499B4 - Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente - Google Patents

Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente Download PDF

Info

Publication number
DE102016116499B4
DE102016116499B4 DE102016116499.2A DE102016116499A DE102016116499B4 DE 102016116499 B4 DE102016116499 B4 DE 102016116499B4 DE 102016116499 A DE102016116499 A DE 102016116499A DE 102016116499 B4 DE102016116499 B4 DE 102016116499B4
Authority
DE
Germany
Prior art keywords
glass structure
glass
forming
semiconductor substrate
wide bandgap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016116499.2A
Other languages
English (en)
Other versions
DE102016116499A1 (de
Inventor
Roland Rupp
Carsten von Koblinski
Ronny Kern
Andre Brockmeier
Francisco Javier Santos Rodriguez
Alexander Breymesser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016116499.2A priority Critical patent/DE102016116499B4/de
Priority to US15/690,517 priority patent/US11393784B2/en
Priority to CN201710785556.XA priority patent/CN107799429B/zh
Priority to CN202210115813.XA priority patent/CN114496765A/zh
Publication of DE102016116499A1 publication Critical patent/DE102016116499A1/de
Priority to US17/829,961 priority patent/US20220293558A1/en
Application granted granted Critical
Publication of DE102016116499B4 publication Critical patent/DE102016116499B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/03312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83893—Anodic bonding, i.e. bonding by applying a voltage across the interface in order to induce ions migration leading to an irreversible chemical bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Ein Verfahren (100) zum Bilden von Halbleiterbauelementen, umfassend:
Anbringen (10) einer Glasstruktur an einem Halbleiterwafer mit breitem Bandabstand, umfassend eine Mehrzahl von Halbleiterbauelementen;
Bilden (20) von zumindest einer Anschlussflächenstruktur, die mit zumindest einer Dotierungsregion eines Halbleitersubstrats des Halbleiterwafers mit breitem Bandabstand elektrisch verbunden ist, durch Bilden von elektrisch leitfähigem Material innerhalb zumindest einer Öffnung, die sich durch die Glasstruktur erstreckt;
Anbringen einer weiteren Glasstruktur an einer Rückseite des Halbleiterwafers mit breitem Bandabstand; und
Bilden von zumindest einer elektrisch leitfähigen Struktur, die mit einer Rückseite des Halbleitersubstrats elektrisch verbunden ist, durch Bilden von elektrisch leitfähigem Material innerhalb zumindest einer Öffnung, die sich durch die weitere Glasstruktur erstreckt,
wobei die Halbleiterbauelemente der Mehrzahl von Halbleiterbauelementen jeweils ein Halbleitersubstrat, das Teil eines Halbleitersubstrats des Halbleiterwafers mit breitem Bandabstand ist, und eine Glasteilstruktur der Glasstruktur umfassen, wobei die Glasteilstruktur mit einer vertikalen Oberfläche eines Randes des Halbleitersubstrats in Kontakt ist.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf Konzepte für Kontakt- und Passivierungsstrukturen von Halbleiterbauelementen und insbesondere auf ein Verfahren zum Bilden von Halbleiterbauelementen und auf Halbleiterbauelemente.
  • Hintergrund
  • Um die Halbleiterbauelemente oder integrierten Schaltungen von der äußeren Umwelt, in der sie operieren, zu schützen, werden sie typischerweise in geschlossenen Gehäusen untergebracht. Andere Konzepte setzen möglicherweise auf einen hybriden Gehäuseentwurf, wobei die Realisierung von zumindest zwei Schnittstellen notwendig ist. Während die Schnittstelle „Chip-Gehäuse“ häufig direkt beim Chiphersteller, oftmals unter Verwendung aufwendiger Verbindungstechniken wie Draht-Bonden oder Flip-Chip-Bonden, erzeugt wird, wird die zweite Schnittstelle („Gehäuse-Platine/Modul“) möglicherweise häufig erst beim Endkunden realisiert.
  • Nicht-hermetische Gehäuse auf Plastik- oder Keramikbasis können für viele Anwendungen in der Halbleitertechnologie ungeeignet sein, da sie möglicherweise nicht in der Lage sind, den elektrischen Chip ausreichend vor äußeren Umwelteinflüssen (Feuchtigkeit, Strahlung, Wärme...) zu schützen. Insbesondere aufgrund der intensiven Feuchtigkeitsaufnahme zeigen sowohl Chippassivierungen auf Imid-Basis als auch Gehäuse dieses Typs erhebliche Nachteile beim (Reflow-)Löten (z. B. Riss- oder Bruchbildung durch den sogenannten Popcorn-Effekt), in Bezug auf die Feuchtigkeitsaufnahme, und in Bezug auf ihre Langzeitstabilität.
  • Zusätzlich wird die Leistungsfähigkeit moderner Bauelemente im Betrieb vor allem durch die Effizienz der Wärmeabfuhr eingeschränkt, da die zunehmende Integrationsdichte und Schaltleistung zu immer größeren, flächenbezogenen Stromdichten und damit zu immer größeren thermischen Belastungen, denen die Bauelemente ausgesetzt sind, führen. Um die Bauelemente vor einer durch Überhitzung verursachten Fehlfunktion oder gar Zerstörung zu schützen, kann der Benutzer vermehrt Maßnahmen ergreifen, um die Komponenten zu kühlen.
  • Passive Kühlkonzepte sehen normalerweise die Verwendung von sogenannten „Leitungsrahmen“ (Lead Frames) vor. Aufgrund der zunehmenden Integrationsdichte der Bauelemente und der damit verbundenen sinkenden Abstandsdistanzen (Pitchabstände) können der fertigungstechnische Aufwand und die Anforderungen an Lotpasten und Siebdruckmaschinen steigen. Alternativ können bei einigen Systemen dicke Metallschichten direkt-auf-Chip (direct-on-chip) (Leistungsmetallisierung) verwendet werden. Allerdings sind die Schichtdicken der Metallisierung teilweise auf ∼ 20 µm begrenzt (z. B. beim Muster-Plattieren (Pattern Plating)
  • Die deutsche Patentanmeldung DE 10 2013 111 772 A1 zeigt Halbleiterbauelemente, bei denen ein Glasmaterial eine seitliche Oberfläche eines Halbleitermaterials kontaktiert. Zudem zeigt DE 10 2013 110 541 A1 Leistungshalbleiterbauteile mit Halbleiterwafern mit breitem Bandabstand, auf die mittels anodischem Bonding ein anorganisches Material, das etwa aus Quarz bestehen kann, aufgebracht wird.
  • Die Anmeldungen DE 10 2011 051 823 A1 und DE 101 53 176 A1 zeigen Verfahren zum Herstellen von Halbleiterwafern, bei denen das Halbleitersubstrat beidseitig von Glasstrukturen eingefasst wird. Ein ähnliches Konzept wird in US 2018/0026666 A1 verfolgt. Dort wird ein Halbleiter-Die in einer Glashülle eingefasst.
  • Ferner zeigt WO 2003 / 030 252 A2 ein Verfahren zum Herstellen von vertikalen und horizontalen Hochleistungsverbindungen, bei dem Embossing für 3D-Anordnungen genutzt werden kann.
  • Zusammenfassung
  • Es kann ein Bedarf bestehen zum Bereitstellen eines verbesserten Konzeptes für Halbleiterbauelemente, das eine verbesserte Kontaktstruktur und/oder verbesserte Passivierung und/oder verbesserte Robustheit von Halbleiterbauelementen ermöglicht.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt sein.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden von Halbleiterbauelementen. Das Verfahren umfasst ein Anbringen einer Glasstruktur an einem Weiter-Bandabstand-Halbleiterwafer, umfassend eine Mehrzahl von Halbleiterbauelementen. Das Verfahren umfasst ferner ein Bilden von zumindest einer Anschlussflächenstruktur, die mit zumindest einer Dotierungsregion eines Halbleitersubstrats des Weiter-Bandabstand-Halbleiterwafers elektrisch verbunden ist, durch Bilden von elektrisch leitfähigem Material innerhalb zumindest einer Öffnung, die sich durch die Glasstruktur erstreckt. Das Verfahren umfasst ein Anbringen einer weiteren Glasstruktur an einer Rückseite des Halbleiterwafers mit breitem Bandabstand. Das Verfahren umfasst ein Bilden von zumindest einer elektrisch leitfähigen Struktur, die mit einer Rückseite des Halbleitersubstrats elektrisch verbunden ist, durch Bilden von elektrisch leitfähigem Material innerhalb zumindest einer Öffnung, die sich durch die weitere Glasstruktur erstreckt. Die Halbleiterbauelemente der Mehrzahl von Halbleiterbauelementen umfassen jeweils ein Halbleitersubstrat, das Teil eines Halbleitersubstrats des Halbleiterwafers mit breitem Bandabstand ist, und eine Glasteilstruktur der Glasstruktur. Die Glasteilstruktur ist mit einer vertikalen Oberfläche eines Randes des Halbleitersubstrats in Kontakt.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das ein Weiter-Bandabstand-Halbleiterwafer umfasst. Das Halbleiterbauelement umfasst ferner eine Glasstruktur, die an dem Halbleitersubstrat angebracht ist. Die Glasstruktur weist zumindest eine Öffnung auf, die sich durch die Glasstruktur erstreckt, umfassend zumindest eine Anschlussflächenstruktur, die mit zumindest einer Dotierungsregion des Halbleitersubstrats elektrisch verbunden ist. Die Glasstruktur ist mit einer vertikalen Randoberfläche des Halbleitersubstrats in Kontakt. Das Halbleiterbauelement umfasst eine weitere Glasstruktur, die an einer Rückseite des Halbleiterwafers mit breitem Bandabstand angeordnet ist. Die weitere Glasstruktur weist zumindest eine Öffnung auf, die sich durch die weitere Glasstruktur erstreckt, umfassend zumindest eine elektrisch leitfähige Struktur, die mit einer Rückseite des Halbleitersubstrats elektrisch verbunden ist.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das ein Halbleitersubstrat umfasst. Das Halbleiterbauelement umfasst ferner eine Glasstruktur, die an dem Halbleitersubstrat angebracht ist. Die Glasstruktur weist zumindest eine Öffnung auf, die sich durch die Glasstruktur erstreckt, umfassend zumindest eine Anschlussflächenstruktur, die mit zumindest einer Dotierungsregion des Halbleitersubstrats elektrisch verbunden ist. Die Glasstruktur ist mit einer vertikalen Randoberfläche des Halbleitersubstrats in Kontakt. Das Halbleiterbauelement umfasst eine weitere Glasstruktur, die an einer Rückseite des Halbleiterwafers mit breitem Bandabstand angeordnet ist. Die weitere Glasstruktur weist zumindest eine Öffnung auf, die sich durch die weitere Glasstruktur erstreckt, umfassend zumindest eine elektrisch leitfähige Struktur, die mit einer Rückseite des Halbleitersubstrats elektrisch verbunden ist.
  • Figurenliste
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen:
    • 1 ein Flussdiagramm eines Verfahrens zum Bilden von Halbleiterbauelementen darstellt;
    • 2a-9c schematische Querschnitte von Weiter-Bandabstand-Halbleiterwafern in verschiedenen Stufen während der Fertigung gemäß einem Verfahren zum Bilden von Halbleiterbauelementen darstellen;
    • 10 ein Flussdiagramm eines Verfahrens zum Bilden von Halbleiterbauelementen darstellt;
    • 11 einen schematischen Querschnitt eines Halbleiterbauelements darstellt; und
    • 12 einen schematischen Querschnitt eines Halbleiterbauelements darstellt.
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während Abänderungen und alternative Formen von Ausführungsbeispielen möglich sind, werden Ausführungsbeispiele davon dementsprechend in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz Ausführungsbeispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollen auf gleichartige Weise ausgelegt werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ etc.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, sofern aus dem Zusammenhang nicht eindeutig etwas anderes hervorgeht. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Komponenten angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollen, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung einem Ausdruck jedoch eine bestimmte Bedeutung geben, die von einer Bedeutung abweicht, wie sie ein Durchschnittsfachmann üblicherweise versteht, soll diese Bedeutung in dem spezifischen Kontext, in dem diese Definition hier gegeben ist, berücksichtigt werden.
  • 1 stellt ein Flussdiagramm eines Verfahrens 100 zum Bilden von Halbleiterbauelementen dar. Das Verfahren umfasst ein Anbringen 10 einer Glasstruktur an einem Weiter-Bandabstand-Halbleiterwafer, umfassend eine Mehrzahl von Halbleiterbauelementen. Das Verfahren umfasst ferner ein Bilden 20 von zumindest einer Anschlussflächenstruktur, die mit zumindest einer Dotierungsregion eines Halbleitersubstrats des Weiter-Bandabstand-Halbleiterwafers elektrisch verbunden ist, durch Bilden von elektrisch leitfähigem Material innerhalb zumindest einer Öffnung, die sich durch die Glasstruktur erstreckt.
  • Ein Verwenden einer Glasstruktur als Passivierung kann es ermöglichen, den Schutz der Halbleiterbauelemente vor äußeren Einflüssen zu verbessern. Ferner kann eine dicke Leistungsmetallisierung oder Anschlussflächenmetallisierung durch Verwenden einer Glasstruktur mit Öffnungen für Anschlussflächenstrukturen ermöglicht werden. Zusätzlich kann die Robustheit von Halbleiterbauelementen beim weiteren Bearbeiten oder bei der Anwendung durch Verwenden einer Glasstruktur als Passivierung verbessert werden, da die Glasstruktur auch einen robusten Permanentträger implementieren kann.
  • Zum Beispiel kann die Glasstruktur zumindest eines von einem Borosilicatglas, einem Sodakalkglas, einem Floatglas (Flachglas), einem Quartzglas, einem Porzellan, einem Polymerthermoplast, einen Polymerglas, einem Akrylglas, Polycarbonat, Polyethylenterephthalat, einem undotierten Silika, einem dotierten Silika, einem Polymer, einem Polynorbornen(polymer), Polystyrol(polymer), einem Polycarbonat(polymer), einem Polyimid(polymer), einem Benzocyclobuten(polymer) und einem Parylen(polymer) sein oder aus demselben bestehen. Zum Beispiel kann die Glasstruktur ein Polymer umfassen, das glasähnliche Eigenschaften aufweist. Das Polymer kann zum Beispiel eine Glasübergangstemperatur aufweisen. Zum Beispiel kann die Glasstruktur ein Silika umfassen, das mit zumindest einem Dotierstoff dotiert ist. Der zumindest eine Dotierstoff kann einer von z. B. Bor (B), Natrium (Na), Calcium (Ca), Kalium (K) und Aluminium (Al), Zink (Zn), Kupfer (Cn), Magnesium (Mg), Germanium (Ge) sein. Zum Beispiel kann sich ein Wärmeausdehnungskoeffizient der Glasstruktur um weniger als 30 % (oder weniger als 20 %, weniger als 10 % oder weniger als 5 % eines Wärmeausdehnungskoeffizienten des Weiter-Bandabstand-Halbleiterwafers) von dem Wärmeausdehnungskoeffizienten des Weiter-Bandabstand-Halbleiterwafers unterscheiden. Ein Verwenden von Materialien mit einem ähnlichen Wärmeausdehnungskoeffizienten kann die mechanische Beanspruchung innerhalb des Halbleiterbauelements reduzieren.
  • Zum Beispiel kann die Glasstruktur zumindest 40 % (oder zumindest 60 %, zumindest 80 % oder den kompletten Wafer) einer Vorderseitenoberfläche des Weiter-Bandabstand-Halbleiterwafers bedecken. Zum Beispiel kann eine (z. B. durchschnittliche) Dicke der Glasstruktur größer sein als 20 µm (oder größer als 50 µm, größer als 100 µm, größer als 200 µm, größer als 400 µm, größer als 500 µm, größer als 750 µm, größer als 1 mm).
  • Zum Beispiel kann die Glasstruktur eine Passivierung einer Vorderseite des Weiter-Bandabstand-Halbleiterwafers implementieren. Zum Beispiel können Halbleiterbauelemente der Mehrzahl von Halbleiterbauelementen jeweils ein Halbleitersubstrat umfassen, das Teil des Weiter-Bandabstand-Halbleiterwafers ist. Die Glasstruktur kann mit einer vertikalen Randoberfläche eines jeden der Halbleitersubstrate der Halbleiterbauelemente in Kontakt sein. Die Glasstruktur kann zum Beispiel mit der vertikalen Randoberfläche der Halbleitersubstrate der Halbleiterbauelemente über die gesamte Dicke der Halbleitersubstrate der Halbleiterbauelemente in Kontakt sein. Die Glasstruktur kann zum Beispiel eine Passivierung der vertikalen Randoberfläche über die gesamte Dicke des Halbleitersubstrats implementieren. Zum Beispiel kann das Verfahren ein (weiteres) Dünnen der Halbleitersubstrate nach dem Anbringen der Glasstruktur umfassen, und die Glasstruktur kann eine Passivierung der vertikalen Randoberfläche über die gesamte (verbleibende) Dicke des Halbleitersubstrats nach dem Dünnen implementieren.
  • Zum Beispiel kann die Glasstruktur strukturiert werden (z. B. maskiertes Ätzen oder Bilden in einem duktilen Zustand) vor dem Anbringen der Glasstruktur, z. B. um die zumindest eine Öffnung zu bilden, oder die zumindest eine Öffnung kann nach dem Anbringen der Glasstruktur an dem Weiter-Bandabstand-Halbleiterwafer gebildet werden.
  • Zum Beispiel können zumindest Abschnitte der Glasstruktur in direktem Kontakt mit einer (Vorderseiten-)Oberfläche des Weiter-Bandabstand-Halbleiterwafers sein. Alternativ kann die Mehrzahl von Halbleiterbauelementen jeweils eine Verdrahtungsstruktur aufweisen, die sich in einem Verdrahtungsschichtstapel auf der Vorderseitenoberfläche des Weiter-Bandabstand-Halbleiterwafers befindet. Zum Beispiel können sich die Verdrahtungsstrukturen zwischen dem Weiter-Bandabstand-Halbleiterwafer und Abschnitten der Glasstruktur befinden.
  • Zum Beispiel kann das Anbringen 10 der Glasstruktur ein anodisches Bonden der (strukturierten oder unstrukturierten) Glasstruktur mit dem Weiter-Bandabstand-Halbleiterwafer oder Heißprägen (Hot Embossing) der Glasstruktur auf den Weiter-Bandabstand-Halbleiterwafer umfassen, oder durch dasselbe implementiert sein. Zum Beispiel kann das Anbringen der Glasstruktur die Glasstruktur mit einer Vorderseitenoberfläche oder einer Rückseitenoberfläche des Weiter-Bandabstand-Halbleiterwafers oder einem Verdrahtungsschichtstapel des Weiter-Bandabstand-Halbleiterwafers, der sich auf dem Halbleitersubstrat des Weiter-Bandabstand-Halbleiterwafers befindet, irreversibel (permanent) verbinden. Zum Beispiel kann das Anbringen der Glasstruktur die Glasstruktur an einer Vorderseite oder an einer Rückseite des Weiter-Bandabstand-Halbleiterwafers anbringen. Zum Beispiel kann das Verfahren ferner ein Anbringen einer weiteren Glasstruktur an der anderen (Vorder- oder Rück-)Seite des Weiter-Bandabstand-Halbleiterwafers umfassen.
  • Zum Beispiel kann das Verfahren 100 ferner ein Bilden von zumindest einer Grabenstruktur, die sich in den Weiter-Bandabstand-Halbleiterwafer erstreckt, zwischen benachbarten Halbleiterbauelementen der Mehrzahl von Halbleiterbauelementen umfassen. Die Grabenstruktur, die sich mit einem Sägerahmen eines Vereinzelungsprozesses decken kann, kann eine Seitenwandpassivierung der Halbleiterbauelemente durch die Glasstruktur ermöglichen. Zum Beispiel kann ein Abschnitt der Glasstruktur während des Anbringens 10 der Glasstruktur an dem Weiter-Bandabstand-Halbleiterwafer in den zumindest einen Graben gepresst werden. Zum Beispiel kann die zumindest eine Grabenstruktur ein Grabengitter sein. Das Grabengitter kann Halbleitersubstrate von Halbleiterbauelementen der Mehrzahl von Halbleiterbauelementen zumindest teilweise trennen oder abgrenzen. Zum Beispiel kann das Grabengitter eine oder mehrere Grabenreihen und eine oder mehrere Grabensäulen umfassen. Zum Beispiel kann eine (durchschnittliche) Breite der zumindest einen Grabenstruktur (z. B. von Gräben eines Grabengitters) größer als 10 µm (oder größer als 20 µm, größer als 40 µm, größer als 100 µm) sein. Zum Beispiel kann eine (durchschnittliche) Breite der Gräben der zumindest einen Grabenstruktur kleiner als 500 µm (oder kleiner als 300 µm, kleiner als 200 µm oder kleiner als 100 µm) sein.
  • Zum Beispiel umfassen die Halbleiterbauelemente der Mehrzahl von Halbleiterbauelementen jeweils ein Halbleitersubstrat, das Teil des Halbleitersubstrats des Weiter-Bandabstand-Halbleiterwafers ist, und eine Glasteilstruktur der Glasstruktur, die an dem Weiter-Bandabstand-Halbleiterwafer angebracht ist. Zum Beispiel kann das Verfahren ferner ein Vereinzeln (z. B. Sägen oder Laserschneiden) des Weiter-Bandabstand-Halbleiterwafers entlang der zumindest einen Grabenstruktur umfassen, um die Mehrzahl von Halbleiterbauelementen zu trennen. Die Glasteilstruktur kann mit einer vertikalen Oberfläche eines Randes des Halbleitersubtrats in Kontakt sein (und z. B. eine Passivierung der vertikalen Oberfläche des Randes des Halbleitersubstrats über die gesamte Dicke der Glasstruktur implementieren) nach dem Schneiden des Weiter-Bandabstand-Halbleiterwafers. Zum Beispiel kann die Glasteilstruktur einer Glasstruktur entsprechen, wie in Verbindung mit 11 und 12 beschrieben.
  • Zum Beispiel kann die zumindest eine Öffnung eine laterale Größe aufweisen, die größer ist als 2500 µm2 (0,0025 mm2 oder größer als 0,01 mm2, größer als 0,04 mm2 oder größer als 0,25 mm2). Zum Beispiel kann sich eine laterale Breite der zumindest einen Öffnung an einer Vorderseitenoberfläche der zumindest einen Öffnung um weniger als 10 % (oder weniger als 8 %, weniger als 5 %, weniger als 2 % oder weniger als 1 %) einer lateralen Breite der zumindest einen Öffnung an einer Rückseitenoberfläche der Glasstruktur unterscheiden. Alternativ kann sich eine laterale Breite der zumindest einen Öffnung um zumindest 5 % (oder zumindest 10 %, zumindest 20 %) zwischen der Vorderseitenoberfläche der Glasstruktur und der Rückseitenoberfläche der Glasstruktur verringern. Zum Beispiel kann die Vorderseitenoberfläche der Glasstruktur eine Oberfläche der Glasstruktur sein, die dem Weiter-Bandabstand-Halbleiterwafer nicht zugewandt ist, und die Rückseitenoberfläche der Glasstruktur kann eine Oberfläche der Glasstruktur sein, die dem Weiter-Bandabstand-Halbleiterwafer zugewandt ist.
  • Zum Beispiel kann das Verfahren ferner ein Bilden der zumindest einen Öffnung der Glasstruktur umfassen, z. B. nach dem Anbringen der Glasstruktur, z. B. durch Ätzen eines Abschnitts der Glasstruktur, durch Schleifen, durch Ultraschall-Hämmern, durch Fräsen, durch Sandstrahlen oder durch Sägen. Das Bilden der zumindest einen Öffnung kann eine Verwendung von vorher unstrukturierten Glasstrukturen während der Anbringung der Glasstruktur erlauben.
  • Zum Beispiel kann das elektrisch leitfähige Material zumindest eines von einem Metall (z. B. Aluminium, Kupfer, Titan, Ruthenium und/oder Wolfram und/oder sein Nitrid) und/oder Polysilizium umfassen. Zum Beispiel kann das elektrisch leitfähige Material eine elektrisch leitfähige Paste umfassen. Zum Beispiel kann das Bilden des elektrisch leitfähigen Materials zumindest eines von einem Beschichten mit dem elektrisch leitfähigen Material, Sputterabscheidung des elektrisch leitfähigen Materials, elektrochemische Abscheidung des elektrisch leitfähigen Materials oder zumindest teilweisen Befüllen der zumindest einen Öffnung mit elektrisch leitfähiger Paste umfassen. Zum Beispiel kann das elektrisch leitfähige Material der zumindest einen Anschlussflächenstruktur innerhalb der zumindest einen Öffnung eine Dicke aufweisen, die größer als 20 µm (oder größer als 50 µm, größer als 100 µm, größer als 200 µm, größer als 400 µm, größer als 500 µm) ist. Eine dicke Anschlussflächenstruktur kann das Leiten von großen Strömen und/oder verbesserte Wärmeübertragung ermöglichen. Die zumindest eine Anschlussflächenstruktur kann eine elektrische Verbindung mit einem externen elektrischen Bauelement ermöglichen (z. B. durch einen Bonddraht oder eine Lötkugel, die an der Anschlussflächenstruktur angebracht ist).
  • Zum Beispiel kann eine Metallisierung der Kontaktanschlussflächen (Anschlussflächenstrukturen) auf der Vorderseite durchgeführt werden. Das elektrisch leitfähige Material kann zumindest eines von Kupfer (Cu), AlCu (Aluminiumkupfer), Mo (Molybdän), AlSiCu (Aluminiumsiliziumkupfer), Ni (Nickel), Au (Gold) oder Al (Aluminium) oder andere Metalle/Legierungen umfassen. Zum Beispiel kann das Bilden der zumindest einen Anschlussflächenstruktur ein Bilden einer Metallabscheidung umfassen, um einen Schottky-Kontakt (mit dem Halbleitersubstrat) zu erzeugen, z. B. unter Verwendung einer physikalischen Gasphasenabscheidung (PVD; PVD = Physical Vapor Deposition) (z. B. vor der Leistungsmetallisierung). Dazu können Metalle, z. B. Ti (Titan), Mo (Molybdän) oder MoN (Molybdännitrid) geeignet sein oder andere Metalle oder Legierungen. Stromlose Plattierverfahren können auch kompatibel sein (z. B. NiPPd (Nickel-Phosphor-Palladium-Plattieren; NiPPd = Nickel Phosphorous Palladium Plating), eNiG (Stromlos-Nickel-Immersion-Gold; eNiG = Electroless Nickel Immersion Gold)).
  • Zum Beispiel kann die zumindest eine Anschlussflächenstruktur das elektrisch leitfähige Material aufweisen. Zum Beispiel kann die zumindest eine Anschlussflächenstruktur eine oder mehrere Anschlussflächen, eine oder mehrere Verdrahtungsleitungen oder Verbindungsschichten umfassen. Zum Beispiel kann die zumindest eine Anschlussflächenstruktur mit der Dotierungsregion (direkt) verbunden sein, z. B. kann mit der Dotierungsregion kontaktiert sein. Alternativ kann die zumindest eine Anschlussflächenstruktur mit einer Verdrahtungsstruktur, die mit der Dotierungsregion verbunden ist, (elektrisch) verbunden sein. Zum Beispiel kann jedes Halbleiterbauelement der Mehrzahl von Halbleiterbauelementen ein Halbleitersubstrat umfassen, das eine Dotierungsregion und eine Anschlussflächenstruktur, die mit der Dotierungsregion des Halbleitersubstrats verbunden ist, aufweist.
  • Zum Beispiel kann der Weiter-Bandabstand-Halbleiterwafer ein Halbleitermaterial mit weitem Bandabstand umfassen. Zum Beispiel kann der Halbleiterwafer mit weitem Bandabstand einen Bandabstand aufweisen, der größer ist als der Bandabstand von Silizium (1,1 eV). Zum Beispiel kann der Weiter-Bandabstand-Halbleiterwafer ein auf Siliziumcarbid (SiC) (basierender) Halbleiterwafer oder ein auf Galliumarsenid (GaAs) basierender Halbleiterwafer oder ein auf Galliumnitrid (GaN) basierender Halbleiterwafer sein. Das Verwenden eines auf Siliziumcarbid basierenden Wafers kann verbesserte Wärmeeigenschaften des Weiter-Bandabstand-Halbleiterwafers mit sich bringen. Zum Beispiel kann der Weiter-Bandabstand-Halbleiterwafer von einer Vorderseite des Weiter-Bandabstand-Halbleiterwafers strukturiert sein, z. B. durch Grabenstrukturen (z. B. Vorschnitt), die sich innerhalb eines Sägerahmens (Ritzrahmens) des Weiter-Bandabstand-Halbleiterwafers befinden.
  • Eine Dicke einer aktiven Schicht des Weiter-Bandabstand-Halbleiterwafers (z. B. SiC-Wafer) kann größer als 4,5 µm (oder größer als 10 µm, größer als 20 µm, größer als 50 µm) und/oder kleiner als 200 µm (oder kleiner als 100 µm, kleiner als 50 µm), z. B. ca. 4,5 µm für ein 650V-Bauelement bis ca. 100 µm für ein 10kV-Bauelement sein. Die aktive Schicht (z. B. Epitaxieschicht) des Weiter-Bandabstand-Halbleiterwafers kann ein Abschnitt des Halbleitersubstrats des Weiter-Bandabstand-Halbleiterwafers sein, der auf einem Bulk-Abschnitt des Halbleitersubstrats des Weiter-Bandabstand-Halbleiterwafers gebildet ist. Die aktive Schicht des Weiter-Bandabstand-Halbleiterwafers kann zum Beispiel verwendet werden, um elektrische Elementstrukturen (z. B. Transistoren oder Dioden) zu bilden.
  • Zum Beispiel kann der Weiter-Bandabstand-Halbleiterwafer eine Mehrzahl von Halbleitersubstraten für die Mehrzahl von Halbleiterbauelementen umfassen. Zum Beispiel kann ein Halbleitersubstrat einem Abschnitt des Weiter-Bandabstand-Halbleiterwafers entsprechen. Zum Beispiel kann jedes Halbleiterbauelement der Mehrzahl von Halbleiterbauelementen einen Abschnitt des Weiter-Bandabstand-Halbleiterwafers als Halbleitersubstrat des Halbleiterbauelements umfassen. Zum Beispiel kann jedes Halbleiterbauelement der Mehrzahl von Halbleiterbauelementen zumindest eine elektrische Elementstruktur aufweisen, die eine Sperrspannung von mehr als 10 V aufweist. Zum Beispiel kann die elektrische Elementstruktur einen Stromfluss zwischen der Vorderseite des Halbleiterbauelements und einer Rückseite des Halbleiterbauelements steuern und/oder leiten und/oder blockieren. Zum Beispiel kann die zumindest eine elektrische Elementstruktur eine Transistorstruktur oder eine Diodenstruktur sein. Die Halbleiterbauelemente können Leistungshalbleiterbauelemente sein. Ein Leistungshalbleiterbauelement und/oder die zumindest eine elektrische Elementstruktur der Leistungshalbleiterbauelemente können z. B. eine Durchbruchspannung oder Sperrspannung von mehr als 10 V (z. B. eine Durchbruchspannung von 10 V, 20 V oder 50 V), mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • Zum Beispiel können eine vertikale Richtung und eine vertikale Abmessung oder Dicken orthogonal zu einer Vorderseitenoberfläche des Weiter-Bandabstand-Halbleiterwafers gemessen werden und eine laterale Richtung und laterale Abmessungen können parallel zu der Vorderseitenoberfläche des Weiter-Bandabstand-Halbleiterwafers gemessen werden.
  • Die Vorderseite des Weiter-Bandabstand-Halbleiterwafers kann die Seite sein, die zum Implementieren von höher entwickelten und komplexeren Strukturen verwendet wird als an der Rückseite des Weiter-Bandabstand-Halbleiterwafers, da die Prozessparameter (z. B. Temperatur) und die Handhabung für die Rückseite eingeschränkt sein können, wenn z. B. bereits Strukturen an einer Seite des Weiter-Bandabstand-Halbleiterwafers gebildet sind.
  • Zum Beispiel kann das Verfahren 100 zusätzliche Prozesse zum Bilden von elektrischen Elementstrukturen (z. B. Bilden von Dotierungsregionen, Gate-Strukturen und/oder Verdrahtungsstrukturen) vor dem Anbringen 10 der Glasstruktur an dem Weiter-Bandabstand-Halbleiterwafer umfassen.
  • 2-9 zeigen schematische Querschnitte eines Teils eines Weiter-Bandabstand-Halbleiterwafers und einer Glasstruktur in unterschiedlichen Fertigungsstufen gemäß verschiedenen Ausführungsbeispielen. 2-9 stellen beispielhafte Bearbeitungsschritte des Verfahrens zum Bilden von Halbleiterbauelementen, wie vorstehend (z. B. 1) oder nachstehend beschrieben, dar. Die folgenden Beispiele können in Verbindung mit der Herstellung einer vertikalen verschmolzenen pn-Schottky-Diode beschrieben sein, obwohl andere Bauelemente basierend auf den beschriebenen Verfahren ebenso gebildet werden können.
  • 2a-2b stellen schematische Querschnitte eines Teils eines Weiter-Bandabstand-Halbleiterwafers in verschiedenen Herstellungsstufen eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen gemäß einem Ausführungsbeispiel dar. Das Bilden der Halbleiterbauelemente kann ähnlich implementiert sein zu einem Verfahren oder Aspekten, die in Verbindung mit 1 beschrieben sind. 2a-2b stellen ein Anbringen einer Glasstruktur 110 auf einem Weiter-Bandabstand-Halbleiterwafer, das eine Mehrzahl von Halbleiterbauelementen umfasst, durch Heißprägen dar. 2a zeigt einen schematischen Querschnitt eines Teils des Weiter-Bandabstand-Halbleiterwafers. Der Weiter-Bandabstand-Halbleiterwafer umfasst ein Halbleitersubstrat, das einen Bulk-Abschnitt 101 und eine Epitaxieschicht 103, die auf dem Bulk-Abschnitt 101 gebildet ist, umfasst. Der Bulk-Abschnitt 101 kann eine hohe n-Dotierung aufweisen und die Epitaxieschicht 103 kann eine geringe n-Basisdotierung aufweisen (z. B. vor dem Bilden von Dotierungsregionen in der epitaxialen Schicht). Ferner werden hoch p-dotierte Anodenregionen 204 an einer Vorderseitenoberfläche des Halbleitersubstrats des Weiter-Bandabstand-Halbleiterwafers für jedes Halbleiterbauelement gebildet. Zusätzlich werden gering p-dotierte Randabschlussregionen 206 lateral zwischen den hoch p-dotierten Anodenregionen 204 der Halbleiterbauelemente und jeweiligen Rändern der Halbleitersubstratabschnitte der Halbleiterbauelemente gebildet.
  • 2b zeigt einen schematischen Querschnitt des Weiter-Bandabstand-Halbleiterwafers und einer Glasstruktur 110, die durch Heißprägen angebracht werden soll. Das Heißprägen kann einem Erhitzen der Glasstruktur auf eine Glasübergangstemperatur und einem Ausüben von Druck auf zumindest einen Teil der Glasstruktur entsprechen.
  • Der Weiter-Bandabstand-Halbleiterwafer kann einem Siliziumcarbid (SiC-) Wafer entsprechen, der eine Epitaxieschicht (z. B. 20 µm Dicke) und p- / p+-Brunnen aufweist. Zum Beispiel kann die Glasstruktur 110 eine Dicke von 200 µm aufweisen. Der Weiter-Bandabstand-Halbleiterwafer kann zumindest eine Grabenstruktur 202 umfassen, die durch die Glasstruktur 110 nach dem Heißprägen gefüllt sein kann. Das Heißprägen kann in einer Umgebung durchgeführt werden, die Inertgas oder Vakuum aufweist. 2a-2b können ein Beispiel einer Herstellung eines Glas/SiC-Verbundsystems unter Verwendung einer Glaspresstechnik darstellen (anstelle von Inertgas kann der tatsächliche Bondprozess nach einer Inertgasspülung auch unter Vakuum stattfinden, um die Bildung von Lunkern/Hohlräume in den Gräben zu vermeiden). Die Grabenstrukturen können z. B. unter Verwendung sowohl photoelektrochemischer als auch mechanischer, plasmaunterstützter und laserunterstützter Verfahren erzeugt werden.
  • Heißprägen kann es ermöglichen, die Glasstruktur an die nicht-planaren Halbleiterwafer anzubringen, und kann es ermöglichen, Gräben, die sich in den Weiter-Bandabstand-Halbleiterwafer erstrecken, mit Abschnitten der Glasstruktur zu befüllen, um z. B. eine Passivierung einer Seitenwand der Halbleiterbauelemente zu implementieren.
  • Zum Beispiel kann das Anbringen der Glasstruktur 110 an dem Weiter-Bandabstand-Halbleiterwafer ein Erhitzen der Glasstruktur 110 auf eine Glasübergangstemperatur der Glasstruktur und ein Ausüben von Druck auf zumindest einen Teil der Glasstruktur umfassen. Zum Beispiel kann das Erhitzen der Glasstruktur die Glasstruktur 110 auf zumindest 400 °C (oder zumindest 500 °C, zumindest 600 °C, zumindest 700 °C, zumindest 800 °C, zumindest 900 °C, zumindest 1000 °C, zumindest 1100 °C) erhitzen. Zum Beispiel kann der Druck mit einem Prägestempel ausgeübt werden; der Prägestempel kann eine gleichmäßige oder strukturierte Oberfläche aufweisen. Das Erhitzen der Glasstruktur und Ausüben von Druck kann in einer (Druck-)Kammer ausgeführt werden, die z. B. eine Inertgasatmosphäre oder ein Vakuum aufweist.
  • Zum Beispiel kann das Ausüben des Drucks auf die Glasstruktur zumindest Abschnitte der Glasstruktur in die zumindest eine Grabenstruktur pressen. Zum Beispiel kann das Prägemuster zumindest eine Erhebung aufweisen, die der zumindest einen Grabenstruktur entspricht.
  • Die zumindest eine Grabenstruktur kann z. B. eine Mehrzahl von Gräben aufweisen. Die Mehrzahl von Gräben kann streifenförmig (z. B. säulenförmig (pillar-shaped, columnshaped) in einem Querschnitt) sein. Eine Streifenform kann eine Geometrie sein, die sich in einer ersten lateralen Richtung wesentlich weiter erstreckt als in einer orthogonalen zweiten lateralen Richtung. Zum Beispiel kann die Mehrzahl von Gräben eine laterale Länge von mehr als 10 x (oder mehr als 50 x oder mehr als 100 x) eine laterale Breite von Gräben der Mehrzahl von Gräben aufweisen. Zum Beispiel kann die laterale Länge eines Grabens der Mehrzahl von Gräben die größte laterale Erstreckung der Mehrzahl von Gräben sein. Zum Beispiel kann die Mehrzahl von Gräben eine vertikale Erstreckung aufweisen, die größer als die laterale Breite und kürzer als die laterale Länge ist. Zum Beispiel kann sich die zumindest eine Grabenstruktur in eine Tiefe von mehr als 10 µm (oder mehr als 30 µm oder mehr als 50 µm) erstrecken. Zum Beispiel kann sich die zumindest eine Grabenstruktur in eine Rückseitenmetallisierung des Weiter-Bandabstand-Halbleiterwafers erstrecken.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend oder nachstehend (z. B. 1, 3-12) beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • 3a-3b stellen schematische Querschnitte eines Teils eines Weiter-Bandabstand-Halbleiterwafers in verschiedenen Herstellungsstufen eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen gemäß einem Ausführungsbeispiel dar. Das Bilden der Halbleiterbauelemente kann ähnlich implementiert sein zu einem Verfahren oder Aspekten, die in Verbindung mit einer der 1-2 beschrieben sind. 3a-3b stellen ein Anbringen einer Glasstruktur 110 auf einem Weiter-Bandabstand-Halbleiterwafer, der eine Mehrzahl von Halbleiterbauelementen umfasst, durch anodisches Bonden dar. 3a zeigt einen schematischen Querschnitt des Weiter-Bandabstand-Halbleiterwafers vor dem Anbringen der Glasstruktur. 3b zeigt einen schematischen Querschnitt des Weiter-Bandabstand-Halbleiterwafers nach dem Anbringen der Glasstruktur. 3 kann ein Herstellen eines Glas/SiC-Verbundsystems unter Verwendung eines anodischen Bondverfahrens darstellen. Die Glasstruktur 110 kann zum Beispiel vorstrukturiert sein. Der Weiter-Bandabstand-Halbleiterwafer kann z. B. zumindest eine Grabenstruktur 202 umfassen.
  • Zum Beispiel kann das Anbringen der Glasstruktur 110 ein anodisches Bonden der Glasstruktur 110 mit dem Weiter-Bandabstand-Halbleiterwafer umfassen. Das anodische Bonden kann eine Anbringung der Glasstruktur an dem Weiter-Bandabstand-Halbleiterwafer ermöglichen, und kann eine Anbringung der vorstrukturierten Glasstrukturen erlauben. Zum Beispiel kann das anodische Bonden ein Anlegen einer hohen Spannung (z. B. mehr als 500 V) zwischen einer Kathode, die sich an einer Vorderseite der Glasstruktur befindet, und einer Waferträgerstruktur, die den Weiter-Bandabstand-Halbleiterwafer hält, befindet. Zum Beispiel können Natriumionen der Glasstruktur in Richtung der Kathode wandern, wobei sie feste negative Ladungen zurücklassen, die ein elektrisches Feld zwischen dem Weiter-Bandabstand-Halbleiterwafer und der Glasstruktur erzeugen, was die Glasstruktur und den Weiter-Bandabstand-Halbleiterwafer zusammenhält. Zum Beispiel kann die Vorderseitenoberfläche des Weiter-Bandabstand-Halbleiterwafers planar sein. Zum Beispiel weisen die Halbleiterbauelemente möglicherweise keine Verdrahtungsstrukturen auf, die sich auf der Vorderseitenoberfläche des Weiter-Bandabstand-Halbleiterwafers befinden. Zum Beispiel kann ein anodisches Bonden ein Erhitzen der Glasstruktur und/oder des Weiter-Bandabstand-Halbleiterwafers auf zwischen 350 °C und 450 °C umfassen. Zum Beispiel kann die Vorderseitenoberfläche des Halbleitersubstrats Silizium (Si) oder Polysilizium aufweisen. Das anodische Bonden kann ferner Druck auf zumindest einen Teil der Glasstruktur ausüben.
  • Zum Beispiel kann die Glasstruktur 110 zumindest eine Öffnung 112 vor dem Anbringen der Glasstruktur an dem Weiter-Bandabstand-Halbleiterwafer aufweisen. Zum Beispiel kann die Glasstruktur 110 (vor)strukturiert sein. Zum Beispiel kann das Verfahren ein Bilden der zumindest einen Öffnung vor dem Anbringen der Glasstruktur an dem Weiter-Bandabstand-Halbleiterwafer umfassen.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend oder nachstehend (z. B. 1-2, 4-12) beschriebenen Ausführungsbeispielen erwähnt sind. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispiele entsprechen.
  • 4a-4b stellen schematische Querschnitte eines Teils eines Weiter-Bandabstand-Halbleiterwafers in verschiedenen Herstellungsstufen eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen gemäß einem Ausführungsbeispiel dar. Das Bilden der Halbleiterbauelemente kann ähnlich implementiert sein zu einem Verfahren oder Aspekten, die in Verbindung mit einer der 1-3 gezeigt sind. 4a-4b stellen ein Anbringen einer Glasstruktur 110 auf einem Weiter-Bandabstand-Halbleiterwafer, der eine Mehrzahl von Halbleiterbauelementen umfasst, durch anodisches Bonden (4a) und ein Bilden von zumindest einer Öffnung 112 durch Schleifen eines Abschnitts der Glasstruktur 110, um eine Aussparung 402 der Glasstruktur freizulegen (4b), dar. 4a-4b können eine Herstellung eines Glas/SiC-Verbundsystems unter Verwendung eines vorgeprägten Glassubstrats und eines anodischen Bondverfahrens darstellen.
  • Zum Beispiel kann das Bilden der zumindest einen Öffnung 112 ein Schleifen eines Abschnitts der Glasstruktur 110 umfassen, um zumindest eine Aussparung in der Glasstruktur freizulegen, um die zumindest eine Öffnung 112 zu bilden. Dies kann eine Verwendung von Glasstrukturen mit einer vorstrukturierten Aussparung ermöglichen. Zum Beispiel kann die Glasstruktur 110 die zumindest eine Aussparung während des Anbringens der Glasstruktur 110 an dem Weiter-Bandabstand-Halbleiterwafer umfassen. Zum Beispiel kann sich die zumindest eine Aussparung von einer Rückseite der Glasstruktur in die Glasstruktur erstrecken. Zum Beispiel kann das Anbringen 10 der Glasstruktur 110 ein anodisches Bonden der Glasstruktur 110 mit dem Weiter-Bandabstand-Halbleiterwafer umfassen. Zum Beispiel kann die Glasstruktur einen oberen Abschnitt und einen unteren Abschnitt umfassen. Der untere Abschnitt der Glasstruktur kann die zumindest eine Aussparung aufweisen. Zum Beispiel kann das Schleifen des Abschnitts der Glasstruktur 110 ein Entfernen des oberen Abschnitts der Glasstruktur umfassen. Zum Beispiel kann das Bilden der zumindest einen Öffnung 112 ferner ein Bilden der zumindest einen Aussparung in der Glasstruktur umfassen, z. B. durch Erhitzen der Glasstruktur auf eine Glasübergangstemperatur und ein Ausüben von Druck auf zumindest einen Teil der Glasstruktur unter Verwendung eines Prägemusters.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend oder nachstehend (z. B. 1-3, 5-12) beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • 5a-5b stellen schematische Querschnitte eines Teils eines Weiter-Bandabstand-Halbleiterwafers in verschiedenen Herstellungsstufen eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen gemäß einem Ausführungsbeispiel dar. Das Bilden der Halbleiterbauelemente kann ähnlich implementiert sein zu einem Verfahren oder Aspekten, die in Verbindung mit einer der 1-4 gezeigt sind. 5a-5b stellen ein Bilden von zumindest einer Öffnung 112 einer Glasstruktur 110, die an einem Weiter-Bandabstand-Halbleiterwafer angebracht ist, durch Ätzen von zumindest einem Abschnitt der Glasstruktur dar. Das Ätzen des zumindest einen Abschnitts kann das Bilden der Öffnung ermöglichen, z. B. durch Entfernen von Abschnitten der Glasstruktur, die nach der vorherigen Bearbeitung verbleiben. 5a zeigt einen schematischen Querschnitt des Weiter-Bandabstand-Halbleiterwafers und der angebrachten Glasstruktur nach Abscheiden von zumindest einer Maskierungsschicht 502 (z. B. einer Polysiliziumschicht und einer Photoresistschicht) und Strukturieren der zumindest einen Maskierungsschicht 502. Ein nachfolgendes Ätzen der Glasstruktur kann z. B. die zumindest eine Öffnung 112 bilden (5b). 5a-5b können ein nasschemisches Glasstrukturieren unter Verwendung von Poly-Si und Photoresist zeigen.
  • Zum Beispiel kann das Bilden der zumindest einen Öffnung 112 ein Ätzen von zumindest einem Abschnitt der Glasstruktur umfassen, um zumindest einen Abschnitt der zumindest einen Öffnung zu erhalten. Zum Beispiel kann das Ätzen zumindest des Abschnitts der Glasstruktur ein Entfernen eines Abschnitts der Glasstruktur umfassen, um zumindest den Abschnitt der zumindest einen Öffnung zu erhalten. Zum Beispiel kann das Ätzen zumindest des Abschnitts ein isotropes Ätzen oder anisotropes Ätzen zumindest des Abschnitts der Glasstruktur umfassen. Das Ätzen kann Nassätzen, Plasmaätzen oder Ätzen basierend auf einer maskenlosen Strukturierung, z. B. basierend auf photostrukturierbarem Glas, umfassen. Das Ätzen zumindest des Abschnitts der Glasstruktur kann z. B. eine Vorderseitenoberfläche der Glasstruktur ätzen.
  • Zum Beispiel kann das Bilden der zumindest einen Öffnung 112 ein Bilden von zumindest einer Maskierungsschicht (z. B. eine Photoresist- und eine Polysiliziumschicht) auf der Glasstruktur und ein Strukturieren der zumindest einen Maskierungsschicht umfassen. Das Ätzen zumindest des Abschnitts der Glasstruktur kann auf der zumindest einen Maskierungsschicht basieren. Zum Beispiel kann das Ätzen der Glasstruktur Abschnitte der Glasstruktur 110 ätzen, die durch die zumindest eine Maskierungsschicht freigelegt sind. Zum Beispiel kann das Ätzen der Glasstruktur Abschnitte der Glasstruktur 110 ätzen, die benachbart sind zu Abschnitten der Glasstruktur, die durch die zumindest eine Maskierungsschicht freigelegt sind. Zum Beispiel kann die Öffnung der (Polysilizium-)Maskierungsschicht unter Verwendung von plasmaunterstützten Ätzverfahren realisiert werden, die Glasstruktur kann nasschemischem Ätzen mit auf Flusssäure (HF) basierender Chemie (Tauchätzung oder Sprayätzung) unterliegen.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend oder nachstehend (z. B. 1-4, 6-12) beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • 6a-6c stellen schematische Querschnitte eines Teils eines Weiter-Bandabstand-Halbleiterwafers in verschiedenen Herstellungsstufen eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen gemäß einem Ausführungsbeispiel dar. Das Bilden der Halbleiterbauelemente kann ähnlich implementiert sein zu einem Verfahren oder Aspekten, die in Verbindung mit einer der 1-5 gezeigt sind. 6a-6c stellen ein Bilden von zumindest einer Öffnung 112 einer Glasstruktur 110, die an einem Weiter-Bandabstand-Halbleiterwafer angebracht ist, durch Heißprägen mit einem Prägemuster 602 dar. 6a-6c zeigen eine (alternative) Glasstrukturierung unter Verwendung von Heißprägen.
  • 6a stellt das Bilden von zumindest einer Öffnung 112 einer Glasstruktur 110, die an einem Weiter-Bandabstand-Halbleiterwafer angebracht ist, durch (wiederholtes) Erhitzen der Glasstruktur auf eine Glasübergangstemperatur (z. B. nahe einer Temperatur, wo die Glasstruktur fließt) und Ausüben von Druck auf zumindest einen Teil der Glasstruktur 110 mit einem Prägemuster 602 (Heißprägen) dar. Nach dem Heißprägen (6b) kann ein ausgesparter Abschnitt 604 der Glasstruktur den Weiter-Bandabstand-Halbleiterwafer an einer Stelle bedecken, die für die zumindest eine Öffnung 112 bestimmt ist. Ein nachfolgendes Ätzen (z. B. nasschemisches Ätzen) von zumindest einem Abschnitt der Glasstruktur kann den ausgesparten Abschnitt 604 der Glasstruktur entfernen, um die zumindest eine Öffnung 112 (6c) zu bilden.
  • Zum Beispiel kann das Bilden der zumindest einen Öffnung 112 ein Erhitzen der Glasstruktur 110 auf eine Glasübergangstemperatur der Glasstruktur und ein Ausüben von Druck auf zumindest einen Teil der Glasstruktur mit einem Prägemuster umfassen. Zum Beispiel kann das Prägemuster zumindest einen erhabenen Abschnitt aufweisen, der der zumindest einen Öffnung entspricht. Zum Beispiel kann die Ausübung von Druck mit dem Prägemuster auf die Glasstruktur die Glasstruktur so bilden, um das Prägemuster nachzuahmen. Zum Beispiel kann das Erhitzen der Glasstruktur die Glasstruktur 110 auf zumindest 400 °C (oder zumindest 500 °C, zumindest 600 °C, zumindest 700 °C, zumindest 800 °C, zumindest 900 °C, zumindest 1000 °C, zumindest 1100 °C) erhitzen.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend oder nachstehend (z. B. 1-5, 7-12) beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • 7a-7d stellen einen Teil eines Weiter-Bandabstand-Halbleiterwafers in verschiedenen Herstellungsstufen eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen dar. 7a und 7b stellen schematische Querschnitte des Teils des Weiter-Bandabstand-Halbleiterwafers dar und 7c und 7d stellen schematische Draufsichten des Teils des Weiter-Bandabstand-Halbleiterwafers oder des Weiter-Bandabstand-Halbleiterwafers dar. Das Bilden der Halbleiterbauelemente kann ähnlich implementiert sein zu einem Verfahren oder Aspekten, die in Verbindung mit einer der 1-6 gezeigt sind. 7a zeigt eine Glasstruktur 110, die an einem Weiter-Bandabstand-Halbleiterwafer angebracht ist. Die Glasstruktur 110 weist zumindest eine Öffnung auf, die eine Keimschicht 702 aufweist. Nach einer elektrochemischen Abscheidung (ECD; ECD = Elektrochemical Deposition) kann die zumindest eine Öffnung durch elektrisch leitfähiges Material 704 befüllt sein (7b). 7c zeigt eine Draufsicht des Teils des Weiter-Bandabstand-Halbleiterwafers. 7a-7d stellen eine Kontaktmetallisierung (ECD-Option) dar.
  • Zum Beispiel kann die Mehrzahl von Halbleiterbauelementen eine Mehrzahl von Anschlussflächenstrukturen umfassen, die mit einer Mehrzahl von Dotierungsregionen einer Mehrzahl von Halbleitersubstraten der Mehrzahl von Halbleiterbauelementen elektrisch verbunden sind. Das Bilden des elektrisch leitfähigen Materials kann ein Bilden einer elektrischen Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen umfassen. Die Mehrzahl von Anschlussflächenstrukturen kann durch Bilden des elektrisch leitfähigen Materials innerhalb einer Mehrzahl von Öffnungen der Glasstruktur gebildet werden. Die elektrische Verbindung kann z. B. eine elektrochemische Abscheidung von elektrischem Material ermöglichen. Eine beispielhafte elektrische Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen ist in 7c und 7d 706 gezeigt. Zum Beispiel kann die elektrische Verbindung eine Verdrahtungsstruktur umfassen, die sich zumindest teilweise auf der Glasstruktur oder innerhalb einer Grabenstruktur, die sich in die Glasstruktur von einer Vorderseite der Glasstruktur erstreckt, befindet. Zum Beispiel kann das Bilden der elektrischen Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen ein Bilden einer Grabenstruktur für die elektrische Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen umfassen. Zum Beispiel kann das Bilden der elektrischen Verbindung ein Bilden einer Keimschicht für eine elektrochemische Abscheidung des elektrisch leitfähigen Materials für die Mehrzahl von Anschlussflächenstrukturen umfassen. Alternativ kann das Bilden des elektrisch leitfähigen Materials ferner ein Bilden der Keimschicht (z. B. Keimschicht 702) nach dem Bilden der elektrischen Verbindung umfassen. Das Entfernen von zumindest einem Abschnitt der Keimschicht kann ferner ein Schleifen oder Polieren von zumindest einem Abschnitt der Glasstruktur umfassen. Das Bilden des elektrisch leitfähigen Materials kann ferner eine elektrochemische Abscheidung des elektrisch leitfähigen Materials 704 auf der Keimschicht umfassen. Zum Beispiel kann die Keimschicht einer Schottky-Metallisierung entsprechen, die sich auf dem Weiter-Bandabstand-Halbleiterwafer befindet.
  • Zum Beispiel kann das Bilden des elektrisch leitfähigen Materials ferner ein Entfernen (z. B. durch Polieren oder Schleifen) eines Abschnitts der Keimschicht nach Abscheidung der Keimschicht (und vor der ECD) umfassen. Zum Beispiel kann das Entfernen des Abschnitts der Keimschicht einen Abschnitt der Keimschicht entfernen, der sich weiter von dem Weiter-Bandabstand-Halbleiterwafer erstreckt als die Glasstruktur 110. Das Bilden der Keimschicht kann ferner ein Entfernen von zumindest einem Abschnitt der Keimschicht umfassen, die sich auf einer Vorderseitenoberfläche der Glasstruktur (z. B. einem Abschnitt der Keimschicht, der sich nicht innerhalb der zumindest einen Öffnung befindet oder sich innerhalb einer Grabenstruktur befindet, die sich in die Glasstruktur erstreckt), z. B. vor der elektrochemischen Abscheidung.
  • Zum Beispiel kann das Bilden des elektrisch leitfähigen Materials ferner ein elektrisches Trennen der Mehrzahl von Anschlussflächenstrukturen nach dem Bilden der Mehrzahl von Anschlussflächenstrukturen, z. B. nach der elektrochemischen Abscheidung des elektrisch leitfähigen Materials auf der Keimschicht, umfassen, was Kurzschlüsse während der Verwendung der Halbleiterbauelemente vermeiden kann. Zum Beispiel kann das Entfernen der zumindest einen elektrischen Verbindung ein Schneiden innerhalb der Gräben umfassen, die für die elektrische Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen verwendet werden, oder ein Schleifen oder Wegpolieren von zumindest einem Teil der elektrischen Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen. Zum Beispiel können sich zumindest Abschnitte der elektrischen Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen innerhalb einer Grabenstruktur befinden, die sich in die Glasstruktur (z. B. von einer Vorderseite der Glasstruktur) erstreckt. Das Verfahren kann ferner ein Schleifen eines Abschnitts der Glasstruktur 110 umfassen, um die Mehrzahl von Anschlussflächenstrukturen elektrisch zu trennen. Wenn die Grabenstruktur sich von der Oberfläche des Weiter-Bandabstand-Halbleiterwafers weiter entfernt befindet als eine Zieldicke der Glasstruktur, kann die elektrische Verbindung (leicht) entfernt werden. Zum Beispiel kann das Schleifen des Abschnitts der Glasstruktur einen Abschnitt der Glasstruktur und der elektrischen Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen, die sich von dem Weiter-Bandabstand-Halbleiterwafer (vertikal) weiter weg erstrecken als eine Unterseite der Grabenstruktur, wegschleifen. Zum Beispiel kann sich die Unterseite der Grabenstruktur zumindest 100 µm (oder zumindest 200 µm, zumindest 300 µm, zumindest 400 µm) über (z. B. im Wesentlichen parallel zu dem Weiter-Bandabstand-Halbleiterwafer mit einer vertikalen Distanz von zumindest 100 µm) einer Vorderseitenoberfläche des Weiter-Bandabstand-Halbleiterwafers befinden.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend oder nachstehend (z. B. 1-6, 8-12) beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • 8a-8b stellen schematische Querschnitte eines Teils eines Weiter-Bandabstand-Halbleiterwafers in verschiedenen Herstellungsstufen eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen gemäß einem Ausführungsbeispiel dar. Das Bilden der Halbleiterbauelemente kann ähnlich implementiert sein zu einem Verfahren oder Aspekten, die in Verbindung mit einer der 1-7 gezeigt sind. 8a-8b stellen ein Bilden eines elektrisch leitfähigen Materials 802 dar. Zum Beispiel kann das Bilden des elektrisch leitfähigen Materials ein zumindest teilweises Befüllen der zumindest einen Öffnung mit einer elektrisch leitfähigen Paste dar, die ein Verfüllen großer Öffnungen ermöglichen kann. Zum Beispiel kann die elektrisch leitfähige Paste Aluminium (Al), Silber (Ag), Gold (Au) und/oder Kupfer (Cu) aufweisen. Zum Beispiel kann das Verfahren ein Drucken der elektrisch leitfähigen Paste umfassen. 8a zeigt ein Ausführungsbeispiel einer Glasstruktur 110, die an einem Weiter-Bandabstand-Halbleiterwafer angebracht ist, nach einem Befüllen der zumindest einen Öffnung mit der zumindest einen elektrisch leitfähigen Paste. Zum Beispiel kann das Verfahren ferner ein Schleifen eines Abschnitts der Glasstruktur 110 und eines Abschnitts der elektrisch leitfähigen Paste 802 umfassen (wie in 8b gezeigt). Zum Beispiel kann das Schleifen des Abschnitts der Glasstruktur und des Abschnitts der elektrisch leitfähigen Paste einen Abschnitt der elektrisch leitfähigen Paste entfernen, der sich auf der Glasstruktur außerhalb der zumindest einen Öffnung befindet. 8a-8b stellen eine Kontaktmetallisierung (Siebdruck-Option (Screen Printing)) und eine Planarisierung des Verbundsystems dar.
  • Zum Beispiel kann ein Verfüllen von großen Kontaktbereichen unter Verwendung eines Siebdrucks von relevanten Metallpasten ausgeführt werden. Zum Beispiel kann die elektrisch leitfähige Paste unter Verwendung eines Rakels über die zumindest eine Öffnung (relevante Öffnung) in dem Glas gezogen werden. Überschüssiges Material kann entfernt werden. Hier kann das strukturierte Glas (die Glasstruktur, die die zumindest eine Öffnung aufweist) als eine Maske/Sieb agieren.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend oder nachstehend (z. B. 1-7, 9-12) beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • 9a-9c stellen schematische Querschnitte eines Teils eines Weiter-Bandabstand-Halbleiterwafers in verschiedenen Herstellungsstufen eines Verfahrens zum Bilden einer Mehrzahl von Halbleiterbauelementen gemäß einem Ausführungsbeispiel dar. Das Bilden der Halbleiterbauelemente kann ähnlich implementiert sein zu einem Verfahren oder Aspekten, die in Verbindung mit einer der 1-8 gezeigt sind. 9a und 9b zeigen einen schematischen Querschnitt eines Weiter-Bandabstand-Halbleiterwafers und einer angebrachten Glasstruktur 110 vor und nach einem Trennen des Weiter-Bandabstand-Halbleiterwafers, um eine Mehrzahl von Halbleiterbauelementen zu erhalten. 9a kann ferner ein Dünnen eines SiC-Substrats (Weiter-Bandabstand-Halbleiterwafer) zeigen. Zum Beispiel kann das Verfahren ferner ein Trennen der Mehrzahl von Halbleiterbauelementen durch Schneiden nur durch elektrisch isolierendes Material umfassen. Zum Beispiel kann das Schneiden möglicherweise nur durch eine oder mehrere Glasstrukturen, z. B. durch die Glasstruktur 110 und/oder eine weitere Glasstruktur 904 schneiden. Zum Beispiel kann das Schneiden möglicherweise nicht durch den Weiter-Bandabstand-Halbleiterwafer schneiden oder möglicherweise nicht durch eine Rückseitenmetallisierung des Weiter-Bandabstand-Halbleiterwafers schneiden. Dies kann ein Trennen der Mehrzahl von Halbleiterbauelementen erleichtern. Zum Beispiel kann das Schneiden den Weiter-Bandabstand-Halbleiterwafer und die eine oder die mehreren Glasstrukturen entlang einer Grabenstruktur schneiden, die sich in den Weiter-Bandabstand-Halbleiterwafer von einer Vorderseite des Weiter-Bandabstand-Halbleiterwafers erstreckt. Zum Beispiel kann ein Trennen der Mehrzahl von Halbleiterbauelementen ein (teilweises) Schleifen einer Rückseite des Weiter-Bandabstand-Halbleiterwafers umfassen. Alternativ kann das Trennen der Mehrzahl von Halbleiterbauelementen (z. B. durch Strukturieren einer Rückseitenmetallisierung) ein Verwenden einer Lithographie und eines Ätzprozesses (z. B. nass, Plasma oder eine Kombination derselben) umfassen, sodass es bei einem nachfolgenden Trennungsprozess z. B. möglicherweise (nur) erforderlich ist, durch Glas zu sägen. Zum Beispiel kann die Glasstruktur zumindest eine weitere Öffnung aufweisen, die sich entlang einer Grabenstruktur befindet, die sich in den Weiter-Bandabstand-Halbleiterwafer von einer Vorderseite des Weiter-Bandabstand-Halbleiterwafers erstreckt. Das Schleifen der Rückseitenmetallisierung kann die Mehrzahl von Halbleiterbauelementen an der zumindest einen weiteren Öffnung trennen. 9b zeigt eine Rückseitenmetallisierung und eine Trennung des Verbundsystems. 9b zeigt ferner zumindest eine Anschlussflächenstruktur 120.
  • 9c zeigt einen schematischen Querschnitt eines Weiter-Bandabstand-Halbleiterwafers und einer angebrachten Glasstruktur 110 nach dem Anbringen einer weiteren Glasstruktur 904. Zum Beispiel umfasst das Verfahren ein Anbringen einer weiteren Glasstruktur an einer Rückseite des Weiter-Bandabstand-Halbleiterwafers und ein Bilden von zumindest einer elektrisch leitfähigen Struktur 906, die mit einer Rückseite des Halbleitersubstrats elektrisch verbunden ist, durch Bilden von elektrisch leitfähigen Material innerhalb zumindest einer Öffnung, die sich durch die weitere Glasstruktur erstreckt. Die weitere Glasstruktur kann eine dicke Rückseitenmetallisierung erlauben. Das Bilden der weiteren Glasstruktur kann ähnlich implementiert sein zu einem Bilden der Glasstruktur 110, wie in Verbindung mit 1-8 beschrieben. Das Bilden der elektrisch leitfähigen Struktur kann ähnlich implementiert sein zu einem Bilden von zumindest einer Anschlussflächenstruktur, wie in Verbindung mit 1-8 beschrieben. Zum Beispiel kann das Bilden der elektrisch leitfähigen Struktur ein Bilden einer Mehrzahl von elektrisch leitfähigen Strukturen für die Mehrzahl von Halbleiterbauelementen umfassen. Die Mehrzahl von elektrisch leitfähigen Strukturen kann einer Mehrzahl von Rückseitenmetallisierungen der Mehrzahl von Halbleiterbauelementen entsprechen. Zum Beispiel kann die zumindest eine elektrisch leitfähige Struktur eine Dicke aufweisen, die größer als 5 µm (oder größer als 10 µm, größer als 20 µm, größer als 50 µm, größer als 100 µm, größer als 200 µm, größer als 400 µm) ist. Zum Beispiel kann ein dickes Leistungsmetall mit der Vorderseite und mit der Rückseite des Weiter-Bandabstand-Halbleiterwafers verbunden sein. 9c stellt eine dicke Leistungsmetallisierung als eine Option für die Rückseite dar.
  • Das Strukturieren der Rückseitenmetallisierung (elektrisch leitfähige Struktur) unter Verwendung einer Lithographie und eines Ätzprozesses (nass, Plasma oder eine Kombination derselben) kann ausgeführt werden, sodass es bei dem nachfolgenden Trennungsprozess z. B. möglicherweise nur erforderlich ist, durch Glas zu sägen. Abplatzfreie Bauelemente können somit realisiert werden.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend oder nachstehend (z. B. 1-8, 10-12) beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • 10 zeigt ein Flussdiagramm eines Verfahrens zum Bilden von Halbleiterbauelementen. Das Verfahren kann ähnlich implementiert sein zu einem Verfahren, das in Verbindung mit 1-9 beschrieben ist. 10 zeigt ein Schema von zwei Prozessvarianten in einer Zusammenfassung.
  • Ein Ausgangspunkt 1010 des Verfahrens kann ein Siliziumcarbid- (SiC-) Wafer mit Epitaxie und p-/p+ -Wannen 1012 sein. Das Verfahren kann eine Unterscheidung bezüglich einer Vorstrukturierung 1020 des SiC-Wafers umfassen. Zum Beispiel kann der SiC-Wafer vorgeschnitten sein oder nicht 1022. Das Verfahren kann ferner ein Verfahren für ein Herstellen eines Verbundsystems 1030 (des SiC-Wafers und einer Glasstruktur) umfassen. Das Verfahren kann ein anodisches Bonden 1032 oder Heißprägen 1034 umfassen. Das Verfahren kann ferner eine Unterscheidung 1040 zwischen einer vorstrukturierten Glasstruktur 1042 und einer unstrukturierten Glasstruktur 1044 umfassen. Das Verfahren kann ferner einen Prozess zur Glasstrukturierung 1050 umfassen. Wenn das Glas unstrukturiert ist, kann der Prozess eine Polysilizium- und Photoresistabscheidung sowie eine Entwicklung des Photoresists 1052 (z. B. ähnlich zu einem Bilden von zumindest einer Maskierungsschicht, wie in Verbindung mit 5a-5b beschrieben), ein Plasmaätzen des Polysiliziums 1054, ein nasschemisches Ätzen (z. B. Flusssäureätzen) der Glasstruktur 1056 und ein Abstreifen des Photoresists und des Polysiliziums 1058 umfassen. Das Verfahren kann ferner eine Metallisierung 1060 (im Fall von strukturiertem oder unstrukturiertem Glas) umfassen, umfassend eine Metallisierung 1062, und entweder eine physikalische Gasphasenabscheidung an der Rückseite (RS) und ein Vorderseiten (VS-) Siebdrucken 1064 (oder ein elektrisch leitfähiges Material) oder eine physikalische Gasphasenabscheidung an der Rückseite und eine elektrochemische Abscheidung 1066 an der Vorderseite. Das Verfahren kann ferner ein Planarisieren und Trennen 1070, z. B. Schleifen und Trennen 1072, umfassen. Wenn eine weitere Glasstruktur an der Rückseite des Weiter-Bandabstand-Halbleiterwafers angebracht ist kann für eine Rückseitenmetallisierung zum Beispiel eine elektrochemische Abscheidung und (Sieb-)Drucken angewandt werden.
  • Weitere Einzelheiten und Aspekte des Verfahrens sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren, vorstehend oder nachstehend (z. B. 1-9, 11-12) beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • 11 stellt einen schematischen Querschnitt eines Halbleiterbauelements 1100 dar, das einen Weiter-Bandabstand-Halbleitersubstrat 102 umfasst. Das Halbleiterbauelement 1100 umfasst ferner eine Glasstruktur 110, die an dem Halbleitersubstrat 102 angebracht ist. Die Glasstruktur weist zumindest eine Öffnung 112 auf, die sich durch die Glasstruktur erstreckt, umfassend zumindest eine Anschlussflächenstruktur 120, die mit zumindest einer Dotierungsregion des Halbleitersubstrats 102 elektrisch verbunden ist.
  • Ein Verwenden einer Glasstruktur als Passivierung kann es ermöglichen, den Schutz der Halbleiterbauelemente vor äußeren Einflüssen zu verbessern. Ferner kann eine dicke Leistungsmetallisierung oder Anschlussflächenmetallisierung durch Verwenden einer Glasstruktur mit Öffnungen für Anschlussflächenstrukturen ermöglicht werden. Zusätzlich kann die Robustheit von Halbleiterbauelementen durch Verwenden einer Glasstruktur als Passivierung verbessert werden, da die Glasstruktur auch einen robusten Träger implementieren kann.
  • Zum Beispiel kann die Glasstruktur 110 eine Vorderseite des Halbleitersubstrats mit Ausnahme der zumindest einen Öffnung 112 bedecken. Zum Beispiel kann die Glasstruktur 110 durch ein anodisches Bonden an dem Halbleitersubstrat 102 angebracht sein. Zum Beispiel kann die Glasstruktur 110 auf das Halbleitersubstrat 102 geprägt sein. Zum Beispiel kann die Glasstruktur 110 mit einer vertikalen Randoberfläche des Halbleitersubstrats in Kontakt sein und implementiert eine Passivierung für die vertikale Randoberfläche über die gesamte Dicke des Halbleitersubstrats.
  • Zum Beispiel kann sich ein Wärmeausdehnungskoeffizient der Glasstruktur 110 um weniger als 30 % (oder weniger als 25 %, weniger als 20 %, weniger als 15 %, weniger als 10 %, weniger als 5 % eines Wärmeausdehnungskoeffizienten des Weiter-Bandabstand-Halbleitersubstrats 102) von dem Wärmeausdehnungskoeffizienten des Halbleitersubstrats 102 mit breitem Bandabstand unterscheiden. Ein Verwenden von Materialien mit einem ähnlichen Wärmeausdehnungskoeffizienten kann die mechanische Beanspruchung innerhalb des Halbleiterbauelements reduzieren.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 1100 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend (z. B. 1-10, 12) beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • 12 stellt einen schematischen Querschnitt eines Halbleiterbauelements 1200 dar, das ein Halbleitersubstrat 102 umfasst. Das Halbleiterbauelement umfasst ferner eine Glasstruktur 110, die an dem Halbleitersubstrat 102 angebracht ist. Die Glasstruktur weist zumindest eine Öffnung 112 auf, die sich durch die Glasstruktur erstreckt, umfassend zumindest eine Anschlussflächenstruktur 120, die mit zumindest einer Dotierungsregion des Halbleitersubstrats 102 elektrisch verbunden ist. Die Glasstruktur 110 ist mit einer vertikalen Randoberfläche des Halbleitersubstrats 102 in Kontakt. Zum Beispiel kann die Glasstruktur 110 mit der vertikalen Randoberfläche des Halbleitersubstrats 102 über die gesamte Dicke des Halbleitersubstrats 102 in Kontakt sein. Das Halbleitersubstrat 102 kann z. B. einem Silizium- (Si-) Halbleitersubstrat oder einem Halbleitersubstrat mit breitem Bandabstand entsprechen.
  • Ein Verwenden einer Glasstruktur als Passivierung kann es ermöglichen, den Schutz der Halbleiterbauelemente vor äußeren Einflüssen zu verbessern. Ferner kann eine dicke Leistungsmetallisierung oder Anschlussflächenmetallisierung durch Verwenden einer Glasstruktur mit Öffnungen für Anschlussflächenstrukturen ermöglicht werden. Zusätzlich kann die Robustheit von Halbleiterbauelementen durch Verwenden einer Glasstruktur als Passivierung verbessert werden, da die Glasstruktur auch einen robusten Träger implementieren kann.
  • Zum Beispiel kann sich ein Wärmeausdehnungskoeffizient der Glasstruktur 110 um weniger als 30 % (oder weniger als 25 %, weniger als 20 %, weniger als 15 %, weniger als 10 %, weniger als 5 % eines Wärmeausdehnungskoeffizienten des Halbleitersubstrats 102) von dem Wärmeausdehnungskoeffizienten des Halbleitersubstrats 102 unterscheiden. Ein Verwenden von Materialien mit einem ähnlichen Wärmeausdehnungskoeffizienten kann die mechanische Beanspruchung innerhalb des Halbleiterbauelements reduzieren.
  • Weitere Einzelheiten und Aspekte des Halbleiterbauelements 1200 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen (z. B. 1-11) erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren, vorstehend oder nachstehend beschriebenen Beispielen entsprechen.
  • Ausführungsbeispiele können ein Verfahren zum Herstellen eines Siliziumcarbid-/Glas-Verbundsystems für Leistungsbauelemente bereitstellen. Das Ziel von zumindest einigen Ausführungsbeispielen kann die Herstellung eines Verbundsystems sein, das ein Glas und ein elektrisch funktionales Bauelement auf SiC-Basis umfasst. Zusätzlich zu dem mechanisch stabilisierenden Effekt des Glases und der damit direkt zusammenhängenden Kompatibilität mit der heutigen Dünnwafertechnologie kann eine hermetische Passivierung des Bauelements zusätzlich als Schutz vor Umwelteinflüssen erzeugt werden.
  • Ausführungsbeispiele können ein Verfahren bereitstellen, das Metallschichten von jeglicher Dicke ermöglicht, die (nur) durch die Höhe (hier: Glasdicke) des Verbundsystems begrenzt sein können.
  • Ausführungsbeispiele können ein technologiekompatibles Verbundträger- (composite carrier, composite girder) Konzept bereitstellen. Dabei kann ein Glas, das als das Basismaterial verwendet wird, Verbesserungen nicht nur hinsichtlich seiner mechanischen Charakteristika sondern auch hinsichtlich seiner Temperaturstabilität anbieten. Während bei der Herstellung von Halbleiterbauelementen die mechanische Stabilität eines gedünnten Wafers meist durch Verwendung eines temporären reversiblen Trägers (z. B. Verwendung eines Acrylklebers) sichergestellt wird, kann bei der vorliegenden Erfindung der Träger irreversibel mit dem Bauelement verbunden sein. Dies kann sowohl ein Dünnen des Wafers auf weit unter 40 µm als auch Temperaturschritte >=300 °C ermöglichen. Nach Fertigstellung des Bauelements kann das (die) Glas(-Struktur) auch als hermetische Oberflächenpassivierung dienen und schützt damit die integrierte Schaltung vor äußeren Umwelteinflüssen (z.B. Feuchtigkeit) im Betriebszustand.
  • Um das Verbundsystem zu erzeugen, können zwei Verfahren verwendet werden, zum Beispiel:
    1. 1. Erzeugung einer permanenten, planaren Verbindung zwischen Glas und Siliziumcarbid (SiC) unter Verwendung eines anodischen Bondverfahrens. Ferner kann ein anodisches Bonden in der Tiefe verwendet werden; und
    2. 2. Erzeugung einer permanenten, planaren und/oder dreidimensionalen Verbindung zwischen Glas und SiC unter Verwendung einer Glaspresstechnik (Heißprägen).
  • Ein Aspekt des anodischen Verbindungskonzeptes kann sein, dass bereits vorstrukturierte Glassubstrate verwendet werden können. Dies kann eine Flexibilität bei der Bearbeitung des finalen Bauelements bei gleichzeitiger Reduzierung der Prozesskomplexität bereitstellen.
  • Ein anderer Aspekt der oben erwähnten Glaspresstechnik kann die Erzeugung eines dreidimensionalen Verbundsystems sein. Hier kann Glas in bereit vorgefertigte Gräben formschlüssig verfüllt werden. Die Gräben können vorzugsweise in dem Bereich des Ritzrahmens bereitgestellt sein, wo die Chips durch Sägen oder Lasern zu einem späteren Zeitpunkt getrennt werden. Dabei kann die Tiefe der Gräben vorzugsweise nicht größer sein als die Dicke der Drift-Zone, um z. B. sicherzustellen, dass der Randschutz für diesen Bereich gewährleistet ist. Dies kann ein Erzeugen von abplatzfreien Bauelementen bei gleichzeitiger Versiegelung der Seitenwände der Chips ermöglichen. Ferner kann die vergrabene Glasschicht als ein Endstoppsignal und/oder als ein Stoppsignal bei der Bearbeitung der Rückseite (BS; BS = Backside) dienen.
  • Andere Aspekte bei der Verwendung von Glas können sein:
    • ■ Geringe thermomechanische Belastung, da der CTE für Glas an SiC angepasst werden kann;
    • ■ Hohe thermische, mechanische und chemische Stabilität (nahezu inert);
    • ■ Hohe Zuverlässigkeit (alterungsbeständig);
    • ■ Kein Volumenverlust (kein Schrumpfen);
    • ■ Gute Isolations- und Durchbruchsfestigkeit einschließlich geringer Feuchtigkeitsaufnahme (keine Risse/Brüche durch „Popcorn-Effekt“ aufgrund von Feuchtigkeit beim Löten/Betrieb);
    • ■ Hohe Transparenz -> einfach anpassbare VS/RS-Lithographieprozesse;
    • ■ Anders als Keramiksubstraten kann Glas kostengünstiger und einfacher bearbeitet werden;
    • ■ Eine Vielzahl von Strukturierungsmöglichkeiten (Schleifen, Ätzen, Sägen, Fräsen, Bohren, Prägen, Sandstrahlen, Ultraschall- (US-) Hämmern ...);
    • ■ Unebenheiten auf planaren Glasoberflächen können durch mechanische und/oder chemische Verfahren entfernt werden;
    • ■ Materialanforderungen können aufgrund von Zusammensetzung und Prozessparameter variabel sein;
    • ■ Sehr dicke der Leistungsmetallisierung kann machbar sein (>>20µm); und
    • ■ Skalierbar für alle Produktklassen und -größen.
  • Ein zentraler Punkt zumindest einiger Ausführungsbeispiele kann eine Erzeugung eines irreversiblen Verbundsystems eines Bauelements auf SiC-Basis mit einem Glasträger und „bond-ähnlichen“ Verfahren auf Waferebene sein. Zwei unterschiedliche Prozessvarianten können hierfür vorgeschlagen werden. Zusätzlich zu einer planaren Verbindung zwischen Glas und Systemwafer kann auch ein dreidimensionales Trägersystem möglich sein.
  • Zum Beispiel kann ein Verfahren zum Bilden von Halbleiterbauelementen basieren auf:
    • ■ Verwendung von mikroelektromechanischen System- (MEMS; MEMS = Microelectromechanical System) Prozessen (Verbindungsverfahren) zur Realisierung eines Verbundsystems für Hochspannungsanwendungen;
    • ■ Realisierung einer hermetischen Passivierung mit sehr guten Barrierecharakeristika gegen Feuchtigkeit (Korrosion);
    • ■ Realisierung von sehr dicken Leistungsmetallisierungen;
    • ■ Realisierung von abplatzfreien Bauelementen; und
    • ■ Weitere Reduzierung der modernen Grenzdicke bei einem SiC-Dünnwafer-Prozess von 300 µm hin zu wenigen µm (abhängig von der Spannungsklasse). Mikrorisse während des Schleifens können durch die massive Glasschicht auf der Vorderseite unterdrückt werden.
  • Ein beispielhaftes Verfahren zum Bilden von Halbleiterbauelementen kann im Folgenden unter Verwendung der Herstellung einer auf SiC basierenden Diode (verschmolzene pn-Schottky-Diode) erklärt werden. Andere auf SiC basierende Bauelemente können auch vorstellbar sein. (z. B. SiC-MOSFET mit einem anderen Prozessintegrationsschema. Ferner ist aufgrund nicht-planarer Oberflächen anodisches Boden möglicherweise keine Option). Figuren (z. B. 2-10) können dazu dienen, das Grundprinzip von Beispielen darzustellen und zeigen möglicherweise nur die Bauelementstrukturen und/oder Verfahrensschritte, die erforderlich sind, um dieses Grundprinzip zu verstehen. Die in den Grafiken dargestellten Strukturen sind nicht notwendigerweise maßstabsgerecht. Alle zu kontaktierenden p-Wannen können sich in den Figuren in dem Bereich der Glasöffnungen befinden. Bei Bauelementen mit mehreren Anschlussflächen auf der Vorderseite (z. B. Schalter mit einem Gate-Anschluss) können für jedes Halbleiterbauelement mehrere, durch einen Glas-Steg voneinander isolierte Öffnungen in der Glasstruktur enthalten sein. Die Position der strukturierten Öffnungen in dem Glas kann gewählt sein, derart, dass alle elektrisch zu kontaktierenden Bereiche enthalten sind.
  • Die Prozedur kann mit einem nicht-gedünnten SiC-Substrat beginnen, dessen Vorderseite bereits alle für das Bauelement erforderlichen Hochtemperaturprozesse durchlaufen hat (Epitaxie, Implantation und nachfolgendes Postimplantationsausheilen, gegebenenfalls Kontaktbildung). Optional kann das SiC-Substrat bereits von der Vorderseite strukturiert sein. Grabenstrukturen (vorgeschnitten) in dem Sägerahmen (Ritzrahmen) des Wafers können den Trennungsprozess in individuelle Chips vereinfachen, was ein Teil des Verfahrens sein kann (z. B. am Ende). Ein Sägen des SiC ist nach dem Dünnschleifen möglicherweise nicht mehr erforderlich (z. B. 9a). Diese Prozessvariante kann eine Implementierung von abplatzfreien Bauelementen ermöglichen. Danach kann ein irreversibles Verbundsystem zwischen Glas und SiC-Substrat realisiert werden. Die Verbindung kann unter Verwendung unterschiedlicher, nachfolgend ausführlicher beschriebener Verfahren erzeugt werden.
  • Zum Beispiel kann ein Verbundsystem unter Verwendung eines anodischen Bondverfahrens realisiert werden. Zusätzlich zu der Verwendung von unstrukturierten Glassubstraten (nicht gezeichnet) ist ein Aspekt des anodischen Bondkonzeptes, dass bereits vorstrukturierte Glassubstrate verwendet werden können (z. B. 3a-3b). Dies kann eine Flexibilität beim Bearbeiten des Bauelements bei gleichzeitiger Reduzierung der Prozesskomplexität bereitstellen.
  • Verfahren für die ganzflächige oder lokale Glasstrukturierung (z B. zum Bilden von zumindest einer Öffnung) können nasschemische oder plasmagestützte Ätzverfahren sowie säge- oder laserunterstützte Prozesse sein.
  • Mit Ausnahme von säge- und laserunterstützten Prozessen kann dieses Verfahren eine Hartmaske zur selektiven Materialauflösung ungeschützter Bereiche und die durch den Prozess spezifizierten Strukturprofile/bestimmenden Strukturprofile (isotropes Profil bei nasschemischen Verfahren, anisotropes Profil bei Plasma-, Säge- oder Laserverfahren) erfordern.
  • Eine maskenlose Strukturierung kann unter Verwendung von photostrukturierbaren Glastypen (z. B. Foturan, Firma Schott) durchgeführt werden, die Löslichkeit des Glases kann in einer 10%igen Flusssäure- (HF) -Lösung mittels geeigneter Belichtung modifiziert werden. Alternativ sind auch unkonventionelle Verfahren, z. B. Sandstrahlen oder Ultraschall- (US-) Hämmern, zum Strukturieren von Glassubstraten denkbar.
  • Ein anderer Ansatz zum Erzeugen von ganzflächigen Glasstrukturen auf Waferebene kann das sogenannte Heißprägen sein. Vordefinierte Strukturen können in ein Glas geprägt werden, das nahe an der Fließgrenze (yield point) aufgeheizt wird (z. B. bis zu einer Glasübergangstemperatur, 6a-6c). Somit können dreidimensionale Strukturen mit streng definierten Flankenwinkeln (z. B. auch weniger als 90°) erzeugt werden. Dabei können die Anforderungen für das zu verpressende Glasmaterial aufgrund der Materialzusammensetzung und weiterer Prozessparameter, z. B. Temperatur und Druck, variieren. Nachdem eine Verbindung zwischen SiC und Glas realisiert worden ist, kann das Glas als ein mechanisch stabiler Träger für Rückseitenprozesse dienen oder kann möglicherweise mit der Hilfe von Schleifverfahren direkt geöffnet werden (9a).
  • Die weiteren Prozessschritte, z. B. Dünnen, Metallisierung, Planarisierung und Trennung des Verbundsystems, verlaufen für beide Verbundsystemvarianten möglicherweise gleich.
  • Die Variante der Glaspresstechnik kann es ermöglichen, Grabenstrukturen, die in dem SiC-Substrat existieren, vollständig zu verfüllen und eine zusätzliche Passivierung der Seitenwände der Chips zu realisieren.
  • Eine weitere Variante, um SiC und Glas irreversibel zu verbinden (für eine Realisierung eines Verbundsystems unter Verwendung einer Glaspresstechnik) ist das sogenannte Heißprägen, wobei Glas nahe an seine entsprechende Fließgrenze (z. B. seine Glasübergangstemperatur) gebracht werden kann, und unter Druck auf das jeweilige SiC-Basissubstrat gepresst werden kann. Aufgrund der eher hohen Transformationstemperaturen von typischen Glastypen, die an den Wärmeausdehnungskoeffizienten (CTE) von SiC angepasst sind, kann ein Vorstrukturieren des Glases weggelassen werden, um eine mögliche Änderung der Strukturgeometrie der Öffnungen zu vermeiden.
  • Dieser Pressprozess kann es ermöglichen, dass bereits in den SiC-Substraten definierte Grabenstrukturen (hier: in dem Ritzrahmen) vollständig mit Glas verfüllt werden können. Zusätzlich kann dies eine Erzeugung einer Passivierung der Seitenwände der Chips erlauben, was das Bauelement nach der Chiptrennung vor äußeren Umwelteinflüssen schützen kann (z. B. 9b).
  • Nach dem Realisieren der (irreversiblen) Verbindung zwischen dem SiC-Wafer und dem Glas kann der Wafer abhängig von der Technologiekategorie unter Verwendung typischer Schleifverfahren auf die gewünschte Dicke gedünnt werden. Alternativ können die sogenannten „Cold-Split“- (Kalt-Spalten-) Verfahren im Fall dieser Technologie geeignet sein, wobei sehr genau definierte Schichtdicken von dem Basissubstrat abgespalten werden können. Ein Aspekt dieses Verfahrens kann sein, dass das SiC-Basissubstrat recycelt werden kann, was wiederum die technologischen Kosten aus ökonomischer Sicht reduziert.
  • Anstatt herkömmlicher Substrate können auch SiC-Wafer-Vorlagen verwendet werden (für eine Trennung einer Mehrzahl von Halbleiterbauelementen, die in dem Weiter-Bandabstand-Halbleiterwafer enthalten sind), wobei dünne monokristalline SiC-Schichten unter Verwendung von intelligentem Schneiden (Smart Cut) und Waferbonden (z. B. Poly-SiC oder Kohlenstoffträger) auf hochtemperaturbeständige billige Hilfswafer übertragen werden können. Insbesondere im Fall des Kohlenstoffträgers kann ein gezieltes Dünnen auf die SiC-Schicht nach Abscheiden der Glasschicht sehr einfach möglich sein (chemisch selektiv, z. B. durch Ch-Plasma-Veraschen, oder physikalisch selektiv aufgrund der sehr großen Härteunterschiede).
  • Dann kann das Glassubstrat (Glasstruktur) unter Verwendung standardisierter nasschemischer Ätzprozesse strukturiert werden. Dafür kann das Abscheiden und Strukturieren einer Poly-Si-Hartmaske unter Verwendung von Photoresist und Lithographie verwendet werden.
  • Aufgrund der Hochtemperaturkompatibilität der SiC-Bauelemente kann die Glasstrukturierung alternativ auch maskenlos realisiert werden, z. B. unter Verwendung der Heißprägetechnik. Hier kann das Verbundsystem wiederholt nahe der Temperatur erhitzt werden, wo das Glas fließt. Ein für die Öffnung entsprechend strukturierter Stempel erzeugt die jeweiligen Öffnungen unter Druck und unter Temperatureinfluss. Das verbleibende Glas über den Kontaktanschlussflächen kann unter Verwendung eines kurzen nasschemischen Ätzschrittes (HF) (z. B. 6a-6c) entfernt werden.
  • Optional kann die Strukturierung des Glassubstrats auch vor dem Dünnprozess stattfinden.
  • Um die dicken großflächigen Leistungsmetallisierungen zu realisieren, können zusätzlich zu der klassischen Beschichtung oder Sputter-Abscheidung zwei Varianten geeignet sein:
    1. 1. Drucken von relevanten Metallpasten
    2. 2. ECD (elektrochemische Abscheidung, Elektroplattierung)
  • Wenn eine ECD für die Abscheidung der Leistungsmetallisierung gewählt wird, kann die Schottky-Metallisierung als eine Keimschicht für den elektrischen Kontakt bei der Elektroplattierung verwendet werden. Um ein gleichzeitiges Metallwachstum auf allen Anschlussflächen zu ermöglichen, kann das Glas strukturiert werden (z. B. 7a-7d), derart, dass alle Chips über einen äußeren Ring kontaktiert werden.
  • Um optional Metallwachstum auf dem Glas zu vermeiden, kann die Keimschicht (hier: Schottky-Metallisierung) auf der Oberfläche unter Verwendung eines Polier- oder Schleifprozesses entfernt werden. Eine Verbindung der individuellen Anschlussflächen kann eine Metallisierung in tieferen Gräben in dem Glas, z. B. entlang von Sägelinien und kurzen Anschlussstücken zu der Anschlussfläche, umfassen. Diese Verbindung kann nach dem Plattieren (elektrochemische Abscheidung), entfernt werden, z. B. unter Verwendung eines zweiten Schleifprozesses.
  • Beim Verwenden von Siebdruck zum Verfüllen von in der Glasstruktur enthaltenen Öffnungen kann es aufgrund von unterschiedlichen Füllstoffen und Lösungsmitteln in den Pasten nach dem Härten zu einer Fehlausrichtung in jeweiligen Öffnungen kommen. Diese Fehlausrichtung kann berücksichtigt werden beim Auswählen der Dicke des verbleibenden Glassubstrats (Vorhalt), da dadurch eine vollständige Planarisierung möglich ist.
  • Dann wird die Planarisierung mittels gut etablierter Schleifprozesse ausgeführt. Glas und Metall können hier beide gleichzeitig geschliffen werden. Im Gegensatz zu der standardisierten Musterplattierung ist die Dicke der Leistungsmetallisierung möglicherweise nicht auf 20 µm begrenzt, sondern kann einzig durch die Glasdicke bestimmt werden, sodass sehr dicke Metallisierungen (20...450 µ) auch machbar sein können.
  • Ferner kann eine Abscheidung der Rückseitenmetallisierung stattfinden (z. B. 9b und 9c), die optional bereits vor der Realisierung der Vorderseitenmetallisierung durchgeführt werden kann (z. B. Bilden von elektrisch leitfähigen Material innerhalb zumindest einer Öffnung einer Glasstruktur). Während dünne Metallisierungen unter Verwendung von standardisierten PVD-Verfahren machbar sein können, können dicke Leistungsmetallisierungen erzeugt werden, wiederholt unter Verwendung einer ECD oder von Druckverfahren.
  • Wenn die vorgefertigten Gräben in dem SiC-Substrat komplett mit Glas befüllt sind, kann sich nach der Trennung, die unter Verwendung typischer Trockenätzen-, säge- oder laserunterstützter Verfahren ausgeführt wird, eine hermetische Seitenwandpassivierung ergeben, die das Bauelement vor äußeren Umwelteinflüssen (perfekt) schützen können.
  • Optional kann es nach dem Dünnungsprozess möglich sein, geeignete Trägerstrukturen auf der Rückseite zu implementieren. Die Abscheidung einer sehr dicken Leistungsmetallisierung kann auf der Rückseite auch möglich sein, z. B. ohne dass es erforderlich ist, eine Vereinzelung in der Vorzusammensetzung durch eine sehr dicke Leistungsmetallisierung durchzuführen. Die dicke Leistungsmetallisierung auf der Chiprückseite (z. B. in 9c gezeigt) kann vorzugsweise eine Abschlussschicht umfassen, die sinterfähig (Nickel/Silber) oder diffusionslötfähig (Gold-Zinn (AuSn), Mo, Cu, NiMoP etc.) ist.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener, oben beschriebener Verfahren durch programmierte Computer ausgeführt werden können. Hierbei sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Ausführungsbeispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-) programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-) programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.

Claims (20)

  1. Ein Verfahren (100) zum Bilden von Halbleiterbauelementen, umfassend: Anbringen (10) einer Glasstruktur an einem Halbleiterwafer mit breitem Bandabstand, umfassend eine Mehrzahl von Halbleiterbauelementen; Bilden (20) von zumindest einer Anschlussflächenstruktur, die mit zumindest einer Dotierungsregion eines Halbleitersubstrats des Halbleiterwafers mit breitem Bandabstand elektrisch verbunden ist, durch Bilden von elektrisch leitfähigem Material innerhalb zumindest einer Öffnung, die sich durch die Glasstruktur erstreckt; Anbringen einer weiteren Glasstruktur an einer Rückseite des Halbleiterwafers mit breitem Bandabstand; und Bilden von zumindest einer elektrisch leitfähigen Struktur, die mit einer Rückseite des Halbleitersubstrats elektrisch verbunden ist, durch Bilden von elektrisch leitfähigem Material innerhalb zumindest einer Öffnung, die sich durch die weitere Glasstruktur erstreckt, wobei die Halbleiterbauelemente der Mehrzahl von Halbleiterbauelementen jeweils ein Halbleitersubstrat, das Teil eines Halbleitersubstrats des Halbleiterwafers mit breitem Bandabstand ist, und eine Glasteilstruktur der Glasstruktur umfassen, wobei die Glasteilstruktur mit einer vertikalen Oberfläche eines Randes des Halbleitersubstrats in Kontakt ist.
  2. Das Verfahren gemäß Anspruch 1, wobei das Anbringen der Glasstruktur an dem Halbleiterwafer mit breitem Bandabstand ein Erhitzen der Glasstruktur auf eine Glasübergangstemperatur der Glasstruktur und ein Ausüben von Druck auf zumindest einen Teil der Glasstruktur umfasst.
  3. Das Verfahren gemäß Anspruch 1, wobei das Anbringen der Glasstruktur ein anodisches Bonden der Glasstruktur mit dem Halbleiterwafer mit breitem Bandabstand umfasst.
  4. Das Verfahren gemäß einem der vorherigen Ansprüche, ferner umfassend ein Bilden von zumindest einer Grabenstruktur, die sich in den Halbleiterwafer mit breitem Bandabstand erstreckt, zwischen benachbarten Halbleiterbauelementen der Mehrzahl von Halbleiterbauelementen.
  5. Das Verfahren gemäß Anspruch 4, wobei die Mehrzahl von Halbleiterbauelementen jeweils ein Halbleitersubstrat und eine Glassteilstruktur umfassen, das Verfahren ferner umfassend ein Schneiden des Halbleiterwafers mit breitem Bandabstand entlang der zumindest einen Grabenstruktur, um die Mehrzahl von Halbleiterbauelementen zu trennen, wobei die Glasteilstruktur mit einer vertikalen Oberfläche eines Randes des Halbleitersubstrats nach dem Schneiden des Halbleiterwafers mit breitem Bandabstand in Kontakt ist.
  6. Das Verfahren gemäß einem der vorherigen Ansprüche, ferner umfassend ein Bilden der zumindest einen Öffnung der Glasstruktur nach dem Anbringen der Glasstruktur.
  7. Das Verfahren gemäß Anspruch 6, wobei das Bilden der zumindest einen Öffnung ein Schleifen eines Abschnitts der Glasstruktur umfasst, um zumindest eine Aussparung in der Glasstruktur freizulegen, um die zumindest eine Öffnung zu bilden.
  8. Das Verfahren gemäß einem der Ansprüche 6 oder 7, wobei das Bilden der zumindest einen Öffnung ein Ätzen von zumindest einem Abschnitt der Glasstruktur umfasst, um zumindest einen Abschnitt der zumindest einen Öffnung zu erhalten.
  9. Das Verfahren gemäß einem der Ansprüche 6 bis 8, wobei das Bilden der zumindest einen Öffnung ein Erhitzen der Glasstruktur auf eine Glasübergangstemperatur der Glasstruktur und ein Ausüben von Druck auf zumindest einen Teil der Glasstruktur mit einem Prägemuster umfasst.
  10. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei das elektrisch leitfähige Material der zumindest einen Anschlussflächenstruktur eine Dicke aufweist, die größer ist als 5 µm.
  11. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Mehrzahl von Halbleiterbauelementen eine Mehrzahl von Anschlussflächenstrukturen umfasst, die mit einer Mehrzahl von Dotierungsregionen einer Mehrzahl von Halbleitersubstraten der Mehrzahl von Halbleiterbauelementen elektrisch verbunden sind, wobei die Mehrzahl von Anschlussflächenstrukturen durch Bilden des elektrisch leitfähigen Materials innerhalb einer Mehrzahl von Öffnungen der Glasstruktur gebildet wird, wobei das Bilden des elektrisch leitfähigen Materials ein Bilden einer elektrischen Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen umfasst.
  12. Das Verfahren gemäß Anspruch 11, ferner umfassend ein Entfernen der zumindest einen elektrischen Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen nach dem Bilden der Mehrzahl von Anschlussflächenstrukturen.
  13. Das Verfahren gemäß einem der Ansprüche 11 oder 12, wobei sich zumindest Abschnitte der elektrischen Verbindung zwischen der Mehrzahl von Anschlussflächenstrukturen innerhalb einer Grabenstruktur befinden, die sich in die Glasstruktur erstreckt, das Verfahren ferner umfassend ein Schleifen eines Abschnitts der Glasstruktur, um die Mehrzahl von Anschlussflächenstrukturen elektrisch zu trennen.
  14. Das Verfahren gemäß einem der Ansprüche 1-10, wobei das Bilden des elektrisch leitfähigen Materials zumindest ein teilweises Befüllen der zumindest einen Öffnung mit einer elektrisch leitfähigen Paste umfasst.
  15. Das Verfahren gemäß einem der vorherigen Ansprüche, ferner umfassend ein Trennen der Mehrzahl von Halbleiterbauelementen durch Schneiden nur durch elektrisch isolierendes Material.
  16. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Glasstruktur (110) zumindest eines von einem Borosilicatglas, einem Sodakalkglas, einem Floatglas, einem Quartzglas, einem Porzellan, einem Polymerthermoplast, einem Polymerglas, einem Akrylglas, Polycarbonat, Polyethylenterephthalat, einem undotierten Silika, einem dotierten Silika, einem Polynorbornen, Polystyrol, einem Polycarbonat, einem Polyimid, einem Benzocyclobuten und einem Parylen umfasst.
  17. Ein Halbleiterbauelement, umfassend ein Halbleitersubstrat (102) mit breitem Bandabstand; und eine Glasstruktur (110), die an dem Halbleitersubstrat (102) angebracht ist, wobei die Glasstruktur zumindest eine Öffnung (112) aufweist, die sich durch die Glasstruktur erstreckt, umfassend zumindest eine Anschlussflächenstruktur (120), die mit zumindest einer Dotierungsregion des Halbleitersubstrats (102) elektrisch verbunden ist, wobei die Glasstruktur (110) mit einer vertikalen Randoberfläche des Halbleitersubstrats (102) in Kontakt ist, und eine weitere Glasstruktur, die an einer Rückseite des Halbleiterwafers mit breitem Bandabstand angeordnet ist, wobei die weitere Glasstruktur zumindest eine Öffnung aufweist, die sich durch die weitere Glasstruktur erstreckt, umfassend zumindest eine elektrisch leitfähige Struktur, die mit einer Rückseite des Halbleitersubstrats elektrisch verbunden ist.
  18. Das Halbleiterbauelement gemäß Anspruch 17, wobei sich ein Wärmeausdehnungskoeffizient der Glasstruktur (110) um weniger als 30 % von einem Wärmeausdehnungskoeffizienten des Halbleitersubstrats (102) mit breitem Bandabstand unterscheidet.
  19. Ein Halbleiterbauelement, umfassend ein Halbleitersubstrat (102); ; eine Glasstruktur (110), die an dem Halbleitersubstrat (102) angebracht ist, wobei die Glasstruktur zumindest eine Öffnung (112) aufweist, die sich durch die Glasstruktur erstreckt, umfassend zumindest eine Anschlussflächenstruktur (120), die mit zumindest einer Dotierungsregion des Halbleitersubstrats (102) elektrisch verbunden ist, wobei die Glasstruktur (110) mit einer vertikalen Randoberfläche des Halbleitersubstrats (102) in Kontakt ist, und eine weitere Glasstruktur, die an einer Rückseite des Halbleiterwafers mit breitem Bandabstand angeordnet ist, wobei die weitere Glasstruktur zumindest eine Öffnung aufweist, die sich durch die weitere Glasstruktur erstreckt, umfassend zumindest eine elektrisch leitfähige Struktur, die mit einer Rückseite des Halbleitersubstrats elektrisch verbunden ist.
  20. Das Halbleiterbauelement gemäß Anspruch 19, wobei die Glasstruktur (110) mit der vertikalen Randoberfläche des Halbleitersubstrats (102) über die gesamte Dicke des Halbleitersubstrats (102) in Kontakt ist.
DE102016116499.2A 2016-09-02 2016-09-02 Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente Active DE102016116499B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102016116499.2A DE102016116499B4 (de) 2016-09-02 2016-09-02 Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US15/690,517 US11393784B2 (en) 2016-09-02 2017-08-30 Semiconductor package devices and method for forming semiconductor package devices
CN201710785556.XA CN107799429B (zh) 2016-09-02 2017-09-04 用于形成半导体器件的方法以及半导体器件
CN202210115813.XA CN114496765A (zh) 2016-09-02 2017-09-04 用于形成半导体器件的方法以及半导体器件
US17/829,961 US20220293558A1 (en) 2016-09-02 2022-06-01 Method for forming semiconductor devices using a glass structure attached to a wide band-gap semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016116499.2A DE102016116499B4 (de) 2016-09-02 2016-09-02 Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente

Publications (2)

Publication Number Publication Date
DE102016116499A1 DE102016116499A1 (de) 2018-03-08
DE102016116499B4 true DE102016116499B4 (de) 2022-06-15

Family

ID=61198078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016116499.2A Active DE102016116499B4 (de) 2016-09-02 2016-09-02 Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente

Country Status (3)

Country Link
US (2) US11393784B2 (de)
CN (2) CN114496765A (de)
DE (1) DE102016116499B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111450A1 (de) 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
CN111524820B (zh) * 2020-04-29 2021-08-31 绍兴同芯成集成电路有限公司 晶圆双面铅锡合金凸块形成工艺
CN111524819B (zh) * 2020-04-29 2021-12-14 绍兴同芯成集成电路有限公司 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺
CN112234016B (zh) * 2020-10-19 2023-06-23 绍兴同芯成集成电路有限公司 一种晶圆厚膜金属层、pad金属图案的制作工艺
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)
CN114919107B (zh) * 2022-05-17 2024-02-27 深圳技术大学 硅模具的高温模压成型装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10153176A1 (de) 2001-08-24 2003-03-13 Schott Glas Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht
WO2003030252A2 (en) 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for producing interconnects
DE102011051823A1 (de) 2010-07-15 2012-04-19 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102013110541A1 (de) 2012-09-25 2014-03-27 Infineon Technologies Ag Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102013111772A1 (de) 2012-10-26 2014-04-30 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
US20180026666A1 (en) 2016-07-21 2018-01-25 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1138401A (en) * 1965-05-06 1969-01-01 Mallory & Co Inc P R Bonding
JPS5762539A (en) * 1980-10-01 1982-04-15 Hitachi Ltd Mounting method for semiconductor element
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
JP3455626B2 (ja) * 1996-03-13 2003-10-14 株式会社東芝 半導体装置の製造方法および製造装置
JPH1134344A (ja) * 1997-07-22 1999-02-09 Ricoh Co Ltd インクジェットヘッドの製造方法
JP2001038699A (ja) * 1999-07-26 2001-02-13 Sony Corp 接合基板素子および接合基板素子製造方法
EP1371092B2 (de) * 2001-03-14 2010-11-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats
WO2002079853A1 (en) * 2001-03-16 2002-10-10 Corning Intellisense Corporation Electrostatically actuated micro-electro-mechanical devices and method of manufacture
JP4044307B2 (ja) * 2001-08-01 2008-02-06 株式会社山武 圧力センサ
JP4306162B2 (ja) * 2001-08-22 2009-07-29 株式会社デンソー 半導体装置およびその製造方法
US20030143776A1 (en) * 2002-01-31 2003-07-31 Serafin Pedron Method of manufacturing an encapsulated integrated circuit package
EP1353368A1 (de) * 2002-04-11 2003-10-15 AMI Semiconductor Belgium BVBA Halbleiterstruktur und Herstellungsverfahren
US7551048B2 (en) * 2002-08-08 2009-06-23 Fujitsu Component Limited Micro-relay and method of fabricating the same
JP2004219843A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 光変調器、表示装置及びその製造方法
JP4159895B2 (ja) * 2003-02-17 2008-10-01 キヤノンアネルバ株式会社 静電容量型圧力センサ及びその製造方法
JP3786106B2 (ja) * 2003-08-11 2006-06-14 セイコーエプソン株式会社 波長可変光フィルタ及びその製造方法
US6947224B2 (en) * 2003-09-19 2005-09-20 Agilent Technologies, Inc. Methods to make diffractive optical elements
US8529724B2 (en) * 2003-10-01 2013-09-10 The Charles Stark Draper Laboratory, Inc. Anodic bonding of silicon carbide to glass
US7064010B2 (en) 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
JP4141376B2 (ja) * 2003-11-12 2008-08-27 セイコーエプソン株式会社 液滴吐出装置、マイクロアレイの製造装置及びマイクロアレイの製造方法
JP2005144622A (ja) * 2003-11-18 2005-06-09 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
US20050132648A1 (en) * 2003-11-27 2005-06-23 Kyocera Corporation Fuel reformer housing container and fuel reforming apparatus
KR100622955B1 (ko) * 2004-04-06 2006-09-18 삼성전자주식회사 박막 벌크 음향 공진기 및 그 제조방법
JP4301075B2 (ja) * 2004-05-12 2009-07-22 パナソニック電工株式会社 発光ダイオード用パッケージおよびそれを用いた発光装置
JP4210245B2 (ja) * 2004-07-09 2009-01-14 セイコーエプソン株式会社 波長可変フィルタ及び検出装置
US7437912B2 (en) * 2004-07-19 2008-10-21 Integrated Sensing Systems, Inc. Device and method for sensing rheological properties of a fluid
US7482193B2 (en) * 2004-12-20 2009-01-27 Honeywell International Inc. Injection-molded package for MEMS inertial sensor
JP2007201260A (ja) * 2006-01-27 2007-08-09 Shinko Electric Ind Co Ltd 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
DE102006029701B4 (de) * 2006-06-28 2017-06-01 Infineon Technologies Ag Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
DE102008045997A1 (de) * 2007-10-23 2009-04-30 Bluenergy Ag Verkapselte Solarzelle
US7704796B2 (en) * 2008-06-04 2010-04-27 Stats Chippac, Ltd. Semiconductor device and method of forming recessed conductive vias in saw streets
US7999454B2 (en) * 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
DE102009013112A1 (de) * 2009-03-13 2010-09-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Vielzahl von mikrooptoelektronischen Bauelementen und mikrooptoelektronisches Bauelement
JP5507118B2 (ja) * 2009-05-20 2014-05-28 富士電機株式会社 半導体装置およびその製造方法
JP4966348B2 (ja) * 2009-08-25 2012-07-04 株式会社東芝 半導体装置の製造方法
JP5330953B2 (ja) * 2009-10-01 2013-10-30 株式会社沖データ 発光装置
US8242013B2 (en) * 2010-03-30 2012-08-14 Alpha & Omega Semiconductor Inc. Virtually substrate-less composite power semiconductor device and method
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
US8865522B2 (en) * 2010-07-15 2014-10-21 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US8247269B1 (en) * 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
US9293641B2 (en) * 2011-11-18 2016-03-22 Invensas Corporation Inverted optical device
US8836327B2 (en) * 2011-12-07 2014-09-16 Texas Instruments Incorporated Micro-fabricated atomic magnetometer and method of forming the magnetometer
US9219020B2 (en) 2012-03-08 2015-12-22 Infineon Technologies Ag Semiconductor device, wafer assembly and methods of manufacturing wafer assemblies and semiconductor devices
US9981844B2 (en) 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
JP5558595B2 (ja) * 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US8785997B2 (en) * 2012-05-16 2014-07-22 Infineon Technologies Ag Semiconductor device including a silicate glass structure and method of manufacturing a semiconductor device
US8841768B2 (en) 2012-07-23 2014-09-23 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9219144B2 (en) * 2012-08-10 2015-12-22 Infineon Technologies Austria Ag Semiconductor device including a trench in a semiconductor substrate and method of manufacturing a semiconductor device
US9070741B2 (en) * 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece
US9640531B1 (en) * 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
US9117801B2 (en) * 2013-05-15 2015-08-25 Infineon Technologies Ag Semiconductor devices having a glass substrate, and method for manufacturing thereof
US9293466B2 (en) * 2013-06-19 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded SRAM and methods of forming the same
US20150237732A1 (en) * 2014-02-18 2015-08-20 Qualcomm Incorporated Low-profile package with passive device
US9428381B2 (en) 2014-03-03 2016-08-30 Infineon Technologies Ag Devices with thinned wafer
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
US9640419B2 (en) * 2014-08-04 2017-05-02 Infineon Technologies Ag Carrier system for processing semiconductor substrates, and methods thereof
US10085352B2 (en) * 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
DE102016100565B4 (de) * 2016-01-14 2022-08-11 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
US10163675B2 (en) * 2016-06-24 2018-12-25 Invensas Corporation Method and apparatus for stacking devices in an integrated circuit assembly
US9997467B2 (en) * 2016-08-19 2018-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10714462B2 (en) * 2018-04-24 2020-07-14 Advanced Micro Devices, Inc. Multi-chip package with offset 3D structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10153176A1 (de) 2001-08-24 2003-03-13 Schott Glas Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht
WO2003030252A2 (en) 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for producing interconnects
DE102011051823A1 (de) 2010-07-15 2012-04-19 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102013110541A1 (de) 2012-09-25 2014-03-27 Infineon Technologies Ag Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102013111772A1 (de) 2012-10-26 2014-04-30 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
US20180026666A1 (en) 2016-07-21 2018-01-25 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die

Also Published As

Publication number Publication date
CN114496765A (zh) 2022-05-13
CN107799429A (zh) 2018-03-13
US20180068975A1 (en) 2018-03-08
US11393784B2 (en) 2022-07-19
US20220293558A1 (en) 2022-09-15
DE102016116499A1 (de) 2018-03-08
CN107799429B (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE112016003737T5 (de) Halbleitervorrichtung
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE102015102718B4 (de) Verfahren zum Herstellen von Halbleitervorrichtung mit plattiertem Leiterrahmen
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102013112797B4 (de) Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung
DE102012215067A1 (de) Herstellung von vereinzelten halbleiterbauelementen
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102018132447A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017006309B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102015111492A1 (de) Bauelement und Verfahren zur Herstellung von Bauelementen
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
WO2015063034A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102012104304B4 (de) Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015109764A1 (de) Eine Laminarstruktur, ein Halbleiterbauelementund Verfahren zum Bilden von Halbleiterbauelementen
DE102009005458B4 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
WO2017093327A1 (de) Verfahren zur herstellung einer mehrzahl von bauelementen und bauelement
DE102006043163B4 (de) Halbleiterschaltungsanordnungen
DE102014105077B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement
DE102019124181A1 (de) Vereinzelungsverfahren für gestapelte halbleiterbauelemente
DE102014103295B4 (de) Chipanordnungen und verfahren zur herstellung einer chipanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102016016004

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative