CN115516643A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115516643A
CN115516643A CN202180032793.3A CN202180032793A CN115516643A CN 115516643 A CN115516643 A CN 115516643A CN 202180032793 A CN202180032793 A CN 202180032793A CN 115516643 A CN115516643 A CN 115516643A
Authority
CN
China
Prior art keywords
layer
main surface
electrode
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180032793.3A
Other languages
English (en)
Inventor
中野佑纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115516643A publication Critical patent/CN115516643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置，其包含：半导体层，其具有主面；主面电极，其配置在所述主面上；绝缘膜，其以使所述主面电极的一部分露出的方式将所述主面电极局部被覆；模塑层，其以使所述主面电极露出的方式将所述绝缘膜被覆；以及焊垫电极，其以与所述主面电极电连接的方式配置在所述主面电极上。

Description

半导体装置
技术领域
本申请对应2020年5月8日向日本专利局提出的特愿2020－082728号专利申请并引入其全部公开内容。本发明涉及半导体装置。
背景技术
专利文献1公开的技术涉及一种纵型半导体元件，其采用了SiC半导体基板。
现有技术文献
专利文献
专利文献1：日本特开2012－79945号公报
发明内容
发明所要解决的课题
本发明的一实施方式提供一种提高了可靠性的半导体装置。
用于解决课题的方案
本发明的一实施方式提供一种半导体装置，其包含：半导体层，其具有第一主面和与所述第一主面背向的第二主面；第一电极层，其形成在所述第一主面；第二电极层，其形成在所述第二主面；绝缘膜，其将所述第一电极层的端部覆盖；镀敷层，其将所述第一电极层的所述端部以外的至少一部分覆盖；以及模塑层，其将所述绝缘膜覆盖。
本发明的一实施方式提供一种半导体装置的制造方法，其包含：在半导体层的第一主面形成第一电极层的工序；在所述半导体层的与所述第一主面背向的第二主面形成第二电极层的工序；形成将所述第一电极层的端部覆盖的绝缘膜的工序；形成将所述第一电极层的所述端部以外的至少一部分覆盖的镀敷层的工序；以及形成将所述绝缘膜覆盖的模塑层的工序。
本发明的一实施方式提供一种半导体装置，其包含：半导体层，其具有主面；主面电极，其配置在所述主面上；绝缘膜，其以使所述主面电极的一部分露出的方式将所述主面电极局部被覆；模塑层，其以使所述主面电极露出的方式将所述绝缘膜被覆；以及焊垫电极，其以与所述主面电极电连接的方式配置在所述主面电极上。
本发明的一实施方式提供一种半导体装置，其包含：半导体层，其具有主面；主面电极，其配置在所述主面上；感光性树脂层，其以使所述主面电极的内方部露出的方式将所述主面电极的周缘部被覆；热固性树脂层，其以使所述主面电极的内方部露出的方式隔着所述感光性树脂层将所述主面电极的周缘部被覆；以及焊垫电极，其配置在所述主面电极的内方部上。
附图说明
图1是第一实施方式的半导体装置的俯视图。
图2是图1所示半导体装置的剖视图。
图3是表示图1所示半导体装置的外周部的具体结构的图。
图4是表示图1所示半导体装置的半导体层的具体结构的图。
图5A是表示图1所示半导体装置的制造方法的第一剖视图。
图5B是表示图1所示半导体装置的制造方法的第二剖视图。
图5C是表示图1所示半导体装置的制造方法的第三剖视图。
图5D是表示图1所示半导体装置的制造方法的第四剖视图。
图5E是表示图1所示半导体装置的制造方法的第五剖视图。
图5F是表示图1所示半导体装置的制造方法的第六剖视图。
图6是第二实施方式的半导体装置的俯视图。
图7是图8所示半导体装置的剖视图。
图8是图8所示半导体装置的外周部的具体结构的图。
图9是表示第三实施方式的半导体封装的一例的图。
图10是表示图9所示半导体封装的一例的图。
图11是表示第三实施方式的半导体封装的另一例的图。
图12是表示具有在镀敷层上形成有镍层的结构的半导体装置的剖视图。
图13是包含两层结构的镀敷层的半导体装置的剖视图。
图14是一变形例的半导体装置的俯视图。
图15A是表示一变形例的切片工序的第一剖视图。
图15B是表示一变形例的切片工序的第二剖视图。
图15C是表示一变形例的切片工序的第三剖视图。
图16A是表示另一变形例的切片工序的第一剖视图。
图16B是表示另一变形例的切片工序的第二剖视图。
图16C是表示另一变形例的切片工序的第三剖视图。
具体实施方式
以下参照附图对本发明的实施方式进行具体说明。以下说明的实施方式均表示概括性或具体的例子。以下实施方式所示的数值、形状、材料、构成要素、构成要素的配置位置、构成要素的连接方式、步骤、步骤的顺序等均为例示，并非限定本发明。在以下实施方式的构成要素中，对于独立权利要求未涉及的构成要素，可作为任意的构成要素进行说明。
各图为示意图，未必是严格图示。因此，例如图中的比例尺等未必一致。对于图中实质上相同的结构附加相同的符号，并省略或简化重复的说明。
在本说明书中，垂直、水平等表示要素间的关系性的用语、矩形等的表示要素形状的用语和数值范围并非仅指严格意义的情况，也包括实质上同等范围。
另外，在本说明书中，“上方”和“下方”这样的用语不限于绝对的空间认知中的上方(铅垂上方)和下方(铅垂下方)，也可用作基于层叠结构中的层叠顺序并按照相对的位置关系进行规定的用语。具体而言，在本说明书中，将半导体层一侧的第一主面侧设定为上侧(上方)、并将另一侧的第二主面侧设定为下侧(下方)来进行说明。当实际使用半导体装置(纵型晶体管)时，也可以是，第一主面侧为下侧(下方)、并且第二主面侧为上侧(上方)。或者是，将半导体装置(纵型晶体管)以第一主面和第二主面相对于水平面为倾斜或正交的姿态使用。
另外，“上方”和“下方”这样的用语对于以在两个构成要素之间夹设有其它构成要素的方式将该两个构成要素彼此空开间隔配置的情况适用，此外，对于以两个构成要素彼此紧贴的方式来配置该两个构成要素的情况也适用。
以下对第一实施方式的半导体装置的结构进行说明。图1是第一实施方式的半导体装置的俯视图。图2是图1所示半导体装置的剖视图(图1的II-II线的剖视图)。
图1所示的半导体装置100是作为纵型的MISFET(Metal InsulatorSemiconductor Field Effect Transistor；金属绝缘体半导体场效应晶体管)发挥功能的半导体芯片。半导体装置100例如是用于电力的供给和控制的功率半导体装置。半导体装置100具体而言包含：半导体层101、第一电极层102、第二电极层103、绝缘膜104、镀敷层105和模塑层106。
半导体层101是包含作为宽带隙半导体一例的SiC(碳化硅)单晶的SiC半导体层。半导体层101形成为俯视形状呈矩形的板状。在本说明书中，俯视实质从与第一主面101a或第二主面101b垂直的方向观察(从图中的z轴方向观察)。半导体层101的一边的长度例如为1mm以上且10mm以下，也可以为2mm以上且5mm以下。
半导体层101具有第一主面101a和与第一主面101a背向的第二主面101b。另外，半导体层101包含：构成第二主面101b的半导体基板101c、和位于半导体基板101c上的外延层101d。外延层101d可通过半导体基板101c的外延生长而获得。
半导体基板101c的厚度例如为100μm以上且350μm以下。外延层101d的厚度例如为5μm以上且20μm以下。半导体层101的厚度t1(即，半导体基板101c与外延层101d的合计的厚度)优选为200μm以下。半导体层101不限于SiC半导体层，也可以是由GaN等其它的宽带隙半导体构成的半导体层，或者是Si半导体层。
第一电极层102形成于第一主面101a。第一电极层102也可以称为“第一主面电极”。第一电极层102包含：作为栅极电极发挥功能的第一电极层102g、和作为源极电极发挥功能的第一电极层102s。第一电极层102例如由铝形成。第一电极层102也可以由钛、镍、铜、银、金、氮化钛、钨等其它材料形成。
第一电极层102s可以具有在俯视下为半导体基板101c(第一主面101a)的面积的50％以上的面积。优选，第一电极层102s可以具有在俯视下为半导体基板101c(第一主面101a)的面积的70％以上的面积。另一方面，第一电极层102g可以具有在俯视下为半导体基板101c(第一主面101a)的面积的20％以下的面积。优选，第一电极层102g可以具有在俯视下为半导体基板101c(第一主面101a)的面积的10％以下的面积。
第一电极层102s在俯视下配置于半导体基板101c的包含中心位置的区域。第一电极层102g配置于避开第一电极层102s的区域。但也可以是，第一电极层102g在俯视下配置于半导体基板101c的包含中心位置的区域，且第一电极层102s以在第一电极层102g的周围围绕的方式配置。
第二电极层103形成于第二主面101b。第二电极层103也可以称为“第二主面电极”。第二电极层103作为漏极电极发挥功能。第二电极层103例如由钛、镍、金的层叠膜形成。第二电极层103也可以由铝、铜、银、氮化钛、钨等其它材料形成。
绝缘膜104将第一电极层102的外周部(即x轴方向的两端部和y轴方向的两端部)的整周覆盖。第一电极层102的外周部也可以称为第一电极层102的周缘部。绝缘膜104包含第一部分104a和第二部分104b。第一部分104a越上第一电极层102。更具体而言，第一部分104a越上第一电极层102的周缘部。第二部分104b位于第一部分104a的外侧，将第一电极层102以外的区域被覆。即，第二部分104b没有越上第一电极层102。
第一部分104a还包含内侧端部104a1和平坦部104a2。在俯视下，内侧端部104a1是第一部分104a中的、位于半导体层101内侧的部分的端部。在剖面视角下，内侧端部104a1朝向第一电极层102的内方部向斜下方倾斜。平坦部104a2位于内侧端部104a1的外侧(半导体层101的周缘侧)，实质上具有均一的厚度。
绝缘膜104例如是包含感光性树脂的有机膜。绝缘膜104例如可由聚酰亚胺、PBO(聚苯并恶唑)等形成。绝缘膜104也可以是由氮化硅(SiN)、氧化硅(SiO2)等形成的无机膜。绝缘膜104可以具有单层结构，也可以具有层叠了多种材料的层叠结构。在绝缘膜104具有层叠结构的情况下，绝缘膜104可以包含有机膜和无机膜的双方。此时优选，绝缘膜104包含从第一主面101a侧起依次层叠的无机膜和有机膜。绝缘膜104的厚度最大为10μm左右。
镀敷层105是将第一电极层102的至少一部分覆盖的金属层。镀敷层105将第一电极层102的端部(即被绝缘膜104覆盖的部分)以外的至少一部分覆盖。如图1所示，在俯视下，镀敷层105被模塑层106围绕。镀敷层105包含：第一电极层102g侧的镀敷层105(第一镀敷层)、和第一电极层102s侧的镀敷层105(第二镀敷层)。
在第一电极层102g上形成的镀敷层105作为俯视形状呈矩形的栅极焊垫(焊垫电极)发挥功能。在第一电极层102s上形成的镀敷层105作为源极焊垫(焊垫电极)发挥功能。焊垫是指在对半导体装置100进行封装时可接合键合引线的部分。另外，镀敷层105也作为模塑层106的支撑部件发挥功能。
镀敷层105例如由与第一电极层102不同的材料形成。镀敷层105例如由铜或以铜为主成分的铜合金形成。镀敷层105也可以由其它金属材料形成。镀敷层105的厚度t2比绝缘膜104的厚度大。更具体而言，镀敷层105的厚度t2比位于第一电极层102上的绝缘膜104的最大厚度大。由此，镀敷层105的最顶层部比绝缘膜104的最顶层部高。镀敷层105的厚度t2例如为30μm以上且100μm以下。镀敷层105的厚度t2也可以为100μm以上且200mμm以下。
镀敷层105的侧面105a垂直或实质上垂直地延伸。侧面105a不是必须在剖面视角下呈直线状延伸，可以包含呈曲线或凹凸的情况。侧面105a位于第一电极层102和绝缘膜104双方彼此重叠的区域。更具体而言，侧面105a位于绝缘膜104中的平坦部104a2上。即，镀敷层105将第一部分104a的内侧端部104a1和平坦部104a2被覆。通过使侧面105a位于平坦部104a2上，从而与使侧面105a位于厚度偏差较大的内侧端部104a1上时相比，能够稳定地形成镀敷层105。
模塑层106是将绝缘膜104的至少一部分覆盖的树脂层。在该方式中，模塑层106也将第一主面101a的一部分覆盖。模塑层106位于半导体层101的第一主面101a侧的外周部。半导体层101(第一主面101a)的外周部也可以称为半导体层101(第一主面101a)的周缘部。
在俯视下，模塑层106呈沿着半导体层101外周部的矩形环状。另外，模塑层106也位于栅极焊垫(第一电极层102g上的镀敷层105)、和源极焊垫(第一电极层102s上的镀敷层105)之间。即，模塑层106仅形成于半导体层101的第一主面101a上，并使半导体层101的第二主面101b和侧面露出。
模塑层106的内侧面与镀敷层105的侧面105a直接接触。关于模塑层106，模塑层106的内侧面包含：第一电极层102g侧的内侧面(第一内侧面)、和第一电极层102s侧的内侧面(第二内侧面)。模塑层106例如由热固性树脂(环氧树脂)形成。模塑层106也可以由包含碳纤维和玻璃纤维等的环氧树脂形成。模塑层106的厚度t3例如为30μm以上且100μm以下。模塑层106的厚度t3也可以为100μm以上且200mμm以下。模塑层106的上表面与镀敷层105的上表面呈表面一致或者实质上表面一致。
源极焊垫也可以具有在俯视下为半导体基板101c(第一主面101a)的面积的50％以上的面积。优选，源极焊垫也可以具有在俯视下为半导体基板101c(第一主面101a)的面积的70％以上的面积。另一方面，栅极焊垫也可以具有在俯视下为半导体基板101c(第一主面101a)的面积的20％以下的面积。优选，栅极焊垫也可以具有在俯视下为半导体基板101c(第一主面101a)的面积的10％以下的面积。
源极焊垫在俯视下配置于半导体基板101c的包含中心位置的区域。栅极焊垫配置于避开源极焊垫的区域。但也可以是，栅极焊垫在俯视下配置于半导体基板101c的包含中心位置的区域，且源极焊垫以在栅极焊垫的周围围绕的方式配置。
接着对半导体装置100的外周部(换言之即端部)的具体结构进行说明。图3是表示半导体装置100的外周部的具体结构的图(是表示图2的区域III的详情的剖视图)。在图3中除了第一电极层102s之外还示出了栅极指102a和外周源极触点102b。
第一电极层102s的端部被绝缘膜104覆盖。具体而言，绝缘膜104包含：位于第一电极层102s上的第一绝缘膜104c、和位于第一绝缘膜104c上的第二绝缘膜104d。第一绝缘膜104c是由氮化硅、氧化硅等形成的无机膜。第二绝缘膜104d是由聚酰亚胺、PBO等形成的有机膜。
另外，绝缘膜104包含位于外周源极触点102b下的第三绝缘膜104e。更具体而言，第三绝缘膜104e位于外周源极触点102b和半导体层101之间。第三绝缘膜104e是由氮化硅、氧化硅等形成的无机膜。
在通常的半导体装置中设置这种绝缘膜104是为了抑制水分向第一电极层102s的端部的侵入、以及离子迁移的发生等。但是，当在高温高湿的环境下进行耐久试验或者进行温度循环试验等可靠性试验时，存在绝缘膜104劣化而导致水分从劣化部位侵入或者在劣化部位发生离子迁移的可能性。即，绝缘膜104的劣化可能会导致半导体装置的故障。
因此，在半导体装置100中，绝缘膜104还被模塑层106覆盖。由此，可抑制绝缘膜104的劣化并提高半导体装置100的可靠性。
第一电极层102s的端部、栅极指102a、和外周源极触点102b基本上被第一绝缘膜104c覆盖，但是在图3例中，第一电极层102s的最外端部、栅极指102a、和外周源极触点102b被第二绝缘膜104d覆盖，省略了第一绝缘膜104。采用这种结构可缓和应力。
接着对半导体层101的具体结构进行说明。图4是表示半导体层101的具体结构的图。在图4中为了易于观察附图而没有对半导体层101附加表示剖面的影线。如图3和图4所示，具体而言，半导体层101包含半导体基板101c和外延层101d。
图4所示的半导体装置100是开关器件的一例，其包含纵型晶体管2。纵型晶体管2例如是纵型的MISFET。如图4所示，半导体装置100包含：半导体层101、栅极电极20、源极电极30和漏极电极40。漏极电极40相当于第二电极层103。
半导体层101包含半导体层101，该半导体层101包含SiC(碳化硅)作为主成分。具体而言，半导体层101是包含SiC单晶的n型的SiC半导体层。SiC单晶例如是4H－SiC单晶。
4H－SiC单晶具有从(0001)面相对于[11－20]方向以10°以内的角度倾斜的偏角。偏角可以为0°以上且4°以下。偏角也可以大于0°且小于4°。偏角例如设定为2°或4°、2°±0.2°的范围或者4°±0.4°的范围。
半导体层101形成为长方体形状的芯片状。半导体层101具有第一主面101a、和第二主面101b。半导体层101具有：半导体基板101c和外延层101d。半导体基板101c包含SiC单晶。半导体基板101c的下表面是第二主面101b。该第二主面101b是SiC结晶的碳露出的碳面(000－1)面。外延层101d层叠于半导体基板101c的上表面，是包含SiC单晶的n－型的SiC半导体层。外延层101d的上表面是第一主面101a。该第一主面101a是SiC结晶的硅露出的硅面(0001)面。
在半导体层101的第二主面101b连接有漏极电极40。半导体基板101c设置为n+型的漏极区域。外延层101d设置为n－型的漏极漂移区域。
半导体基板101c的n型杂质浓度例如为1.0×1018cm－3以上且1.0×1021cm－3以下。外延层101d的n型杂质浓度比半导体基板101c的n型杂质浓度低，例如为1.0×1015cm－3以上且1.0×1017cm－3以下。在本说明书中，“杂质浓度”是指杂质浓度的峰值。
如图4所示，半导体层101的外延层101d包含：深阱区域15、主体区域16、源极区域17和接触区域18。
深阱区域15在半导体层101中形成于沿着源极沟槽32的区域。深阱区域15也称为耐压保持区域。深阱区域15是p－型的半导体区域。深阱区域15的p型杂质浓度例如为1.0×1017cm－3以上且1.0×1019cm－3以下。深阱区域15的p型杂质浓度例如比外延层101d的n型杂质浓度高。
深阱区域15包含：沿着源极沟槽32的侧壁32a的侧壁部分15a、和沿着源极沟槽32的底壁32b的底壁部分15b。底壁部分15b的厚度(z轴方向的长度)例如为侧壁部分15a的厚度(x轴方向的长度)以上。底壁部分15b的至少一部分也可以位于半导体基板101c内。
主体区域16是在半导体层101的第一主面101a的表层部分设置的p－型的半导体区域。在俯视下，主体区域16设置于栅极沟槽22和源极沟槽32之间。在俯视下，主体区域16设置为沿着y轴方向延伸的带状。主体区域16与深阱区域15相连。
主体区域16的p型杂质浓度例如为1.0×1016cm－3以上且1.0×1019cm－3以下。主体区域16的p型杂质浓度可以与深阱区域15的杂质区域相等。主体区域16的p型杂质浓度也可以比深阱区域15的p型杂质浓度高。
源极区域17是在半导体层101的第一主面101a的表层部分设置的n+型的半导体区域。源极区域17是主体区域16的一部分。源极区域17设置于沿着栅极沟槽22的区域。源极区域17与栅极绝缘层23相接。
在俯视下，源极区域17设置为沿着y轴方向延伸的带状。源极区域17的宽度(x轴方向的长度)例如为0.2μm以上且0.6μm以下。作为一例，源极区域17的宽度可以为0.4μm左右。源极区域17的n型杂质浓度例如为1.0×1018cm－3以上且1.0×1021cm－3以下。
接触区域18是在半导体层101的第一主面101a的表层部分设置的p+型的半导体区域。接触区域18可以视为主体区域16的一部分(高浓度部)。接触区域18设置于沿着源极沟槽32的区域。接触区域18与势垒形成层33相接。另外，接触区域18与源极区域17连接。
在俯视下，接触区域18设置为沿着y轴方向延伸的带状。接触区域18的宽度(x轴方向的长度)例如为0.1μm以上且0.4μm以下。作为一例，接触区域18的宽度可以为0.2μm左右。接触区域18的p型杂质浓度例如为1.0×1018cm－3以上且1.0×1021cm－3以下。
在半导体层101的第一主面101a设置有：多个沟槽栅极结构21、多个沟槽源极结构31。沟槽栅极结构21和沟槽源极结构31沿着x轴方向逐个交替重复地设置。在图4中仅示出了一个沟槽栅极结构21被两个沟槽源极结构31夹着的范围。
沟槽栅极结构21和沟槽源极结构31均设置为沿着y轴方向延伸的带状。例如，x轴方向是[11－20]方向，y轴方向是[1－100]方向。x轴方向也可以是[1－100]方向([－1100]方向)。此时，y轴方向可以是[11－20]方向。
沟槽栅极结构21和沟槽源极结构31沿着x轴方向交替配置，在俯视下形成了条带结构。沟槽栅极结构21和沟槽源极结构31之间的距离例如为0.3μm以上且1.0μm以下。
如图4所示，沟槽栅极结构21包含：栅极沟槽22、栅极绝缘层23和栅极电极20。
栅极沟槽22通过对半导体层101的第一主面101a朝向第二主面101b侧下挖而形成。栅极沟槽22是xz剖面的剖面形状呈矩形、且沿着y轴方向延伸的细长的槽状的凹部。栅极沟槽22在长度方向(y轴方向)上具有微米级的长度。栅极沟槽22例如具有1mm以上且10mm以下的长度。栅极沟槽22的长度可以为2mm以上且5mm以下。单位面积内的一个或者多个栅极沟槽22的总延伸长度为0.5μm/μm2以上且0.75μm/μm2以下。
栅极绝缘层23沿着栅极沟槽22的侧壁22a和底壁22b设置成膜状。栅极绝缘层23在栅极沟槽22的内部区划了凹状的空间。栅极绝缘层23例如包含氧化硅。栅极绝缘层23也可以包含无杂质硅、氮化硅、氧化铝、氮化铝或者氮氧化铝中的至少一种。
栅极绝缘层23的厚度例如为0.01μm以上且0.5μm以下。栅极绝缘层23的厚度可以均一，也可以根据部位而不同。例如，栅极绝缘层23包含：沿着栅极沟槽22的侧壁22a的侧壁部分23a、和沿着栅极沟槽22的底壁22b的底壁部分23b。底壁部分23b的厚度可以比侧壁部分23a的厚度厚。底壁部分23b的厚度例如为0.01μm以上且0.2μm以下。侧壁部分23a的厚度例如为0.05μm以上且0.5μm以下。另外，栅极绝缘层23可以包含在栅极沟槽22的外侧设置于源极区域17的上表面的上表面部分。上表面部分的厚度可以比侧壁部分23a的厚度厚。
栅极电极20是纵型晶体管2的控制电极的一例。栅极电极20埋入栅极沟槽22内。在栅极电极20、与栅极沟槽22的侧壁22a及底壁22b之间设置有栅极绝缘层23。即，栅极电极20埋入通过栅极绝缘层23区划的凹状的空间。栅极电极20例如是包含导电性多晶硅的导电层。栅极电极20可以包含钛、镍、铜、铝、银、金、钨等金属、或者氮化钛等导电性金属氮化物中的至少一种。
沟槽栅极结构21的纵横比定义为：沟槽栅极结构21的深度(z轴方向的长度)相对于沟槽栅极结构21的宽度(x轴方向的长度)之比。沟槽栅极结构21的纵横比例如与栅极沟槽22的纵横比相同。沟槽栅极结构21的纵横比例如为0.25以上且15.0以下。沟槽栅极结构21的宽度例如为0.2μm以上且2.0μm以下。作为一例，沟槽栅极结构21的宽度可以为0.4μm左右。沟槽栅极结构21的深度例如为0.5μm以上且3.0μm以下。作为一例，沟槽栅极结构21的深度可以为1.0μm左右。
如图4所示，沟槽源极结构31包含：深阱区域15、源极沟槽32、势垒形成层33和源极电极30。
源极沟槽32通过对半导体层101的第一主面101a朝向第二主面101b侧下挖而形成。源极沟槽32是xz剖面的剖面形状呈矩形、且沿着y轴方向延伸的细长的槽状的凹部。源极沟槽32例如比栅极沟槽22深。即，源极沟槽32的底壁32b位于比栅极沟槽22的底壁22b靠向第二主面101b侧。
势垒形成层33沿着源极沟槽32的侧壁32a和底壁32b设置成膜状。势垒形成层33在源极沟槽32的内部区划了凹状的空间。势垒形成层33利用与源极电极30不同的材料形成。势垒形成层33具有比源极电极30和深阱区域15之间电位势垒高的电位势垒。
势垒形成层33是绝缘性的势垒形成层。此时，势垒形成层33包含无杂质硅、氧化硅、氮化硅、氧化铝、氮化铝或者氮氧化铝中的至少一种。势垒形成层33也可以利用与栅极绝缘层23相同的材料形成。此时，势垒形成层33也可以具有与栅极绝缘层23相同的膜厚。
例如，当势垒形成层33和栅极绝缘层23利用氧化硅形成时，可以采用热氧化处理法而同时地形成。势垒形成层33可以是导电性的势垒形成层。此时，势垒形成层33包含导电性多晶硅、钨、白金、镍、钴或者钼中的至少一种。
源极电极30埋入源极沟槽32内。在源极电极30、与源极沟槽32的侧壁32a及底壁32b之间设置有势垒形成层33。即，源极电极30埋入通过势垒形成层33区划的凹状的空间。
源极电极30例如是包含导电性多晶硅的导电层。源极电极30可以是添加n型杂质的n型多晶硅、或者添加p型杂质的p型多晶硅。源极电极30可以包含钛、镍、铜、铝、银、金、钨等金属、或者氮化钛等导电性金属氮化物中的至少一种。源极电极30也可以利用与栅极电极20相同的材料形成。此时，能够以相同工序形成源极电极30和栅极电极20。
沟槽源极结构31的纵横比定义为：沟槽源极结构31的深度(z轴方向的长度)相对于沟槽源极结构31的宽度(x轴方向的长度)之比。沟槽源极结构31的宽度例如为源极沟槽32的宽度、与位于源极沟槽32两侧的深阱区域15的侧壁部分15a的宽度之和。沟槽源极结构31的宽度例如为0.6μm以上且2.4μm以下。
作为一例，沟槽源极结构31的宽度可以为0.8μm左右。沟槽源极结构31的深度为源极沟槽32的深度、与深阱区域15的底壁部分15b的厚度之和。沟槽源极结构31的深度例如为1.5μm以上且11μm以下。作为一例，沟槽源极结构31的深度可以为2.5μm左右。
沟槽源极结构31的纵横比与沟槽栅极结构21的纵横比相比较大。例如，沟槽源极结构31的纵横比为1.5以上且4.0以下。通过增大沟槽源极结构31的深度，能够提高超级结(SJ：Super Junction)结构的耐压保持效果。
漏极电极40相当于第二电极层103。漏极电极40可以包含钛、镍、铜、铝、金或银中的至少一种。例如，漏极电极40可以具有如下的四层结构，该四层结构包含从半导体层101的第二主面101b起依次层叠的Ti层、Ni层、Au层、Ag层。漏极电极40也可以具有如下的四层结构，该四层结构包含从半导体层101的第二主面101b起依次层叠的Ti层、AlCu层、Ni层、Au层。AlCu层是铝和铜的合金层。
漏极电极40可以具有如下的四层结构，该四层结构包含从半导体层101的第二主面101b起依次层叠的Ti层、AlSiCu层、Ni层、Au层。AlSiCu层是铝、硅和铜的合金层。漏极电极40也可以取代Ti层而包含由TiN层构成的单层结构、或者是包含Ti层和TiN层的层叠结构。
以上这样构成的半导体装置100能够根据向纵型晶体管2的栅极电极20施加的栅极电压而在流通漏极电流的导通状态和不流通漏极电流的关断状态之间切换。栅极电压例如为10V以上且50V以下的电压。作为一例，栅极电压可以为30V。向源极电极30施加的源极电压例如为接地电压(0V)等的基准电压。向漏极电极40施加的漏极电压是源极电压以上的大小的电压。漏极电压例如是0V以上且10000V以下的大小的电压。漏极电压也可以是1000V以上的大小的电压。
当向栅极电极20施加栅极电压时，在p－型的主体区域16的与栅极绝缘层23相接的部分形成沟道。由此，形成从源极电极30依次通过接触区域18、源极区域17、主体区域16的沟道、外延层101d、半导体基板101c而到达漏极电极40的电流路径。漏极电极40与源极电极30相比为高电位，因此漏极电流从漏极电极40依次通过半导体基板101c、外延层101d、主体区域16的沟道、源极区域17、接触区域18向源极电极30流动。这样，漏极电流沿着半导体装置100的厚度方向流动。
在p－型的深阱区域15和n－型的外延层101d之间形成有pn结。在纵型晶体管2的导通状态下，经由源极电极30向p－型的深阱区域15施加源极电压，经由漏极电极40向n－型的外延层101d施加比源极电压大的漏极电压。
即，向深阱区域15和外延层101d之间的pn结施加反偏置电压。外延层101d的n型杂质浓度比深阱区域15的p型杂质浓度低，耗尽层从深阱区域15与外延层101d的界面朝向漏极电极40扩展。由此，能够提高纵型晶体管2的耐压。
源极电极30与在源极电极30上设置的第一电极层102s电连接。栅极电极20通过绝缘层61与第一电极层102s绝缘，并且经由在半导体层101的外周部的上方等设置的栅极指(例如图3的栅极指102a等)与第一电极层102g电连接。绝缘层61例如包含氧化硅或者氮化硅作为主成分。
接着对半导体装置100的制造方法进行说明。图5A～图5F是表示半导体装置100的制造方法的剖视图。首先，如图5A所示，形成半导体层101，并且在半导体层101的第一主面101a形成第一电极层102。作为半导体层101的形成方法，可采用现有的各种方法。第一电极层102例如通过溅射法、蒸镀法等形成。
接着，如图5B所示，第一电极层102的外周部被绝缘膜104覆盖。绝缘膜104例如经过涂布工序和曝光显影工序而形成。在涂布工序中，将成为绝缘膜104的基础的液状的感光性树脂材料通过旋涂法涂布于第一电极层102。在曝光显影工序中，通过曝光而使感光性树脂材料固化，之后将该感光性树脂材料的不需要的部分通过灰化法或湿蚀刻法等除去。由此形成绝缘膜104。
接着，如图5C所示，在第一电极层102上形成镀敷层105。镀敷层105例如通过电解镀敷法或者非电解镀敷法而在第一电极层102上形成。镀敷层105选择性地在第一电极层102的没有被绝缘膜104覆盖的部分的至少一部分形成。
接着，如图5D所示，将成为模塑层106的基础的液状的树脂材料106a(例如热固性树脂)涂布或印刷于半导体层101的第一主面101a侧的整面。其结果是，绝缘膜104和镀敷层105被树脂材料106a覆盖。另外，树脂材料106a也进入第一电极层102g上的镀敷层105、与第一电极层102s上的镀敷层105之间。涂布或印刷的树脂材料106a例如通过加热而固化。
接着，如图5E所示，将树脂材料106a的上表面(表面)研磨至镀敷层105露出为止。其结果是，镀敷层105的上表面(表面)、与模塑层106的上表面(表面)表面一致。即，镀敷层105的上表面(表面)和模塑层106的上表面(表面)由彼此相连的研磨面构成。
接着，如图5F所示，在半导体层101的第二主面101b形成第二电极层103。第二电极层103例如通过溅射法、蒸镀法等形成。最后，将晶圆用切片刀沿着划片槽SL切断而使晶圆单片化。切片刀将半导体层101和模塑层106同时切断。由此，半导体层101的侧面与模塑层106的侧面表面一致。即，半导体层101的侧面和模塑层106的侧面由彼此相连的研磨面构成。其结果是，得到图2那样的半导体装置100。
第二电极层103可以在图5A的阶段形成于半导体层101的第二主面101b。第二电极层103的下表面、镀敷层105的上表面、镀敷层105的侧面、和模塑层106的上表面构成半导体装置100(芯片)的外表面。
接着对第二实施方式的半导体装置的结构进行说明。图6是图8所示半导体装置的俯视图。图7是图8所示半导体装置的剖视图(图6的VII-VII线的剖视图)。
图8所示的半导体装置200是利用由半导体层201和第一电极层202的接合所产生的肖特基势垒而作为纵型的肖特基势垒二极管发挥功能的半导体芯片。半导体装置200例如是在电力的供给和控制中使用的功率半导体装置。具体而言，半导体装置200包含：半导体层201、第一电极层202、第二电极层203、绝缘膜204、镀敷层205和模塑层206。
半导体层201是包含作为宽带隙半导体一例的SiC(碳化硅)单晶的SiC半导体层。在半导体装置200中，半导体层201的整体相当于半导体基板(例如半导体基板101c)。半导体层201的导电型例如为n型。半导体层201形成为俯视形状呈矩形的板状。半导体层201的一边的长度例如为1mm以上且10mm以下，但也可以为2mm以上且5mm以下。
半导体层201具有：第一主面201a、和与第一主面201a背向的第二主面201b。半导体层201(半导体基板)的厚度t4例如为100μm以上且350μm以下。优选半导体层201的厚度t4为200μm以下。半导体层201不限于SiC半导体层，也可以是由GaN等其他宽带隙半导体构成的半导体层，也可以是Si半导体层。当然，半导体层201可以具有包含上述的半导体基板101c和上述的外延层101d的层叠结构。
第一电极层202形成于第一主面201a。第一电极层202作为肖特基势垒二极管的正极发挥功能。第一电极层202例如由铝形成。第一电极层202也可以由钛、镍、铜、银、金、氮化钛、钨等其他材料形成。
第二电极层203形成于第二主面201b。第二电极层203作为肖特基势垒二极管的负极发挥功能。第二电极层203例如由钛、镍、金的层叠膜形成。第二电极层203也可以由铝、铜、银、氮化钛、钨等其他材料形成。
绝缘膜204将第一电极层202的外周部(即X轴方向的两端部和Y轴方向的两端部)的整周覆盖。绝缘膜204包含第一部分204a和第二部分204b。第一部分204a越上第一电极层202。更具体而言，第一部分204a越上第一电极层202的周缘部。第二部分204b位于第一部分204a的外侧，将第一电极层202以外的区域被覆。即，第二部分204b没有越上第一电极层202。
第一部分204a还包含内侧端部204a1和平坦部204a2。在俯视下，内侧端部204a1是第一部分204a中的、位于半导体层201的内侧的部分的端部。在剖面视角下，内侧端部204a1朝向第一电极层202的内方部朝斜下倾斜。平坦部104a2位于内侧端部204a1的外侧(半导体层101的周缘侧)，具有实质上均一的厚度。
绝缘膜204例如是包含感光性树脂的有机膜。绝缘膜204例如由聚酰亚胺、PBO(聚苯并恶唑)等形成。绝缘膜204也可以是由氮化硅、氧化硅等形成的无机膜。绝缘膜204可以具有单层结构，也可以具有层叠多种材料而成的层叠结构。当绝缘膜204具有层叠结构时，绝缘膜204可以包含有机膜和无机膜双方。此时优选，绝缘膜204包含从第一主面201a侧依次层叠的无机膜和有机膜。绝缘膜204的厚度最大为10μm左右。
镀敷层205是将第一电极层202的至少一部分覆盖的金属层。镀敷层205将第一电极层202的端部(即被绝缘膜204覆盖的部分)以外的至少一部分覆盖。如图6所示，在俯视下，镀敷层205被模塑层206包围。对于在第一电极层202上形成的镀敷层205而言，其作为俯视形状呈矩形的焊垫发挥功能。焊垫是指：在对半导体装置200进行封装时供键合引线接合的部分。另外，镀敷层205也作为模塑层206的支撑部件发挥功能。
镀敷层205例如由与第一电极层202不同的材料形成。镀敷层205例如由铜或者以铜为主成分的铜合金形成。镀敷层205也可以由其他金属材料形成。镀敷层205的厚度t5比绝缘膜204的厚度大。更具体而言，镀敷层205的厚度t5比位于第一电极层202上的绝缘膜204的最大厚度大。由此，镀敷层205的最顶层部比绝缘膜204的最顶层部高。镀敷层205的厚度t5例如为30μm以上且100μm以下。镀敷层205的厚度t5也可以为100μm以上且200mμm以下。
镀敷层205的侧面205a垂直或者实质上垂直地延伸。侧面205a不是必须在剖面视角下呈直线状延伸，也可以包含曲线或凹凸。侧面205a位于第一电极层202和绝缘膜204双方彼此重叠的区域。更具体而言，侧面205a位于绝缘膜204中的、平坦部204a2上。即，镀敷层205将第一部分204a的内侧端部204a1和平坦部204a2被覆。通过使侧面205a位于平坦部204a2上，从而与使侧面205a位于厚度的偏差较大的内侧端部204a1上的情况相比而言，能够稳定地形成镀敷层205。
模塑层206是将绝缘膜204的一部分覆盖的树脂层。在该方式中，模塑层206也将第一主面201a的一部分覆盖。模塑层206位于半导体层201的第一主面201a侧的外周部。在俯视下，模塑层206是沿着半导体层201的外周部的矩形环状。模塑层206的内侧面与镀敷层205的侧面205a直接接触。模塑层206仅在半导体层201的第一主面201a上形成，使半导体层201的第二主面201b和侧面露出。
模塑层206例如由热固性树脂(环氧树脂)形成。模塑层106可以由包含碳纤维和玻璃纤维等的环氧树脂形成。模塑层206的厚度t6例如为30μm以上且100μm以下，也可以为100μm以上且200mμm以下。模塑层206的上表面与镀敷层205的上表面呈表面一致或者实质上表面一致。
接着对半导体装置200的外周部(换言之，即端部)的具体结构进行说明。图8是表示半导体装置200的外周部的具体结构的图(表示图7的区域VIII的详情的剖视图)。
第一电极层202的端部被绝缘膜204覆盖。具体而言，绝缘膜204包含：位于第一电极层202上的第一绝缘膜204c、位于第一绝缘膜204c上的第二绝缘膜204d、和位于第一电极层202下的第三绝缘膜204e。更具体而言，第三绝缘膜204e位于第一电极层202和半导体层201之间。第一绝缘膜204c是由氮化硅、氧化硅等形成的无机膜。第二绝缘膜204d是由聚酰亚胺、PBO等形成的有机膜。第三绝缘膜204e是由氮化硅、氧化硅等形成的无机膜。
在通常的半导体装置中设置这种绝缘膜204是为了抑制水分向第一电极层202的端部的侵入、和离子迁移的发生等。但是，当进行高温高湿的环境下的耐久试验、或者温度循环试验等可靠性试验时，存在绝缘膜204劣化而导致水分从劣化部位侵入、或者在劣化部位发生离子迁移的可能性。即，绝缘膜204的劣化会导致半导体装置的故障。
因此，在半导体装置200中，绝缘膜204进一步被模塑层206覆盖。由此，可抑制绝缘膜204的劣化，提高半导体装置200的可靠性。如图8所示，第一电极层202的最外端部被第二绝缘膜204d覆盖，并省略了第一绝缘膜204c。采用这种结构可缓和应力。半导体装置200的制造方法与半导体装置100的制造方法相同，因此省略对半导体装置200的制造方法的具体说明。
在第三实施方式中，对具有半导体装置的半导体封装进行说明。图9和图10是表示第三实施方式的半导体封装一例的图。图10是表示图9所示半导体封装300的、从与图9相反的一侧观察时的内部结构的图。
半导体封装300是所谓TO(Transistor Outline；晶体管轮廓)型的半导体封装。半导体封装300包含：封装主体301、端子302d、端子302g、端子302s、键合引线303g、键合引线303s和半导体装置100。
封装主体301是长方体状，端子302d、端子302g和端子302s从封装主体301的底部突出。另外，封装主体301内置半导体装置100。换言之，封装主体301是将半导体装置100封固的封固体。封装主体301例如由环氧树脂形成。封装主体301可以由包含碳纤维和玻璃纤维等的环氧树脂形成。
端子302d、端子302g、和端子302s分别从封装主体301的底部突出，并以排成一列的方式配置。端子302d、端子302g和端子302s例如分别由铝形成。端子302d、端子302g和端子302s也可以分别由铜等其他金属材料形成。
在封装主体301的内部，半导体装置100中包含的栅极焊垫(第一电极层102g上的镀敷层105)通过键合引线303g与端子302g电连接。半导体装置100中包含的源极焊垫(第一电极层102s上的镀敷层105)通过键合引线303s与端子302s电连接。半导体装置100中包含的漏极电极(第二电极层103)与端子302d中的、位于封装主体301内的宽幅部通过焊料、或者由银或铜构成的烧结层等接合。
半导体封装300可以取代半导体装置100而包含半导体装置200。此时，半导体封装300包含两个端子，在封装主体301的内部，半导体装置200中包含的正极(第一电极层202)通过键合引线等与两个端子的一方电连接，负极(第二电极层203)与两个端子的另一方的、位于封装主体401内的宽幅部通过焊料、或者由银或铜构成的烧结层等接合。
以上说明的这种半导体封装300包含半导体装置100(或者半导体装置200)，从而具有与包含通常的半导体装置的情况相比较高的可靠性。
接着对第三实施方式的半导体封装的另一例进行说明。图11是表示第三实施方式的半导体封装的另一例的图。图11所示的半导体封装400是所谓的DIP(Dual In-linePackage；双列直插式封装)型的半导体封装。半导体封装400包含：封装主体401、多个端子402和半导体装置100。
封装主体401是长方体状，多个端子402从封装主体401突出。另外，封装主体401内置半导体装置100。换言之，封装主体401是将半导体装置100封固的封固体。封装主体401例如由包含碳纤维和玻璃纤维等的环氧树脂形成。
多个端子402沿着封装主体401的长边排列配置。多个端子402例如分别由铝形成。多个端子402也可以分别由铜等其他金属材料形成。
在封装主体401的内部，半导体装置100中包含的栅极焊垫(第一电极层102g上的镀敷层105)、源极焊垫(第一电极层102s上的镀敷层105)、和漏极电极(第二电极层103)分别通过键合引线等与对应的端子402电连接。半导体封装400可以包含多个半导体装置100。即，封装主体401可以内置多个半导体装置100。
另外，半导体封装400可以取代半导体装置100或者在半导体装置100之外还包含半导体装置200。此时，在封装主体401的内部，半导体装置200中包含的正极(第一电极层202)、和负极(第二电极层203)分别通过键合引线等与对应的端子402电连接。
以上说明的这种半导体封装400包含半导体装置100(或者半导体装置200)，从而具有与包含通常的半导体装置的情况相比较高的可靠性。
如上所述，半导体封装300或者半导体封装400中包含的端子与半导体装置100(或者半导体装置200)的电连接可利用键合引线。当键合引线是由铝构成的引线时，如图12所示，优选在镀敷层105上形成有镍层。图12是具有在镀敷层105上形成镍层的结构的半导体装置100的剖视图。
在图12中，将作为键合引线一例的、键合引线303g和键合引线303s一并图示。镍层107是由与形成镀敷层105的金属材料不同的金属材料形成的金属层的一例。虽然没有图示，但对于半导体装置200也同样地可以在镀敷层205上形成镍层。
另外，如图13所示，镀敷层105可以构成为包含：由铜构成的第一镀敷层1051和由镍构成的第二镀敷层1052。图13是包含两层结构的镀敷层的半导体装置100的剖视图。由此，不必如图12例那样形成追加的镍层。在图13例中，第二镀敷层1052的上表面与模塑层的上表面呈表面一致。
另外，在图12、图13的例子中，在与由铝构成的键合引线的接合部分即镀敷层105的最外表面形成有镍层，但是在镀敷层105的最外表面也可以取代镍层而形成其他层结构。例如，镀敷层105的最外表面可以是在镍层上形成有钯层的两层结构(即NiPd层)。
另外，镀敷层105的最外表面也可以在该钯层上进一步形成其他金属层的三层结构(例如NiPdAu层)。这种NiPd层和NiPdAu层不限于在作为源极焊垫发挥功能的镀敷层105接合键合引线的情况，也适用于在作为源极焊垫发挥功能的镀敷层105通过银烧结来接合外部端子的情况。
对于包含半导体装置100(或者半导体装置200)的半导体封装的方式而言，并不限于如半导体封装300和半导体封装400这样的方式。作为半导体封装，可以采用：SOP(SmallOutline Package；小外形封装)、QFN(Quad Flat Non Lead Package；方形扁平无引脚封装)、DFP(Dual Flat Package；双侧引脚扁平封装)、QFP(Quad Flat Package；方型扁平式封装)、SIP(Single Inline Package；单列直插式封装)、或SOJ(Small Outline J-leadedPackage；J形引脚小外形封装)。另外，也可以将与这些类似的各种半导体封装用作半导体封装。
如上所述，半导体装置100包含：半导体层101、第一电极层102、第二电极层103、镀敷层105和模塑层106。半导体层101具有：第一主面101a、和与第一主面101a背向的第二主面101b。第一电极层102形成于第一主面101a。第二电极层103形成于第二主面101b。绝缘膜104将第一电极层102的端部覆盖。镀敷层105将第一电极层102的端部以外的至少一部分覆盖。模塑层106将绝缘膜104覆盖。
根据该半导体装置100，将第一电极层102的端部覆盖的绝缘膜104进一步被模塑层106覆盖，因此能够抑制绝缘膜104的劣化。即，半导体装置100是提高了可靠性的半导体装置。
例如，在俯视下，模塑层106是沿着半导体层101的外周部的环状。对于这种半导体装置100而言，半导体层101的外周部被模塑层106覆盖，因此进一步提高了可靠性。例如，镀敷层105的表面、与模塑层106的表面呈表面一致。这种半导体装置100可以通过如下方式制造，即：在半导体层101的第一主面101a侧涂布或印刷树脂材料106a，之后进行研磨直到镀敷层105露出为止。
例如，镀敷层105与模塑层106直接接触。对于这种半导体装置100而言，可以将镀敷层105作为模塑层106的支撑体使用。例如，半导体层101由SiC形成。这种半导体装置100能够获得较高的绝缘破坏电场强度。
例如，半导体装置100可以作为晶体管发挥功能。此时，第二电极层103可以为晶体管的漏极电极。此时，第一电极层102可以包含晶体管的源极电极和晶体管的栅极电极。在第一电极层102中，栅极电极与源极电极绝缘。这种半导体装置100能够作为晶体管发挥功能。
例如，半导体装置200作为以第一电极层202为正极、并以第二电极层203为负极的肖特基势垒二极管发挥功能。这种半导体装置100能够作为肖特基势垒二极管发挥功能。例如，半导体层101的侧面、与模塑层106的侧面呈表面一致。这种半导体装置100能够通过将半导体层101和模塑层106同时切断来制造。
例如，在镀敷层105的表面形成由与形成镀敷层105的金属材料不同的金属材料形成的镍层107。镍层107是金属层的一例。对于这种半导体装置100而言，通过在镀敷层105的表面形成适合键合引线的接合的镍层107，从而能够容易地进行键合引线的接合。
半导体装置100的制造方法包含第一～第五工序。在第一工序中，在半导体层101的第一主面101a形成第一电极层102。在第二工序中，在半导体层101的、与第一主面101a背向的第二主面101b形成第二电极层103。在第三工序中，形成将第一电极层102的端部覆盖的绝缘膜104。在第四工序中，形成将第一电极层102的端部以外的至少一部分覆盖的镀敷层105。在第五工序中，形成将绝缘膜104覆盖的模塑层106。根据该制造方法，能够制造提高了可靠性的半导体装置100。
例如，形成将绝缘膜104覆盖的模塑层106的工序(第五工序)包含：以将镀敷层105覆盖的方式形成模塑层106的工序、和以镀敷层105露出的方式对模塑层106的表面进行研磨的工序。根据该制造方法，对模塑层106的表面进行研磨直到镀敷层105露出为止，从而能够制造半导体装置100。
在上述实施方式中，对于在上表面设置有作为栅极焊垫发挥功能的镀敷层105和作为源极焊垫发挥功能的镀敷层105的半导体装置例(半导体装置100)进行了说明。这里，半导体装置可以还包含：作为电流检测用的焊垫发挥功能的镀敷层105、和作为温度检测用的焊垫发挥功能的镀敷层105。图14是具有这种结构的一变形例的半导体装置的俯视图。
如图14所示，半导体装置100a除了栅极焊垫105g(作为栅极焊垫发挥功能的镀敷层105；以下同样)和源极焊垫105s之外，还包含电流检测用焊垫105c(焊垫电极)和一对温度检测用焊垫105t(焊垫电极)。
半导体装置100a包含具有彼此分离的多个分离部分的第一电极层102s。电流检测用焊垫105c是与使半导体装置100a中包含的第一电极层102s的一部分分离的部分(分离部分)连接的镀敷层。当在半导体装置100a所包含的源极焊垫105s和第二电极层103之间流通电流时，可在电流检测用焊垫105c和第二电极层103之间流通比上述电流小的电流。通过监测这种电流，能够检测电流的增加。
半导体装置100a包含在半导体层101的第一主面101a设置的二极管(感温二极管)。一对温度检测用焊垫105t的一方是与半导体装置100a中包含的二极管(感温二极管)的正极电连接的镀敷层。一对温度检测用焊垫105t的另一方是与所述二极管(感温二极管)的负极电连接的镀敷层。根据一对温度检测用焊垫105t之间的电压的大小，能够检测半导体装置100a的温度。
如上所述，本发明也能够作为包含电流检测用焊垫105c和一对温度检测用焊垫105t的半导体装置100a实现。本发明也可以作为包含电流检测用焊垫105c和一对温度检测用焊垫105t的至少一方的半导体装置实现。
在上述实施方式中，对于利用切片刀将模塑层106和半导体层101同时切断的例子进行了说明，但是本发明不限于此。例如，也可以组合两阶段的切片工序。图15A～图15C是用于对具有这种两阶段的切片工序的一变形例的切片工序进行说明的剖视图。
首先，如图15A所示，利用具有第一宽度w1的第一切片刀DB1，将模塑层106的全部和半导体层101的一部分切断。之后，如图15B所示，利用第二切片刀DB2将半导体基板101c的全部切断，该第二切片刀DB2具有与第一切片刀DB1相同的旋转轴，并具有比第一宽度w1小的第二宽度w2。如图15C所示，对于通过该方法而单片化的半导体装置100b而言，模塑层106的侧面位于比半导体层101的侧面靠向内侧，在模塑层106和半导体层101的边界部的附近具有台阶。
也可以使晶圆上下颠倒来进行切片。即，也可以是，以半导体基板101c的背面(碳面)处于上侧的状态进行切片。优选将切片刀的旋转方向设为从碳面朝向硅面进行切断的方向。图16A～图16C是用于对具有这种两阶段的切片工序的另一变形例的切片工序进行说明的剖视图。
首先，如图16A所示，利用具有第一宽度w1的第一切片刀DB1，将半导体层101的全部和模塑层106的一部分切断。之后，如图16B所示，利用第二切片刀DB2将模塑层106的全部切断，该第二切片刀DB2具有与第一切片刀DB1相同的旋转轴，并具有比第一宽度w1小的第二宽度w2。如图16C所示，对于通过该方法而单片化的半导体装置100c而言，半导体层101的侧面位于比模塑层106c的侧面靠向内侧，在模塑层106和半导体层101的边界部的附近具有台阶。
对于图15A～图15C所示的两阶段的切片工序、和图16A～图16C所示的两阶段的切片工序而言，不限于作为晶体管发挥功能的半导体装置，也能够适用于作为肖特基势垒二极管发挥功能的半导体装置。
以上对实施方式的半导体装置进行了说明，但是本发明不限于上述实施方式。例如，在上述实施方式中用于说明的数字均为用于对本发明进行具体说明的例示，本发明不限于例示的数字。
另外，在上述实施方式中，例示了半导体装置中包含的构成要素的主要材料，但是在半导体装置中包含的层叠结构的各层中，也可以在能够实现与上述实施方式的层叠结构同样的功能的范围内包含其他材料。另外，在图中将各构成要素的角部和边以直线形式描绘，但是由于制造上的原因等，本发明也包含角部和边具有圆弧的情况。另外，本发明也包含具有使在上述实施方式中说明的导电型翻转的结构的半导体装置。
以上基于实施方式对一个或者多个方式的半导体装置进行了说明，但是本发明不限于这些实施方式。在不脱离本发明主旨的前提下，实施本领域人员能够想到的各种变形的方式、和由不同实施方式中的构成要素组合而成的方式也包含于本发明的范围内。
另外，对于上述的各实施方式，能够在权利要求范围或其等价范围内进行各种变更、置换、添加、省略等。例如，在上述实施方式对于使用SiC基板的功率半导体装置进行了说明，但是本发明也能够适用于使用Si基板的功率半导体装置(IGBT或者MOSFET)。作为产业上的利用可能性而言，本发明能够适用于半导体装置、和半导体封装等。
以下列示从该说明书和附图抽出的特征例。以下的英文、数字表示上述实施方式中的对应构成要素等，并非将各项目的范围限定于实施方式。以下提供了可靠性提高的半导体装置。
[A1]半导体装置100、100a、100b、100c、200具备：具有第一主面101a、201a、和与所述第一主面101a、201a背向的第二主面101b、201b的半导体层100、201；在所述第一主面101a、201a上形成的第一电极层102、102g、102s、202；在所述第二主面101b、201b上形成的第二电极层103、203；将所述第一电极层102、102g、102s、202的端部覆盖的绝缘膜104、204；将所述第一电极层102、102g、102s、202的所述端部以外的至少一部分覆盖的镀敷层105、205；以及将所述绝缘膜104、204覆盖的模塑层106、206。
[A2]关于A1所述的半导体装置100、100a、100b、100c、200，在俯视下，所述模塑层106、206呈沿着所述半导体层100、201的外周部的环状。
[A3]关于A1或A2所述的半导体装置100、100a、100b、100c、200，所述镀敷层105、205的表面、与所述模塑层106、206的表面呈表面一致。
[A4]关于A1～A3中任一项所述的半导体装置100、100a、100b、100c、200，所述镀敷层105、205与所述模塑层106、206直接接触。
[A5]关于A1～A4中任一项所述的半导体装置100、100a、100b、100c、200，所述半导体层100、201由SiC形成。
[A6]关于A1～A5中任一项所述的半导体装置100、100a、100b、100c、200，所述半导体装置100、100a、100b、100c、200作为晶体管发挥功能，所述第二电极层103、203是所述晶体管的漏极电极40，在所述第一电极层102、102g、102s、202中，包含所述晶体管的源极电极102s、和与所述源极电极102s绝缘的所述晶体管的栅极电极102g。
[A7]关于A1～A6中任一项所述的半导体装置100、100a、100b、100c、200，所述半导体装置100、100a、100b、100c、200作为以所述第一电极层102、102g、102s、202为正极、并以所述第二电极层103、203为负极的肖特基势垒二极管发挥功能。
[A8]关于A1～A7中任一项所述的半导体装置100、100a、100b、100c、200，所述半导体层100、201的侧面、与所述模塑层106、206的侧面呈表面一致。
[A9]关于A1～A8中任一项所述的半导体装置100、100a、100b、100c、200，在所述镀敷层105、205的表面形成由与形成所述镀敷层105、205的金属材料不同的金属材料形成的金属层。
[A10]半导体装置100、100a、100b、100c、200的制造方法具备：在半导体层100、201的第一主面101a、201a形成第一电极层102、102g、102s、202的工序；在所述半导体层100、201的、与所述第一主面101a、201a背向的第二主面101b、201b形成第二电极层103、203的工序；形成将所述第一电极层102、102g、102s、202的端部覆盖的绝缘膜104、204的工序；形成将所述第一电极层102、102g、102s、202的所述端部以外的至少一部分覆盖的镀敷层105、205的工序；以及形成将所述绝缘膜104、204覆盖的模塑层106、206的工序。
[A11]关于A10所述的半导体装置100、100a、100b、100c、200的制造方法，形成将所述绝缘膜104、204覆盖的所述模塑层106、206的工序包含：以将所述镀敷层105、205覆盖的方式形成所述模塑层106、206的工序；以所述镀敷层105、205露出的方式对所述模塑层106、206的表面进行研磨的工序。
[B1]半导体装置100、100a、100b、100c、200包含：具有主面101a、201a的半导体层101、201；在所述主面101a、201a上配置的主面电极102、102g、102s、202；以使所述主面电极102、102g、102s、202的一部分露出的方式将所述主面电极102、102g、102s、202部分地被覆的绝缘膜104、204；以使所述主面电极102、102g、102s、202露出的方式将所述绝缘膜104、204被覆的模塑层106、206；以及以与所述主面电极102、102g、102s、202电连接的方式在所述主面电极102、102g、102s、202上配置的焊垫电极105、105c、105g、105s、105t、205。
[B2]关于B1所述的半导体装置100、100a、100b、100c、200，所述焊垫电极105、105c、105g、105s、105t、205与所述模塑层106、206相接。
[B3]关于B1或B2所述的半导体装置100、100a、100b、100c、200，所述绝缘膜104、204以使所述主面电极102、102g、102s、202的内方部露出的方式将所述主面电极102、102g、102s、202的周缘部被覆，所述模塑层106、206以使所述主面电极102、102g、102s、202的内方部露出的方式隔着所述绝缘膜104、204将所述主面电极102、102g、102s、202的周缘部被覆，所述焊垫电极105、105c、105g、105s、105t、205在所述主面电极102、102g、102s、202的内方部上配置。
[B4]关于B3所述的半导体装置100、100a、100b、100c、200，所述模塑层106、206在所述主面电极102、102g、102s、202的内方部侧使所述绝缘膜104、204局部露出，所述焊垫电极105、105c、105g、105s、105t、205在所述主面电极102、102g、102s、202的内方部侧与所述主面电极102、102g、102s、202、所述绝缘膜104、204和所述模塑层106、206相接。
[B5]关于B1～B4中任一项所述的半导体装置100、100a、100b、100c、200，所述绝缘膜104、204从所述主面101a、201a的周缘向内侧空开间隔将所述主面101a、201a被覆，所述模塑层106、206将所述主面101a、201a的周缘部被覆。
[B6]关于B1～B5中任一项所述的半导体装置100、100a、100b、100c、200，所述模塑层106、206形成为在俯视下将所述主面101a、201a的内方部围绕的环状。
[B7]关于B1～B6中任一项所述的半导体装置100、100a、100b、100c、200，所述半导体层101、201包含侧面，所述模塑层106、206具有与所述半导体层101、201的所述侧面相连的模塑侧面。
[B8]关于B7所述的半导体装置100、100a、100b、100c、200，所述半导体层101、201的所述侧面由研磨面构成，所述模塑层106、206的所述模塑侧面由研磨面构成。
[B9]关于B1～B8中任一项所述的半导体装置100、100a、100b、100c、200，所述模塑层106、206具有沿着所述主面101a、201a延伸的模塑主面。
[B10]关于B9所述的半导体装置100、100a、100b、100c、200，所述焊垫电极105、105c、105g、105s、105t、205具有与所述模塑层106、206的所述模塑主面相连的电极面。
[B11]关于B10所述的半导体装置100、100a、100b、100c、200，所述模塑层106、206的所述模塑主面由研磨面构成，所述焊垫电极105、105c、105g、105s、105t、205的所述电极面由研磨面构成。
[B12]关于B1～B11中任一项所述的半导体装置100、100a、100b、100c、200，所述模塑层106、206比所述绝缘膜104、204厚，所述焊垫电极105、105c、105g、105s、105t、205比所述绝缘膜104、204厚。
[B13]关于B1～B12中任一项所述的半导体装置100、100a、100b、100c、200，所述绝缘膜104、204包含感光性树脂，所述模塑层106、206包含热固性树脂。
[B14]关于B1～B13中任一项所述的半导体装置100、100a、100b、100c、200，所述焊垫电极105、105c、105g、105s、105t、205包含镀敷层。
[B15]关于B1～B14中任一项所述的半导体装置100、100a、100b、100c、200，所述半导体层101、201包含宽带隙半导体。
[B16]关于B1～B15中任一项所述的半导体装置100、100a、100b、100c、200，所述半导体层101、201包含SiC。
[B17]半导体装置100、100a、100b、100c、200包含：具有主面101a、201a的半导体层101、201；在所述主面101a、201a上配置的主面电极102、102g、102s、202；以使所述主面电极102、102g、102s、202的内方部露出的方式将所述主面电极102、102g、102s、202的周缘部被覆的感光性树脂层104、204；以使所述主面电极102、102g、102s、202的内方部露出的方式隔着所述感光性树脂层104、204将所述主面电极102、102g、102s、202的周缘部被覆的热固性树脂层106、206；以及在所述主面电极102、102g、102s、202的内方部上配置的焊垫电极105、105c、105g、105s、105t、205。
[B18]关于B17所述的半导体装置100、100a、100b、100c、200，所述焊垫电极105、105c、105g、105s、105t、205以与所述热固性树脂层106、206相接的方式在所述主面电极102、102g、102s、202上配置，且具有从所述热固性树脂层106、206露出的电极面。
[B19]关于B17或B18所述的半导体装置100、100a、100b、100c、200，所述热固性树脂层106、206在所述主面电极102、102g、102s、202的内方部侧使所述感光性树脂层104、204局部露出，所述焊垫电极105、105c、105g、105s、105t、205在所述主面电极102、102g、102s、202的内方部侧与所述主面电极102、102g、102s、202、所述感光性树脂层104、204和所述热固性树脂层106、206相接。
[B20]关于B17～B19中任一项所述的半导体装置100、100a、100b、100c、200，所述半导体层101、201包含SiC。
符号说明
100—半导体装置；100a—半导体装置；100b—半导体装置；100c—半导体装置；101—半导体层；101a—第一主面(主面)；102—第一电极层(主面电极)；102g—第一电极层(主面电极)；102s—第一电极层(主面电极)；104—绝缘膜(感光性树脂层)；105—镀敷层(焊垫电极)；105c—电流检测用焊垫(焊垫电极)；105g—栅极焊垫(焊垫电极)；105s—源极焊垫(焊垫电极)；105t—温度检测用焊垫(焊垫电极)；106—模塑层(热固性树脂层)；200—半导体装置；201—半导体层；201a—第一主面(主面)；202—第一电极层(主面电极)；204—绝缘膜(感光性树脂层)；205—镀敷层(焊垫电极)；206—模塑层(热固性树脂层)。

Claims (20)

1.一种半导体装置，其特征在于，包含：
半导体层，其具有主面；
主面电极，其配置在所述主面上；
绝缘膜，其以使所述主面电极的一部分露出的方式将所述主面电极局部被覆；
模塑层，其以使所述主面电极露出的方式将所述绝缘膜被覆；以及
焊垫电极，其以与所述主面电极电连接的方式配置在所述主面电极上。
2.根据权利要求1所述的半导体装置，其特征在于，
所述焊垫电极与所述模塑层相接。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述绝缘膜以使所述主面电极的内方部露出的方式将所述主面电极的周缘部被覆，
所述模塑层以使所述主面电极的内方部露出的方式隔着所述绝缘膜将所述主面电极的周缘部被覆，
所述焊垫电极配置在所述主面电极的内方部上。
4.根据权利要求3所述的半导体装置，其特征在于，
所述模塑层在所述主面电极的内方部侧使所述绝缘膜局部露出，
所述焊垫电极在所述主面电极的内方部侧与所述主面电极、所述绝缘膜和所述模塑层相接。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，
所述绝缘膜从所述主面的周缘向内侧空开间隔地将所述主面被覆，
所述模塑层将所述主面的周缘部被覆。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，
所述模塑层形成为在俯视下将所述主面的内方部围绕的环状。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述半导体层包含侧面，
所述模塑层具有与所述半导体层的所述侧面相连的模塑侧面。
8.根据权利要求7所述的半导体装置，其特征在于，
所述半导体层的所述侧面由研磨面构成，
所述模塑层的所述模塑侧面由研磨面构成。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，
所述模塑层具有沿着所述主面延伸的模塑主面。
10.根据权利要求9所述的半导体装置，其特征在于，
所述焊垫电极具有与所述模塑层的所述模塑主面相连的电极面。
11.根据权利要求10所述的半导体装置，其特征在于，
所述模塑层的所述模塑主面由研磨面构成，
所述焊垫电极的所述电极面由研磨面构成。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，
所述模塑层比所述绝缘膜厚，
所述焊垫电极比所述绝缘膜厚。
13.根据权利要求1～12中任一项所述的半导体装置，其特征在于，
所述绝缘膜包含感光性树脂，
所述模塑层包含热固性树脂。
14.根据权利要求1～13中任一项所述的半导体装置，其特征在于，
所述焊垫电极包含镀敷层。
15.根据权利要求1～14中任一项所述的半导体装置，其特征在于，
所述半导体层包含宽带隙半导体。
16.根据权利要求1～15中任一项所述的半导体装置，其特征在于，
所述半导体层包含SiC。
17.一种半导体装置，其特征在于，包含：
半导体层，其具有主面；
主面电极，其配置在所述主面上；
感光性树脂层，其以使所述主面电极的内方部露出的方式将所述主面电极的周缘部被覆；
热固性树脂层，其以使所述主面电极的内方部露出的方式隔着所述感光性树脂层将所述主面电极的周缘部被覆；以及
焊垫电极，其配置在所述主面电极的内方部上。
18.根据权利要求17所述的半导体装置，其特征在于，
所述焊垫电极以与所述热固性树脂层相接的方式配置在所述主面电极上，且具有从所述热固性树脂层露出的电极面。
19.根据权利要求17或18所述的半导体装置，其特征在于，
所述热固性树脂层在所述主面电极的内方部侧使所述感光性树脂层局部露出，
所述焊垫电极在所述主面电极的内方部侧与所述主面电极、所述感光性树脂层和所述热固性树脂层相接。
20.根据权利要求17～19中任一项所述的半导体装置，其特征在于，
所述半导体层包含SiC。
CN202180032793.3A 2020-05-08 2021-04-30 半导体装置 Pending CN115516643A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-082728 2020-05-08
JP2020082728 2020-05-08
PCT/JP2021/017225 WO2021225120A1 (ja) 2020-05-08 2021-04-30 半導体装置

Publications (1)

Publication Number Publication Date
CN115516643A true CN115516643A (zh) 2022-12-23

Family

ID=78468723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180032793.3A Pending CN115516643A (zh) 2020-05-08 2021-04-30 半导体装置

Country Status (5)

Country Link
US (1) US20230136019A1 (zh)
JP (1) JPWO2021225120A1 (zh)
CN (1) CN115516643A (zh)
DE (2) DE112021000701T5 (zh)
WO (1) WO2021225120A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5253455B2 (ja) * 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
JP5547022B2 (ja) 2010-10-01 2014-07-09 トヨタ自動車株式会社 半導体装置
US10643967B2 (en) * 2016-05-18 2020-05-05 Mitsubishi Electric Corporation Power semiconductor device that includes a copper layer disposed on an electrode and located away from a polyimide layer and method for manufacturing the power semiconductor device
CN111492473A (zh) * 2017-12-20 2020-08-04 三菱电机株式会社 半导体封装体及其制造方法
JP2020064935A (ja) * 2018-10-16 2020-04-23 株式会社ディスコ パッケージ基板の加工方法

Also Published As

Publication number Publication date
DE212021000201U1 (de) 2022-02-03
WO2021225120A1 (ja) 2021-11-11
JPWO2021225120A1 (zh) 2021-11-11
DE112021000701T5 (de) 2022-12-22
US20230136019A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US11121248B2 (en) Semiconductor device
JP6627973B2 (ja) 半導体装置
US20170111037A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10892319B2 (en) Semiconductor device
WO2021225119A1 (ja) 半導体装置
EP2927961B1 (en) Semiconductor device
US11133385B2 (en) Semiconductor device
US20200258991A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11916112B2 (en) SiC semiconductor device
JP6664446B2 (ja) ＳｉＣ半導体装置
US11107913B2 (en) Semiconductor device
CN114068715A (zh) 半导体装置
JP2020027856A (ja) ＳｉＣ半導体装置
US10658465B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
CN115516643A (zh) 半导体装置
US11177360B2 (en) Semiconductor device
WO2021225125A1 (ja) 半導体装置
US11621319B2 (en) SiC semiconductor device
JP7516689B1 (ja) 半導体装置
US20230207392A1 (en) Method for manufacturing semiconductor device and semiconductor device
US11121221B2 (en) Semiconductor device
US11276776B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11855166B2 (en) Semiconductor device including sub-cell disposed at chip center
JP2024099603A (ja) 半導体装置
CN115868013A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination