WO2017199706A1 - 電力用半導体装置およびその製造方法 - Google Patents

電力用半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2017199706A1
WO2017199706A1 PCT/JP2017/016317 JP2017016317W WO2017199706A1 WO 2017199706 A1 WO2017199706 A1 WO 2017199706A1 JP 2017016317 W JP2017016317 W JP 2017016317W WO 2017199706 A1 WO2017199706 A1 WO 2017199706A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
copper
power semiconductor
wire
Prior art date
Application number
PCT/JP2017/016317
Other languages
English (en)
French (fr)
Inventor
博明 岡部
洋介 中西
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201780028691.8A priority Critical patent/CN109075089B/zh
Priority to US16/092,564 priority patent/US10643967B2/en
Priority to DE112017002530.3T priority patent/DE112017002530B4/de
Priority to JP2017547009A priority patent/JP6239214B1/ja
Publication of WO2017199706A1 publication Critical patent/WO2017199706A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Definitions

  • power semiconductor elements using Si have been widely used.
  • SiC silicon carbide
  • MOS metal-oxide-semiconductor
  • Schottky diode a Schottky diode
  • Patent Document 1 a technique for bonding a copper wire to an electrode of a power semiconductor element using SiC is disclosed.
  • the electrode has a titanium layer and an aluminum layer.
  • a copper wire is bonded to the aluminum layer while applying ultrasonic vibration.
  • the use of a titanium layer which is a hard material, reduces damage to the electrodes of the power semiconductor element.
  • a polyimide layer is provided around the electrode so as to contact the edge of the electrode. This polyimide layer has a function as a protective film around the electrode. By providing the protective film, the reliability of the power semiconductor element is enhanced.
  • the gate electrode 7 is disposed on the epitaxial substrate 11 via the gate insulating film 8 so as to face the base region 9.
  • a portion of the base region 9 that faces the gate electrode 7 through the gate insulating film 8 functions as a channel region.
  • An inversion layer is induced in the channel region during the on operation.
  • the gate insulating film 8 can be made of silicon oxide.
  • the gate electrode 7 can be made of polysilicon.
  • the distance DS may be larger than half the thickness of the Cu layer 13 even after bonding, that is, after completion of the power module 31. This condition is satisfied if the design of the distance DS has a sufficient margin.
  • the silicon nitride layer 18 is provided between the edge of the Cu layer 13 and the Al electrode 1. Thereby, the Al electrode 1 is protected from the stress concentration described above. Therefore, the generation of cracks in the Al electrode 1 can be prevented.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

電極（１）は半導体層（１１）上に設けられている。ポリイミド層（１２）は、電極（１）上に配置された開口部（ＯＰ）を有しており、かつ、電極（１）の縁を覆い電極（１）上まで延在している。銅層（１３）は、開口部（ＯＰ）内において電極（１）上に設けられており、電極（１）上のポリイミド層（１２）から離れている。銅ワイヤ（１４）は、銅層（１３）上に接合された一方端を有している。

Description

電力用半導体装置およびその製造方法
　本発明は、電力用半導体装置およびその製造方法に関し、特に、銅ワイヤを有する電力用半導体装置およびその製造方法に関するものである。
　従来から、Ｓｉ（シリコン）を用いたパワー半導体素子が広く用いられている。近年、省エネルギーの観点から、パワー半導体素子の特性改善が求められている。このため、次世代の高耐圧・低損失パワー半導体素子として、ＳｉＣ（炭化珪素）を用いたパワー半導体素子が用いられ始めている。パワー半導体素子には、金属－酸化物－半導体（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＭＯＳ）構造を有する電界効果トランジスタ（Ｆｉｅｌｄ－Ｅｆｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）、およびショットキーダイオードなどがある。ＳｉＣ－ＭＯＳＦＥＴには、Ｓｉ－ＭＯＳＦＥＴの基本的な素子構造に準じた構造を適用し得る。このように構造がおおよそ共通しているものの、ＳｉＣがＳｉに比して大きなバンドギャップを有することから、ＳｉＣ－ＭＯＳＦＥＴはＳｉ－ＭＯＳＦＥＴに比して、より高温での動作が可能である。具体的には、Ｓｉ－ＭＯＳＦＥＴは通常２００℃未満で動作させられるが、ＳｉＣ－ＭＯＳＦＥＴはそれ以上の温度での動作が可能である。このように、ＳｉＣを用いたパワー半導体素子は、Ｓｉを用いたものに比して、より高温で動作し得る。またＳｉＣを用いることで、低損失および高速動作といった利点も得られる。
　パワー半導体素子と外部回路との間を電気的に接続するための典型的な方法として、ワイヤボンディングが行われる。すなわち、素子表面に設けられた電極に、導体ワイヤが接合される。従来から導体ワイヤとしてアルミニウム（Ａｌ）ワイヤが広く用いられているが、近年では、銅（Ｃｕ）ワイヤを用いることが検討されている。Ｃｕの導電率がＡｌの導電率よりも高いことから、Ｃｕワイヤを用いることで、ワイヤの電気抵抗を低減することができる。また、Ｃｕの降伏強度がＡｌの降伏強度よりも高いことから、Ｃｕワイヤを用いることで、温度サイクルに対するワイヤの信頼性を高めることができる。
　Ａｌワイヤに比してＣｕワイヤは、それが接合される箇所に、より強い衝撃を与える。特に、パワー半導体素子は大きな電流を扱うことから、それに対応して大きなワイヤ径が必要であり、よってワイヤボンディング時の衝撃はより強くなる。
　たとえば、特開２０１３－２４３１６６号公報（特許文献１）によれば、ＳｉＣを用いたパワー半導体素子の電極に銅ワイヤを接合する技術が開示されている。電極は、チタン層およびアルミニウム層を有する。アルミニウム層に対して銅ワイヤが、超音波振動を与えながら接合される。この公報によれば、硬い材料であるチタン層が用いられることにより、パワー半導体素子の電極へのダメージが小さくなるとされている。電極の周囲にはポリイミド層が、電極の縁に接するように設けられている。このポリイミド層は、電極の周囲の保護膜としての機能を有している。保護膜が設けられることにより、パワー半導体素子の信頼性が高められる。
　たとえば、特開２０１４－０８２３６７号公報（特許文献２）によれば、ＳｉＣ単結晶チップ上の電極に、ＣｕまたはＣｕ合金のワイヤ（以下、単に「銅ワイヤ」または「Ｃｕワイヤ」とも称する）が接合される。電極は、ＣｕまたはＣｕ合金からなる最上層と、高い硬度を有する保護層とを含む。この公報によれば、保護層が設けられることにより、ワイヤボンディング時のチップクラックの発生が防止される。また、ワイヤおよび最上層がともにＣｕまたはＣｕ合金からなることにより、両者の間の接合が良好に保持される。
特開２０１３－２４３１６６号公報 特開２０１４－０８２３６７号公報
　上記特許文献２の構成に対して、上記特許文献１のポリイミド層が保護膜として適用されたとすると、ポリイミド層に、ＣｕまたはＣｕ合金からなる層（以下、単に「銅層」または「Ｃｕ層」とも称する）が接触した構成が用いられることになる。その場合、半導体素子の動作にともなって温度が上昇すると、ポリイミド層中へＣｕ原子が拡散する。これにより、素子特性および信頼性が劣化し得る。特に、半導体素子が、大電流を扱う素子であるパワー半導体素子の場合、半導体素子の温度が高くなりやすいので、上記拡散が生じやすい。また、半導体素子が、高温下で動作が可能な素子であるＳｉＣ半導体素子である場合、その特徴を利用して高温での動作が行われれば、上記拡散が著しく発生し得る。
　本発明は以上のような課題を解決するためになされたものであり、その目的は、Ｃｕワイヤの良好な接合を保持しつつ、保護膜としてのポリイミド層中へＣｕが拡散することに起因しての信頼性劣化を抑制することができる電力用半導体装置およびその製造方法を提供することである。
　本発明の電力用半導体装置は、半導体層と、電極と、ポリイミド層と、銅層と、銅ワイヤとを有している。電極は半導体層上に設けられている。ポリイミド層は、電極上に配置された開口部を有しており、かつ、電極の縁を覆い電極上まで延在している。銅層は、開口部内において電極上に設けられており、電極上のポリイミド層から離れている。銅ワイヤは、銅層上に接合された一方端を有している。
　本発明の電力用半導体装置の製造方法は、次の工程を有している。半導体層上に電極が形成される。電極上に配置された開口部を有し、かつ、電極の縁を覆い電極上まで延在しているポリイミド層が形成される。開口部内において電極上に、電極上のポリイミド層から離れた銅層が形成される。銅層上に１００μｍ以上の径の銅ワイヤの一方端が接合される。銅ワイヤの一方端を接合する工程は、ポリイミド層から銅層の厚さの半分よりも大きな距離離れた銅層に対して行われる。
　本発明の電力用半導体装置によれば、銅ワイヤが銅層に接合されるので、良好な接合が保持される。また、ワイヤボンディング後の動作時において、銅層はポリイミド層から離れている。これにより、高温動作下でのポリイミド層中へのＣｕ原子の拡散が抑制される。よって、Ｃｕ拡散に起因した信頼性劣化を抑制することができる。
　本発明の電力用半導体装置の製造方法によれば、銅ワイヤが銅層に接合されるので、良好な接合が保持される。また、ワイヤボンディング前の時点で、銅層は、ポリイミド層から、銅層の厚さの半分よりも大きな距離離れている。これにより、ワイヤボンディングの衝撃によって銅層が変形しても、銅層がポリイミド層に接触することが防止される。よって、高温動作下でのポリイミド層中へのＣｕ原子の拡散が抑制される。よって、Ｃｕ拡散に起因した信頼性劣化を抑制することができる。
　この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１における電力用半導体装置の構成を概略的に示す断面図である。 図１の電力用半導体装置が有する半導体素子の構成を概略的に示す部分断面図である。 図１の電力用半導体装置の製造方法の構成の一例を概略的に示すフロー図である。 図１の変形例を示す断面図である。 本発明の実施の形態２における電力用半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態３における電力用半導体装置の構成を概略的に示す断面図である。
　以下、図面に基づいて本発明の実施の形態について説明する。
　＜実施の形態１＞
　（構成）
　図１を参照して、パワーモジュール３１（電力用半導体装置）は、パワーＭＯＳＦＥＴ２０（パワー半導体素子）と、ポリイミド層１２と、Ｃｕ層１３（銅層）と、Ｃｕワイヤ１４（銅ワイヤ）と、封止部１５を有している。また本実施の形態においては、パワーモジュール３１はさらに、接合部１６を介してパワーＭＯＳＦＥＴ２０を支持するベース板１７を有している。パワーＭＯＳＦＥＴ２０は、エピタキシャル基板１１（半導体層）と、Ａｌ電極１（アルミニウム電極）とを有している。さらに図２を参照して、本実施の形態においては、パワーＭＯＳＦＥＴ２０は、裏面電極４と、ゲート絶縁膜８と、ゲート電極７と、層間絶縁膜６とを有している。
　エピタキシャル基板１１はＳｉＣから作られている。Ａｌ電極１はエピタキシャル基板１１上に設けられている。
　ポリイミド層１２は、Ａｌ電極１の縁を覆っており、Ａｌ電極１上まで延在している。ポリイミド層１２は、Ａｌ電極１上に配置された開口部ＯＰを有している。ポリイミド層１２は、パワーＭＯＳＦＥＴ２０のチップ端から、Ａｌ電極１上にかけて延在している。よってポリイミド層１２は、パワーＭＯＳＦＥＴ２０の表面のうち、Ａｌ電極１の周囲の、Ａｌ電極１が形成されていない部分にも形成されている。言い換えれば、ポリイミド層１２は、Ａｌ電極１の中心部の周囲を取り囲む素子周辺領域上に形成されている。ポリイミド層１２は、素子周辺領域を保護する保護膜としての機能を有している。
　Ｃｕ層１３は、ポリイミド層１２の開口部ＯＰ内において、Ａｌ電極１上に設けられている。Ｃｕ層１３はＡｌ電極１上のポリイミド層１２から離れている。よってＣｕ層１３の幅（図中、横方向の寸法）は、開口部ＯＰの幅よりも小さい。言い換えれば、Ｃｕ層１３は、平面視において、開口部ＯＰよりも小さく、かつ開口部ＯＰに包含されている。Ｃｕ層１３の厚さ（図中、縦方向の寸法）は１０μｍ以上１００μｍ以下が好ましい。
　Ｃｕワイヤ１４は、一方端と、他方端（図示せず）とを有している。一方端はＣｕ層１３上に接合されている。他方端は、パワーＭＯＳＦＥＴ２０の外部に接合されている。これにより、パワーＭＯＳＦＥＴ２０が外部と電気的に接続されている。Ｃｕワイヤ１４の数および径は、電流の大きさに応じて任意に定められ得る。パワーＭＯＳＦＥＴ２０などのパワー半導体素子向けのボンディングワイヤであるＣｕワイヤ１４は、大きな電流を扱えるようにするために、通常、１００μｍ以上の径を有する。
　封止部１５は、ポリイミド層１２とＣｕ層１３との間を封止している。好ましくは、封止部１５は、シリコーン系、エポキシ系、およびフェノール系のいずれかの材料から作られている。
　Ａｌ電極１は、純アルミニウム、または、アルミニウムを主成分とする導体材料から作られている。「アルミニウムを主成分とする導体材料」とは、具体的には、５０重量％以上のＡｌを含有する導体材料のことであり、典型的にはアルミニウム合金である。Ａｌ以外の元素、言い換えれば添加元素、としては、ＳｉおよびＣｕなどが用いられ得る。Ｃｕ層１３は、純銅、または、銅を主成分とする導体材料から作られている。「銅を主成分とする導体材料」とは、具体的には、５０重量％以上のＣｕを含有する導体材料のことであり、典型的には銅合金である。Ｃｕワイヤ１４は、純銅、または、銅を主成分とする導体材料から作られている。なおＣｕワイヤ１４の表面には、Ａｌなどの金属または有機物のコーティングが付加されていてもよい。
　エピタキシャル基板１１は、単結晶基板３と、その上に設けられたエピタキシャル層とを有している。このエピタキシャル層は、ドリフト層２と、ベース領域９と、ソース領域５と、ベースコンタクト領域１０とを有している。ベース領域９は、ドリフト層２の表面に設けられている。ソース領域５およびベースコンタクト領域１０は、ベース領域９内に設けられている。ベース領域９、ソース領域５、およびベースコンタクト領域１０は、ドリフト層２へのイオン注入と、その後の活性化アニールとにより形成され得る。
　ゲート電極７はゲート絶縁膜８を介してエピタキシャル基板１１上に、ベース領域９に対向するように配置されている。ベース領域９のうちゲート絶縁膜８を介してゲート電極７と対向する部分は、チャネル領域として機能する。チャネル領域にはオン動作時に反転層が誘起される。ゲート絶縁膜８は酸化珪素から作られ得る。ゲート電極７はポリシリコンから作られ得る。
　層間絶縁膜６は、ゲート電極７を覆っており、かつ、コンタクトホールを有している。Ａｌ電極１は、層間絶縁膜６上に設けられており、コンタクトホールを通ってソース領域５およびベースコンタクト領域１０に達している。層間絶縁膜６は酸化珪素から作られ得る。
　裏面電極４は、エピタキシャル基板１１の裏面上、言い換えれば単結晶基板３の裏面上、に設けられている。パワーＭＯＳＦＥＴ２０においては、ドレイン電極としての裏面電極４と、ソース電極としてのＡｌ電極１とが、エピタキシャル基板１１の厚さ方向、すなわち縦方向、に沿って対向している。よってパワーＭＯＳＦＥＴ２０は縦型半導体素子である。
　（製造方法）
　パワーモジュール３１の製造方法について、以下に説明する。
　はじめに、パワーＭＯＳＦＥＴ２０が、通常の方法によって製造される。その際、エピタキシャル基板１１上にＡｌ電極１が形成される（図３：ステップＳ１０）。
　次に、開口部ＯＰを有し、かつ、Ａｌ電極１の縁を覆うポリイミド層１２が形成される（図３：ステップＳ２０）。また、開口部ＯＰ内においてＡｌ電極１上に、ポリイミド層１２から離れたＣｕ層１３が形成される（図３：ステップＳ３０）。これらの工程の順番は任意である。ポリイミド層１２およびＣｕ層１３は、互いに離れて配置される。具体的には、Ｃｕ層１３とポリイミド層１２との間の距離ＤＳ（最短距離）が、Ｃｕ層１３の厚さの半分よりも大きくされる。
　次に、封止部１５が形成される（図３：ステップＳ４０）。なお、封止部１５の形成は省略されていてもよい。すなわち、ステップＳ４０は省略されてもよい。また、ステップＳ４０は、後述するステップＳ５０またはステップＳ６０の後に行われてもよい。
　次に、パワーＭＯＳＦＥＴ２０の実装が行われる（図３：ステップＳ５０）。具体的には、パワーＭＯＳＦＥＴ２０が、はんだなどからなる接合部１６により、ベース板１７に電気的かつ機械的に接合される。
　次に、パワーＭＯＳＦＥＴ２０のワイヤボンディングが行われる（図３：ステップＳ６０）。これにより、Ｃｕ層１３上にＣｕワイヤ１４の一方端が接合される。Ｃｕワイヤ１４の一方端の接合は、ポリイミド層１２から距離ＤＳ離れたＣｕ層に対して行われる。距離ＤＳは、前述したように、Ｃｕ層１３の厚さの半分よりも大きい。
　ワイヤボンディングの衝撃によりＣｕ層１３は、パワーＭＯＳＦＥＴ２０の端に向かって変形し得る。言い換えれば、Ｃｕ層１３の縁がポリイミド層１２に近づくようにＣｕ層１３が変形し得る。この変形量は、単純には、最大でＣｕ層１３の厚さ程度と見積もられる。しかしながら、本発明者らが実験と評価とを繰り返し行ったところ、この変形量は、Ｃｕ層１３の厚さの半分よりも小さかった。具体的には、Ｃｕ層の厚さと、それにＣｕワイヤが接合される際のＣｕ層の変形量との関係を調べるために、間隔を空けて配置された２つのＣｕ層の一方に対してＣｕワイヤをボンディングする実験が行われた。Ｃｕ層の厚さは２０μｍおよび３０μｍとされた。間隔は、５、１０、１５、２０、２５および３０μｍとされた。上記ボンディング後、２つのＣｕ層が互いに接触したか否かが、電気的導通の有無によって評価された。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　上記結果から、厚さが２０μｍの場合は間隔が１０μｍ以上とされ、厚さが３０μｍの場合は間隔が１５μｍ以上とされれば、変形に起因しての接触が避けられることがわかった。このため、ワイヤボンディングが行われることになるＣｕ層１３を、Ｃｕ層１３の厚さの半分よりも大きい距離だけポリイミド層１２から離しておくことで、ワイヤボンディングに起因した変形後においても、Ｃｕ層１３とポリイミド層１２との接触が避けられる。このため距離ＤＳは、Ｃｕ層１３の厚さの半分よりも大きいことが好ましいが、Ｃｕ層１３の厚さよりは小さくてよい。
　なお距離ＤＳは、ボンディング後の時点でも、すなわちパワーモジュール３１の完成後の時点でも、Ｃｕ層１３の厚さの半分よりも大きくてよい。この条件は、距離ＤＳの設計が十分な裕度を有したものであれば満たされる。
　（効果）
　本実施の形態によれば、Ｃｕワイヤ１４がＣｕ層１３に接合されるので、良好な接合が保持される。また、ワイヤボンディング前の時点で、Ｃｕ層１３は、ポリイミド層１２から、Ｃｕ層１３の厚さの半分よりも大きな距離ＤＳ離れている。これにより、ワイヤボンディングの衝撃によってＣｕ層１３が変形しても、Ｃｕ層１３がポリイミド層１２に接触することが防止される。よって、高温動作下でのポリイミド層１２中へのＣｕ原子の拡散が抑制される。よって、Ｃｕ拡散に起因した信頼性劣化を抑制することができる。具体的には、ポリイミド層１２の保護性能の劣化、素子リーク電流の発生などを防止することができる。よって、パワーモジュール３１の製造において、歩留りおよび生産性が向上する。
　パワーモジュール３１は、一般に比較的大電流を扱う半導体装置である。このため、パワーモジュール３１、特にパワーＭＯＳＦＥＴ２０、の温度は高くなりやすい。このような高温下では、仮にポリイミド層１２にＣｕ層が接触していたとすると、ポリイミド層１２中へのＣｕ原子の拡散が生じやすい。本実施の形態によれば、このような拡散を防止することができる。
　エピタキシャル基板１１がＳｉＣから作られていることで、高温での動作が可能である。このような高温下では、仮にポリイミド層１２にＣｕ層が接触していたとすると、ポリイミド層１２中へのＣｕ原子の拡散が著しく発生し得る。本実施の形態によれば、このような拡散を防止することができる。
　封止部１５が設けられることにより、高温動作にともなう熱応力、または外力などに起因してＣｕ層１３が変形しても、Ｃｕ層１３がポリイミド層１２に接触することが、より確実に防止される。好ましくは、封止部１５は、シリコーン系、エポキシ系、およびフェノール系のいずれかの材料からなる。これらの材料中へはＣｕ原子が拡散しにくい。よって、封止部１５を介してポリイミド層１２へＣｕ原子が拡散することが抑制される。
　Ｃｕ層１３の厚さが１０μｍ以上であることにより、ワイヤボンディングによってＣｕワイヤ１４が接合される際にパワーＭＯＳＦＥＴ２０に加わる衝撃を効果的に緩和することができる。これにより、ボンディング時にパワーＭＯＳＦＥＴ２０が破壊されることが防止される。この効果は、Ｃｕ層１３の厚さが１００μｍ程度以下であっても十分に得られる。Ｃｕ層１３の厚さが１００μｍ程度を超えると、Ｃｕ層１３の成膜に要する時間が過度に長くなるので、生産性の低下が懸念される。
　（変形例）
　図４を参照して、変形例のパワーモジュール３１Ｖ（電力用半導体装置）は、封止部１５（図１）に代わり封止部１５Ｖを有している。封止部１５Ｖは、ポリイミド層１２とＣｕ層１３との間を封止するだけでなく、パワーＭＯＳＦＥＴ２０の表面および側面の全体を覆っている。また封止部１５Ｖは、Ｃｕワイヤ１４の一方端、すなわちＣｕ層１３に接合された端、を覆っている。封止部１５Ｖが適用される場合、それを形成するためのステップＳ４０（図３）は、ステップＳ６０の後に行われる。なお封止部１５Ｖの好適な材料は、封止部１５の場合と同様である。
　パワーモジュール３１（図１）またはパワーモジュール３１Ｖ（図４）において、Ａｌ電極１とＣｕ層１３との間にバリアメタル層が設けられてもよい。バリアメタル層は、たとえば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、またはＴｉＷから作られ得る。
　エピタキシャル基板１１（半導体層）の一部または全体が、ＳｉＣ以外の半導体材料から作られていてもよい。たとえば、半導体材料としてＳｉが用いられてもよい。
　パワーモジュール３１（図１）またはパワーモジュール３１Ｖ（図４）には、パワーＭＯＳＦＥＴに限らず任意のパワー半導体素子が設けられ得る。パワー半導体素子としては、たとえば、トランジスタおよびダイオードがある。トランジスタとしては、たとえば、絶縁ゲート電極を有するトランジスタがあり、具体的には、ＭＯＳＦＥＴなどのＭＩＳＦＥＴ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｏｔｏｒ）およびＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）がある。ダイオードとしては、たとえば、ショットキーバリアダイオード、ＰＮダイオードなどがある。
　なお、上述した変形例は、以下の実施の形態２および３に対しても適用され得る。
　＜実施の形態２＞
　図５を参照して、パワーモジュール３２（電力用半導体装置）は窒化珪素層１８を有している。窒化珪素層１８はＡｌ電極１上に部分的に設けられている。窒化珪素層１８は、パワーＭＯＳＦＥＴ２０のチップ端からＡｌ電極１上にかけて延在している。よって窒化珪素層１８は、パワーＭＯＳＦＥＴ２０の表面のうち、Ａｌ電極１の周囲の、Ａｌ電極１が形成されていない部分にも形成されている。言い換えれば、窒化珪素層１８は、Ａｌ電極１の中心部の周囲を取り囲む素子周辺領域上に形成されている。窒化珪素層１８はＡｌ電極１の縁を覆っている。窒化珪素層１８は、Ａｌ電極１上に配置された開口部ＯＱを有している。開口部ＯＱの幅は、開口部ＯＰの幅よりも小さい。言い換えれば、開口部ＯＱは、平面視において、開口部ＯＰよりも小さく、かつ開口部ＯＰに包含されている。
　Ｃｕ層１３は窒化珪素層１８上に縁を有している。Ｃｕ層１３の幅は、開口部ＯＱの幅よりも大きい。言い換えれば、開口部ＯＱは、平面視において、銅層１３よりも小さく、かつ銅層１３に包含されている。銅層１３は、開口部ＯＱ内においてＡｌ電極１に接している。ポリイミド層１２は窒化珪素層１８上に配置されている。
　パワーモジュール３２を製造するためには、窒化珪素層１８を形成する工程が、パワーモジュール３１（図１）を製造するための工程に追加されればよい。窒化珪素層１８を形成する工程は、Ａｌ電極１の形成後、かつ、ポリイミド層１２およびＣｕ層１３の形成前に行われる。
　パワーＭＯＳＦＥＴ２０は、一般に比較的大きな電流を扱う半導体素子である。このため、比較的大きな素子面積を有している。これに対応して、Ｃｕ層１３の面積も比較的大きくなる。また、Ｃｕ層１３の厚さは、ワイヤボンディングの衝撃を緩和するのに十分なだけ大きくされる必要がある。このため、Ｃｕ層１３は、大きな面積と、大きな厚さとを有している。その結果、Ｃｕ層１３は、大きな応力を有しやすい。この応力は、特に、Ｃｕ層１３の縁の下に集中しやすい。仮にこの応力集中がＡｌ電極１へ直接加わったとすると、Ａｌ電極１にクラックが発生し得る。
　本実施の形態によれば、Ｃｕ層１３の縁とＡｌ電極１との間に窒化珪素層１８が設けられる。これにより、Ａｌ電極１が、上述した応力集中から保護される。よって、Ａｌ電極１のクラックの発生を防止することができる。
　窒化珪素層１８の厚さは、５０ｎｍ以上２０００ｎｍ以下が好ましい。厚さが小さすぎると、Ａｌ電極１を十分に保護することができない。逆に厚さが大きすぎると、窒化珪素層１８の応力が過度に大きくなり、その結果、エピタキシャル基板１１の反りが大きくなる。大きな反りを有するエピタキシャル基板１１は、自動搬送される際にエラーを引き起こすなど、その取り扱いが困難である。また、エピタキシャル基板１１を有するパワーＭＯＳＦＥＴ２０も大きく反るので、パワーＭＯＳＦＥＴ２０のアセンブリ時に不良が発生しやすくなる。
　上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。なお本実施の形態においても、実施の形態１とほぼ同様の効果が得られる。
　＜実施の形態３＞
　図６を参照して、パワーモジュール３２（電力用半導体装置）は窒化珪素層１８Ｖを有している。窒化珪素層１８Ｖは、窒化珪素層１８（図５：実施の形態２）と同様、開口部ＯＱを有している。よってＣｕ層１３は窒化珪素層１８Ｖ上に縁を有している。窒化珪素層１８Ｖの好適な厚さは、窒化珪素層１８のものと同様である。
　平面視においては、窒化珪素層１８Ｖは、窒化珪素層１８と同様の配置を有している。一方で、断面視（図６の視野）においては、両者の配置は異なっている。具体的には、窒化珪素層１８はポリイミド層１２の下に配置されているが、窒化珪素層１８Ｖはポリイミド層１２の上面と側面とを覆っている。これにより窒化珪素層１８Ｖは、ポリイミド層１２とＣｕ層１３との間を隔てている。
　パワーモジュール３３を製造するためには、窒化珪素層１８Ｖを形成する工程が、ポリイミド層１２の形成後、かつ、Ｃｕ層１３の形成前に行われればよい。それ以外の工程は、パワーモジュール３１を製造する場合と同様であってよい。
　本実施の形態によれば、Ｃｕ層１３とポリイミド層１２との間に窒化珪素層１８Ｖが設けられる。これにより、Ｃｕ層１３がポリイミド層１２に接触することが、より確実に防止される。よって、高温動作下でのポリイミド層１２中へのＣｕ原子の拡散が、より確実に抑制される。よって、Ｃｕ拡散に起因した信頼性劣化を、より確実に抑制することができる。
　上記以外の構成については、上述した実施の形態２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。なお本実施の形態においても、実施の形態２とほぼ同様の効果が得られる。
　本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　２０　パワーＭＯＳＦＥＴ（パワー半導体素子）、１　Ａｌ電極（電極）、１１　エピタキシャル基板（半導体層）、１２　ポリイミド層、１３　Ｃｕ層（銅層）、１４　Ｃｕワイヤ（銅ワイヤ）、１５，１５Ｖ　封止部、１８，１８Ｖ　窒化珪素層、３１，３１Ｖ，３２，３３　パワーモジュール。

Claims (8)

  1. 　半導体層（１１）と、
    　前記半導体層（１１）上に設けられた電極（１）と、
    　前記電極（１）上に配置された開口部（ＯＰ）を有し、かつ、前記電極（１）の縁を覆い前記電極（１）上まで延在しているポリイミド層（１２）と、
    　前記開口部（ＯＰ）内において前記電極（１）上に設けられ、前記電極（１）上の前記ポリイミド層（１２）から離れた銅層（１３）と、
    　前記銅層（１３）上に接合された一方端を有する銅ワイヤ（１４）と、
    を備える、電力用半導体装置（３１，３１Ｖ，３２，３３）。
  2. 　前記銅層（１３）と前記ポリイミド層（１２）との距離（ＤＳ）は、前記銅層（１３）の厚さの半分よりも大きいことを特徴とする、請求項１に記載の電力用半導体装置（３１，３１Ｖ，３２，３３）。
  3. 　前記電極（１）上に部分的に設けられた窒化珪素層（１８，１８Ｖ）をさらに備え、前記銅層（１３）は前記窒化珪素層（１８，１８Ｖ）上に縁を有することを特徴とする、請求項１または２に記載の電力用半導体装置（３２，３３）。
  4. 　ポリイミド層（１２）と銅層（１３）との間を隔てる窒化珪素層（１８Ｖ）をさらに備えることを特徴とする、請求項１から３のいずれか１項に記載の電力用半導体装置（３３）。
  5. 　前記銅ワイヤ（１４）は１００μｍ以上の径を有することを特徴とする、請求項１から４のいずれか１項に記載の電力用半導体装置（３１，３１Ｖ，３２，３３）。
  6. 　前記ポリイミド層（１２）と前記銅層（１３）との間を封止する封止部をさらに備え、前記封止部は、シリコーン系、エポキシ系、およびフェノール系のいずれかの材料から作られていることを特徴とする、請求項１から５のいずれか１項に記載の電力用半導体装置（３１，３１Ｖ，３２，３３）。
  7. 　前記半導体層（１１）の少なくとも一部は炭化珪素から作られていることを特徴とする、請求項１から６のいずれか１項に記載の電力用半導体装置（３１，３１Ｖ，３２，３３）。
  8. 　半導体層（１１）上に電極（１）を形成する工程と、
    　前記電極（１）上に配置された開口部（ＯＰ）を有し、かつ、前記電極（１）の縁を覆い前記電極（１）上まで延在しているポリイミド層（１２）を形成する工程と、
    　前記開口部（ＯＰ）内において前記電極（１）上に、前記電極（１）上の前記ポリイミド層（１２）から離れた銅層（１３）を形成する工程と、
    　前記銅層（１３）上に１００μｍ以上の径の銅ワイヤ（１４）の一方端を接合する工程と、
    を備え、前記銅ワイヤ（１４）の前記一方端を接合する工程は、前記ポリイミド層（１２）から前記銅層（１３）の厚さの半分よりも大きな距離（ＤＳ）離れた前記銅層（１３）に対して行われる、電力用半導体装置（３１，３１Ｖ，３２，３３）の製造方法。
PCT/JP2017/016317 2016-05-18 2017-04-25 電力用半導体装置およびその製造方法 WO2017199706A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780028691.8A CN109075089B (zh) 2016-05-18 2017-04-25 电力用半导体装置及其制造方法
US16/092,564 US10643967B2 (en) 2016-05-18 2017-04-25 Power semiconductor device that includes a copper layer disposed on an electrode and located away from a polyimide layer and method for manufacturing the power semiconductor device
DE112017002530.3T DE112017002530B4 (de) 2016-05-18 2017-04-25 Halbleitereinheit und verfahren zur herstellung derselben
JP2017547009A JP6239214B1 (ja) 2016-05-18 2017-04-25 電力用半導体装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-099270 2016-05-18
JP2016099270 2016-05-18

Publications (1)

Publication Number Publication Date
WO2017199706A1 true WO2017199706A1 (ja) 2017-11-23

Family

ID=60325843

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/016317 WO2017199706A1 (ja) 2016-05-18 2017-04-25 電力用半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US10643967B2 (ja)
JP (1) JP6239214B1 (ja)
CN (1) CN109075089B (ja)
DE (1) DE112017002530B4 (ja)
WO (1) WO2017199706A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020141053A (ja) * 2019-02-28 2020-09-03 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
WO2020208995A1 (ja) * 2019-04-08 2020-10-15 住友電気工業株式会社 半導体装置
WO2021181747A1 (ja) * 2020-03-11 2021-09-16 株式会社日立パワーデバイス 半導体装置
WO2021225120A1 (ja) * 2020-05-08 2021-11-11 ローム株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556301A (zh) * 2018-05-30 2019-12-10 住友电工光电子器件创新株式会社 半导体器件及其制造方法
JP7388433B2 (ja) 2019-04-08 2023-11-29 住友電気工業株式会社 半導体装置
JP7472435B2 (ja) * 2019-05-13 2024-04-23 富士電機株式会社 半導体モジュールの製造方法
JP7412246B2 (ja) * 2020-03-30 2024-01-12 三菱電機株式会社 半導体装置
JP2022191901A (ja) 2021-06-16 2022-12-28 キオクシア株式会社 半導体装置およびその製造方法
CN115810602A (zh) * 2021-09-14 2023-03-17 株式会社东芝 半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2009177104A (ja) * 2007-02-20 2009-08-06 Nec Electronics Corp 半導体装置
WO2013058020A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 半導体装置および半導体装置製造方法
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016018976A (ja) * 2014-07-11 2016-02-01 ローム株式会社 電子装置
JP2016028410A (ja) * 2014-07-09 2016-02-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085565A (ja) * 1999-09-17 2001-03-30 Hitachi Ltd 半導体装置およびその製造方法
JP2011071542A (ja) * 1999-10-29 2011-04-07 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US6727593B2 (en) * 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
US6683383B2 (en) * 2001-10-18 2004-01-27 Intel Corporation Wirebond structure and method to connect to a microelectronic die
JP4696532B2 (ja) * 2004-05-20 2011-06-08 株式会社デンソー パワー複合集積型半導体装置およびその製造方法
JP2007035875A (ja) 2005-07-26 2007-02-08 Seiko Epson Corp 半導体装置およびその製造方法
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US7601628B2 (en) * 2006-11-20 2009-10-13 International Business Machines Corporation Wire and solder bond forming methods
JP2009117104A (ja) 2007-11-05 2009-05-28 Honda Tsushin Kogyo Co Ltd ケーブル用電気コネクタ
JP6002437B2 (ja) 2012-05-17 2016-10-05 新日本無線株式会社 半導体装置及びその製造方法
JP2014082367A (ja) 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
JP2014110284A (ja) 2012-11-30 2014-06-12 Ps4 Luxco S A R L 半導体装置の製造方法
JP6098412B2 (ja) 2013-07-23 2017-03-22 株式会社デンソー 半導体装置
WO2015053356A1 (ja) * 2013-10-09 2015-04-16 学校法人早稲田大学 電極接続方法及び電極接続構造
JP6250864B2 (ja) 2015-03-10 2017-12-20 三菱電機株式会社 パワー半導体装置
JP2017045865A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6658171B2 (ja) * 2016-03-22 2020-03-04 富士電機株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2009177104A (ja) * 2007-02-20 2009-08-06 Nec Electronics Corp 半導体装置
WO2013058020A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 半導体装置および半導体装置製造方法
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016028410A (ja) * 2014-07-09 2016-02-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016018976A (ja) * 2014-07-11 2016-02-01 ローム株式会社 電子装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020141053A (ja) * 2019-02-28 2020-09-03 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
JP7332130B2 (ja) 2019-02-28 2023-08-23 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
WO2020208995A1 (ja) * 2019-04-08 2020-10-15 住友電気工業株式会社 半導体装置
JP7439825B2 (ja) 2019-04-08 2024-02-28 住友電気工業株式会社 半導体装置
WO2021181747A1 (ja) * 2020-03-11 2021-09-16 株式会社日立パワーデバイス 半導体装置
JP2021145010A (ja) * 2020-03-11 2021-09-24 株式会社 日立パワーデバイス 半導体装置
JP7267963B2 (ja) 2020-03-11 2023-05-02 株式会社 日立パワーデバイス 半導体装置
WO2021225120A1 (ja) * 2020-05-08 2021-11-11 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2017199706A1 (ja) 2018-05-31
CN109075089A (zh) 2018-12-21
US10643967B2 (en) 2020-05-05
DE112017002530B4 (de) 2022-08-18
DE112017002530T5 (de) 2019-01-31
US20190172812A1 (en) 2019-06-06
JP6239214B1 (ja) 2017-11-29
CN109075089B (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
JP6897141B2 (ja) 半導体装置とその製造方法
JP2010016093A (ja) 半導体装置
JP2019016738A (ja) 半導体装置
JP7258124B2 (ja) 半導体装置および半導体モジュール
US10164083B2 (en) Silicon carbide semiconductor device and manufacturing method therefor
JP6545394B2 (ja) 半導体装置
KR20050074893A (ko) 반도체장치
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
JP2016076545A (ja) 半導体装置
JP2015109292A (ja) 半導体モジュール
US20170179222A1 (en) Semiconductor device
JP2017143214A (ja) 半導体装置の製造方法
JP7170894B2 (ja) 半導体装置
US9741805B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP6708087B2 (ja) 半導体装置の製造方法
JP2017055008A (ja) 半導体装置
JP6260711B2 (ja) 半導体装置の製造方法
JP7415413B2 (ja) 半導体装置
US11410946B2 (en) Semiconductor apparatus
WO2022157823A1 (ja) 半導体装置および半導体モジュール
WO2020208990A1 (ja) 半導体装置
JP2010165880A (ja) 半導体装置
JP2023044581A (ja) 半導体装置
JP2021097171A (ja) 半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017547009

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17799136

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17799136

Country of ref document: EP

Kind code of ref document: A1