DE69120995T2 - Hochgeschwindigkeitsdiode und Verfahren zur Herstellung - Google Patents

Hochgeschwindigkeitsdiode und Verfahren zur Herstellung

Info

Publication number
DE69120995T2
DE69120995T2 DE69120995T DE69120995T DE69120995T2 DE 69120995 T2 DE69120995 T2 DE 69120995T2 DE 69120995 T DE69120995 T DE 69120995T DE 69120995 T DE69120995 T DE 69120995T DE 69120995 T2 DE69120995 T2 DE 69120995T2
Authority
DE
Germany
Prior art keywords
semiconductor region
layer
main surface
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69120995T
Other languages
English (en)
Other versions
DE69120995D1 (de
Inventor
Hidetoshi Arakawa
Mutsuhiro Mori
Hiroshi Owada
Naoki Sakurai
Yasumiti Yasuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12719205&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69120995(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Publication of DE69120995D1 publication Critical patent/DE69120995D1/de
Application granted granted Critical
Publication of DE69120995T2 publication Critical patent/DE69120995T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08148—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß den oberbegriffen der unabhängigen Ansprüche 1 und 8. Eine solche Halbleitervorrichtung ist aus der JP-A-58-60577 bekannt. Insbesondere bezieht sich die Erfindung auf eine Hochgeschwindigkeitsdiode, die einen kleinen Rückwärts-Verzögerungsstrom hat, und eine Vorrichtung, die durch Anwendung dieser Diode hergestellt wird. Insbesondere bezieht sie sich auf eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben, womit es möglich ist, eine Diode zu schaffen, die hohe Sperrspannungen hat, sehr zuverlässig ist und einfach hergestellt werden kann.
  • Fig. 9 zeigt Strom- und Spannungswellenformen einer allgemeinen Diode, wobei sich deren Zustand vom stromleitenden Zustand in Vorwärtsrichtung (nachfolgend als "Vorwärtsstrom-Leitzustand" bezeichnet) hin zu einem Stromblockierzustand in Rückwärtsrichtung (nachfolgend als "Rückwärtsrichtung-Blockierzustand" bezeichnet) ändert. Wenn ein Strom einer Stromdichte JF in Vorwärtsrichtung fließt und dann plötzlich eine Spannung VR in Rückwärtsrichtung angelegt wird, fließt ein Rückwärts-Verzögerungsstrom. Es ist notwendig, den Spitzenwert der Rückwärts-Verzögerungsstromdichte JRP zu diesem Zeitpunkt weitest möglich zu verringern, da sich proportional zum Spitzenwert der Stromdichte JRP ein Leistungsverlust ergibt. Außerdem wird der als Rauschquelle wirkende Spitzenwert der Stromdichte JRP die Ursache für Fehlfunktionen einer Schaltung, die eine solche Diode verwendet, insbesondere in einer integrierten Schaltung, die diese Diode verwendet. Unter diesem Blickwinkel wurde eine Diodenstruktur zur Verringerung der Stromdichte JRP wie in Fig. 10 gezeigt im Dokument "IEEE International Electron Devices Meeting", Seiten 658-661, 1987, diskutiert. Bei dieser Struktur ist eine in Einzelteile unterteilte p- Schicht 113 in einer n&supmin;-Schicht 112 ausgebildet, die auf einer Oberfläche eines n&spplus;-Substrats 111 etwa durch eine Kristallaufwachstechnologie gebildet wurde. Eine Elektrode 121 ist so angebracht, daß sie mit der p-Schicht 113 in ohmschem Kontakt ist, und mit freiliegenden Bereichen der n&supmin;-Schicht 113 dort, wo die p-Schicht 113 nicht gebildet ist, bildet sie einen Schottky-Übergang, also mit freiliegenden Bereichen der n&supmin;-Schicht 112, die jeweils zwischen den Einzelteilen der p-Schicht 113 angeordnet sind. Die Elektrode 121 ist so ausgebildet, daß sie sich in Randbereichen über einer oxidierten Schicht 131 erstreckt, so daß die Elektrode 121 als Feldplatte zur Abschwächung des elektrischen Felds in Randbereichen dient. Eine entgegengesetzte Elektrode 122 ist so angebracht, daß sie in geringem ohmschem Kontakt mit der n&spplus;-Schicht 111 ist. Wenn von der Elektrode 121 zur Elektrode 122 ein Strom durch die Diode geleitet wird, werden durch die pn- Übergangsbereiche Löcher injiziert, also von der p-Schicht 113 zur n&supmin;-Schicht 112, so daß sich in der n&supmin;-Schicht 112 Überschußträger ansammeln. Über die Schottky-Übergangsbereiche werden Löcher jedoch in geringem Umfang von der Elektrode 121 in die n&supmin;-Schicht 112 injiziert. Dementsprechend verringert sich die Konzentration von Trägern, die in der Nähe der Schnittstelle zwischen pn-Übergang und Schottky-Übergang angesammelt sind, im Vergleich zu einer herkömmlichen Diode, die ausschließlich einen pn-Übergang hat. Demzufolge weist die Diode aus Fig. 10, wie sich aus Fig. 9 ergibt, einen Vorteil dahingehend auf, daß bei ihr die Stromdichte JRP verringert ist, weil sich die Stromdichte JRP in dem Augenblick, wenn die Rückwärtsvorspannung VR angelegt wird, durch die in der Nähe der pn-Übergänge angesammelten Träger ergibt. Außerdem reicht im Rückwärtsstrom-Blockierzustand eine Verarmungsschicht, die sich ausgehend von den pn-Übergängen, die zwischen der p-Schicht 113 und der n&supmin;-Schicht 112 gebildet sind, erstreckt und auf beiden Seiten des Schottky-Übergangs angeordnet ist, bis unter den Schottky-Übergang, so daß das an den Schottky- Übergang angelegte elektrische Feld abgeschwächt wird. Dadurch hat die Diode den weiteren Vorteil, daß im Vergleich zu herkömmlichen Dioden, die lediglich Schottky- Übergänge haben, der Leckstrom reduziert werden kann.
  • Außerdem wurde in der japanischen ungeprüften Patentveröffentlichung Nr. Sho-58-60577 eine Diodenstruktur zur Reduzierung der Stromdichte JRP wie in Fig. 11 gezeigt offenbart. Die Diode aus Fig. 11 unterscheidet sich von der Diode aus Fig. 10 dadurch, daß eine p-Schicht 114 mit niedrigerer Trägerkonzentration als diejenige p&spplus;-Schicht 113 an den freiliegenden Oberflächenbereichen der n&supmin;-Schicht 112 vorgesehen ist, diese sind zwischen Einzelteilen der p&spplus;-Schicht 113 angeordnet. Da Strom hauptsächlich durch die pn-Übergänge zwischen der p-Schicht 114 und der n&supmin;-Schicht 112 fließt, die dann, wenn sich die Diode im Vorwärtsstrom-Leitzustand befindet, ein geringes verteiltes Potential aufweisen, hat die Diode den Vorteil, daß im Vergleich zu Dioden, die lediglich pn- Übergänge zwischen der p&spplus;-Schicht 113 und der n&supmin;-Schicht 112 aufweisen, der Vorwärtsspannungsabfall verringert werden kann. Da außerdem die Trägerkonzentration in der p-Schicht 114 niedrig ist, kann die Menge der von der p-Schicht 114 induzierten Träger verringert werden. Demzufolge hat die Diode den weiteren Vorteil, daß die Stromdichte JRP niedriger wird. Außerdem wird die Diode, weil Metall-Halbleiter-Übergänge wie Schottky-Übergänge nicht verwendet werden, durch Faktoren wie Verunreinigungen an der Halbleiteroberfläche nur geringfügig beeinflußt. Dadurch ergibt sich der weitere Vorteil, daß die Diode stabile Kennlinien hat. Die Diode aus Fig. 11 hat natürlich die gleichen Auswirkungen wie die Diode aus Fig 10 dahingehend, daß das an die pn-Übergänge zwischen der p-Schicht 114 und der n&supmin;-Schicht 112 angelegte elektrische Feld durch die Verarmungsschicht, die sich sowohl von der tiefliegenden p&spplus;-Schicht 113 und der n&supmin;-Schicht 112 erstreckt, verringert werden kann, so daß sich der Leckstrom verringert.
  • Bei der Diode aus Fig. 10 tritt das Problem auf, daß beim Bonden eines Drahts 141 auf die Elektrode 121 der Leckstrom zunimmt, wodurch sich die Sperrspannung verschlechtert. Man erklärt sich das wie folgt.
  • Wenn der Draht 141 auf die Elektrode 121 gebondet wird, kann sich an der Grenzfläche zwischen Elektrode 121 und der n&supmin;-Schicht 112 durch den auf die Elektrode 121 und den Draht 141 ausgeübten Druck ein Defekt bilden. Da der Defekt ein Rekombinationszentrum bildet, fließen Elektronen im Leitungsband in den Defekt, so daß der Leckstrom zunimmt. Insbesondere nimmt die Wahrscheinlichkeit zu, daß Elektronen in das Rekombinationszentrum in Form eines Tunnelstroms fließen, weil die Dicke der Schottky- Barriere abnimmt, wenn die Stärke des elektrischen Felds, das an die Grenzfläche zwischen der Elektrode 121 und der n&supmin;-Schicht 112 angelegt wird, im rückwärts vorgespannten Zustand zunimmt. Der Leckstrom nimmt dann über die Maßen zu, so daß sich die Sperrspannung verschlechtert.
  • Die in Fig. 11 gezeigte Diode hat das Problem, daß die Stromdichte JPR größer wird als diejenige der Diode in Fig. 10, weil von der p-Schicht 114 Trägerinjektion erfolgt. Wenngleich es möglich ist, die Trägerkonzentration in der p-Schicht 114 zu reduzieren, um dadurch die Stromdichte JPR zu reduzieren, verbleibt der Nachteil, daß die Sperrspannung schlechter ist, wenn die Trägerkonzentration in der p-Schicht 114 zu niedrig ist. Hierfür wird der folgende Grund angenommen. Wenn die Trägerkonzentration in der p-Schicht 114 zu niedrig ist, bricht eine Verarmungsschicht bis zur Elektrode 121 durch, so daß die Sperrspannung schlechter wird. Die Diode aus Fig. 11 hat ein weiteres Problem dahingehend, daß die Anzahl der Schritte des Herstellungsprozesses zur Bildung der p-Schicht 114 zunimmt im Vergleich zur Diode aus Fig. 10.
  • Im Stand der Technik wurde, wie oben beschrieben, bisher nicht das Problem der Verschlechterung der Sperrspannung bei einer Struktur zum Erhalt einer geringen Stromdichte JRP gelöst, so daß das Problem dahingehend vorliegt, daß die Verringerung der Stromdichte JRP inkompatibel ist mit der Sicherheit der Durchbruchsspannung.
  • Die vorveröffentlichte Druckschrift EP-A-0 205 217 offenbart eine Halbleitervorrichtung. Die Vorrichtung weist mehrere p-Bereiche auf, die von einer Oberfläche des Substrats her in ein n-Substrat eingebettet sind. Diese Oberfläche ist von einer Metallelektrode bedeckt. Die Metallelektrode bildet zusammen mit den freiliegenden Teilen des n-dotierten Substrats eine Schottky-Sperre.
  • Aufgabe der Erfindung ist es, eine Halbleitervorrichtung anzugeben, die eine geringe Stromdichte JRP und eine stabile Sperrspannung hat, die außerdem leicht hergestellt werden kann und hochstabil ist, sowie hierfür ein Herstellungsverfahren anzugeben.
  • Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Abhängige Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • Die beschriebene Halbleitervorrichtung hat ein Merkmal dahingehend, daß in einer Richtung rechtwinklig zur Stromleitungsrichtung eine erste Diode mit einem pn- Übergang und eine zweite Diode mit einer Kombination aus einer Schottky-Sperre und einem pn-Übergang in Stromleitungsrichtung angeordnet sind. Insbesondere gilt, wenn ein Vorwärtsstrom mit einer Stromdichte JF in die zweite Diode geleitet wird, die Beziehung
  • im Bereich der Vorwärtsspannung VF zwischen 0,1 (V) und 0,3 (V), wobei k die Boltzmannkonstante ist ( 1,38 x 10&supmin;²³ J/K), T die absolute Temperatur und q die Elementarladung ( 1,6 x 10&supmin;¹&sup9; C). Als besonderes Beispiel ihrer Konfiguration wird die erste Diode durch einen ersten Halbleiterbereich eines Leitfähigkeitstyps und einen zweiten Halbleiterbereich des anderen Leitfähigkeitstyps gebildet, der so vorgesehen ist, daß er zum ersten Halbleiterbereich benachbart ist, so daß sich dazwischen ein pn-Übergang ergibt, so daß er mit einer Hauptelektrode in ohmschem Kontakt ist und eine Verunreinigungskonzentration höher als diejenige des ersten Halbleiterbereichs hat, wobei die zweite Diode gebildet wird durch den ersten Halbleiterbereich des ersten Leitfähigkeitstyps und einen dritten Halbleiterbereich des anderen Leitfähigkeitstyps, der so vorgesehen ist, daß er zum ersten Halbleiterbereich benachbart ist, so daß sich dazwischen ein pn-Übergang ergibt, so daß er über eine Schottky-Sperre mit der einen Hauptelektrode in Kontakt ist und eine Verunreinigungskonzentration hat, die höher als diejenige des ersten Halbleiterbereichs ist. In diesem Fall ist es zu bevorzugen, daß der dritte Halbleiterbereich eine Trägerkonzentration nicht größer als 1 x 10¹&sup4; cm&supmin;² und eine Dikke nicht größer als 10 nm hat. Als Gesamtkonfiguration der Halbleitervorrichtung ist es ideal, daß die zweiten Dioden jeweils von den ersten Dioden eingeschlossen sind.
  • Zur Erreichung der obigen Aufgabe weist das Verfahren zur Herstellung einer erfindungsgemäßen Halbleitervorrichtung auf: Einen ersten Schritt des Bildens auf einer Hauptoberfläche eines ersten Halbleiterbereichs eines Leitfähigkeitstyps, eines zweiten Halbleiterbereichs des anderen Leitfähigkeitstyps, der sich von der einen Hauptoberfläche ins Innere des ersten Halbleiterbereichs erstreckt, so daß er mehrere kleine Flächen und eine ringförmige Fläche hat, die die kleinen Flächen umgibt, wenn man es von der einen Hauptoberfläche her betrachtet, und der eine Verunreinigungskonzentration höher als der erste Halbleiterbereich hat, einen zweiten Schritt des Bildens auf der einen Hauptoberfläche einer Metallschicht, die Verunreinigungen des anderen Leitfähigkeitstyps hat, auf dem zweiten Halbleiterbereich und auf Bereichen des ersten Halbleiterbereichs, die bei den kleinen und der ringförmigen Fläche des zweiten Halbleiterbereichs freiliegen, und einen dritten Schritt, bei dem die metallische Schicht in ohmschen Kontakt mit dem zweiten Halbleiterbereich gebracht wird und Verunreinigungen der Metallschicht in den ersten Halbleiterbereich diffundiert werden, um einen dritten Halbleiterbereich des anderen Leitfähigkeitstyps zu bilden, der dünner ist als der zweite Halbleiterbereich, und Durchführen einer Wärmebehandlung, um zwischen der metallischen Schicht und dem dritten Halbleiterbereich eine Schottky-Sperre zu bilden.
  • Vorzugsweise wird die oben erwähnte Metallschicht durch ein Aluminium als Hauptbestandteil enthaltendes Material gebildet, und die Wärmebehandlung im oben erwähnten dritten Schritt wird bei einer Temperatur im Bereich zwischen 430 und 577 ºC ausgeführt.
  • Erfindungsgemäß wird unter einer Schottky-Sperre ein pn-Übergang gebildet. Da der pn-Übergang die Zunahme eines durch einen Tunnelstrom oder ähnliches hervorgerufenen Leckstroms selbst dann verhindern kann, wenn beim Drahtbonden oder ähnlichen an der Schottky-Sperre-Grenzfläche ein Defekt entsteht, kann das Absinken der Sperrspannung verhindert werden.
  • Da außerdem die Injektion von Löchern von der p-Schicht unter der Schottky-Sperre in die n&supmin;-Schicht unterdrückt werden kann, indem für n ein Wert im Bereich zwischen 1,00 und 1,15 (einschließlich der Grenzen) eingestellt wird, können die überschüssigen Träger, die sich in der pn-Übergangs-Grenzfläche ansammeln, verringert werden, so daß sich die Rückwärts-Verzögerungsstromdichte JRP verringert.
  • Da außerdem unter der Schottky-Sperre eine p-Schicht gebildet werden kann, indem eine Elektrode hergestellt wird, die Verunreinigungen vom p-Typ enthält, und diese p-Typ-Verunreinigungen in einen Halbleiter diffundiert werden, ist es nicht notwendig, einen weiteren Prozeß des Bildens einer p-Schicht durch Ionenimplantation oder andere Techniken vorzusehen, so daß die Herstellung einfach ist.
  • Bei der erfindungsgemäßen Halbleitervorrichtung kann nicht nur der Rückwärts-Verzögerungsstrom verringert werden, um die Verschlechterung der Sperrspannung zu verhindern, genauso ergibt sich eine Vereinfachung des Herstellungsprozesses. Demzufolge ergeben sich Auswirkungen hinsichtlich Rauschverringerung, Zuverlässigkeitserhöhung, Produktionsvereinfachung usw.
  • Fig. 1A und 1B sind ein Querschnitt bzw. eine Draufsicht auf eine Halbleitervorrichtung gemäß einer erfindungsgemäßen Ausführungsform;
  • Fig. 2A und 2B und Fig. 3 sind erläuternde Ansichten zur Erläuterung der Auswirkungen der Erfindung;
  • Fig. 4A bis 4C sind Querschnitte, die ein Verfahren zur Herstellung einer erfindungsgemäßen Halbleitervorrichtung zeigen;
  • Fig. 5 ist eine erläuternde Darstellung, die eine erfindungsgemäße Herstellungsbedingung zeigt;
  • Fig. 6A, 6B, 7 und 8 sind Querschnitte sowie ein Schaltplan, die Anwendungen der Erfindung zeigen;
  • Fig. 9 ist eine erläuternde Darstellung zur Erläuterung der Rückwärtsverzögerungskennlinie einer Diode; und
  • Fig. 10 und 11 sind Querschnitte herkömmlicher Halbleitervorrichtungen.
  • Bezugnehmend auf die erfindungsgemäße Ausführungsformen darstellenden Zeichnungen wird die Erfindung nachfolgend genau erläutert.
  • Fig. 1A und 1B sind ein Querschnitt und eine Draufsicht einer Ausführungsform 6 einer erfindungsgemäßen Halbleitervorrichtung.
  • In Fig. 1A und 1B bezeichnet Bezugsziffer 1 ein Halbleitersubstrat mit zwei Hauptoberflächen 11 und 12, die einander gegenüberliegen. Das Halbleitersubstrat 1 besteht aus einer n&spplus;-Schicht 13, die so angeordnet ist, daß sie an einer Hauptoberfläche 11 anliegt, und aus einer n&supmin;-Schicht 14, die so angeordnet ist, daß sie an der n&spplus;-Schicht 13 und der anderen Hauptoberfläche 12 anliegt und eine Verunreinigungskonzentration niedriger als die der n&spplus;-Schicht 13 hat, einer p-Schicht 15, die sich von mehreren ausgewählten Bereichen der anderen Hauptoberfläche 12 aus ins Innere der n&supmin;-Schicht 14 erstreckt und eine Verunreinigungskonzentration höher als diejenige der n&supmin;-Schicht 14 hat, und einer p-Schicht 16, die sich von der anderen Hauptoberfläche 12 aus ins Innere der n&supmin;-Schicht 14 so erstreckt, daß sie zwischen den getrennten Teilen der p-Schicht 15 liegt und eine Verunreinigungskonzentration höher als diejenige der n&supmin;-Schicht 14 und eine Tiefe dünner als diejenige der p-Schicht 15 hat. Die p-Schicht 15 besteht aus mehreren kleinen Flächen 151 und einer ringförmigen Fläche 152, die die kleinen Flächen 151 umgibt. Bezugsziffer 2 bezeichnet eine Hauptelektrode, die so angeordnet ist, daß sie mit der n&spplus;-Schicht 13 an der einen Hauptoberfläche 11 in ohmschem Kontakt ist, 3 bezeichnet die andere Hauptelektrode, die so vorgesehen ist, daß sie mit der p-Schicht 15 auf der anderen Hauptoberfläche 12 in ohmschem Kontakt ist, und die zwischen der anderen Hauptelektrode 3 und der p-Schicht 16 eine Schottky-Sperre bildet, und 4 bezeichnet eine oxidierte Schicht, die so ausgebildet ist, daß sie in den Randbereichen der anderen Hauptoberfläche 12 die n&supmin;-Schicht 14 und die p-Schicht 15 teilweise überdeckt. Die andere Hauptelektrode 3 erstreckt sich so, daß sie die oxidierte Schicht 4 teilweise überdeckt. Somit ergibt sich zwischen den beiden Hauptoberflächen 11 und 12 eine Diodenstruktur, die aus einer ersten Diode, die aus der n&spplus;-Schicht 13, der n&supmin;-Schicht 13 und der p-Schicht 15 gebildet ist, und einer zweiten Diode, die aus der n&spplus;-Schicht 13, der n&supmin;-Schicht 14 und der p-Schicht 16 und der Schottky-Sperre gebildet ist, zusammengesetzt ist.
  • Die in den Fig. 1A und 1B dargestellte erfindungsgemäße Ausführungsform unterscheidet sich vom in Fig. 11 gezeigten herkömmlichen Beispiel dadurch, daß zwischen der p-Schicht 16 und der Hauptelektrode 3 eine Schottky- Sperre vorgesehen ist. Bezugnehmend auf Fig. 2A und 2B wird die Wirkungsweise der Erfindung beschrieben. Das Diagramm der Fig. 2A zeigt die Energiebandstruktur eines Schottky-Sperrenbereichs, der im herkömmlichen Beispiel der Fig. 10 zwischen der Elektrode 121 und der n&supmin;-Schicht 112 vorhanden ist. Das Diagramm der Fig. 2B zeigt die Energiebandstruktur eines Schottky-Sperrenbereichs, der in der Erfindung aus Fig. 1A zwischen der Hauptelektrode 3, der p-Schicht 16 und der n&supmin;-Schicht 14 vorhanden ist. In der im Diagramm der Fig. 2A dargestellten herkömmlichen Struktur nimmt man an, daß dann, wenn am Schottky- Sperrenübergang durch Drahtbonden oder ähnliches ein Defekt wie vorher beschrieben erzeugt wird, Elektronen im Leitungsband im rückwärts vorgespannten Zustand in das durch den Defekt gebildete Rekombinationszentrum fließen, wodurch sich der Leckstrom erhöht und dementsprechend die Sperrspannung schlechter wird. In der im Diagramm der Fig. 2B dargestellten erfindungsgemäßen Ausführungsform ist andererseits die Wahrscheinlichkeit, daß Elektronen im Leitungsband in den Defekt in Form eines Tunnelstroms gelangen, merklich verringert, selbst wenn im Schottky- Sperrenübergang ein Defekt erzeugt wird, weil die Breite W der Sperre durch die p-Schicht 16 vergrößert ist. Wenn beispielsweise die Breite der p-Schicht 16 100 Å überschreitet, findet nur ein geringer Übergang von Elektronen durch Tunneleffekt statt. Damit nimmt der Leckstrom ab, und es ergibt sich eine Verbesserung der Sperrspannung. Da außerdem zwischen der p-Schicht 16 und der Hauptelektrode 3 eine Schottky-Sperre gebildet wird, hat die Erfindung einen Vorteil dahingehend, daß die Verschlechterung der Sperrspannung wie in der herkömmlichen Diode der Fig. 11 selbst dann verhindert wird, wenn die durch den pn-Übergang erzeugte Verarmungszone zur Hauptelektrode 3 durchschlägt. Außerdem kann die Höhe φBn der Sperre gegen Elektronen, wie sie im Metall vorhanden ist, durch die p-Schicht 16 um ΔφBn erhöht werden. Damit kann der über die Barriere (φBn + ΔφBn) fließende Leckstrom im Rückwärtsstrom-Blockierzustand verringert werden. Beispielsweise kann der Leckstrom bei 150 ºC durch Erhöhen von ΔφBn um 0,1 eV um etwa eine Größenordnung verringert werden. Da die P-Schicht 15 tiefer ausgebildet ist als die p-Schicht 16, ist es selbstverständlich, daß sich ein Effekt dahingehend ergibt, daß durch die sich von den pn-Übergängen der p-Schicht 15 erstreckende Verarmungsschicht das an den pn-Übergang der p-Schicht 15 angelegte elektrische Feld abgeschwächt werden kann. Außerdem kann die Zufuhr von Löchern in die p-Schicht 16 durch die Sperre φBP gegen Löcher in einer Schottky-Sperre vom p-Typ unterdrückt werden. Wie schon weiter oben beschrieben, werden in der Diode der Fig. 11, in der die p-Schicht 114 in ohmschem Kontakt mit der Elektrode 121 ist, Löcher von der Elektrode 121 der p-Schicht 114 zugeführt und dann von der p-Schicht 114 in die n&supmin;-Schicht 112 injiziert. Im Gegensatz hierzu wird in der Diode 1 der Fig. 1A und 1B die Zufuhr von Löchern zur p-Schicht 16 durch φBP unterdrückt, so daß die Injektion von Löchern von der p-Schicht 16 in die n&supmin;-Schicht verringert werden kann. Als Ergebnis können die in der Nähe der pn-Übergänge angehäuften Träger verringert werden, so daß die Stromdichte JRP verringert werden kann. In der bevorzugten p-Schicht 16 kann die Stromdichte JRP weiter merklich reduziert werden, weil die Löcherinjektion durch Verarmung der p-Schicht auf der Grundlage eingebauter Potentiale sowohl im pn-Übergang und der Schottky-Sperre stark verringert werden kann.
  • Da außerdem die p-Schicht 15 und die n&supmin;-Schicht 14 durch die Zunahme ΔφBn der Höhe der Sperre aufgrund von p-Schicht 16 in Vorwärtsrichtung stärker vorgespannt sind, ergibt sich der Effekt, daß der Vorwärtsspannungsabfall verringert werden kann. Wie bereits anhand des Diagramms in Fig. 2A beschrieben, gelangen von der n&spplus;-Schicht 13 injizierte Elektronen hauptsächlich über die Schottky-Sperre, so daß es schwierig wird, die Injektion von Löchern von der p-Schicht wirksam zu fördern. Im Diagramm der Fig. 2B sind im Gegensatz hierzu durch die höhere, den Wert ΔφBn entsprechende Spannung die p-Schicht 15 und die n&supmin;-Schicht 14 stärker in Vorwärtsrichtung vorgespannt, so daß die Anzahl der von der p-Schicht 15 injizierten Löcher zunimmt, so daß der Vorwärtsspannungsabfall in der Diode abnimmt.
  • Fig. 3 zeigt das Ergebnis eines Experiments, bei dem die elektrischen Kennwerte einer Diode bei Raumtemperatur für den Fall genau untersucht wurden, daß in der Diode 1 aus Fig. 1 verschiedene Arten von p-Schichten 16 vorgesehen sind. Der Graph aus Fig. 3 zeigt die Beziehung zwischen dem Wert von n (Abszisse), wie er sich durch die Formel
  • ergibt, und dem Wert von JRP/JF, der das Verhältnis ist zwischen der Rückwärtsverzögerungsstromdichte und der Vorwärtsstromdichte (Ordinate) in einem Bereich, in dem ein linearer Zusammenhang vorliegt zwischen dem Wert der Vorwärtsspannung VF, die im Bereich von etwa 0,1 bis etwa 0,3 V liegt, und dem Wert von lnJF, wenn ein Strom der Stromdichte JF durch die Diode in Vorwärtsrichtung geleitet wird. Die im Graph der Fig. 3 gezeigte Beziehung zeigt, daß die Majoritätsträger den Hauptstrom bilden, wenn sich der Wert von n 1 nähert, und daß der Strom, der für die Rekombination mit den injizierten Minoritätsträgern verwendet wird, groß wird, wenn sich der Wert von n 2 nähert. Als Ergebnis der Überprüfung des Verhältnisses JRP/JF von Rückwärtsverzögerungsstromdichte JRP und Vorwärtsstromdichte JF stellte sich heraus, daß die Beziehung der Fig. 3 vorliegt. Man stellte fest, daß das Verhältnis von JRP/JF dadurch verringert werden kann, daß der Wert von n im Bereich zwischen 1,00 und 1,15 eingestellt wird. Dies zeigt, daß die Rückwärtsverzögerungsstromdichte JRP dadurch verringert werden kann, daß die Injektion von Minoritätsträgern verringert wird (also durch Verringerung des Werts von n), selbst wenn die p-Schicht 16 vorgesehen ist.
  • Bei der Gestaltung der p-Schicht 16 ist es vorzuziehen, daß die Anzahl der injizierten Ionen nicht größer als 10¹&sup4; cm&supmin;² ist, wenn die p-Schicht 16 durch die Implantation von B (Bor) -Ionen gebildet wurde. Wenn die Menge injizierter Ionen größer als 10¹&sup4; cm&supmin;² ist, nähern die Verhältnisse zwischen der p-Schicht 16 und der Hauptelektrode 2 den ohmschen Kontakt an, und gleichzeitig nimmt die Konzentration der p-Schicht 16 zu, so daß von der p-Schicht 16 Löcher leicht in die n&supmin;-Schicht injiziert werden, so daß die Rückwärtsverzögerungsstromdichte JRP zunimmt.
  • Fig. 4A bis 4C zeigen ein Verfahren zur Herstellung einer Halbleitervorrichtung als bevorzugte erfindungsgemäße Ausführungsform. Zunächst wird eine n&supmin;-Schicht 14 eines speziellen Widerstands und einer Dicke, die notwendig ist zum Erhalten einer gewünschten Sperrspannung, hergestellt. Von einer Oberfläche der n&supmin;-Schicht 14 her werden durch Ionenimplantation oder Diffusion teilweise Verunreinigungen eingeführt. Hier werden Verunreinigungen vom p-Typ durch Wärmebehandlung bis zu einer gewünschten Tiefe eindiffundiert, etwa 1 bis 10 µm für eine Diode von 600 V, so daß die p-Schicht 15 gebildet wird (Fig. 4A). Dann wird eine Elektrode 3, die Verunreinigungen vom p-Typ enthält, auf die Oberfläche der p-Schicht 15 und die n&supmin;-Schicht 14, die durch die p-Schicht 15 eingeschlossen ist, aufgebracht (Fig. 4B). Die Verunreinigungen vom p-Typ in der Elektrode 3 werden hier durch eine Wärmebehandlung in die Oberfläche der n&supmin;-Schicht 14 diffundiert, so daß eine p-Schicht 16 gebildet wird (Fig. 4C). Durch Anwenden der obigen Technik ist es möglich, den Schritt des Formens der p-Schicht 16 etwa durch Ionenimplantation zu vermeiden, was im herkömmlichen Fall der Fig. 11 notwendig war. Da die Übergangstiefe der p-Schicht 16 sehr klein ist, nämlich nicht größer als 100 nm, ist es vorzuziehen, daß die endgültige p-Schicht 15 mit der anderen endgültigen p-Schicht 16 verbunden wird, um zum einen das elektrische Feld am Rand abzuschwächen und zum anderen die Sperrspannung sicherzustellen. Wenn als Form der p-Schicht 15 eine geeignete Form in der Ebene, beispielsweise Streifenform, Kreisform, Polygonform verwendet wird, ergibt sich der erfindungsgemäße Effekt. Die Elektrode zur Bildung der Schottky-Sperre und die Elektrode zur Bildung des ohmschen Übergangs können aus verschiedenen Materialien gebildet sein und können elektrisch miteinander kurzgeschlossen sein.
  • Fig. 5 zeigt das Ergebnis eines Experiments zur Untersuchung einer zu bevorzugenden Ausführungsform der Elektrode 3 für den Fall, daß Aluminium enthaltendes Material als Elektrode 3 verwendet wurde. Bei diesem Experiment fanden die Erfinder heraus, daß sich die p-Schicht 16 bildet, wenn die Temperatur höher als 430 ºC ist. Wenn aber die Temperatur nicht niedriger als 577 ºC ist, die der eutektische Punkt für Aluminium und Silicium ist, treten aufgrund von Aluminiumkondensation sowohl Drahtbruch in der Elektrode 3 als auch Ungleichmäßigkeiten in der p-Schicht 14 auf. Demnach ist es nicht zu bevorzugen, die Temperatur für die Wärmebehandlung höher zu machen als den eutektischen Punkt. Es ergibt sich, daß das Aluminium, das weithin bei Halbleitervorgängen verwendet wird, für die Elektrode 3 verwendet werden kann und genausogut im Halbleiterherstellungsvorgang. Wenn die Menge des dem Aluminium zugeführten Siliciums klein ist, etwa im Bereich von 2 bis 3 %, kann die Höhe der Sperre bis zu etwa 0,79 eV durch Elution von Silicium in einem Siliciumwafer bei 550 ºC verringert werden, die Sperrenhöhe kann aber um 0,1 eV erhöht werden, um dadurch den Leckstrom um eine Größenordnung im Vergleich zu einer Sperrenhöhe von 0,69 eV für den Fall, daß kein pn-Übergang vorgesehen ist, zu verringern. In diesem Fall ist die Sperrenhöhe eines bei 430-500 ºC gekühlten Schottky- Übergangs etwa 0,89 eV und damit 0,1 eV höher als derjenige bei 550 ºC. Der Leckstrom für die 0,89-eV-Vorrichtung ist immer noch eine Größenordnung niedriger als derjenige für die 0,79-eV-Vorrichtung.
  • Fig. 6A und 6B zeigen Anwendungen der vorliegenden Erfindung, bei der ein Leistungs-MOSFET und die erfindungsgemäße Halbleitervorrichtung gemeinsam verwendet werden. Der Leistungs-MOSFET besteht aus einer Quellschicht 17 vom p-Typ, die in der n&supmin;-Schicht 14 ausgebildet ist, einer n-Typ-Quellschicht 18, die im Inneren der Quellschicht 17 gebildet ist, einer Gateelektrode 4 und Drain- und Sourceelektroden, die durch Erstreckung der Elektroden 2 und 3 gebildet sind. Bezugsziffer 6 bezeichnet einen gebondeten Draht zum Anschließen der Diode an der Elektrode 3. Damit kann ein Strom in den Leistungs-MOSFET geleitet werden durch die eingebaute Diode, die aus einer n&spplus;-Schicht 13, einer n&spplus;-Schicht 14, einer p-Schicht 15 und einer anderen p-Schicht 16 besteht, so daß nicht nur die Verschlechterung der Sperrspannung aufgrund des Bondens des Drahts 6 verhindert werden kann, sondern auch die Rückwärtsverzögerungsstromdichte JRP verringert werden kann. Außerdem kann, wie in Fig. 6B gezeigt, die erfindungsgemäße Halbleitervorrichtung im elektrisch leitenden Bereich des Leistungs-MOSFET vorgesehen sein. Demgemäß kann die Erfindung im elektrisch leitenden Bereich, der im Leistungs-MOSFET eine große Fläche einnimmt, vorgesehen sein, um eine zusammengesetzte Vorrichtung zu bilden, so daß ein hoher Diodenstrom gezogen werden kann. Die erfindungsgemäße Diode kann auch bei einem anderen Transistor mit einem n&spplus;-Substrat, etwa einem Bipolartransistor, angewendet werden, um eine zusammengesetzte Vorrichtung zu bilden.
  • Fig. 7 zeigt ein Beispiel, bei dem die vorliegende Erfindung in einem dielektrisch isolierten Substrat 7, das in Leistungs-ICs verwendet wird, angewendet wird. Die erfindungsgemäße Diode ist im Inneren einer Einkristallinsel 73 gebildet, die über einer isolierenden Schicht 72 im Substrat eines vielkristallinen Halbleiters 71 gebildet ist. Die Elektroden 2 und 3 sind auf der gleichen Oberfläche zugänglich. Indem die erfindungsgemäße Halbleitervorrichtung in einem Leistungs-IC verwendet wird, in dem das dielektrisch getrennte Substrat verwendet wird, kann auf der Elektrode 3 nicht nur ein Bondflecken vorgesehen sein, genauso kann die Rückwärtsverzögerungsstromdichte JRP verringert werden, ohne dadurch die Kennlinie anderer Elemente eines Leistungs-IC zu verschlechtern. Da außerdem die p-Schicht 16 durch eine Aluminium als Hauptkomponente enthaltende Elektrode gebildet werden kann, ist kein neuer Vorgang notwendig.
  • Fig. 8 zeigt ein Beispiel, bei dem die vorliegende Erfindung auf eine Freilaufdiode DF angewendet wird, die in einem Transistormodul enthalten ist. Die in Fig. 8 gezeigte Schaltung ist ein dreiphasiges Wechselrichtermodul, das IGBTs verwendet (integrated gate bipolar transistors). Bei diesem Modul, das IGBTs verwendet und das hinsichtlich der Schaltgeschwindigkeit merklich verbessert ist, ist die Anschaltgeschwindigkeit so hoch, daß dann, wenn ein mit dem Anschluß E verbundener IGBT angeschaltet wird, eine mit dem Anschluß C verbundene Diode DF genau über dem IGBT rückwärts vorgespannt ist, so daß ein Rückwärtsverzögerungsstrom JRP erzeugt wird. Damit entsteht der Nachteil, daß der Rückwärtsverzögerungsstrom als Rauschquelle wirkt, die zu Fehlfunktionen der Gateschaltung eines parallelgeschalteten IGBT im Aus-Zustand führt, um dadurch den IGBT anzuschalten. Dadurch werden C- und E-Anschluß kurzgeschlossen, so daß schlechtestenfalls der IGBT zerstört werden kann. Wenn in einem solchen Modul die erfindungsgemäße Diode angewendet wird, ist der Rückwärtsverzögerungsstrom JRP so klein, daß nicht nur die Rauscherzeugung unterdrückt ist, um Fehlfunktionen der Schaltung zu verhindern, genauso können Defekte bei der Sperrspannung einer Diode, die eine hohe Anzahl von Bondungen im Modul aufweist, verringert werden, um deren Ausbeute zu verbessern.

Claims (9)

1. Halbleitervorrichtung mit:
einer ersten Halbleiterregion (13, 14) des einen Leitfähigkeitstyps mit einer ersten Hauptoberfläche (12);
einer zweiten Halbleiterregion (15) des anderen Leitfähigkeitstyps mit mehreren Teilen (151, 152) , die sich von ausgewählten Bereichen der ersten Hauptoberfläche (12) aus ins Innere der ersten Halbleiterregion (13) erstrecken;
einer dritten Halbleiterregion (16) des anderen Leitfähigkeitstyps, die sich zwischen den zweiten Halbleiterregionen (15) von der ersten Hauptoberfläche (12) aus ins Innere der ersten Halbleiterregion (13, 14) erstreckt, wobei die dritte Halbleiterregion (16) eine Tiefe kleiner als diejenige der zweiten Halbleiterregion (15) hat;
einer ersten Elektrode (3), die auf der ersten Hauptoberfläche (12) so ausgebildet ist, daß sie mit der zweiten Halbleiterregion (14) einen ohmschen Übergang bildet; und
einer zweiten Elektrode, die so vorgesehen ist, daß sie mit der ersten Halbleiterregion (13, 14) einen ohmschen Übergang bildet; dadurch gekennzeichnet, daß die erste Elektrode (3) mit der dritten Halbleiterregion (16) einen Schottky-Übergang bildet.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Halbleiterregion (13, 14) eine an eine zweite Hauptoberfläche (11) angrenzende Region (13) hat sowie eine an die erste Hauptoberfläche (12) angrenzende Region (14), deren Verunreinigungskonzentration niedriger ist als diejenige der an die zweite Hauptoberfläche (11) angrenzenden Region,
die zweiten Halbleiterregionen (15) kleine Flächen (151) sowie eine die kleinen Flächen (151) umgebende ringförmige Fläche (152) bilden, wenn man sie von der ersten Hauptoberfläche (12) aus betrachtet, deren Verunreinigungskonzentration höher ist als die des niedriger dotierten Teils (14) der ersten Halbleiterregion (13, 14),
die dritte Halbleiterregion (16) eine Verunreinigungskonzentration niedriger als diejenige der zweiten Halbleiterregion (15) hat, und
die zweite Elektrode (2) auf der zweiten Hauptoberfläche (11) vorgesehen ist.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß dann, wenn zwischen der zweiten und der ersten Elektrode (2, 3) ein Vorwärtsstrom einer Stromdichte JF fließt, die Beziehung
in einem Bereich der Vorwärtsspannung VF zwischen 0,1 (V) und 0,3 (V) gilt, wobei k die Boltzmann-Konstante darstellt, q die Elementarladung und T die absolute Temperatur.
4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Menge der in der dritten Halbleiterregion (16) enthaltenen Verunreinigungen nicht größer als 1 x 10¹&sup4; cm&supmin;² ist.
5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Dicke der dritten Halbleiterregion (16) nicht größer als 100 nm ist.
6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sich der höher dotierte Teil (13) der ersten Halbleiterregion (13, 14) teilweise zur ersten Hauptoberfläche (12) hin derart erstreckt, daß er auf der ersten Hauptoberfläche (12) freiliegt, und die zweite Elektrode so vorgesehen ist, daß sie mit dem Bereich des höher dotierten Teils (13) der ersten Halbleiterregion (13, 14), der auf der ersten Hauptoberfläche (12) freiliegt, in ohmschem Kontakt steht.
7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste, zweite und dritte Halbleiterregion in einer von mehreren Halbleitereinkristallregionen gebildet sind, die im Substrat einer integrierten Schaltung vorgesehen sind, so daß sie gegeneinander isoliert sind.
8. Verfahren zur Herstellung einer Halbleitervorrichtung mit:
einem ersten Schritt des Bildens auf einer Hauptoberfläche einer ersten Halbleiterregion des einen Leitfähigkeitstyps, einer zweiten Halbleiterregion des anderen Leitfähigkeitstyps derart, daß sie sich von ausgewählten Bereichen der ersten Hauptoberfläche aus ins Innere der ersten Halbleiterregion erstreckt und eine Verunreinigungskonzentration höher als diejenige der ersten Halbleiterregion hat;
einem zweiten Schritt des Bildens auf der einen Hauptoberfläche einer Metallschicht, die Verunreinigungen des anderen Leitfähigkeitstyps aufweist, auf der zweiten Halbleiterregion sowie Bereichen der ersten Halbleiterregion, die zwischen den kleinen und ringförmigen Flächen der zweiten Halbleiterregion freiliegen, und
einem dritten Schritt, bei dem die Metallschicht in ohmschen Kontakt mit der zweiten Halbleiterregion gebracht wird und die Metallschicht in die erste Halbleiterregion eindiffundiert, um eine dritte Halbleiterregion des anderen Leitfähigkeitstyps zu bilden, die dünner ist als die zweite Halbleiterregion, gekennzeichnet durch den weiteren Schritt
Durchführen einer Wärmebehandlung zur Bildung einer Schottky-Barriere zwischen der Metallschicht und der dritten Halbleiterregion.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Metallschicht aus einem Material besteht, das Aluminium als Hauptbestandteil aufweist, wobei die Wärmebehandlung im dritten Schritt bei einer Temperatur im Bereich zwischen 430 und 577 ºC ausgeführt wird.
DE69120995T 1990-02-28 1991-02-27 Hochgeschwindigkeitsdiode und Verfahren zur Herstellung Expired - Fee Related DE69120995T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2045434A JP2590284B2 (ja) 1990-02-28 1990-02-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69120995D1 DE69120995D1 (de) 1996-08-29
DE69120995T2 true DE69120995T2 (de) 1996-12-19

Family

ID=12719205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69120995T Expired - Fee Related DE69120995T2 (de) 1990-02-28 1991-02-27 Hochgeschwindigkeitsdiode und Verfahren zur Herstellung

Country Status (4)

Country Link
US (1) US5101244A (de)
EP (1) EP0450306B1 (de)
JP (1) JP2590284B2 (de)
DE (1) DE69120995T2 (de)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278443A (en) * 1990-02-28 1994-01-11 Hitachi, Ltd. Composite semiconductor device with Schottky and pn junctions
US5731970A (en) * 1989-12-22 1998-03-24 Hitachi, Ltd. Power conversion device and semiconductor module suitable for use in the device
JPH0656885B2 (ja) * 1990-11-28 1994-07-27 工業技術院長 サージ防護デバイス
JP3074736B2 (ja) * 1990-12-28 2000-08-07 富士電機株式会社 半導体装置
US5345100A (en) * 1991-03-29 1994-09-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
DE69233450T2 (de) * 1991-09-20 2005-12-15 Hitachi, Ltd. Halbleitermodul
DE4135258C2 (de) * 1991-10-25 1996-05-02 Semikron Elektronik Gmbh Schnelle Leistungsdiode
DE4135259C1 (de) * 1991-10-25 1993-01-07 Semikron Elektronik Gmbh, 8500 Nuernberg, De
DE4201183A1 (de) * 1992-01-17 1993-07-22 Eupec Gmbh & Co Kg Leistungsdiode
JPH06196723A (ja) * 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
JP2809253B2 (ja) * 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
DE4236557C2 (de) * 1992-10-29 2002-08-01 Semikron Elektronik Gmbh Leistungs- Halbleiterbauelement
US5418866A (en) * 1993-10-08 1995-05-23 E. I. Du Pont De Nemours And Company Surface acoustic wave devices for controlling high frequency signals using modified crystalline materials
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
DE19740195C2 (de) * 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
US6184563B1 (en) * 1998-07-27 2001-02-06 Ho-Yuan Yu Device structure for providing improved Schottky barrier rectifier
EP1225639A1 (de) * 2001-01-22 2002-07-24 STMicroelectronics S.r.l. Schottkydiode aus Silizium
US6462393B2 (en) 2001-03-20 2002-10-08 Fabtech, Inc. Schottky device
JP2003338620A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8093652B2 (en) * 2002-08-28 2012-01-10 Ixys Corporation Breakdown voltage for power devices
JP2004127968A (ja) * 2002-09-30 2004-04-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
DE10326739B3 (de) * 2003-06-13 2005-03-24 Infineon Technologies Ag Halbleiterbauelement mit Schottky-Metallkontakt
JP4686782B2 (ja) * 2003-06-20 2011-05-25 国立大学法人東北大学 静電誘導ダイオード
JP2005243716A (ja) * 2004-02-24 2005-09-08 Sanyo Electric Co Ltd 半導体装置
DE102005023882B3 (de) * 2005-05-24 2007-02-01 Infineon Technologies Ag Hochgeschwindigkeitsdiode
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
CN100454582C (zh) * 2005-03-30 2009-01-21 三洋电机株式会社 半导体装置
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
EP1722423B1 (de) * 2005-05-12 2016-07-06 Ixys Corporation Stabile Dioden für Niedrig- und Hochfrequenzanwendungen
DE102005063332B4 (de) * 2005-05-24 2009-04-02 Infineon Technologies Ag Hochschwindigkeitsdiode und Verfahren zu ihrer Herstellung
JP2008085186A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP2008085187A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP4980126B2 (ja) 2007-04-20 2012-07-18 株式会社日立製作所 フリーホイールダイオードとを有する回路装置
WO2008153142A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体装置
US20090039456A1 (en) * 2007-08-08 2009-02-12 Alpha & Omega Semiconductor, Ltd Structures and methods for forming Schottky diodes on a P-substrate or a bottom anode Schottky diode
JP2009159184A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
JP5565895B2 (ja) * 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP5171776B2 (ja) 2009-09-30 2013-03-27 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置
US8816468B2 (en) 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
US8963276B2 (en) * 2010-12-28 2015-02-24 Mitsubishi Electric Corporation Semiconductor device including a cell array having first cells and second cells interspersed around the arrangement of the first cells
JP5644536B2 (ja) * 2011-01-21 2014-12-24 三菱電機株式会社 電力用半導体装置
US8461646B2 (en) 2011-02-04 2013-06-11 Vishay General Semiconductor Llc Trench MOS barrier schottky (TMBS) having multiple floating gates
JP2012174878A (ja) * 2011-02-22 2012-09-10 Hitachi Ltd 半導体装置、及びそれを用いた装置
JP5306392B2 (ja) * 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
JP2013243186A (ja) * 2012-05-18 2013-12-05 Origin Electric Co Ltd 半導体素子
JP6082229B2 (ja) * 2012-10-30 2017-02-15 住友化学株式会社 窒化物半導体素子およびその製造方法
JP5865860B2 (ja) * 2013-03-25 2016-02-17 株式会社東芝 半導体装置
WO2015001618A1 (ja) * 2013-07-02 2015-01-08 三菱電機株式会社 逆流防止装置、電力変換装置及び冷凍空気調和装置
CN103346169B (zh) * 2013-07-24 2016-04-20 清华大学 SiC结势垒肖特基二极管及其制造方法
DE102013019851B4 (de) * 2013-11-26 2015-10-22 Infineon Technologies Ag Schottky-Diode mit reduzierter Flussspannung
JP6194812B2 (ja) 2014-02-18 2017-09-13 トヨタ自動車株式会社 半導体モジュール
US9673287B2 (en) * 2014-12-15 2017-06-06 Infineon Technologies Americas Corp. Reliable and robust electrical contact
EP3038162B1 (de) * 2014-12-24 2019-09-04 ABB Schweiz AG Sperrschicht-Schottky-Gleichrichter
JP2020013821A (ja) * 2018-07-13 2020-01-23 トヨタ自動車株式会社 ダイオード構造を有する半導体装置
JP7408941B2 (ja) 2019-07-25 2024-01-09 富士電機株式会社 電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635473A (en) * 1979-08-29 1981-04-08 Nippon Telegr & Teleph Corp <Ntt> P-n junction type rectifying diode
JPS5860577A (ja) * 1981-10-07 1983-04-11 Hitachi Ltd 半導体装置
JPH0234190B2 (ja) * 1981-12-28 1990-08-01 Toyo Electric Mfg Co Ltd Kosokudaioodo
GB2176339A (en) * 1985-06-10 1986-12-17 Philips Electronic Associated Semiconductor device with schottky junctions
JPH02105465A (ja) * 1988-10-14 1990-04-18 Sanken Electric Co Ltd ショットキバリア半導体装置
JPH08188560A (ja) * 1995-01-06 1996-07-23 Kao Corp 多鎖型アミン誘導体及びその製造方法

Also Published As

Publication number Publication date
US5101244A (en) 1992-03-31
EP0450306A1 (de) 1991-10-09
EP0450306B1 (de) 1996-07-24
DE69120995D1 (de) 1996-08-29
JPH03250670A (ja) 1991-11-08
JP2590284B2 (ja) 1997-03-12

Similar Documents

Publication Publication Date Title
DE69120995T2 (de) Hochgeschwindigkeitsdiode und Verfahren zur Herstellung
DE4235175C2 (de) Halbleitervorrichtung
DE68926098T2 (de) Mit einer Schottky-Sperrschicht versehene, bipolare Halbleiteranordnung mit isolierter Steuerelektrode und Verfahren zu deren Herstellung
DE19638439C2 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
DE10217610B4 (de) Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE102005043913B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE19830332C2 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4208695C2 (de) Leitungsmodulations MOSFET
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE3229250A1 (de) Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE69426045T2 (de) Bipolartransistor mit isoliertem Gate
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112009004277T5 (de) Leistungs-halbleitervorrichtung
DE3806164C2 (de)
DE2832154C2 (de)
EP0071916B1 (de) Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE69328932T2 (de) Integrierte aktive Klammerungsstruktur für den Schutz von Leistungshalbleiterbauelementen gegen Überspannungen
DE4039012C2 (de) Mos-Halbleiterbauelement
DE3024939A1 (de) Halbleiterbauelement hoher durchbruchsspannung
DE69835052T2 (de) Kontakt auf P-Typ Gebiet

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee