DE10234778B4 - Chip-Leiterplatten-Anordnung für optische Mäuse (Computer-Mäuse) und zugehöriger Linsendeckel - Google Patents

Chip-Leiterplatten-Anordnung für optische Mäuse (Computer-Mäuse) und zugehöriger Linsendeckel Download PDF

Info

Publication number
DE10234778B4
DE10234778B4 DE10234778A DE10234778A DE10234778B4 DE 10234778 B4 DE10234778 B4 DE 10234778B4 DE 10234778 A DE10234778 A DE 10234778A DE 10234778 A DE10234778 A DE 10234778A DE 10234778 B4 DE10234778 B4 DE 10234778B4
Authority
DE
Germany
Prior art keywords
circuit board
semiconductor chip
lens cover
lens
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10234778A
Other languages
English (en)
Other versions
DE10234778A1 (de
Inventor
Tae Jun Suwon Kim
Yoo Sun Seoul Song
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE10234778A1 publication Critical patent/DE10234778A1/de
Application granted granted Critical
Publication of DE10234778B4 publication Critical patent/DE10234778B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G06F3/0317—Detection arrangements using opto-electronic means in co-operation with a patterned surface, e.g. absolute position or relative movement detection for an optical mouse or pen positioned with respect to a coded surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

Halbleiterchip-Leiterplattenanordnung für optische Mäuse umfassend:
eine Leiterplatte mit einer Ober- und einerUnterseiteund wenigstens ein Paar Durchgangsöffnungen, die längs gegenüberliegender Seitenflächen der Leiterplatte gebildet sind, so dass sie die Ober-und die Unterseite durchsetzen,
einen Halbleiterchip der an einem zentralen Abschnitt der Oberseite der Leiterplatte befestigt ist und mit einer Vielzahl von darin gebildeten Elektrodenanschlüssen versehen ist,
wenigstens einSchaltkreismuster das auf der Oberseite der Leiterplatte gebildet ist und sich von der Position an der der Halbleiterchip an der Leiterplatte befestigt ist zu den Positionen erstreckt, in welche die Durchgangslöcher eingebracht sind,
wenigstens einenVerbindungsdraht zur elektrischen Verbindung der Elektrodenanschlüsse des Halbleiterchips mit dem Schaltkreismuster, und
einen Linsendeckel zum Umschließen der Oberseite der Leiterplatte, wobei der Linsendeckel eine Linse aufweist, die inder gleichen Achse wie der Halbleiterchip angeordnet ist, wobei ein Paar Elektrodenstifte an Positionen des Linsendeckels gebildet sind, die mit den Positionen des Paars an Durchgangslöchernin der Leiterplatte zur Integration mit dem Linsendeckel korrespondieren und mit einer Öffnung im zentralen Abschnitt des Linsendeckels, um den Halbleiterchip darin unterzubringen,
wobei ein Ende jedes Elektrodenstifts des Linsendeckels von der Unterseite der Leiterplatte durch jedes Durchgangsloch vorsteht, wenn der Linsendeckel mit der Leiterplatte vereinigt wird und die Elektrodenstifte in die Durchgangslöcher der Leiterplatte mit Lötzinn eingebunden sind, um auf diese Art und Weise die Elektrodenstifte elektrisch mit dem Schaltkreismuster der Leiterplatte zu verbinden.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleiterchip-Leiterplatten-Anordnung für optische Mäuse und einen Linsendeckel dafür und insbesondere auf eine Chip-Leiterp1atten-Anordnung für optische Mäuse und zugehörigem Deckel, bei welcher ein Halbleiterchip auf der Leiterplatte für optische Mäuse mit einem Schaltkreismuster auf der Leiterplatte verbunden ist und das Schaltkreismuster mit einer Vielzahl von Stiften verbunden ist, die als Leitungsbügel fungieren.
  • Eine derartige optische Maus ist beispielsweise in der DE 298 20 084 U1 beschrieben, in der der Aufbau der Chip-Leiterplatten-Anordnung nicht im Einzelnen dargestellt ist.
  • Im Allgemeinen wird für Halbleiteranordnungen bei optischen Mäusen (man vergleiche hierzu die DE 198 81 556 T1 ) eine Konstruktion mit Leiterbügeln häufig verwendet, wie sie in Fig. 1 gezeigt ist. Bei einer Anordnung nach 1 ist ein Halbleiterchip 102 an einem Leiterrahmen, bzw. einer Matrizenplatte 101 befestigt. Die Matrizenplatte 101 ist , elektrisch mit Leitungsbügeln 105 unter Verwendung feiner Golddrähte 103 verbunden. In diesem Fall sind die feinen Golddrähte 103 Verbindungsdrähte. Die Matrizenplatte 101 und ein Abschnitt jedes Leitungsbügels 105 sind durch eine Epoxygießverbindung 106 eingegossen, so dass ihre Positionen festgelegt sind. Dann wird eine Ausnehmung 108, in der sowohl der Halbleiterchip 102 als auch die feinen Golddrähte 103 angeordnet sind, mit einem Deckel 107 verschlossen. Wie vorstehend beschrieben werden die Leitungsbügel 105 nach Verschließen der Ausnehmung 108 justiert, so dass sie auf einem nicht gezeigten Bauteil montiert werden können, wobei sie äußere Anschlüsse bilden. Um eine solche Halbleiteranordnung mit Leiterbügeln auf dem Bauteil zu montieren, sind in diesem Durchgangslöcher eingeformt und dann die Bügel in die Durchgangslöcher eingesetzt und eingelötet.
  • Diese Anordnung unter Verwendung von Leiterbügeln ist auch insofern problematisch, dass sie hohe anfängliche Investitionskosten benötigt, um die Leiterbügel zu entwickeln und zu produzieren und dazu müssen kontinuierlich Farmen gegossen werden. Wenn die Leiterbügel im Gebrauch geändert werden müssen, müssen darüber hinaus die gleichen Investitionskosten wie für die vorher benutzten Leiterbügel wieder aufgebracht werden, wodurch verhindert wird, dass neue Produkte entwickelt werden.
  • Um diese Probleme zu lösen wird gemäß dem Prinzip der Erfindung Chip-Leiterplatten-Anordnung (COB chip on board package) vorgeschlagen, die nicht die Leiterbügel der typischen Halbleiterchipanordnungen verwendet. Eine solche COB-Chip-Leiterplatten-Anordnung wird häufig verwendet, um die Nachteile der Halbleiterchipanordnungen mit Leiterbügeln zu vermeiden. Die 2 zeigt eine, konventionelle COB-Anordnung. In 2 ist ein Halbleiterchip 202 auf einer Leiterplatte 201 montiert und um den Halbleiterchip 202 ist auf der Leiterplatte 201 ein Schaltkreismuster aufgebracht. Das Schaltkreismuster 204 erstreckt sich bis zum Boden der Leiterplatte 201 über die Seitenflächen der Leiterplatte, so dass Anschlüsse 205 gebildet werden können. Das Schaltkreismuster 204 ist elektrisch mit den Anschlüssen des Halbleiterchips 202 durch feine Golddrähte 203 verbunden. Um den Halbleiterchip 202 und die feinen Golddrähte 203 zu schützen sind sie in Epoxyharz eingegossen. Wenn die COB-Anordnung auf einem Bauteil montiert wird, werden die Anschlüsse 205 unter der Leiterplatte 201 direkt durch einen Lötprozess oder dergleichen mit dem Bauteil verbunden. Da die COB-Anordnung keine Leiterbügel benutzt, benötigt sie auch keine hohen anfänglichen Investitionskosten, so dass Veränderungen der Produkte leicht Rechnung getragen werden kann und die Entwicklungszeit neuer Produkte verkürzt ist.
  • Es ist aber schwierig die COB-Anordnung als Halbleiterchipanordnung für optische. Mäuse zu verwenden. Um es zu ermöglichen, dass für eine optische Maus erkanntes Licht den Halbleiterchip über eine Linse erreicht, muss der Fokus durch Einstellung der Höhe der Linse bei der Montage des Halbleiterchips auf einem Bauteil kontrolliert werden. Wenn aber eine konventionelle COB-Anordnung benutzt wird, so wird die Leiterplatte direkt auf dem Bauteil montiert und die Höhe kann nicht eingestellt werden.
  • Da eine Maus für verschiedene Zwecke eingesetzt wird, benötigt man Mausanordnungen mit verschiedenen und komplizierten Funktionen verglichen mit konventionellen Mäusen. Aus diesem Grund steigt die Anzahl der Anschlüsse einer Halbleiterchipanordnung verglichen mit einer konventionellen Halbleiterchipanordnung. Aus diesem Grund wird eine neue Anordnung benötigt, bei der mehr Anschlüsse als bei konventionellen Anordnungen gebildet werden können.
  • Dementsprechend wird eine Anordnung für optische Mäuse benötigt, die wenn nötig als Leiterbügelanordnung verwendet werden kann, wobei nicht nur die Vorteile einer COB-Anordnung mit geringen Anfangsinvestitionskosten einer kurzen Produktentwicklungszeit und einer Verwendbarkeit für verschiedene Produkte gegeben ist, sondern auch der Vorteil der Leiterbügelanordnungen, dass der Fokus des Lichts durch eine Linse bei Benutzung der Leiterbügelanordnung für optische Mäuse kantrolliert werden kann und dass zusätzliche Anschlüsse leicht gebildet werden können.
    •
  • Dementsprechend ist es Aufgabe der vorliegenden Erfindung, Schaffung einer Halbleiterchip-Leiterplattenanordnung für optische Mäuse und einem dafür geeigneten Linsendeckel anzugeben, die den Herstellungsprozess vereinfacht, die anfänglichen Investitionskosten reduziert, die Entwicklungszeit verringert und eine einfache Variation der Produkte zulässt.
  • Die zu schaffende Halbleiterchip-Leiterplattenanordnung für optische Mäuse und mit einem dafür geeigneten Deckel, soll dabei so gestaltet sein, dass die zentralen Achsen sowohl der Linse als auch des Halbleiterchips leicht zueinander ausgerichtet werden können wenn eine Leiterplatte und ein Linsendeckel zusammenge baut werden, bei der der Linsendeckel offene Seiten aufweist, so dass verschiedene nicht geschnittene Leiterplatten mit Linsendeckeln kombiniert werden können und auf diese Art und Weise die Produktivität der Halbleiterchip-Leiterplattenanordnung verbessert wird.
  • Um die vorstehende Aufgabe zu lösen, ist gemäß der vorliegenden Erfindung eine Halbleiterchip-Leiterplattenanordnung für optische Mäuse vorgesehen, umfassend:
    eine Leiterplatte mit einer Ober- und einer Unterseite und ein Paar Durchgangsöffnungen die längs gegenüberliegender Seitenflächen der Leiterplatte gebildet sind, so dass sie die Ober- und die Unterseite durchsetzen, einen Halbleiterchip der an einem zentralen Abschnitt der Oberseite der Leiterplatte befestigt ist und mit einer Vielzahl von darin gebildeten Elektrodenanschlüssen versehen ist, wenigstens ein Schaltkreismuster das auf der Oberseite der Leiterplatte gebildet ist und sich von der Position an der der Halbleiterchip an der Leiterplatte befestigt ist zu den Positionen erstreckt, in welche die Durchgangslöcher eingebracht sind, wenigstens einen Verbindungsdraht zur elektrischen Verbindung der Elektrodenanschlüsse des Halbleiterchips mit dem Schaltkreismuster, und einen Linsendeckel zum Umschließen der Oberseite der Leiterplatte, wobei der Linsendeckel eine Linse aufweist, die in der gleichen Achse wie der Halbleiterchip angeordnet ist, wobei ein Paar Elektrodenstifte an Positionen des Linsendeckels gebildet sind, die mit den Positionen des Paars an Durchgangslöchern in der Leiterplatte zur Integration mit dem Linsendeckel korrespondieren und mit einer Öffnung im zentralen Abschnitt des Linsendeckels, um den Halbleiterchip darin unterzubringen, wobei ein Ende jedes Elektrodenstifts des Linsendeckels von der Unterseite der Leiterplatte durch jedes Durchgangsloch vorsteht, wenn der Linsendeckel mit der Leiterplatte vereinigt wird und die Elektrodenstifte in die Durchgangslöcher der Leiterplatte mit Lötzinn eingebunden sind, um auf diese Art und Weise die Elektrodenstifte elektrisch mit dem Schaltkreismuster der Leiterplatte zu verbinden.
  • Darüber hinaus schlägt die vorliegende Erfindung eine Halbieiterchip-Leiterplattenanordnung für optische Mäuse vor umfassend: eine Leiterplatte mit einer Ober- und einer Unterseite und ein Paar Durchgangsöffnungen die längs gegenüberliegender Seitenflächen der Leiterplatte gebildet sind, so dass sie die Ober- und die Unterseite durchsetzen, ein Halbleiterchip der zwischen den gegenüberliegenden Durchgangslöchern auf der Oberseite der Leiterplatte angeordnet und mit einer Vielzahl von darin gebildeten Elektrodenanschlüssen versehen ist, wenigstens ein Schaltkreismuster das auf der Oberseite der Leiterplatte gebildet ist und sich von der Position an der der Halbleiterchip an der Leiterplatte befestigt ist zu den Positionen erstreckt, in welche die Durchgangslöcher eingebracht sind, wenigstens einen Verbindungsdraht zur elektrischen Verbindung der Elektrodenanschlüsse des Halbleiterchips mit dem Schaltkreismuster, und einen Linsendeckel zum Umschließen der Oberseite der Leiterplatte, wobei der Linsendeckel eine Linse aufweist, die der gleichen Achse wie der Halbleiterchip angeordnet ist, wobei eine Mehrzahl Elektrodenstifte an Positionen des Linsendeckels gebildet sind, die mit den Positionen der Durchgangslöcher in der Leiterplatte zur Integration mit dem Linsendeckel korrespondieren und einer Öffnung im zentralen Abschnitt des Linsendeckels, um eine Interferenz mit dem Halbleiterchip zu vermeiden, wobei ein Ende jedes Elektrodenstifts des Linsendeckels von der Unterseite der Leiterplatte durch jedes Durchgangsloch vorsteht, wenn der Linsendeckel mit der Leiterplatte vereinigt wird und die Elektrodenstifte in die Durchgangslöcher der Leiterplatte mit Lötzinn eingebunden sind, um auf diese Art und Weise die Elektrodenstifte elektrisch mit dem Schaltkreismuster der Leiterplatte zu verbinden.
  • Darüber hinaus, kann die vorliegende Erfindung einen Linsendeckel zur Verwendung für eine Chip-Leiterplatten-Anordnung für optische Mäuse verwenden, wobei der Linsendeckel eine Leiterplatte umschließt, wobei ein Halbleiterchip mit einer Mehrzahl von daran gebildeten Elektrodenanschlüssen auf der Oberseite der Leiterplatte befestigt ist, dass eine Vielzahl von Durchgangsbohrungen längs gegenüberliegender langer Seitenflächen der Leiterplatte eingebracht sind, die die Oberseite und Unterseite durchsetzen, dass wenigstens ein Schaltkreismuster auf der Oberseite der Leiterplatte gebildet ist das sich von der Position an der der Halbleiterchip befestigt ist, zu den Positionen erstreckt, in denen die Durchgangsbohrungen eingebracht sind und dass die Elektrodenanschlüsse des Halbleiter chips elektrisch mst dem Schaltkreismuster durch Drahtverbindungen verbunden sind, dadurch gekennzeichnet, dass der Linsendeckel die Oberseite der Leiterplatte einschließt und eine Linse aufweist, die in der gleichen Achse angeordnet ist wie der Halbleiterchip, dass eine Vielzahl von Elektrodenstiften an Positionen des Linsendeckels angeordnet sind die den Positionen der Durchgangslöcher in der mit dem Linsendeckel zu vereinigenden Leiterplatte entsprechen und dass eine Öffnung im zentralen Abschnitt des Linsendeckels angeordnet ist, um ein Anstoßen am Halbleiterchip zu verhindern und dass ein Ende jedes Elektrodenstifts des Linsendeckels nach unten über die Unterseite der Leiterplatte durch jedes Durchgangsloch nach Vereinigung des Linsendeckels mit der Leiterplatte übersteht und die Elektrodenstifte in die Durchgangslöcher der Leiterplatte mit Lötzinn eingebunden sind derart, dass eine elektrische Verbindung der Elektrodenstifte mit dem Schaltkreismuster der Leiterplatte erzielt wird.
    •
  • Die Merkmale und Vorteile der vorliegenden Erfindung werden besser verständlich aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen. Dabei zeigen:
  • Fig. 1 einen Schnitt durch eine konventionelle optische Mausanordnung unter Verwendung von Leiterbügeln,
  • 2 einen Schnitt durch eine typische Halbleiterchip-Leiterplattenanordnung,
  • 3A bis 3C Ansichten der Konstruktion und der Zusammenbauschritte von Teilen einer Chip-Leiterplatten-Anordnung für optische Mäuse entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung,
  • 4 eine perspektivische Ansicht einer anderen Chip-Leiterplatten-Anordnung für optische Mäuse entsprechend einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung,
  • 5A bis 5C Ansichten der Konstruktion und der Zusammenbausequenzen von Teilen der Chip-Leiterplatten-Anordnung nach 4 und
  • 6 eine perspektivische Ansicht einer weiteren Chip-Leiterplatten-Anordnung für optische Mäuse entsprechend einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • Nachstehend sollen Ausführungsbeispiele der vorliegenden Erfindung im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
  • Die 3A bis 3C sind Ansichten welche die Konstruktion und die Zusammenbaufolge von Teilen einer Chip-Leiterplatten-Anordnung für optische Mäuse entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen.
  • Die 3A zeigt einen Linsendeckel 1 entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Elektrodenstifte 2, die als Leiterbügel dienen, sind in dem Linsendeckel 1 so integriert, dass die Elektradenstifte längs gegenüberliegender Seitenflächen des Linsendeckels 1 angeordnet sind. In diesem Fall stehen die Stifte 2 über den Linsendeckel 1 nach oben und unten um eine vorbestimmte Länge über. Darüber hinaus ist eine Linse 11 zum Aufnehmen von Licht an einem zentralen Abschnitt des Linsendeckels 1 angeordnet. Ein Vorsprung 12 der mehr als die anderen Abschnitte des Linsendeckels 1 nach oben übersteht, ist im Bereich ausgebildet an dem die Linse 11 angeordnet ist. Darüber hinaus ist eine unten liegende Öffnung 13, die zur Aufnahme eines Halbleiterchips auf einer Leiterplatte, was weiter unten noch beschrieben werden soll, dient, in einem zentralen Abschnitt des Linsendeckels 1 eingeformt.
  • Die 3B zeigt eine Leiterplatte 7 die mit dem Linsendeckel 1 abgedeckt werden soll. Die Leiterplatte 7 hat eine Oberseite und eine Unterseite, wobei ein Halbleiterchip auf dem zentralen Abschnitt der Oberseite der Leiterplatte 7 montiert ist. Der Halbleiterchip 5 weist eine Vielzahl von Elektrodenterminals die darin ausge bildet sind auf. in der Leiterplatte 7 sind Durchgangslöcher 6 eingeformt die es erlauben, dass die Elektrodenstifte des Linsendeckels 1 in diese Durchgangslöcher 6 eingesetzt werden. In dem bevorzugten Ausführungsbeispiel sind die Durchgangslöcher 6 längs beliebiger Seitenflächen der Leiterplatte 7 und ihrer gegenüberliegenden Seitenfläche angeordnet und so ausgebildet, dass sie die Oberseite und die Unterseite der Leiterplatte 7 durchsetzen.
  • Darüber hinaus ist auf der Oberseite der Leiterplatte 7 ein Schaltkreismuster 3 aufgebracht, das sich von der Position des Halbleiterchips bis zu den Durchgangslöchern 6 erstreckt. Der Halbleiterchip ist elektrisch mit dem Schaltkreismuster 3 durch feine Golddrähte, das heißt Verbindungsdrähte 4 verbunden. Dadurch bildet der Halbleiterchip 5 elektrische Verbindungen mit dem Schaltkreismuster 3 auf der Oberseite der Leiterplatte 7 wie bei einer konventionellen COB-Anordnung.
  • Die Leiterplatte 7 und der Linsendeckel 1 der durch den obigen Prozess gebildet worden ist, werden miteinander verbunden wie dies in 3C dargestellt ist. Der Linsendeckel 1 ist so geformt, dass er die Oberseite der Leiterplatte 7 überdeckt. Die Linse 11 ist in der Achse wie der Halbleiterchip 5 angeordnet, so dass eingestrahltes Licht den Halbleiterchip 5 durch die Linse 11 hindurch erreicht. Daher müssen die Efektrodenstifte 2 und die Durchgangslöcher 6 so in ihrer Formationsposition justiert sein, dass die Linse 11 und der Halbleiterchip 5 in der gleichen Achse angeordnet sind. Der Linsendeckel 1 umschließt die Oberfläche der Leiterplatte 7, wobei er in Kontakt mit der Oberfläche der Leiterplatte 7 ist. Der Linsendeckel 1 und die Leiterplatte 7 sind miteinander durch Aufbringen eines Klebers auf ihre Kontaktbereiche befestigt. Gleichzeitig passieren die Elektrodenstifte 2 die Durchgangslöcher 6 und stehen nach unten über die Leiterplatte über. In diesem Fall sind die Elektrodenstifte 2 in die Durchgangslöcher 6 durch Lötzinn 8 eingebunden und sind elektrisch mit dem Schaltkreismuster 3 auf der Oberseite der Leiterplatte 7 verbunden.
  • Die Elektrodenstifte 2 funktionieren somit als Verbindungsbügel der kombinierten Halbleiterchipanordnung für optische Mäuse. Darüber hinaus ist der Halbleiterchip 6 der Anordnung auf der Leiterplatte 7 entsprechend eines typischen Chip-Leiterplatten-Befestigungsverfahrens montiert.
  • Im vorstehenden Ausführungsbeispiel sind die Durchgangslöcher 6 die in der Leiterplatte 7 gebildet sind, längs gegenüberliegender Seitenflächen der Leiterplatte 7 angeordnet. Die Stifte 2 und der Linsendeckel 1 sind durch Spritzgießen einstöckig in einem Körper eingebettet. Das Spritzgießen ist verglichen mit dem Gießen einer typischen Leiterrahmenanordnung. Der Linsendeckel 1 der vorliegenden Erfindung verwendet gerade Stifte und die Struktur dieser Stifte ist einfach, so dass auch das Gießformen leicht durchgeführt werden kann und keine komplizierte Gießform benötigt wird. Darüber hinaus durchsetzt ein Ende jedes Elektrodenstifts 2 ein Durchgangsloch der Leiterplatte 7 und steht nach unten über die Unterseite der Leiterplatte 7 über, während das andere Ende nach oben über die Oberseite der Leiterplatte 7 so übersteht, dass es höher ist als der Vorsprung 12 der im zentralen Abschnitt des Linsendeckels 1 eingeformt ist. Die Anordnung der Eingangs/Ausgangsanschlüsse der Halbleiterchipanordnung und der Leitungen kann somit frei gewählt werden. Darüber hinaus kann die erfindungsgemäße Chip-Leiterplatten-Anordnung bei verschiedenen Produkten verwendet werden.
  • In 4 ist eine perspektivische Ansicht einer weiteren Halbleiterchip-Leiterplattenanordnung für optische Mäuse entsprechend einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Bei diesem Ausführungsbeispiel sind eine Mehrzahl von Stiften 22 längs gegenüberliegender langer Seitenflächen eines Linsendeckels 11 in Längsrichtung des Linsendeckels 21 angeordnet. Die 5A bis 5C sind Ansichten, die die Konstruktion und die Zusammenbausequenz von Teilen der Chip-Leiterplatten-Anordnung nach 4 zeigen.
  • Bezug nehmend auf 4 und 5A ist ein Vorsprung 32, an welchem eine Linse 31 befestigt ist, am Linsendeckel 21 wie beim vorstehend beschriebenen Ausführungsbeispiel der vorliegenden Erfindung angeformt. Das Ausführungsbeispiel nach 4 ist jedoch insofern unterschiedlich von dem nach den 3A bis 3C, dass der Vorsprung 32 nicht im Mittelabschnitt des Deckels, sondern in einem vom Zentrum versetzten Abschnitt angeformt ist. Der Linsendeckel 21 ist mit einer Mehrzahl von eingebetteten Elektrodenstiften 22 ausgebildet. Eine Mehrzahl von Elektrodenstiften 22 ist längs gegenüberliegender Seitenflächen in Längsrichtung des Linsendeckels 21 in regelmäßigen Abständen angeordnet. Die Stifte 22 stehen nach oben und unten über den Deckel 21 entsprechend um eine vorgegebene Höhe über und vorzugsweise soweit, dass sie höher sind als der Vorsprung 32. Darüber hinaus stehen die Stifte 22 auch nach unten über, nachdem sie die Durchgangslöcher einer später zu beschreibenden Leiterplatte durchsetzt haben. Eine Öffnung 33 zur Aufnahme eines Halbleiterchips, der auf der später noch zu beschreibenden Leiterplatte befestigt ist, ist im Mittelabschnitt in den Linsendeckel 21 eingebracht.
  • 5B zeigt eine Leiterplatte 27 die mit dem Linsendeckel 21 verbunden werden soll. Die Leiterplatte 27 hat eine Oberseite und eine Unterseite, wobei ein Halbleiterchip 25 in einem vom Zentrum der Oberseite der Leiterplatte 27 versetzten Abschnitt montiert ist. Der Halbleiterchip 25 weist eine Vielzahl von darin ausgebildeten Elektrodenanschlüssen auf. In die Leiterplatte 27 ist eine Vielzahl von Durchgangslöchern, in welche die Elektrodenstifte 22 des Linsendeckels 21 eingesetzt werden, eingeformt. Bei diesem bevorzugten Ausführungsbeispiel sind die Durchgangslöcher 26 einander gegenüberliegend in Längsrichtung der Leiterplatte 27 und zwar angeordnet längs gegenüberliegender Längsseitenflächen positioniert und so geformt, dass sie die Oberseite und Unterseite der Leiterplatte 27 durchsetzen. Um die Halbleiterchips 5 und 25 zu schützen, die auf den Leiterplatten 7 bzw. 27 der 3B und 5B montiert und mit Drähten 4 bzw. 24 versehen sind, ist bevorzugt eine (nicht gezeigte) Wand mit einer vorbestimmten Höhe rund um eine Position angeformt, an der der Halbleiterchip jeweils montiert ist, mit Kunstharz. Dann wird die Wand mit transparentem Kunstharz ausgefüllt, so dass jeder Halbleiterchip und die Drähte durch das transparente Kunstharz geschützt sind. Die Wand dient zur Einschließung des transparenten Kunststoffs, um es so zu ermöglichen, dass der transparente Kunststoff nur den Halbleiterchip und die Drähte einschließt.
  • Darüber hinaus ist ein Schaltkreismuster 23 auf der Oberseite der Leiterplatte 27 ausgebildet, das sich von der Position des Halbleiterchips 25 zu den Durchgangslöchern 26 erstreckt. Der Halbleiterchip 25 ist elektrisch mit dem Schaltkreismuster 23 durch feine Golddrähte, das heißt Verbindungsdrähte 24, verbunden.
  • Die Leiterplatte 27, und der Linsendeckel 21 die gemäß dem vorstehenden Prozess ausgebildet sind, werden miteinander wie in 5C gezeigt ist, verbunden. Der Linsendeckel 21 umschließt die Oberseite und jede Seitenfläche der Leiterplatte 27. Die Linse 31 ist in der gleichen Achse wie die des Halbleiterchips 25 angeordnet, so dass eingestrahltes Licht den Haltleiterchip 25 durch die Linse 31 erreichen kann. Wie vorstehend beschrieben sind zum Zwecke der gegenseitigen Justierung der Linse 31 und des Halbleiterchips 25 derart, dass sie beide in der gleichen Achse angeordnet sind, ein Befestigungsloch 36 und ein Befestigungsvorsprung 37 in der Leiterplatte 27 bzw. dem Linsendeckel 21 angeordnet. Der Befestigungsvorsprung 35 ist so ausgebildet, dass er vom Deckel 21 nach unten ragt, wobei er vom Zentrum des Vorsprungs 32 im Linsendeckel 21 um einen vorbestimmten Abstand 37 beabstandet ist. In diesem Fall ist der Befestigungsvorsprung 35 zylindrisch geformt. Darüber hinaus ist das Befestigungsloch 36 entsprechend dem Befestigungsvorsprung 35 des Linsendeckels 21 in der Leiterplatte 27 eingeformt, so dass sie es ermöglicht, dass der Befestigungsvorsprung 35 in die Befestigungsausnehmung 36 eingesetzt wird. Dadurch wird der Zentrierprozess zwischen der Linse und dem Halbleiterchip durch das Einsetzen des Befestigungsvorsprungs 35 in die Befestigungsausnehmung 36 vereinfacht und dadurch die gesamte Herstellungsprozess der Halbleiterchip-Leiterplattenanordnung erleichtert.
  • Der Linsendeckel 21 umschließt die Leiterplatte 27, wobei er in Kontakt mit der Oberseite und jeder Seitenfläche der Leiterplatte 27 steht. Der Linsendeckel 21 und die Leiterplatte 27 sind miteinander verklebt, in dem ein Kleber auf ihre Kontaktabschnitte aufgebracht ist. Gleichzeitig passieren die Elektrodenstifte die Durchgangslöcher 26 und stehen nach unten über. In diesem Fall sind die Elektrodenstifte in die Durchgangslöcher 26 mit Lötzinn eingebunden und elektrisch mit dem Schaltkreismuster 23 auf der Oberseite der Leiterplatte 27 in gleicher Weise wie beim Ausführungsbeispiel nach den 3A bis 3C verbunden.
  • In dem bevorzugten Ausführungsbeispiel sind die Löcher 26 in der Leiterplatte 27 einander gegenüberliegend in Längsrichtung der Leiterplatte 27 entlang gegenüberliegender Seitenflächen der Leiterplatte 27 angeordnet und in gleichmäßigen Intervallen beabstandet. Die Stifte 22 der Linsendeckel 21 sind durch Spritzgießen in einem Körper einstöckig zusammengefasst. In diesem Fall ist die Zahl der Stifte 22 im Deckel 21 die gleiche wie die der Durchgangslöcher 26. Bei der Konstruktion dieses Ausführungsbeispiels der Erfindung ist es möglich eine Anordnung herzustellen, die mehr als 24 Stifte aufweist, verglichen mit konventionellen Anordnungen, die typischerweise 13 Stifte besitzen. Die erfindungsgemäße Chip-Leiterplatten-Anordnung ist daher vorteilhaft, da die Anzahl der Anschlüsse leicht erhöht und damit die Funktionen einer Maus erweitert werden können.
  • 6 zeigt ein modifiziertes Ausführungsbeispiel des Linsendeckels der 5A Wie in 6 gezeigt ist, sind die beiden kürzeren Seiten des Linsendeckels 41 geöffnet. Daher ist bei der Verbindung des Linsendeckels 41 mit der Leiterplatte 27 nur ein Kontakt zur Oberfläche und zu den zwei fangen Seitenflächen der Leiterplatte 27 gegeben. Dementsprechend kann verhindert werden, dass der Linsendeckel 21 nicht perfekt mit der Leiterplatte 27 verbunden werden kann, wenn durch irgendeinen Irrtum die Größe der Leiterplatte 27 oder die Länge der Leiterplatte 27 beim Herstellungsprozess verändert worden ist. Darüber hinaus ist es möglich ein Verfahren zur Herstellung einer solchen Anordnung durch Produzierung mehrerer Leiterplatten zur gleichen Zeit durchzuführen, in dem die mehreren nicht geschnittenen Leiterplatten mit Linsendeckeln kombiniert und dann die Leiterplatten individuell abgeschnitten werden. Dieses Verfahren ist insofern vorteilhaft als es das Herstellungsverfahren einer Chip-Leiterplatten-Anordnung verglichen mit einem konventionellen Verfahren, bei dem die entsprechenden Leiterplatten zuerst abgeschnitten werden und entsprechende Leiterplatten mit entsprechenden Linsendeckeln kombiniert werden, vereinfacht und verbilligt und so die Produktivität einer Halbleiterchip-Leiterplattenanordnung verbessert.
  • Wie vorstehend beschrieben wurde, schafft die vorliegende Erfindung eine Halbleiterchip-Leiterplatten-Anordnung für optische Mäuse und einen dafür geeigneten Linsendeckel, der den Herstellungsprozess einer solchen Chip-Leiterplatten-Anordnung vereinfacht, die anfänglichen Investitionskosten reduziert, die Entwicklungszeit des Produkts reduzieren kann und schließlich Variationen der Produkte einfach macht, in dem ein Linsendeckel mit integrierten Elektrodenstifiten verwendet wird und ohne Benutzung einer Konstruktion, bei der ein Halbleiterchip direkt mit den Leiterbügeln verbunden ist.
  • Darüber hinaus kann die vorliegende Erfindung eine Halbleiterchip-Leiterplattenanordnung für optische Mäuse und einen hierfür geeigneten Deckel schaffen, der als Leiterbügelanordnung verwendet werden kann, wenn die Chip-Leiterplatten-Anordnung auf ein Bauteil aufgesetzt wird und die mehr Anschlüsse als konventionelle Halbleiterchipanordnungen aufweisen kann.
  • Des Weiteren ist die vorliegende Erfindung insofern vorteilhaft, als die zentralen Achsen sowohl der Linse als auch des Halbleiterchip leicht gegeneinander ausgerichtet werden können wenn die Leiterplatte und der Linsendeckel zusammengebaut werden und dass der Linsendeckel geöffnete Seiten aufweist, so dass verschiedene nicht geschnittene Leiterplatten mit Linsendeckeln verwendet werden können, so dass die Produktivität einer Halbleiterchip-Leiterplattenanordnung verbessert wird.

Claims (10)

  1. Halbleiterchip-Leiterplattenanordnung für optische Mäuse umfassend: eine Leiterplatte mit einer Ober- und einer Unterseite und wenigstens ein Paar Durchgangsöffnungen, die längs gegenüberliegender Seitenflächen der Leiterplatte gebildet sind, so dass sie die Ober- und die Unterseite durchsetzen, einen Halbleiterchip der an einem zentralen Abschnitt der Oberseite der Leiterplatte befestigt ist und mit einer Vielzahl von darin gebildeten Elektrodenanschlüssen versehen ist, wenigstens ein Schaltkreismuster das auf der Oberseite der Leiterplatte gebildet ist und sich von der Position an der der Halbleiterchip an der Leiterplatte befestigt ist zu den Positionen erstreckt, in welche die Durchgangslöcher eingebracht sind, wenigstens einen Verbindungsdraht zur elektrischen Verbindung der Elektrodenanschlüsse des Halbleiterchips mit dem Schaltkreismuster, und einen Linsendeckel zum Umschließen der Oberseite der Leiterplatte, wobei der Linsendeckel eine Linse aufweist, die in der gleichen Achse wie der Halbleiterchip angeordnet ist, wobei ein Paar Elektrodenstifte an Positionen des Linsendeckels gebildet sind, die mit den Positionen des Paars an Durchgangslöchern in der Leiterplatte zur Integration mit dem Linsendeckel korrespondieren und mit einer Öffnung im zentralen Abschnitt des Linsendeckels, um den Halbleiterchip darin unterzubringen, wobei ein Ende jedes Elektrodenstifts des Linsendeckels von der Unterseite der Leiterplatte durch jedes Durchgangsloch vorsteht, wenn der Linsendeckel mit der Leiterplatte vereinigt wird und die Elektrodenstifte in die Durchgangslöcher der Leiterplatte mit Lötzinn eingebunden sind, um auf diese Art und Weise die Elektrodenstifte elektrisch mit dem Schaltkreismuster der Leiterplatte zu verbinden.
  2. Halbleiterchip-Leiterplattenanordnung für optische Mäuse nach Anspruch 1, dadurch gekennzeichnet, dass die Elektrodenstifte und der Linsendeckel in einen Körper durch Spritzgießen integriert sind.
  3. Halbleiterchip-Leiterplattenanordnung für optische Mäuse nach Anspruch 1, dadurch gekennzeichnet, dass der Linsendeckel so ausgebildet ist, dass sein zentraler Abschnitt relativ zu den anderen Abschnitten vorsteht und somit erlaubt, dass die Linse und der Halbleiterchip voneinander beabstandet sind.
  4. Halbleiterchip-Leiterplattenanordnung für optische Mäuse nach Anspruch 3, dadurch gekennzeichnet, dass die Elektrodenstifte so gebildet sind, dass das andere Ende jedes Elektrodenstifts weiter hervorsteht als der überstehende zentrale Abschnitt des Linsendeckels.
  5. Halbleiterchip-Leiterplattenanordnung für optische Mäuse, umfassend: eine Leiterplatte mit einer Ober- und einer Unterseite und eine Mehrzahl von Durchgangsöffnungen die längs gegenüberliegender Seitenflächen der Leiterplatte gebildet sind, so dass sie die Ober- und die Unterseite durchsetzen, ein Halbleiterchip der zwischen den gegenüberliegenden Durchgangslöchern auf der Oberseite der Leiterplatte angeordnet und mit einer Vielzahl von darin gebildeten Elektrodenanschlüssen versehen ist, wenigstens ein Schaltkreismuster das auf der Oberseite der Leiterplatte gebildet ist und sich von der Position an der der Halbleiterchip an der Leiterplatte befestigt ist zu den Positionen erstreckt, in welche die Durchgangslöcher eingebracht sind, wenigstens einen Verbindungsdraht zur elektrischen Verbindung der Elektrodenanschlüsse des Halbleiterchips mit dem Schaltkreismuster, und einen Linsendeckel zum Umschließen der Oberseite der Leiterplatte, wobei der Linsendeckel eine Linse aufweist, die der gleichen Achse wie der Halbleiterchip angeordnet ist, wobei eine Mehrzahl Elektrodenstifte an Positionen des Linsendeckels gebildet sind, die mit den Positionen der Durchgangslöcher in der Leiterplatte zur Integration mit dem Linsendeckel korrespondieren und einer Öffnung im zentralen Abschnitt des Linsendeckels, um eine Interferenz mit dem Halbleiterchip zu vermeiden, wobei ein Ende jedes Elektrodenstifts des Linsendeckels von der Unterseite der Leiterplatte durch jedes Durchgangsloch vorsteht, wenn der Linsendeckel mit der Leiterplatte vereinigt wird und die Elektrodenstifte in die Durchgangslöcher der Leiterplatte mit Lötzinn eingebunden sind, um auf diese Art und Weise die Elektrodenstifte elektrisch mit dem Schaltkreismuster der Leiterplatte zu verbinden.
  6. Halbleiterchip-Leiterplattenanordnung für optische Mäuse nach Anspruch 5, dadurch gekennzeichnet, dass die Elektrodenstifte und der Linsendeckel durch Spritzgießen in einem Körper eingebettet sind.
  7. Halbleiterchip-Leiterplattenanordnung für optische Mäuse nach Anspruch 5, dadurch gekennzeichnet, dass der Linsendeckel einen Befestigungsvorsprung aufweist, der zwischen gegenüberliegenden Elektrodenstiften angeordnet ist und so ausgebildet ist, dass er nach unten von der Unterseite des Linsendeckels vorsteht und dass die Leiterplatte eine Befestigungsöffnung in ihrer Oberseite aufweist derart, dass der Befestigungsvorsprung in diese eingesetzt werden kann.
  8. Halbleiterchip-Leiterplattenanordnung für optische Mäuse nach Anspruch 5, dadurch gekennzeichnet, dass der Linsendeckel so ausgebildet ist, dass ein Abschnitt, in dem die Linse angeordnet ist, so geformt ist, dass sie relativ zu anderen Abschnitten des Linsendeckels übersteht, und somit erlaubt, dass der Halbleiterchip und die Linse voneinander beabstandet sind.
  9. Halbleiterchip-Leiterplattenanordnung für optische Mäuse nach Anspruch 8, dadurch gekennzeichnet, dass die Elektrodenstifte so ausgebildet sind, dass ein erstes Ende jedes Elektrodenstifts so übersteht, dass es höher ist als der vorspringende Mittelabschnitt des Linsendeckels.
  10. Halbleiterchip-Leiterplattenanordnung für optische Mäuse nach Anspruch 5, dadurch gekennzeichnet, dass der Linsendeckel so ausgebildet ist, dass seine gegenüberliegenden kürzeren Seiten geöffnet sind, so dass verhindert ist, dass die gegenüberliegenden kürzeren Seiten des Linsendeckels in Kontakt mit den gegenüberliegenden kürzeren Seitenflächen der Leiterplatte gelangen.
DE10234778A 2002-05-06 2002-07-30 Chip-Leiterplatten-Anordnung für optische Mäuse (Computer-Mäuse) und zugehöriger Linsendeckel Expired - Fee Related DE10234778B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0024663A KR100457380B1 (ko) 2002-05-06 2002-05-06 광마우스용 칩 온 보드 리드 패키지 및 그에 사용되는렌즈커버
KR2002-24663 2002-05-06

Publications (2)

Publication Number Publication Date
DE10234778A1 DE10234778A1 (de) 2003-11-27
DE10234778B4 true DE10234778B4 (de) 2004-03-11

Family

ID=29267934

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10234778A Expired - Fee Related DE10234778B4 (de) 2002-05-06 2002-07-30 Chip-Leiterplatten-Anordnung für optische Mäuse (Computer-Mäuse) und zugehöriger Linsendeckel

Country Status (4)

Country Link
US (1) US6653724B1 (de)
KR (1) KR100457380B1 (de)
DE (1) DE10234778B4 (de)
TW (1) TW550650B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627814B1 (en) * 2002-03-22 2003-09-30 David H. Stark Hermetically sealed micro-device package with window
US20060191215A1 (en) * 2002-03-22 2006-08-31 Stark David H Insulated glazing units and methods
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US7832177B2 (en) * 2002-03-22 2010-11-16 Electronics Packaging Solutions, Inc. Insulated glazing units
US6823127B2 (en) * 2002-09-05 2004-11-23 Intel Corporation Apparatus for holding a fiber array
US6917102B2 (en) * 2002-10-10 2005-07-12 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
EP1593113A4 (de) * 2002-12-20 2011-03-30 Itac Systems Inc Cursorsteuerung
JP3972814B2 (ja) * 2002-12-26 2007-09-05 ソニー株式会社 半導体集積装置
US20040187437A1 (en) * 2003-03-27 2004-09-30 Stark David H. Laminated strength-reinforced window assemblies
US20050046735A1 (en) * 2003-08-29 2005-03-03 Inventec Micro-Electronics Corporation Digital image capturing module assembly and method of fabricating the same
US6847106B1 (en) * 2003-10-01 2005-01-25 Texas Instruments Incorporated Semiconductor circuit with mechanically attached lid
US7265317B2 (en) * 2004-01-28 2007-09-04 Boston Scientific Scimed, Inc. Method of cutting material with hybrid liquid-jet/laser system
US20050257877A1 (en) * 2004-04-19 2005-11-24 Stark David H Bonded assemblies
JP3936365B2 (ja) * 2004-09-14 2007-06-27 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
TWI275987B (en) * 2005-05-31 2007-03-11 Pixart Imaging Inc Optical input device with a light source die mounted on a detecting die and manufacture method thereof
US8678619B2 (en) * 2005-06-14 2014-03-25 Rohm Co., Ltd. Light emitting device
US7567235B2 (en) * 2005-12-12 2009-07-28 Cypress Semiconductor Corporation Self-aligning optical sensor package
TWM311892U (en) * 2006-11-22 2007-05-11 Lite On Semiconductor Corp Movable inspection detecting module
WO2009036359A1 (en) 2007-09-14 2009-03-19 Electronics Packaging Solutions, Inc. Insulating glass unit having multi-height internal standoffs and visible decoration
TWI426418B (zh) * 2007-12-25 2014-02-11 Myson Century Inc 光學導航感測器及其光學導航裝置
EP2324183B1 (de) 2008-08-09 2014-06-25 Eversealed Windows, Inc. Asymmetrische flexible randdichtung für vakuumisolierglas
TWI498774B (zh) * 2008-12-04 2015-09-01 Elan Microelectronics Corp Optical mouse COB module and the optical mouse
US8329267B2 (en) 2009-01-15 2012-12-11 Eversealed Windows, Inc. Flexible edge seal for vacuum insulating glazing units
WO2010083475A2 (en) 2009-01-15 2010-07-22 Eversealed Windows, Inc. Filament-strung stand-off elements for maintaining pane separation in vacuum insulating glazing units
US8950162B2 (en) 2010-06-02 2015-02-10 Eversealed Windows, Inc. Multi-pane glass unit having seal with adhesive and hermetic coating layer
KR101725221B1 (ko) * 2011-01-20 2017-04-11 삼성전자 주식회사 발광 다이오드 패키지용 몰드 구조체
US9328512B2 (en) 2011-05-05 2016-05-03 Eversealed Windows, Inc. Method and apparatus for an insulating glazing unit and compliant seal for an insulating glazing unit
US9018747B2 (en) * 2011-08-22 2015-04-28 Kyocera Corporation Optical semiconductor apparatus
JP5484529B2 (ja) * 2012-08-07 2014-05-07 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
JP5525574B2 (ja) 2012-08-07 2014-06-18 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29820084U1 (de) * 1998-11-10 1999-02-04 Dexin Corp Drahtlose Computermaus
DE19881556T1 (de) * 1997-09-25 1999-10-14 Sumitomo Electric Industries Optikmodul und Leiterrahmen für dieses

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4650285A (en) * 1984-04-20 1987-03-17 Motorola, Inc. Hot alignment assembly method for optoelectronic packages
US4797544A (en) * 1986-07-23 1989-01-10 Montgomery James R Optical scanner including position sensors
EP0268181B1 (de) 1986-11-15 1992-07-29 Matsushita Electric Works, Ltd. Gegossenes Kunststoff-Chip-Gehäuse mit Steckermuster
JPS63204669A (ja) * 1987-02-20 1988-08-24 Hitachi Ltd 光電子装置
US4871317A (en) * 1987-12-02 1989-10-03 A. O. Smith Corporation Surface mounted component adaptor for interconnecting of surface mounted circuit components
US5233225A (en) 1988-02-05 1993-08-03 Citizen Watch Co., Ltd. Resin encapsulated pin grid array and method of manufacturing the same
US4920260A (en) * 1988-08-30 1990-04-24 Msc Technologies, Inc. Detector system for optical mouse
US5103292A (en) 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5006922A (en) 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
US5296724A (en) * 1990-04-27 1994-03-22 Omron Corporation Light emitting semiconductor device having an optical element
US5102829A (en) 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5548486A (en) 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5541449A (en) 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
US5734555A (en) 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
JP3316714B2 (ja) 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
JPH08167668A (ja) * 1994-12-12 1996-06-25 Rohm Co Ltd Ｌｅｄアレイヘッドにおける保護カバーの取付け装置
US5789810A (en) 1995-12-21 1998-08-04 International Business Machines Corporation Semiconductor cap
US5952716A (en) 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
JP2991155B2 (ja) 1997-05-09 1999-12-20 日本電気株式会社 電子部品およびその実装構造
JP2856195B2 (ja) 1997-05-20 1999-02-10 日本電気株式会社 回路基板に対するデバイスの実装構造
US5811799A (en) * 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
US6037655A (en) * 1998-01-12 2000-03-14 Eastman Kodak Company Linear image sensor package assembly
KR100378917B1 (ko) * 1998-05-20 2003-04-07 로무 가부시키가이샤 반도체장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19881556T1 (de) * 1997-09-25 1999-10-14 Sumitomo Electric Industries Optikmodul und Leiterrahmen für dieses
DE29820084U1 (de) * 1998-11-10 1999-02-04 Dexin Corp Drahtlose Computermaus

Also Published As

Publication number Publication date
DE10234778A1 (de) 2003-11-27
US20030205800A1 (en) 2003-11-06
KR100457380B1 (ko) 2004-11-16
KR20030087102A (ko) 2003-11-13
TW550650B (en) 2003-09-01
US6653724B1 (en) 2003-11-25

Similar Documents

Publication Publication Date Title
DE10234778B4 (de) Chip-Leiterplatten-Anordnung für optische Mäuse (Computer-Mäuse) und zugehöriger Linsendeckel
DE69909311T2 (de) Zweiteiliger mikroelektronischer stecker und methode
DE68917694T2 (de) Schaltungsplattenzusammenbau und Kontaktstift, der darin verwendet wird.
DE102012210493A1 (de) Elektrischer Verbinder
DE602005005646T2 (de) Piezoelektrischer Resonator und Anordnung mit dem in ein Gehäuse eingeschlossenen Resonator
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE1615691A1 (de) Vielfach-Steckverbinder und Verfahren zu seiner Herstellung
DE10232566A1 (de) Halbleiterbauteil
DE1566981A1 (de) Halbleitereinheit und Verfahren zu deren Herstellung
WO2001053866A2 (de) Optisches sende-/empfangsmodul mit internem lichtwellenleiter
DE1564354A1 (de) Metallteil fuer Halbleiter-Bauelemente
DE1564334A1 (de) Plastikgekapselter Transistor und Verfahren zu seiner Herstellung
EP2595249B1 (de) Anschlussklemme
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE102014104399A1 (de) Leadframe, Halbleiterchipgehäuse umfassend einen Leadframe und ein Verfahren zur Herstellung eines Leadframe
DE102015104185A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102006010761A1 (de) Halbleitermodul
DE3854437T2 (de) Chipkondensator.
DE3520519A1 (de) Elektrischer stecker und verfahren zu seiner herstellung
EP0739063A2 (de) Verbindung von Leiterplatte und Steckverbinder und damit versehene Steckkarte für elektronische Geräte
WO2014122021A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE4133773C2 (de) Optoelektronische Einrichtung
DE69838442T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Paar Strahlungsanschlüssen und einer Vielfalt von Außenverbindungen, die aus einem einzelnen Leiterrahmen geformt sind
WO2003047045A1 (de) Stecker
DE102013203759A1 (de) Optoelektronisches Bauelement und elektronisches Gerät mit optoelektronischem Bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: LINDNER BLAUMEIER PATENT- UND RECHTSANWAELTE, 9040

8339 Ceased/non-payment of the annual fee