DE68905475T2 - Halbleiter-speichermodul hoeher dichte. - Google Patents

Halbleiter-speichermodul hoeher dichte.

Info

Publication number
DE68905475T2
DE68905475T2 DE8989113119T DE68905475T DE68905475T2 DE 68905475 T2 DE68905475 T2 DE 68905475T2 DE 8989113119 T DE8989113119 T DE 8989113119T DE 68905475 T DE68905475 T DE 68905475T DE 68905475 T2 DE68905475 T2 DE 68905475T2
Authority
DE
Germany
Prior art keywords
terminals
chip
inner bond
chips
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8989113119T
Other languages
English (en)
Other versions
DE68905475D1 (de
Inventor
Erich Dipl Ing Klink
Helmut Dipl Ing Kohler
Harald Dipl Ing Pross
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE68905475D1 publication Critical patent/DE68905475D1/de
Application granted granted Critical
Publication of DE68905475T2 publication Critical patent/DE68905475T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf Halbleiter-Speichermodule hoher Dichte und insbesondere auf ein Verfahren zur Herstellung von Halbleiter-Speichermodulen und auf ein Halbleiter-Speichermodul.
  • Ein wesentlicher Kostenanteil bei der Herstellung von Computersystemen hängt von dem durch die zur Herstellung der Systeme verwendeten integrierten Schaltkreise eingenommenen Platz ab. Es ist daher wichtig, die Größe von Halbleiter-Speichermodulen in Dual-Inline-Package(DIP)-Gehäusen zu verringern, die in zunehmendem Maße in modernen Computersystemen verwendet werden.
  • Eine Struktur zur Erhöhung der Chip-Packungsdichte besteht im Übereinandermontieren oder Stapeln eines Chips auf den anderen. Der Stand der Technik weist Beispiele auf, bei denen Chips zu Doppelchipstrukturen übereinandergestapelt werden und die Chips in einem festen Gehäuse untergebracht sind, wobei die Rückseite des einen Chips der Rückseite des anderen gegenüberliegt und sich an dieser Stelle eine feste Halterung befindet, an der die Rückseiten der Chips anliegen. Die Kontaktseiten sind voneinander weggerichtet, um eine leichte elektrische Verbindung mit den von jedem Chip abstehenden Ein/Ausgabe-Anschlüssen (E/A) zu ermöglichen.
  • JP-A-58-130 553 beschreibt eine Einrichtung, bei der zwei Chips auf den beiden Flächen eines Rahmenbettes befestigt sind.
  • JP-A-56-137 665 beschreibt ein DIP-Modul, das zwei Halbleiterchippaare enthält, wobei jeder Chip auf seiner Kontaktseite über Lötpunkte zur elektrischen Verbindung mit den Schaltkreisen auf den Chips verfügt. Die Kontaktseiten der Chips eines Paares sind so gegenüber angeordnet, daß die Lötpunkte auf dem einen Chip auf die Lötpunkte des anderen Chips ausgerichtet sind. Die beiden Paare sind so übereinandergestapelt, daß die Rückseite des oberen Chips des ersten Paares der Rückseite des unteren Chips des zweiten Paares gegenüberliegt.
  • Die beanspruchte Erfindung löst daher die Aufgabe, ein Verfahren und ein Speichermodul zur Verfügung zu stellen, mit denen eine Verdoppelung der Speichermoduldichte bei einer minimalen Zunahme der Modulgröße und bei niedrigen Herstellungskosten ermöglicht wird.
  • Demgemäß verwendet das Verfahren dieser Erfindung wohlbekannte Verfahren, um ein Speichermodul doppelter Dichte zu erstellen. Diese Verfahren werden bei der Herstellung von DIP-Modulen angewendet, die in dem Kunststoffspritzgußgehäuse oder im Keramikgehäuse nur einen Chip enthalten. Im allgemeinen werden diese Chips unter Verwendung eines dünnen Metallträgerbandes hergestellt, das zur Erstellung von Anschlußrahmen mit im Abstand voneinander angeordneten Anschlußstrukturen gestanzt sind, die innere Bondanschlüsse zur Verbindung mit den Chip-Kontaktstellen und äußere Bondanschlüsse zur Ausbildung der Kontaktstifte umfassen. Anschließend werden die Chips mit den inneren Bondanschlüssen verbunden. Das erfolgt für gewöhnlich zunächst durch Ankleben des Chips an die inneren Bondanschlüsse und anschließendes Bonden der Chip-Kontaktstellen mit den inneren Bondanschlüssen, jedoch sind auch andere Wege zur Verbindung möglich. Danach werden das Gehäuse hergestellt und die äußeren Anschlüsse gestanzt, um die Länge der Kontaktstifte oder der Kontaktanschlüsse zu korrigieren. Normalerweise werden während des Herstellungsprozesses verschiedene Prüfungen der Module durchgeführt.
  • Im Gegensatz zu den herkömmlichen Verfahren zur Herstellung von Speichermodulen werden die inneren Bondanschlüsse nach dem Verfahren gemäß der Erfindung gestanzt, so daß sie eine größere Breite haben als die herkömmlichen inneren Bondanschlüsse. Gleichzeitig, oder während des Stanzens, werden die inneren Bondanschlüsse aufgetrennt oder in einer anderen geeigneten Weise behandelt, um das Biegen mindestens eines der zuvor erhaltenen kleineren inneren Bondanschlüsse zu ermöglichen und so einen Zwischenraum zwischen den beiden inneren Bondanschlüssen zu schaffen. Die inneren Bondanschlüsse werden vorzugsweise nur im Bereich der Enden der inneren Bondanschlüsse aufgetrennt, soweit es erforderlich ist, einen ausreichenden Zwischenraum für das Einfügen der Chips zu erhalten. Dann werden zwei Halbleiterspeicherchips mit je einer Kontakt und einer Rückseite an den beiden Rückseiten zusammengeklebt. Das Zusammenkleben kann mit einem dem Fachmann bekannten geeigneten Material erfolgen. Anschließend werden die mit den Rückseiten zusammenhängenden Chips so in den Zwischenraum zwischen den oberen inneren Bondanschlüssen und den unteren inneren Bondanschlüssen eingefügt, daß die oberen und die unteren Bondanschlüsse die beiden Chips einschließen. Die Chips können in ihrer Kontaktflächenbelegung gleich oder spiegelbildlich sein. Im ersten Falle müssen die entsprechenden inneren Bondanschlußenden und die Chip-Kontaktflächen z. B. durch Drahtbonden mit Überkreuzungen gebondet werden, um eine entsprechende Verbindung auszuführen. Im zweiten Falle können die inneren Bondanschlußenden direkt an die entsprechenden Chip-Kontaktflächen gebondet werden. Dann muß der obere Chip zum Ausrichten der Chip-Kontaktflächen auf die entsprechenden inneren Bondanschlüsse und zum Ausgleich der Verschiebung der oberen kleineren inneren Bondanschlüsse und der unteren kleineren inneren Bondanschlüsse gegen den unteren Chip verschoben werden, wenn die Verschiebung nicht durch Knicken der oberen und/oder der unteren kleineren inneren Bondanschlüsse ausgeglichen wird.
  • Das Verfahren gemäß der Erfindung ist anwendbar auf DIP-Gehäuse sowie auf Zickzack-Gehäuse, bei denen die beiden Chips in vertikaler Lage angeordnet werden und die klammerartigen Bondanschlüsse die Speicherchips nur im unteren Teil einschließen.
  • Die Behandlung des Moduls nach dem Befestigen der Chips an die Bondanschlüsse entspricht den herkömmlichen Verfahren zur Herstellung von Speichermodulen.
  • Das Verfahren gemäß der Erfindung weist den Vorteil auf, daß nur wenige zusätzliche Herstellungsschritte erforderlich sind, um ein Speichermodul mit doppelter Dichte herzustellen. Dadurch können bekannte Verfahren verwendet und so eine kostengünstige Herstellung von Speichermodulen ermöglicht werden.
  • Ein weiterer Vorteil besteht in der Höhe der Module, die in der Größenordnung der herkömmlichen Einchipmodule liegt. So kann die Dichte der Leiterplatten, auf denen die Speichermodule angeordnet sind, verdoppelt oder die Anordnung der Leiterplatten reduziert werden, was wiederum zu einer Verringerung der Herstellungskosten führt.
  • Das Halbleiter-Speichermodul gemäß dieser Erfindung umfaßt ein Gehäuse aus Kunststoff oder Keramik, in dem zwei Chips mit den Rückseiten zueinander übereinandergestapelt sind. Die Kontaktstellen der Chips sind elektrisch mit Bondanschlüssen verbunden, die äußere Bondanschlüsse, welche im allgemeinen außerhalb des Gehäuses angeordnet sind, um die Kontaktstifte oder -anschlüsse des Moduls zu einer Leiterplatte zu bilden, und innere Bondanschlüsse im Gehäuse umfassen. Die inneren Bondanschlüsse teilen sich im Bereich der inneren Bondanschlußenden in obere und untere Bondanschlüsse auf, die einen Zwischenraum für die Aufnahme und das Einschließen der übereinandergestapelten Chips schaffen. Die oberen und unteren Anschlüsse können in einen Anschlußteil zusammenlaufen, der auch im Gehäuse angeordnet ist und dann in das außerhalb des Gehäuses angeordnete Anschlüsse übergeht. Vorzugsweise besitzen die oberen und unteren inneren Bondanschlüsse eine geringere Breite als der Anschlußteil vor dem Verlassen des Gehäuses.
  • Die inneren Bondanschlüsse können unter Verwendung eines Metallträgerbandes erzeugt werden, das zumindest im Bereich der inneren Bondanschlüsse ein Doppelfolienmaterial besitzt, so daß nach dem Stanzen der Anschlüsse ein oberes und ein unteres inneres Anschlußende entsteht, die beide übereinander angeordnet sind. Ein weiteres Verfahren zur Erstellung der klammerartigen inneren Bondanschlüsse ist beispielsweise das Verfahren gemäß der Erfindung, das oben beschrieben wurde.
  • Zum besseren Verständnis der vorliegenden Erfindung wird, zusammen mit weiteren ihrer Aufgaben, Vorteile und Merkmale im folgenden anhand der begleitenden Zeichnungen ein bevorzugtes Ausführungsbeispiel der Erfindung beschrieben, in denen:
  • Fig. 1 eine Ansicht eines DIP-Moduls darstellt, bei dem ein Teil des Gehäuses heraus gebrochen ist und der obere Chip gezeigt wird;
  • Fig. 2 eine Draufsicht von Fig. 1 darstellt;
  • Fig. 3 eine Draufsicht der inneren und äußeren Bondanschlüsse mit einem Anschlußrahmen darstellt; und
  • Fig. 4 eine Querschnittsansicht eines Doppelchipstapels darstellt.
  • Fig. 1 zeigt ein Halbleiter-Speichermodul 2 vom DIP-Typ, das ein Kunststoffgehäuse 4 und äußere Bondanschlüsse 6 umfaßt, die sich gewöhnlich auf beiden Seiten des Gehäuses 4 befinden und zur Montage im Auflötverfahren auf einer Leiterplatte (nicht gezeigt) als J-förmige Leiter ausgebildet sind. Der obere Teil des Gehäuses ist teilweise herausgebrochen und gibt den Blick frei auf den oberen Chip 8. Die Kontaktflächen 20 des Chips 8 sind mit Draht an die inneren Bondanschlußenden 18a der oberen inneren Bondanschlüsse 16a gebondet. Die unteren inneren Bondanschlüsse 16b, die mit den Kontaktflächen des unteren Chips 10 verbunden sind, und die oberen inneren Bondanschlüsse 16a vereinigen sich zum inneren Bondanschlußteil 24, der sich im Gehäuse befindet. Der untere Chip 10 ist in dieser Darstellung nicht sichtbar. Der stromanschluß 26 und der Masseanschluß 28 umfassen jeweils obere und untere innere Bondanschlüsse 16a bzw. 16b, aber der innere Bondanschlußteil 24 ist nicht mit den äußeren Bondanschlüssen verbunden. In dem bevorzugten Ausführungsbeispiel sind drei innere Bondanschlüsse miteinander verbunden, um einen geeigneten Strom- und Masseanschluß zu gewährleisten.
  • Fig. 2 stellt eine Draufsicht von Fig. 1 dar. Unsichtbare Teile werden durch gestrichelte Linien dargestellt. Anschlüsse 14 mit inneren Bondanschlüssen 16 und äußeren Bondanschlüssen 6 (Fig. 3) werden mit den inneren Bondanschlüssen 16 an den Chips 8 und 10 (Chip 10 wird in Fig. 4 gezeigt) und mit den äußeren Bondanschlüssen 6 am Anschlußrahmen 12 befestigt. Der Anschlußrahmen 12 (Fig. 3) dient für gewöhnlich der positionierung der Anschlüsse und der Chips und wird zur Erstellung der J-Anschlüsse in einem weiteren Stanz- und Biegeschritt entfernt. Die inneren Bondanschlüsse 16 umfassen einen oberen Bondanschluß 16a und einen unteren Bondanschluß 16b, von denen mindestens einer so gebogen ist, daß sie den oberen Chip 8 und den unteren Chip 10 einschließen. Die inneren Bondanschlußenden 18a und 18b sowohl der oberen als auch der unteren Bondanschlüsse sind mit Draht an die Chip-Kontaktstellen gebondet. Der obere innere Bondanschluß 16a und der untere innere Bondanschluß 16b besitzen eine geringere Breite als der Teil 24 des inneren Bondanschlusses 16.
  • Fig. 3 zeigt den Anschlußrahmen 12 mit den äußeren Bondanschlüs sen 6, die später gestanzt und zu Kontaktstiften gebildet werden.
  • Die mit den Rücken aneinander gestapelten Chips 8 und 10 mit dem inneren Bondanschluß 16 und den inneren Bondanschlüssen 16a und 16b, deren Enden 18a bzw. 18b durch Draht an die Kontaktflächen 20 des oberen Chips 8 bzw. des unteren Chips 10 gebondet sind, sind in Fig. 4 in einer Querschnittsansicht gezeigt.
  • Das Speichermodul des in den Zeichnungen gezeigten bevorzugten Ausführungsbeispiels wird, wie oben beschrieben, gemäß dem erfindungsgemäßen Verfahren hergestellt. Dabei werden die inneren Bondanschlüsse 16 zumindest im Bereich der inneren Bondanschlußenden 18 nach dem oder während des Stanzschrittes aufgetrennt. Nach dem Stanzen werden die aufgetrennten Enden aufgebogen und bilden einen Zwischenraum 22, in den die Chips 8 und 10 eingeführt werden, nachdem sie mit den Rückflächen aneinandergeklebt worden sind. Dann werden die Enden 18a und 18b mit Draht an die Chip-Kontaktflächen 20 gebondet. Die weiteren Schritte des Verfahrens entsprechen den herkömmlichen Schritten für die Herstellung von Modulen des DIP- oder des Zickzacktyps.
  • Der ausschließliche Zugriff auf eines der beiden Speichermodule sollte durch einzelne Chip-Auswahlstifte erfolgen, und alle anderen Stifte, wie Datenleitungen, Adreßleitungen usw., werden vom oberen und unteren Chip gemeinsam genutzt.

Claims (7)

1. Verfahren zur Herstellung von Halbleiter-Speichermodulen hoher Dichte (2), das folgende Schritte umfaßt:
Herstellen eines dünnen Blechträgers;
Stanzen des dünnen Blechträgers, um einen Anschlußrahmen (12) mit einer mit Zwischenraum angeordneten Reihe von Anschlußmustern herzustellen, wobei die Anschlüsse (14) innere Bond-Anschlüsse (16) zum Bonden mit den chip-Kontaktflächen und mindestens einige Kontakte bildende äußere Anschlüsse (6) umfassen;
Spalten mindestens einiger der inneren Bond-Anschlüsse, um ein Paar kleinere innere Bond-Anschlüsse (16a, 16b) pro Anschluß herzustellen;
Biegen mindestens eines der beiden kleineren inneren Bond-Anschlüsse, um einen ausreichend grossen Zwischenraum (22) zwischen der Oberseite des unteren der beiden kleineren inneren Bond-Anschlüsse und der Unterseite des oberen der beiden kleineren inneren Bond-Anschlüsse zu schaffen, um zwei Chips (8, 10) aufzunehmen, die übereinander an ihren ebenen Flächen gestapelt sind;
Zusammenkleben der Chips an den Rückseiten, um einen Stapel aus einem oberen und einem unteren Chip zu bilden;
Einführen des Stapels der an den Rückseiten zusammengefügten Chips in den Zwischenraum (22) zwischen den unteren und den oberen kleineren inneren Bond-Anschlüssen;
Verbinden der gestapelten Chips mit den Bond-Anschlüssen durch Bonden der Kontaktflächen des unteren Chips (10) an die unteren kleineren inneren Bond-Anschlüsse (16b) und der Kontaktflächen des oberen Chips (8) an die oberen kleineren inneren Bond-Anschlüsse (16a);
Formen des Gehäuse (4) um die Chips und die inneren Anschlüsse (16); und
Bearbeiten der äußeren Anschlüsse (16), um Kontaktstifte oder -anschlüsse herzustellen.
2. Verfahren nach Anspruch 1, das außerdem das Verschieben des oberen Chips (8) gegenüber dem unteren Chip (10) enthält, um die Chip-Kontaktflächen auf die entsprechenden inneren Bond- Anschlüsse auszurichten.
3. Verfahren nach Anspruch 1 oder 2, bei dem das Bonden der Kontaktflächen des unteren Chips an die unteren kleineren inneren Bond-Anschlüsse sowie der Kontaktflächen des oberen Chips an die oberen kleineren inneren Bond-Anschlüsse durch Draht-Bonden erfolgt.
4. Verfahren nach einem der vorigen Ansprüche, bei dem die gestapelten Chips mit den Bond-Anschlüssen fest verbunden werden, bevor das Bonden der Chip-Kontaktflächen mit den inneren Bond-Anschlüssen erfolgt.
5. Verfahren nach einem der vorigen Ansprüche, bei dem das Bearbeiten der äußeren Anschlüsse, um Kontaktstifte oder -anschlüsse herzustellen,
das Stanzen der äußeren Anschlüsse, um die Länge zu korrigieren und den Anschlußrahmen zu entfernen, und
das Biegen der äußeren Anschlüsse zur Bildung der Kontakt stifte oder -anschlüsse umfaßt.
6. Halbleiter-Speichermodul, das folgendes umfaßt:
ein Gehäuse (4);
zwei im Gehäuse an den Rückseiten zusammengefügte gestapelte Chips (8, 10);
Anschlüsse (14), die mit den Kontaktflächen (20) der gestapelten Chips durch Draht-Bonden elektrisch verbunden sind, und welche äußere, weitgehend außerhalb des Gehäuses befindliche Anschlüsse (6) und innere Bond-Anschlüsse (16) im Gehäuse umfassen, wobei die inneren Bond-Anschlüsse in obere (16a) und untere (16b) innere Bond-Anschlüsse geteilt sind, um einen Zwischenraum (22) zur Aufnahme der gestapelten Chips zu bilden.
7. Halbleiter-Speichermodul nach Anspruch 6, in dem die oberen (16a) und unteren (16b) inneren Bond-Anschlüsse in einen inneren Bond-Anschlußteil (24) übergehen, der breiter ist als die oberen und unteren inneren Bond-Anschlüsse.
DE8989113119T 1989-07-18 1989-07-18 Halbleiter-speichermodul hoeher dichte. Expired - Fee Related DE68905475T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP89113119A EP0408779B1 (de) 1989-07-18 1989-07-18 Halbleiter-Speichermodul höher Dichte

Publications (2)

Publication Number Publication Date
DE68905475D1 DE68905475D1 (de) 1993-04-22
DE68905475T2 true DE68905475T2 (de) 1993-09-16

Family

ID=8201635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8989113119T Expired - Fee Related DE68905475T2 (de) 1989-07-18 1989-07-18 Halbleiter-speichermodul hoeher dichte.

Country Status (4)

Country Link
US (1) US5227995A (de)
EP (1) EP0408779B1 (de)
JP (1) JP2538107B2 (de)
DE (1) DE68905475T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
US5371866A (en) * 1992-06-01 1994-12-06 Staktek Corporation Simulcast standard multichip memory addressing system
US5420758A (en) * 1992-09-10 1995-05-30 Vlsi Technology, Inc. Integrated circuit package using a multi-layer PCB in a plastic package
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
US5777705A (en) * 1997-05-30 1998-07-07 International Business Machines Corporation Wire bond attachment of a liquid crystal display tile to a tile carrier
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6885092B1 (en) * 1997-09-29 2005-04-26 Hitachi, Ltd. Semiconductor device and a memory system including a plurality of IC chips in a common package
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
JP2001053243A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
DE10003670A1 (de) * 2000-01-28 2001-08-09 Wichmann Workx Ag Information Halbleiterbauelement
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
KR100355032B1 (ko) * 2001-01-08 2002-10-05 삼성전자 주식회사 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
US6542393B1 (en) 2002-04-24 2003-04-01 Ma Laboratories, Inc. Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
US20060185159A1 (en) * 2005-02-22 2006-08-24 Tyco Electronics Corporation Memory card insertion tool
US9041188B2 (en) * 2012-11-10 2015-05-26 Vishay General Semiconductor Llc Axial semiconductor package
US9978669B2 (en) 2016-06-30 2018-05-22 Nxp Usa, Inc. Packaged semiconductor device having a lead frame and inner and outer leads and method for forming

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689684A (en) * 1971-02-05 1972-09-05 Du Pont Lead frame connector and electronic packages containing same
DE2460346A1 (de) * 1974-12-20 1976-06-24 Bbc Brown Boveri & Cie Verfahren zum kontaktieren von halbleiterbauelementen und/oder integrierter schaltungen sowie kontaktierungsstreifen zur durchfuehrung des verfahrens
US4214120A (en) * 1978-10-27 1980-07-22 Western Electric Company, Inc. Electronic device package having solder leads and methods of assembling the package
JPS56137665A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
US4363076A (en) * 1980-12-29 1982-12-07 Honeywell Information Systems Inc. Integrated circuit package
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
US4514750A (en) * 1982-01-11 1985-04-30 Texas Instruments Incorporated Integrated circuit package having interconnected leads adjacent the package ends
US4521828A (en) * 1982-12-23 1985-06-04 At&T Technologies, Inc. Component module for piggyback mounting on a circuit package having dual-in-line leads
KR890004820B1 (ko) * 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
JPS62109333A (ja) * 1985-11-04 1987-05-20 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体パツケ−ジ
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
US4766478A (en) * 1986-09-02 1988-08-23 Dennis Richard K Lead frame for semi-conductor device and process of connecting same
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US4979016A (en) * 1988-05-16 1990-12-18 Dallas Semiconductor Corporation Split lead package
US5052481A (en) * 1988-05-26 1991-10-01 International Business Machines Corporation High conduction cooling module having internal fins and compliant interfaces for vlsi chip technology
US4996583A (en) * 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US4987473A (en) * 1989-08-03 1991-01-22 Vlsi Technology, Inc. Leadframe system with multi-tier leads
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe

Also Published As

Publication number Publication date
DE68905475D1 (de) 1993-04-22
US5227995A (en) 1993-07-13
EP0408779B1 (de) 1993-03-17
EP0408779A1 (de) 1991-01-23
JPH0357257A (ja) 1991-03-12
JP2538107B2 (ja) 1996-09-25

Similar Documents

Publication Publication Date Title
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE69131712T2 (de) Lottragender anschlussdraht
DE69508835T2 (de) Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden
DE69211821T2 (de) Innere Leiterstruktur einer Halbleiteranordnung
DE69222356T2 (de) Mit elektrischen Leitungen versehenes Substrat und dessen Herstellungsverfahren
DE69107808T2 (de) Festkörper-Speichermodule und Speicheranordnungen mit solchen Modulen.
DE69414641T2 (de) Verfahren zur Herstellung einer harzversiegelten Halbleitervorrichtung, bei diesem Verfahren verwendeter Leiterrahmen zur Montage vieler Halbleiterelemente und harzversiegelte Halbleitervorrichtung
AT398254B (de) Chipträger sowie anordnung von solchen chipträgern
DE69031184T2 (de) Verfahren zum Herstellen einer Halbleiterbauelement-Packung
EP1196951B1 (de) Tsop-speicherchipgehäuseanordnung
DE69522600T2 (de) Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung
DE68928320T2 (de) Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen
DE69223906T2 (de) Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
DE102008061068A1 (de) Elektronikbauelement
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE69322477T2 (de) 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil
DE69201274T2 (de) Integrierschaltungsgerät mit verbesserten Pfosten für oberflächenmontiertes Gehäuse.
DE102006033864B4 (de) Elektronische Schaltung in einer Package-in-Package-Konfiguration und Herstellungsverfahren für eine solche Schaltung
DE3212442A1 (de) Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen
DE69330657T2 (de) Elektronische Schaltungsvorrichtung und Verfahren zur Herstellung
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE69126714T2 (de) Teile einer Halbleitervorrichtung
DE3130072A1 (de) Integriertes schaltglied
DE2144339A1 (de) Mehrfachschaltung in Modulbauweise und Verfahren zu ihrer Herstellung
DE19732807B4 (de) Integriertes Schaltungsbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee