TW550650B - Chip on board package for optical mice and lens cover for the same - Google Patents

Chip on board package for optical mice and lens cover for the same Download PDF

Info

Publication number
TW550650B
TW550650B TW091115774A TW91115774A TW550650B TW 550650 B TW550650 B TW 550650B TW 091115774 A TW091115774 A TW 091115774A TW 91115774 A TW91115774 A TW 91115774A TW 550650 B TW550650 B TW 550650B
Authority
TW
Taiwan
Prior art keywords
circuit board
lens cover
lens
semiconductor wafer
cover
Prior art date
Application number
TW091115774A
Other languages
English (en)
Inventor
Tae-Jun Kim
Yoo-Sun Song
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Application granted granted Critical
Publication of TW550650B publication Critical patent/TW550650B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G06F3/0317—Detection arrangements using opto-electronic means in co-operation with a patterned surface, e.g. absolute position or relative movement detection for an optical mouse or pen positioned with respect to a coded surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

550650 五、發明說明⑴ <發明之範圍> 滑本發明係關於一種光學滑鼠之晶片電路板包裝及光學 二=之透鏡蓋，尤其是關於光學滑鼠之晶片電路板包裝^ 於;，鼠之透鏡蓋，其中光學滑鼠包裝中的半導體係i接 成弓丨線：十的電路圖案，而電路圖案則連接於多數的接腳 <發明之背景> 圖的用於光學滑鼠之半導體包裝’廣泛採用如第1 。、、泉，木，麥照第1圖，半導體晶片102裝置於模漿 模水1 〇 1黾軋上以微細的金線1 0 3連接於花架1 〇 5。 的一些：二1』3—乃—屬於接合線。模漿101與每-引線架105 其位置得：：：環氧樹脂2合物106塑造而成•，於是使 的空洞108以一疋苗之後收容半導體晶片1〇2與微細金線103 蓋後，調敕引特盒J"1 07覆蓋。如上述情形，空洞1〇8被覆 形成外部端子：:1 〇 5使其安裝於一套子（未圖示）上以便 套子上，泰工&為了使用引線架安裝如此的半導體包裝於 予以烊接内形成了貫穿孔，然後***引線於貫穿孔中 初期投資才[線架做包裝是有問題的，係、目需要鉅大 有甚者線架，而塑造必須設法連續進行。尤 前所用引線架所費;:':以更：：無法避免須投下與先 發。 、 9才又貝’於疋阻礙了新產品的開 為了克服β些問題’茲推荐—種晶月電路板(Wp on 第6頁 550650 五、發明說明（2) board C0B)包裝，並不使用引線架做為典型的半導體包 裝。如此的C0B半導體包裝普遍用來做為使用引線架做半 導體晶片包裝上的缺點改正。第2圖表示一種傳統的c〇B包 裝。參照此圖，一半導體晶片2 02安裝於電路板2〇1上，而 電路圖案204則沿電路板201上的半導體晶片2〇2形成。電 路圖案2 0 4經電路板2 〇1的侧面延伸至電路板2 〇】的底部， =是得於形成端子2〇5。電路圖案2〇4係以微細金線2〇3電 乳上連接於半導體晶片2〇2的端子。為了保護 2 0 2與微細金線2 〇 3，它們 导體日日片 包裝安詈於卷乂 士 乳樹脂塑造而成。當⑽ 軟焊等方式直接夢：套：成：電路板2 〇 1底下的端子2 0 5藉 故…而=C0BA農不使用引線架， 短開發新產品的時間。 ，、產扣變動相抗衡，並可減 但是，利用COB包裝做為光學、、两〇 有其困難之處，就是A 了綠止b 的+ V體晶片包裝 到達於半導體日^ ^予滑鼠所辨認的光線經透鏡 藉調整透鏡高度來控制焦點。=於套子上時即 電路板係直接安置於套子二傳統⑽包 度。 上於疋不能調整包裝的高 、此外’由於滑鼠利用多端，、、典岛 =複雜。爰此，半導體晶片包的：：之性能要求很多 體晶片包裝者增加。因此，就子數目較之傳統半導 其較包裝產品能形成更多種新的包裝產品， 方、疋’茲需一種光學滑鼠
第7頁 ^匕衣其在有需要時可 550650 五、發明說明（3) 來做為引線 點，其產品 且在利用於 的焦點，並 <發明的 因此， 架包裝 開發時 光學滑 可容易 總論> 鐘於以 之'^放在提供一種 透鏡蓋，其 路板包裝之 間，並易於 本發明 包裝及光學 上時做為引 的端子。 本發明 板包裝及光 時透鏡與半 能有開放的 蓋，因而增 為了達 晶片電路板 對沿著電路 可藉電 製造程 應付產 之另 一 滑鼠之 線架包 ’不但具有初期投 間短，可以應用於 鼠時發揮優點，亦 的形成增加的端子 往技術遭遇的上述 光學滑鼠之晶片電 極接腳與透鏡蓋之 序，減輕其初期投 品之變動。 目的在提供一種光 透鏡蓋，其可在半 裝，亦可較傳統晶 資成本的C0B包農優 各種產品的開發，而 即可藉透鏡控制光線 〇 問題，本發明的目的 路包裝及光學滑鼠之 整合’簡易化晶片電 資成本，縮短開發時 學滑鼠之晶片電路板 導體包裝安置於套子 片電路包裝攤有更多 之再一 學滑鼠 導體晶 側邊， 進半導 成上述 包裝包 板相對 一裝置於電路板頂 體晶片；至少一個 目的， 之透鏡 片的中 藉以組 體晶片 目的， 含：具 側面形 面中央 形成於 在提供一種光學滑 蓋，其可在 心軸能易於 合一些未經 電路板包裝 本發明提供 有頂面與底 成的貫穿孔 部位並設有 電路板頂面 昧V*之晶片電路 與透鏡蓋組合 互相一致，且透鏡蓋 路板與透鏡 性。 滑鼠之半導體 電路板 切割電 的生產 的光學 面的一電路板，與一 以貫穿 多數電 的電路 頂面與底面 極端子的半 圖案，用以
550650 五、發明說明（4) ，路板上裝有半導體晶片的位置延伸至 ,至少一接合導線以電氣上連 有貝穿孔的位 與電路圖案；及一覆苗電跋把^接丰導體晶片的電極端子 且女 復皿尾路板頂面用的透锫錾 ^ 丁 /、有一配置於與半導體晶片现，该透鏡蓋 對應於電路板内一對貫穿 鏡，-對形成於 腳以便與透鏡蓋整合貝Γ—置上的電極接 用以收容半導體晶片於其中铲=2央部位的開口 端在透鏡蓋盥雷踗揣έ日人士 ，、中透鏡盖各電極接腳的一 突屮2 ^ 合時經各貫穿孔自電路板慮而a 出，而笔極接腳則以軟烊方式接合於板底面向下 乳上連接於電路板上的電路圖索 具有頂面與底面的—電路板，與多包裳 5的較長側面形成的貫穿孔以貫穿頂面：者電路板相 導體晶片；i少一個妒^有夕數電極端子的半 電路板上穿有丰導姊曰1 的電路圖案用以自 接合導線以電氣上連接半導體晶片的 與電路顯垒·》 ^ ^ ^ 日極端子 蓋具有=置 穿孔位置的透鏡蓋位置上以便與= 。藉以防：ϊ:ϊϊ 一形成於透鏡蓋中央部位的開 腳的—端在片的相干擾，其中透鏡蓋各電極接 〕柒在透鏡盍與電路板組合時自電路板底面經各貫Φ 向下突出，而電極接腳則以軟焊方式接合於電路板的貫 第9頁 550650 五、發明說明（5) 牙孔，於是使電極接腳带 案。 '乳連接⑨電路板上的電路圖 此外，本發明提供了 — 、、典由 裝，其透鏡蓋覆蓋者電路 1:=咏的晶片電路板包 半導體晶片裝置於電路板 ^^，有多數電極端子的 對較長側面形成，以便貫诵、命二數貫穿孔沿電路板相 電路板頂面的電路圖案面，至少-個形成於 的位置延伸至形成有貫穿孔的位詈，板士裝有半導體晶片 端子則藉接合導線電氣上連接於路導體晶片的電極 蓋電路板的頂面而透鏡則於認：：其中透鏡蓋覆 以便與透鏡蓋整合之多數電極：腳 U鏡蓋位置上 央部位的開口藉以防止與半導體曰 形成於透鏡蓋中 各電極接腳的_端在透鏡甚盥干擾，而透鏡蓋 經各貫穿孔向下突出，而雨^ 板、、且s時自電路板底面 路板的貫穿孔，於是使電：接； = = = =合於電 的電路圖案。 轧上連接於電路板上 <具體實施例之詳細描述> m:圖詳細描述本發明的具體實施例。
第3 a至弟3 c圖為本發明—每A 板包裝的部份構造與組合程序；=滑電： 施例的透鏡蓋!之剖面圖。做斤二/力3a圖表不本發明-實 與透鏡蓋!整合而形成者，„架的電極接腳2係為了 相對側面定位。於此情H此則電極接腳2沿透鏡蓋1的 夕 接腳2以一預定長度從透鏡蓋1 550650 五、發明說明（6) 上、下突出。又，接受光線用的透鏡11配置於透鏡蓋！的 中央部位。突起部1 2比透鏡蓋1的其他部位更為突出，此 突起部1 2形成於透鏡蓋1 1所配置的部位。又，有一收容電 路板上半導體晶片的開口 1 3 (將後述）形成於透鏡蓋1内的 中央部位。 第3b圖表示一與透鏡蓋1組合的電路板7。電路板7有 頂面與底面，而半導體晶片5則安裝於電路板7的頂面中央 部位。半導體晶片5内形成有多數的電極端子。在電路板7 中，貝穿孔6係用以***透鏡蓋1的電極接腳2。在實施例 中，貫穿孔6係沿電路板7任意側面及其相對面形成， 貫穿電路板7的頂面與底面。 b 又，在電路板7的頂面’形成電路圖案3 片5的位置延伸至貫穿孔6。 木攸牛V體日日 洛卜、垂拉认不 牛導體日日片5係以微細金線電 =連接於電路圖案3，該金線即為接合導線4。因此正 傳統⑽包裝，半導體晶片5形成與在電路板7 電路圖案3成電氣連接。 、隹冤路板7頂面上的 以上述過程形成的電路板 3。圖所示狀態。透鏡幻係：來7覆如第 於半導體晶片5。因此，带朽垃f9先線可經透鏡1 1到達 們形成的位置使透鏡u /妾”與貫穿孔6必須調整它 ㈣覆蓋電路板 1 了。同;;:;；5:置在同一轴。透 蓋1與電路板7係用枯著劑施^二包路板7的頂S。透鏡 合者。同時電極接腳2穿過口孔匕們的接觸部位而互相粘 貝芽孔以便向下突出，在此情
550650 五、發明說明（7) 形下，電極接腳2係以焊錫 ^ 接於電路板7頂面上的電路安:於貝穿孔6，而電氣上連 因此，電極接腳2作用有=。 包裝的引線架。尤有進者，有勺°、、且5光學滑鼠半導體晶片 型晶片電路板方法安裝於電：的半導體晶片5係按典 在上述實施例中，雷 相對側面配置者。接腳2與透 的貫穿孔6 :沿電路板7 形。注射塑造相當於典兄二2 :造方式-體成 ::Λ ’其形狀簡單而可易於塑造，並不須複 ’ 又，各電極接腳2的一端通過電路板γ的各貫穿 孔二且從電路板7的低面向下突出，而另一端則從電路板 L的頂面向上突出以便高於形成於透鏡蓋i中央部位的突起 部12。因此，半導體晶片包裝的輸入/輸出（1/〇)端子與引 線的配置可自由設計。又，本發明的晶片電路板包裝得以 應用於多種產品。 第4圖為本發明另一實施例的光學滑鼠晶片電路板包 襄的概略圖。在此一實施例中，有多數的接腳2 2沿透鏡蓋 2 1的相對較長侧面的透蓋2 1的縱軸方向排列。第5a至第5c 圖為表示第4圖的光學滑鼠晶片電路板包裝的部份構造與 組合程序圖。 參照第4圖與第5a圖，裝有透鏡31的突起部32形成於 透鏡蓋21上，正如本發明的上述實施例一樣。但於第4圖 的實施例中，則與第3a至3c圖之實施例不同，其差別在突 起部3 2並不形成於透鏡蓋2 1的中央部位，而在中央部位偏 550650
d:爻鏡蓋21與多數之電極接腳22 -體成形，多數之 寬極接腳2 2以正f μ π、;lΛ 排Μ 、> + ^㊉的間隔沿透鏡盍21相對侧面之縱軸方向 些接聊22以—預定高度從透鏡蓋21上 =要=部32為高。又，接腳22在通過下述之電路板 曰β α下大出。收容安置在下述電路板上之半導體 曰曰片用之開口33形成於透鏡蓋21内之中央部位。 第5 b圖表不電路板27與透鏡蓋21之組合。電路板2了具 、、面”底面，而半導體晶片25安置於電路板2了頂面偏離 之位置半導體晶片25内形成有多數的電極端子。在 “路板2 7中，有透鏡盍2 1的電極接腳2 2***的多數貫穿孔 的形成在此貝轭例中，貫穿孔2 6係沿電路板2 7縱軸 :向㈣於相對之侧面，而貫穿電路板17之頂底兩面，為 呆濩分別安置於第3b與第5b圖的電路板7與27的半導體 晶片5>與25及連接於它們的接合導線4與24，其周圍形成一 預定高度的牆壁（末圖示）’其上與樹脂一同安放半導體晶 片。然後填充透明樹脂於壁内，於是使各半導體晶片與接 合導線能被透明樹脂所保護，因此，該牆壁用來包含透明 樹脂其使只覆蓋半導體晶片與接合導線。 此外，形成電路圖案23於電路板27之頂面以便從半導 體晶片25之位置延伸至貫穿孔26。半導體晶片25以微細金 線’即接合導線2 4電氣上連接於電路圖案2 3。 以上述過程形成的電路板27與透鏡蓋21互相組合成如 第5c圖所示情形，透鏡蓋21覆蓋電路板27的頂面與各側 面。透鏡31配置於與半導體晶片25同一之軸上，由是能使
550650 五、發明說明（9) 輸入之光線經透鏡31到達半導體晶片25。如上述情形，為 了調整透鏡3 1與半導體晶片25兩者均能定位於同一軸，乃 分別形成一固定孔36與固定突起部35於電路板27與透鏡蓋 21。固定突起部35自透鏡蓋21向下突出，“—定距離37 從透鏡蓋21内的突起部32中央分離。在此情形下，固定突 起部35形成圓柱狀。又，對應於透鏡蓋以的固定突起部35 的固定孔36形成於電路板27上以利使固定突起部35可*** ^固疋孔36中。因此可藉***固定突起部35於固定孔36來 ，化透鏡與半導體晶片間的中^對準工作，藉此可簡化整 個半導體晶片電路板包裝的製造程序。 透鏡蓋21覆蓋電路板27同時也接觸於電路板27的頂面 人各侧面透鏡盍2 1與電路板2 7以粘著劑施加於其接觸部 =互相粘合。同時，電極接腳22貫通貫穿孔26以便向下突 出。在此情形下，電極接腳22係以焊錫軟焊於貫穿孔“， 且電氣上連接於電路板27頂面上的電路圖案23， 至3c圖所示之實施例者。 弟仏 在此實施例中，形成於電路板27上的孔26係以正常 =相對之較長側面縱軸方向相反排列。接腳” ”透鏡盍21係以注射塑造方式一體成形。在此情形 =於透鏡蓋21上的接腳22數目係與貫穿孔26者相 二施::中的構造，*有24接腳以上的包裝之生產並非= ^車乂之傳統典型包裝則只容許有1 3接腳而已。由是，太 ^明的晶片電路板包裝具有因鼠作用的擴 端子數目的優點。 约於i曰加 550650 示透鏡蓋予以 所有侧面中開 路板2 7組合， 而已。因此， 電路板2 7的長 板2 7的現象可 合數個未經切 的方式來獲得 統方式，如首 個別的透鏡蓋 程，於是可增 發明提供一種 鏡蓋，可簡易 投資成本，縮 能如此者乃在 用半導體晶片 供之光學滑鼠 片電路板包裝 較傳統半導體 曰月又有透鏡與 組裝時可易於 修飾 放其 但只 即使 度有 以避 割的 包裝 先切 的做 進半 五、發明說明（10) 第6圖為第5圖所 圖所示，透鏡蓋41的 疋透鏡蓋41得以與電 較長侧面與頂面接觸 所誤差，或在製造中 41不能完全符合電路 生產數個電路板，整 然後個別切割電路板 程的優點在其較之傳 後整合個別電路板與 電路板包裝的製造過 裝的生產性。 如上述情形，本 包裝及光學滑鼠之透 造過程，並減低初期 產品之變動，其所以 整合為一體，而免使 造。 此外’本發明提 學之透鏡蓋，其在晶 引線架包裝利用，並 端子。 不僅如此，本發 轴在電路板與透鏡蓋 的實施例。如第6 中2個較短者，由 與電路板27的2個 電路板27的尺寸有 所改變，致透鏡蓋 免。又，可藉一次 電路板與透鏡蓋， 亦屬可能。此一過 割個別電路板，然 法，可簡易化晶片 導體晶片電路板包 光學滑鼠之晶片電路板 化晶片電路板包裝之製 短其開發時間，及應付 於透鏡蓋與電極接腳之 直接連接於引線架之構 之日日片電路板包裝及光 安置於套子上，可當做 晶片包裝能擁有更多的 半導體晶片兩者之中央 互相對應，而透鏡蓋有
第15頁 550650 五、發明說明（11) 開口之侧邊便於組合一些未分割電路板與透鏡蓋等種種優 點，因此半導體晶片電路板包裝之生產性得以增進。 本發明尚有其他不同之實施方式，而不脫離本發明之 精神範圍與主要特性。所以上揭實施例僅是說明本發明内 容之用，並非用來限定本發明實施之範圍。即凡依本發明 申請專利範圍所做之同等變更與修飾，應皆為本發明專利 範圍所涵蓋。
第16頁 55〇65〇
圖式簡單說明 下，本發明上述與其他的目的、特徵與其他特點，可參照 附2 2圖詳細閱讀本發明具體實施例描述即可獲得明瞭， ，1圖為傳統利用引線架的光學滑鼠包裴之剖面圖； ，2圖為典型半導體晶片電路板包裝的剖面圖； 電路i Γ二圖1表示本發明一實施例的光學滑鼠晶片 ，c衣的。卩伤構造與組合程序圖； 裝的—實施例的光學滑鼠晶片電路板包 裝的圖及的光學滑鼠晶片電路板包 裝的r:圈為本發明再一實施例的光學滑鼠晶片電路板包 11 ： 透鏡 13 ： 開口 102 :半導體晶 105 :線架 107 :蓋子 2 ： 電極接腳 22 接腳 24 接合導線 26 貫穿孔 <附圖中元件與標號之對照> 1 :透鏡蓋 12 :突起部 1 01 :模漿 1 0 3 ··微細金線 1 0 6 :環氧樹脂化合物 1 0 8 :空洞 21 :透鏡蓋 23 :電路圖案 2 5 :半導體晶片
第17頁 550650 圖式簡單說明 2 7 :電路板 2 0 2 :半導體晶片 2 04 :電路圖案 3 :電路圖案 3 2 :突起部 3 5 :固定突起部 3 7 ·•—定距離 41 :透鏡蓋 6 :貫穿孔 8 :焊錫 2 0 1 :電路板 2 0 3 :微細金線 2 0 5 :端子 31 :透鏡 33 :開口 3 6 :固定孔 4 :接合導線 5 :半導體晶片 7 :電路板
第18頁

Claims (1)

  1. 550650 六、申請專利範圍 1 · 一種 具有頂 光學滑鼠之半導體晶片電路板包裝，包括· 面與底面的一電路板，與_對沿著該電路 成的穿孔以貫穿該頂面與底面； 於該電路板頂面中央部位並設有多數電 的半導體晶片； 电枝^子 個开> 成於該電路板頂面的電路圖案，用以自兮 導體晶片的位置延伸至形成有該等貫穿孔的位 對的側面形 一裝置 至少一 電路板上半 置； 至少一 子與該電路 一覆蓋 置於與該半 δ亥電路板内 便與該透鏡 的開口用以 其中該 路板組合時 電極接腳則 是使該等電 案。 2.如申 路板包裝， 式一體成形 ，電氣上連接該半導體晶片的電極端 頂面用的透鏡蓋，該透鏡蓋具有一配 同一軸上的透鏡，一對形成於對應於 孔位置之透鏡蓋位置上的電極接腳以 =體，及一形成於該透鏡蓋中央部位 導體晶片於其内； 各冗極接腳的一端在該透鏡蓋與該電 孔自该電路板底面向下突出，而該等 式，合於該電路板的該等貫穿孔，於 電氣上連接於該電路板上的該電路圖 :t m第1項之光學滑鼠之半導體晶片電 八中所以电極接腳與該透鏡蓋係以注射塑造方 〇 接合導線 圖案；及 該電路板 導體晶片 該對貫穿 蓋整合成 收容該半 透鏡蓋的 經各貫穿 以軟焊方 極接腳可 3 ·如申請專利範圍第i 之光學滑鼠之半導體晶片電
    第19頁 550650 申請專利範圍 =板，裝，其中所述透鏡蓋係設計成其中心部位相對於該 鏡盖的其他部位突出，藉此使該透鏡與該半導 S 互相隔離。 日日々月匕 4·如申請專利範圍第1項之光學滑鼠之半導體晶片電 2，裝，其中所述電極接腳乃形各該電極接腳他端的突 出k向於該透鏡蓋突出之中央部位。 5· 一種光學滑鼠之半導體晶片電路板包裝，包括·· 沒μ i有頂面與底面的一電路板，與多數沿著該電路板相 、乂長側面形成的貫穿孔以貫穿該頂面與底面； 盤带r配置於該電路板頂面上相反的貫穿孔間且形成有多 數電極端子的半導體晶片； 敗此f少一個形成於該電路板頂面的電路圖案用以自該電 的位置裝有該半導體晶片的位置延伸至形成有該等貫穿孔 # π ^〈一接合導線以電氣上連接該半導體晶片的該等電 極螭子與該電路圖案；及 置於:ίΐΐ電路板頂面用㈣鏡蓋，肖透鏡蓋具有一配 ^ ^ ^ 〃日日片同一軸上的透鏡，並有形成於對應於該 芸敕人夕^ f貝穿孔位置的該透鏡蓋位置上以便與該透鏡 氣接腳’及形成於該透鏡蓋中央部位之開 口精以防止與該半導體θ 日日片相干擾； 其中该透鏡蓋久雷托4 板組合時自該命If ϊ極接腳的一端在該透鏡蓋與該電路 t m a-ι v 2 板底面經各該貫穿孔向下突出，而該等 电往得腳則以軟煜古— 于万式接合於該電路板的該等貫穿孔，於
    550650 六、申請專利範圍 J使該等電極接腳可電氣上連接於該電路板上的該電氣圖 技二t申Ϊ專利範圍第5項之光學滑鼠之半導體晶片電 々反匕衣，其中所述電極接腳與該透鏡蓋係以注射塑造方 式一體成形。 7 ·如申請專利範圍第5項之光學滑鼠之半導體晶片電 路板包裝，其中所述透鏡蓋具有一配置於該等相對電極接 腳間之固定突起部，形成自該透鏡蓋底面向下突出，而該 電路板具有一形成於其頂面的固定孔，以便於該固定突起 部之***。 8 ·如申請專利範圍第5項之光學滑鼠之半導體晶片電 路板包裝，其中所述透鏡蓋係設計成該透鏡所配置之部位 形成相對於該透鏡蓋其他部位突出，於是使該透鏡與該半 導體晶片得以互相隔離。 9 ·如申請專利範圍第8項之光學滑鼠之半導體晶片電 路板包裝，其中所述電極接腳係形成各該接腳的第一端之 突出較高於該透鏡蓋的中央部位之突出。 1 0 ·如申請專利範圍第5項之光學滑鼠之半導體晶片電 路板包裝，其中所述透鏡蓋係設計成其相對之較短侧予以 開放藉以防止該透鏡蓋相對之較#側觸及該電路板的相對 之較短侧面。 11. 一種用於光學滑鼠之晶片電路板包裝之透鏡蓋， 該透鏡蓋覆蓋一電路板，其中的半導體晶片具有形成於其 内的多數電極端子’該半導體晶片裝置於該電路板的頂 第21頁 六、申請專利範圍 長侧面形成以貫 於該電路板頂面 成有該等貫穿孔 係以接合線電氣 一透鏡配置於與 腳形成於該透鏡 孔之位置’以便 該透鏡蓋内中央 及 透鏡蓋與該電路 突出，而該等電 穿孔，於是使該 圖案。 其中所述透鏡 腳間從該透鏡蓋 其頂面之固定孔
    有多數的貫穿孔 — 穿該頂面與底面，、Λ包路板相對的較 而自裝有料導體^有—電路圖案形成 之位置，而4:;片曰延伸至於形 上連接於該電路圖案:曰其中“ 4電極端子 ，主Ξ ί鏡蓋覆蓋該電路板頂面，並且有 ft導ΐ晶片之同-軸上，有多數Ϊ極ί :位置對應於該電路板内該等貫穿 :該？鏡蓋整合成-體，及-開4:: 邻位藉以防士與該半導體晶片互相干擾；、 該透鏡蓋的各該電極接腳的_端在咳 板組合時從該電路板底面經各貫穿孔向$ 極接腳係以焊錫接合於該電路板之各該貫 等接腳得以電氣上連接於該電路板之電路 1 2 ·如申請專利範圍第丨丨項之透鏡蓋， 蓋具有一固疋突起部配置於相對之電極接 底面向下突出，而該電路板具有一形成於 使該固定突起部***於該固定孔内。
    1 3 ·如申請專利範圍第11項之透鏡蓋，其中所述透鏡 蓋係設計成該透鏡所配置之部位形成相對於該透鏡蓋其他 部位突出’於是使該透鏡與該半導體晶片得以互相隔離。 1 4 ·如申請專利範圍第1 3項之透鏡蓋，其中所述電極 接腳係形成各該接腳的第一端之突出較高於該透鏡蓋中央 部位之突出。
    第22頁 550650 六、申請專利範圍 1 5.如申請專利範圍第11項之透鏡蓋，其中所述透鏡 蓋係設計成其相對之較短侧予以開放藉以防止該透鏡蓋相 對之較短侧觸及該電路板的相對之較短侧面。 1 6.如申請專利範圍第11項之透鏡蓋，其中所述電極 接腳與該透鏡蓋係以注射塑造方式一體成形。
    第23頁
TW091115774A 2002-05-06 2002-07-16 Chip on board package for optical mice and lens cover for the same TW550650B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024663A KR100457380B1 (ko) 2002-05-06 2002-05-06 광마우스용 칩 온 보드 리드 패키지 및 그에 사용되는렌즈커버

Publications (1)

Publication Number Publication Date
TW550650B true TW550650B (en) 2003-09-01

Family

ID=29267934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091115774A TW550650B (en) 2002-05-06 2002-07-16 Chip on board package for optical mice and lens cover for the same

Country Status (4)

Country Link
US (1) US6653724B1 (zh)
KR (1) KR100457380B1 (zh)
DE (1) DE10234778B4 (zh)
TW (1) TW550650B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952896B2 (en) 2008-12-04 2015-02-10 Elan Microelectronics Corporation Cob module of an optical mouse

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627814B1 (en) * 2002-03-22 2003-09-30 David H. Stark Hermetically sealed micro-device package with window
US20060191215A1 (en) * 2002-03-22 2006-08-31 Stark David H Insulated glazing units and methods
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US7832177B2 (en) * 2002-03-22 2010-11-16 Electronics Packaging Solutions, Inc. Insulated glazing units
US6823127B2 (en) * 2002-09-05 2004-11-23 Intel Corporation Apparatus for holding a fiber array
US6917102B2 (en) * 2002-10-10 2005-07-12 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
EP1593113A4 (en) * 2002-12-20 2011-03-30 Itac Systems Inc CURSOR CONTROL
JP3972814B2 (ja) * 2002-12-26 2007-09-05 ソニー株式会社 半導体集積装置
US20040187437A1 (en) * 2003-03-27 2004-09-30 Stark David H. Laminated strength-reinforced window assemblies
US20050046735A1 (en) * 2003-08-29 2005-03-03 Inventec Micro-Electronics Corporation Digital image capturing module assembly and method of fabricating the same
US6847106B1 (en) * 2003-10-01 2005-01-25 Texas Instruments Incorporated Semiconductor circuit with mechanically attached lid
US7265317B2 (en) * 2004-01-28 2007-09-04 Boston Scientific Scimed, Inc. Method of cutting material with hybrid liquid-jet/laser system
US20050257877A1 (en) * 2004-04-19 2005-11-24 Stark David H Bonded assemblies
JP3936365B2 (ja) * 2004-09-14 2007-06-27 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
TWI275987B (en) * 2005-05-31 2007-03-11 Pixart Imaging Inc Optical input device with a light source die mounted on a detecting die and manufacture method thereof
US8678619B2 (en) * 2005-06-14 2014-03-25 Rohm Co., Ltd. Light emitting device
US7567235B2 (en) * 2005-12-12 2009-07-28 Cypress Semiconductor Corporation Self-aligning optical sensor package
TWM311892U (en) * 2006-11-22 2007-05-11 Lite On Semiconductor Corp Movable inspection detecting module
WO2009036359A1 (en) 2007-09-14 2009-03-19 Electronics Packaging Solutions, Inc. Insulating glass unit having multi-height internal standoffs and visible decoration
TWI426418B (zh) * 2007-12-25 2014-02-11 Myson Century Inc 光學導航感測器及其光學導航裝置
EP2324183B1 (en) 2008-08-09 2014-06-25 Eversealed Windows, Inc. Asymmetrical flexible edge seal for vacuum insulating glass
US8329267B2 (en) 2009-01-15 2012-12-11 Eversealed Windows, Inc. Flexible edge seal for vacuum insulating glazing units
WO2010083475A2 (en) 2009-01-15 2010-07-22 Eversealed Windows, Inc. Filament-strung stand-off elements for maintaining pane separation in vacuum insulating glazing units
US8950162B2 (en) 2010-06-02 2015-02-10 Eversealed Windows, Inc. Multi-pane glass unit having seal with adhesive and hermetic coating layer
KR101725221B1 (ko) * 2011-01-20 2017-04-11 삼성전자 주식회사 발광 다이오드 패키지용 몰드 구조체
US9328512B2 (en) 2011-05-05 2016-05-03 Eversealed Windows, Inc. Method and apparatus for an insulating glazing unit and compliant seal for an insulating glazing unit
US9018747B2 (en) * 2011-08-22 2015-04-28 Kyocera Corporation Optical semiconductor apparatus
JP5484529B2 (ja) * 2012-08-07 2014-05-07 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
JP5525574B2 (ja) 2012-08-07 2014-06-18 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4650285A (en) * 1984-04-20 1987-03-17 Motorola, Inc. Hot alignment assembly method for optoelectronic packages
US4797544A (en) * 1986-07-23 1989-01-10 Montgomery James R Optical scanner including position sensors
EP0268181B1 (en) 1986-11-15 1992-07-29 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
JPS63204669A (ja) * 1987-02-20 1988-08-24 Hitachi Ltd 光電子装置
US4871317A (en) * 1987-12-02 1989-10-03 A. O. Smith Corporation Surface mounted component adaptor for interconnecting of surface mounted circuit components
US5233225A (en) 1988-02-05 1993-08-03 Citizen Watch Co., Ltd. Resin encapsulated pin grid array and method of manufacturing the same
US4920260A (en) * 1988-08-30 1990-04-24 Msc Technologies, Inc. Detector system for optical mouse
US5103292A (en) 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5006922A (en) 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
US5296724A (en) * 1990-04-27 1994-03-22 Omron Corporation Light emitting semiconductor device having an optical element
US5102829A (en) 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5548486A (en) 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5541449A (en) 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
US5734555A (en) 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
JP3316714B2 (ja) 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
JPH08167668A (ja) * 1994-12-12 1996-06-25 Rohm Co Ltd Ｌｅｄアレイヘッドにおける保護カバーの取付け装置
US5789810A (en) 1995-12-21 1998-08-04 International Business Machines Corporation Semiconductor cap
US5952716A (en) 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
JP2991155B2 (ja) 1997-05-09 1999-12-20 日本電気株式会社 電子部品およびその実装構造
JP2856195B2 (ja) 1997-05-20 1999-02-10 日本電気株式会社 回路基板に対するデバイスの実装構造
US5811799A (en) * 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
JP3416942B2 (ja) * 1997-09-25 2003-06-16 住友電気工業株式会社 光モジュールおよび光モジュール用リードフレーム
US6037655A (en) * 1998-01-12 2000-03-14 Eastman Kodak Company Linear image sensor package assembly
KR100378917B1 (ko) * 1998-05-20 2003-04-07 로무 가부시키가이샤 반도체장치
DE29820084U1 (de) * 1998-11-10 1999-02-04 Dexin Corp Drahtlose Computermaus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952896B2 (en) 2008-12-04 2015-02-10 Elan Microelectronics Corporation Cob module of an optical mouse
TWI498774B (zh) * 2008-12-04 2015-09-01 Elan Microelectronics Corp Optical mouse COB module and the optical mouse

Also Published As

Publication number Publication date
DE10234778A1 (de) 2003-11-27
DE10234778B4 (de) 2004-03-11
US20030205800A1 (en) 2003-11-06
KR100457380B1 (ko) 2004-11-16
KR20030087102A (ko) 2003-11-13
US6653724B1 (en) 2003-11-25

Similar Documents

Publication Publication Date Title
TW550650B (en) Chip on board package for optical mice and lens cover for the same
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
KR920001689A (ko) 반도체장치 및 그 제조방법
CN110223924A (zh) 一种晶圆级封装方法和晶圆
JPS6315453A (ja) 表面実装型半導体装置及びその製造方法
KR100373149B1 (ko) 반도체 패키지
JP2021510923A (ja) パワー半導体の表面実装パッケージ構造
CN213583783U (zh) 一种光电一体化led灯珠封装结构
JPS59119774A (ja) 光結合半導体装置
JPH0199245A (ja) Ｉｃパッケージ
CN111863800A (zh) 一种光电一体化led灯珠封装结构和方法
JPH05218507A (ja) 光半導体装置
JPS6276753A (ja) 半導体装置およびその製造方法
JPS63287045A (ja) 光半導体装置の製造方法
KR100336761B1 (ko) 적층형 버틈리드패키지 및 제조방법
JP3434633B2 (ja) 樹脂封止型半導体装置
JPS59119777A (ja) 発光表示装置
JPS5935001Y2 (ja) 光双方向性サイリスタ
JP3015245B2 (ja) 面実装型半導体素子および光結合素子
CN110875295A (zh) 一种光学生物识别芯片封装结构
KR910008079Y1 (ko) 2칩 1디바이스 패키지용 리드 프레임
CN103152008B (zh) 凹陷型金属基座电阻焊微型石英晶体谐振器
JPH0350776A (ja) 光学装置の製造方法
JP2002094124A (ja) 面実装部品の製造方法
KR20010036182A (ko) 적층형 비엘피 패키지 및 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent