DE10149929A1

DE10149929A1 - A/D-Wandler

Info

Publication number: DE10149929A1
Application number: DE10149929A
Authority: DE
Inventors: Katsuyoshi Nishii; Takamoto Watanabe
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2000-10-11
Filing date: 2001-10-10
Publication date: 2002-05-08
Anticipated expiration: 2021-10-11
Also published as: DE10149929B4; JP2002118467A; US20020060638A1; US6466151B2

Abstract

Ein analog-zu-digital umzuwandelndes analoges Eingangsspannungssignal wird einem Ringgatter-Verzögerungsschaltkreis, welcher in einem Ring in Reihe geschaltete invertierende Schaltkreise enthält, als deren Speisespannung zugeführt. Das Intervall, in welchem ein Impuls in dem Ring zirkuliert, ändert sich mit dem analogen Eingangsspannungssignal. Die Anzahl von Zirkulierungen des Impulses und die Position des Impulses für ein vorbestimmtes Intervall werden jeweils erfaßt durch einen Zähler, um höherwertige Bits bereitzustellen und durch einen Impulspositionsdetektor, um niederwertige Bits eines A/D-Umwandlungsergebnisses des analogen Eingangsspannungssignals bereizustellen. Der Zähler und der Impulspositionsdetektor sind in einem Kodierungsprozeßblock enthalten, welcher durch eine konstante Spannung, welche sich von dem analogen Eingangsspannungssignal an dem Ringgatter-Verzögerungsschaltkreis unterscheidet, betrieben wird.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung

Diese Erfindung bezieht sich auf einen A/D-Wandler zum Umwandeln einer Spannung eines analogen Eingangsspan nungssignals in digitale Daten.

2. Beschreibung des Stands der Technik

Ein A/D-Wandler zum Umwandeln einer Spannung eines analogen Eingangsspannungssignals in digitale Daten mit einem Ringgatter-Verzögerungsschaltkreis ist bekannt. Die gleichen Erfinder der vorliegenden Erfindung haben diesen Stand der Technik in dem US-Patent Nr. 5,396,247 offen bart. Die Ringgatter-Verzögerungsschaltung wird auch im Impulszirkulierschaltung bezeichnet. Die Impulszirkulier schaltung umfaßt eine Mehrzahl von Invertierschaltungen, welche, um einen Impuls zu zirkulieren, in einem Ring in Reihe geschaltet sind, um den Impuls wiederholt auszuge ben. Dieser A/D-Wandler besitzt keinen besonderen analo gen Schaltkreis, so daß die Schaltungsfläche auf einem Substrat eines integrierten Schaltkreises verringert wer den kann.

Fig. 16 ist ein Blockdiagramm dieses A/D-Wandlers 100 nach dem Stand der Technik. Dieser A/D-Wandler 100 nach dem Stand der Technik umfaßt eine Impulszirkulierschal tung (Ringgatter-Verzögerungsschaltung) 110, einen Ein gangsanschluß 102a, einen Zähler 112, eine Impulspositi ons-Bestimmungsschaltung 116, einen Kodierer 118, eine Signalverarbeitungsschaltung 119 und eine Steuerschaltung 104.

Die Impulszirkulierschaltung 110 beinhaltet eine Mehrzahl von Invertierschaltungen (ein NAND-Gatter und Invertierer), welche, um einen Impuls zu zirkulieren, in einem Ring in Reihe geschaltet sind, um den Impuls als Antwort auf ein Impulssignal PA wiederholt auszugeben. Das NAND-Gatter in der Impulszirkulierschaltung 110 be sitzt einen Steuereingang, um die Erzeugung des Impulses zu steuern. Jede Invertierschaltung verschiebt hinterein ander eine Flanke des Impulses an die nächste mit einer Verzögerung, welche in Übereinstimmung mit einer diesbe züglichen Speisespannung, d. h., dem analogen Eingangs spannungssignal Vin, variiert.

Der Zähler 112 zählt die Impulse und gibt binäre Zähldaten aus. Andererseits erfaßt die Impulspositions- Bestimmungsschaltung 116 eine Position einer der Inver tierschaltungen, welche eine Flanke des Impulses als Ant wort auf ein Impulssignal PB ausgibt. Der Kodierer 118 kodiert die Position in. Binärdaten. Die Steuerschaltung 104 erzeugt das Impulssignal PA, welches an den Steuer eingang des NAND-Gatters in der Impulszirkulierschaltung 110 angelegt wird, um die Impulszirkulierschaltung zu be treiben. Nach einem vorbestimmten Intervall nach Erzeu gung des Impulssignals PA erzeugt die Steuerschaltung 104 das Impulssignal PB, welches an die Impulspositions-Be stimmungsschaltung angelegt wird, um die Position zu be stimmen. Die Ausgangsschaltung 119 gibt A/D-Umwandlungs daten einschließlich der binären Zähldaten als höherwer tige Bits und die Binärdaten als niederwertige Bits aus.

Obwohl das US-Patent Nr. 5,396,247 nicht im einzelnen beschreibt, daß das analoge Eingangsspannungssignal in andere Schaltungen als die Impulszirkulierschaltung (Verzögerungsringschaltung) 110 eingeleitet wurde, wurde in diesem A/D-Wandler nach dem Stand der Technik das ana loge Eingangsspannungssignal an alle der Schaltkreise in dem A/D-Wandler 100 als deren Speisespannung angelegt. Dies beeinflußt den Betrieb der A/D-Umwandlungsprozeß in Bezug auf Genauigkeit, insbesondere auf Linearität (Nicht-Linearität).

Aufgrund dieser Nichtlinearität ist der Eingangsspan nungs-Dynamikbereich begrenzt, sofern eine hinreichende Genauigkeit benötigt wird.

Fig. 17 ist eine graphische Darstellung, welche die Linearität zwischen. gemessenen Spannungen und den Aus gangsdaten bei dem in Fig. 16 gezeigten A/D-Wandler nach dem Stand der Technik zeigt. Aus der gemessenen Spannung und den Ausgangsdaten wird der Linearitätsfehler NL ge rechnet. Es zeigt sich, daß, falls der Eingangsspannungs bereich (FS: gesamter Wertebereich) auf 2,0 V bis 2,2 V begrenzt wird, NL = 0,4% FS ist. Demgemäß kann ein hin reichender Eingangsspannungsbereich ohne Kompensation nicht erreicht werden.

Der Linearitätsfehler NL, wenn das analoge Eingangs spannungssignal Vin von V1 bis V2 variiert, wird unter der Annahme, daß gemessene Werte durch A(Vi) repräsen tiert werden, wenn Vin = Vi (i = 1, 2), wie folgt berech net:

Darüberhinaus wird bei dem A/D-Wandler 100 des Stands der Technik das analoge Eingangsspannungssignal Vin in dem gesamten Impulsphasendifferenz-Kodierschaltkreis 2 verwendet. Falls sich also das analoge Eingangsspannungs signal Vin schnell ändert, wird zur Stabilisierung der Spannung des des in der Impulsphasendifferenz-Kodier schaltung 2 eingeleiteten analogen Eingangsspannungssi gnals Vin ein beträchtliches Intervall benötigt.

Falls eines einer Mehrzahl von Bildsignalen hinter einander in den A/D-Wandler nach dem Stand der Technik eingeleitet wird, würde demgemäß die Speisespannung an dem Phasendifferenzkodierschaltung 2 unter instabilen Be dingungen umgewandelt werden, so daß eine stabile A/D- Wandlung nicht erreicht werden könnte.

ZUSAMMENFASSUNG DER ERFINDUNG

Die Aufgabe der vorliegenden Erfindung ist es, einen überlegenen A/D-Wandler zu schaffen bzw. den A/D-Wandler nach dem Stand der Technik zu verbessern.

Gemäß der vorliegenden Erfindung sieht ein erster Ge sichtspunkt der vorliegenden Erfindung einen A/D-Wandler vor, welcher aufweist: eine Impulszirkulierschaltung um fassend eine Mehrzahl von Invertierschaltungen, welche in einem Ring in Reihe geschaltet sind, um einen Impuls zum wiederholten Ausgeben dieses Impulses zu generieren und zu zirkulieren, wobei einer der Invertierschaltungen ein erstes Steuersignal zugeführt wird, um die Erzeugung des Impulses zu steuern, wobei jede Invertierschaltung hin tereinander eine Flanke des Impulses mit einer Verzöge rung, welche in Übereinstimmung mit einer diesbezüglichen Speisespannung variiert, an die nächste der Invertier schaltungen verschiebt; einen Eingangsanschluß zum Einge ben und Anlegen eines analogen Eingangsspannungssignals nur an eine der Invertierschaltungen als die Speisespan nung; eine Zählerschaltung zum Zählen der Impulse und als Antwort auf ein zweites Steuersignal und zum Ausgeben von binären Zähldaten; eine Impulspositions-Bestimmungsschal tung zum, Erfassen einer Position einer der Invertier schaltungen, welche eine Flanke des Impulses ausgibt, und zum Kodieren der Position in binärkodierte Daten als Ant wort auf ein zweites Steuersignal; eine Steuerschaltung zum Erzeugen des erster. Steuersignals, um die Impulszir kulierschaltung zu betreiben, und zum Erzeugen des zwei ten Steuersignals nach einem vorbestimmten Intervall seit Erzeugung des ersten Steuersignals, um die Position zu bestimmen; und eine Ausgangsschaltung zum Ausgeben von A/D-Umwandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und der binärkodierten Daten als niederwertige Bits, wobei sowohl der Zähler, die Impuls positions-Bestimmungsschaltung, die Steuerschaltung als auch die Ausgangsschaltung, nicht aber die Impulszirku lierschaltung mit einer konstanten Speisespannung ver sorgt werden.

Gemäß der vorliegenden Erfindung sieht ein zweiter Gesichtspunkt der vorliegenden Erfindung einen A/D-Wand ler auf der Grundlade des ersten Gesichtspunkts vor, wel cher weiter aufweist: eine Eingangssignal-Schalteinrich tung zum Eingeben entweder des analogen Eingangsspan nungssignals oder einer Referenzspannung in Übereinstim mung mit einem Auswahlsignal; eine Datenspeichereinrich tung zum Speichern der A/D-Umwandlungsdaten, wenn das Re ferenzsignal durch die Eingangssignal-Schalteinrichtung in den Eingangsanschluß eingegeben wird; eine Teilungs schaltung zum Teilen der A/D-Umwandlungsdaten, wenn das analoge Eingangsspannungssignal von einem Ausgang der Da tenspeichereinrichtung durch die Eingangssignal-Schalt einrichtung in den Eingangsanschluß eingegeben wird, um kompensierte A/D-Umwandlungsdaten auszugeben.

Gemäß der vorliegenden Erfindung sieht ein dritter Gesichtspunkt der vorliegenden Erfindung einen A/D-Wand ler auf der Grundlage des ersten Aspekts vor, wobei die Steuerschaltung aufweist: einen durchstimmbaren Oszilla tor zum Erzeugen eines Schwingungsssignals, dessen Fre quenz gesteuert wird; und eine Zeitablauf-Festlegungsein richtung zum Zählen des Schwingungssignals und Erzeugen der ersten und zweiten Steuersignale in Übereinstimmung mit dem Zählergebnis, wobei der A/D-Wandler weiter auf weist: eine Eingangssignal-Schalteinrichtung zum Eingeben entweder des analogen Eingangsspannungssignals, einer er sten Referenzspannung oder einer zweiten Referenzspan nung; eine erste Datenspeichereinrichtung zum Speichern der A/D-Umwandlungsdaten, wenn das erste Referenzsignal durch die Eingangssignal-Schalteinrichtung in den Ein gangsanschluß eingegeben wird; eine zweite Datenspeicher einrichtung zum Speichern der A/D-Umwandlungsdaten, wenn das zweite Referenzsignal durch die Eingangssignal- Schalteinrichtung in den Eingangsanschluß eingegeben wird; eine Schwingungsfrequenz-Steuereinrichtung zum Er halten einer Differenz zwischen Ausgängen der ersten und zweiten Speichereinrichtung und Steuern der Frequenz des durchstimmbaren Oszillators, um die Differenz einem vor bestimmten Wert anzugleichen; und eine Abweichungsberech nungseinrichtung zum Berechnen einer Abweichung der A/D- Umwandlungsdaten, wenn das analoge Eingangsspannungssi gnal von einem der Ausgänge der ersten und zweiten Daten speichereinrichtung durch die Eingangssignal-Schaltein richtung in den Eingangsanschluß eingegeben wird, und Ausgeben der berechneten Abweichung als kompensierte A/D- Umwandlungsdaten.

Gemäß der vorliegenden Erfindung sieht ein vierter Gesichtspunkt der vorliegenden Erfindung einen A/D-Wand ler auf der Grundlage des ersten bis dritten Gesichts punkts vor, welcher weiter aufweist: eine Signalauswahl einrichtung zum Eingeben einer Mehrzahl von Eingangssi gnalen und Zuführen eines der Eingangssignale an den Ein gangsanschluß als das analoge Eingangsspannungssignal.

Gemäß der vorliegenden Erfindung sieht ein fünfter Gesichtspunkt der vorliegenden Erfindung einen A/D-Wand ler vor, welcher aufweist: eine Impulszirkulierschaltung zum wiederholten Erzeugen eines Impulses, wobei dis Im pulszirkulierschaltung eine Mehrzahl von Invertierschal tungen umfaßt, welche in einem Ring in Reihe geschaltet sind, um die Impulse zu zirkulieren, wobei eine der In vertierschaltungen einen Steuereingang aufweist, um die Erzeugung des Impulses zu steuern, wobei jede Invertier schaltung hintereinander eine Flanke des Impulses mit ei ner Verzögerung, welche in Übereinstimmung mit einer diesbezüglichen Speisespannung variiert, an die nächste der Invertierschaltungen verschiebt; eine Spannungssi gnal-Erzeugungseinrichtung zum Erzeugen eines Spannungs signals als die Speisespannung in Übereinstimmung mit ei nem Auflösungssteuersignal; einen Zähler zum Zählen der Impulse und Ausgeben binärer Zähldaten; eine Impulsposi tions-Bestimmungsschaltung zum Bestimmen einer Position einer der Invertierschaltungen, welche eine Flanke des Impulses ausgibt, und Kodieren der Position in Binärda ten; einen ersten Eingangsanschluß zum Eingeben eines Startsignals, welches an den Steuereingang angelegt wird, um die Impulszirkulierschaltung zu betreiben; einen zwei ten Eingangsanschluß zum Eingeben eines Stoppsignals an die Impulspositions-Bestimmungsschaltung, um die Position zu bestimmen; eine Ausgangsschaltung zum Ausgeben von A/D-Umwandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und der Binärdaten als niederwerti ge Bits, wobei die binären Zähldaten einen zeitlichen Ab stand zwischen dem Start- und Stoppsignal anzeigen, wobei sowohl der zähler, die Impulspositions-Bestimmungsschal tung, die Steuerschaltung als auch der Ausgang, nicht aber die Impulszirkulierschaltung mit einer konstanten Speisespannung versorgt werden und die Auflösung der A/D- Umwandlungsdaten in Übereinstimmung mit dem Auflösungs steuersignal gesteuert wird.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Aufgabe und Merkmale der vorliegenden Erfindung werden leichter ersichtlich aus der nachfolgenden genauen Beschreibung in Verbindung mit den begleitenden Zeichnun gen, in welchen

Fig. 1 ein Blockdiagramm eines A/D-Wandlers gemäß ei ner ersten Ausführungsform ist;

Fig. 2 ein Blockdiagramm einer in Fig. 1 gezeigten Steuerschaltung ist;

Fig. 3A bis 3D Zeit ablaufdiagramme einer A/D-Umwand lung bezüglich der Impulssignale PA und PB aus der Steu erschaltung sind;

Fig. 4A bis 4C Zeitablaufdiagramme eines modifizier ten a/c-Umwandlungsprozesses gemäß der ersten Ausfüh rungsform sind;

Fig. 5 eine graphische Darstellung ist, welche ein Meßergebnis zeigt und die Beziehung zwischen der Spannung des analogen Eingangsspannungssignals Vin und den A/D-Um wandlungsdaten gemäß der ersten Ausführungsform zeigt;

Fig. 6 ein schematisches Schaltbild ist, welches ein Beispiel einer Signalerfassungsschaltung unter Verwendung des A/D-Wandlers gemäß der ersten Ausführungsform zeigt;

Fig. 7 eine graphische Darstellung eines A/D-Umwand lungsprozesses gemäß der ersten Ausführungsform ist, wenn der A/D-Wandler gemäß der ersten Ausführungsform in einer anderen Signalerfassungsschaltung verwendet wird,

Fig. 8 ein Blockdiagramm eines A/D-Umwandlungssystems einschließlich einer Signalschalteinrichtung 90, eines Pufferverstärkers 92 und eines A/D-Wandlers gemäß der er sten, zweiten oder dritten Ausführungsform ist;

Fig. 9 ein Blockdiagramm eines A/D-Wandlers gemäß ei ner zweiten Ausführungsform der vorliegenden Erfindung ist;

Fig. 10A bis 10F Zeitdiagramme des A/D-Wandlers ge mäß der zweiten Ausführungsform sind;

Fig. 11 eine graphische Darstellung gemäß der dritten Ausführungsform ist, welche den Dynamikbereich und die Referenzspannungen jeweils für die minimale analoge Ein gangsspannung und die maximale analoge Eingangsspannung zeigt;

Fig. 12 ein Blockdiagramm eines A/D-Wandlers gemäß einer dritten Ausführungsform ist;

Fig. 13A bis 13M Zeitdiagramme gemäß der dritten Ausführungsform sind;

Fig. 14 eine graphische Darstellung ist, welche einen Kompensationsprozeß gemäß der dritten Ausführungsform zeigt;

Fig. 15 ein Blockdiagramm eines A/D-Wandlers gemäß einer vierten Ausführungsform ist;

Fig. 16 ein Blockdiagramm eines A/D-Wandlers nach dem Stand der Technik ist; und

Fig. 17 eine graphische Darstellung ist, welche die Linearität gemäß des in Fig. 16 gezeigten A/D-Wandlers nach dem Stand der Technik zeigt.

Die gleichen oder entsprechenden Elemente oder Bau teile sind in den Zeichnungen durchgängig mit gleichen Bezugszeichen bezeichnet.

GENAUE BESCHREIBUNG DER ERFINDUNG ERSTE AUSFÜHRUNGSFORM

Fig. 1 zeigt ein. Blockdiagramm eines A/D-Wandlers ge mäß einer ersten Ausführungsform. Der A/D-Wandler 1 gemäß der ersten Ausführungsform umfaßt eine Steuerschaltung 4 zum Erzeugen von Impulssignalen PA und PB und eine Im pulsphasendifferenz-Kodierschaltung 2 zum Kodieren einer Phasendifferenz zwischen den Impulssignalen PA und PB.

Die Impulsphasendifferenz-Kodierschaltung 2 enthält eine Ringgatter-Verzögerungsschaltung (Impulszirkulier schaltung) 10, welche eine Mehrzahl von in einem Ring in Reihe geschalteten Invertierern einschließlich eines NAND-Gatters NAND und Invertierers INV umfaßt, einen Zäh ler 12 zum Zählen von Impulsen von einem Invertierer INV n unmittelbar vor dem NAND-Gatter in dem Ring, einen Si gnalspeicher (Latch) 14 zum Verriegeln von Daten aus dem Zähler 12, einen Impulspositionsdetektor 16 zum Erfassen einer Impulsflanke in dem Ring, einen Kodierer 18 zum Ko dieren der Position der Flanke in Binärdaten und eine Si gnalverarbeitungsschaltung 19 zum Ausgeben von A/D-Um wandlungsdaten DO1 einschließlich der binären Zähldaten aus dem Zähler 14 als höherwertige Bits und der binär kodierten Daten aus dem Kodierer 18 als niederwertige Bits.

Die Verriegelungsschaltung 14 und der Impulspositi onsdetektor 16 arbeiten in Reaktion auf das Impulssignal PB aus der Steuerschaltung 4. Die Signalverarbeitungs schaltung 19 erzeugt die A/D-Umwandlungsdaten DO1 durch Subtrahieren der höherwertigen Bits von den niederwerti gen Bits.

Die Invertierschaltungen in dem Ringgatter-Verzöge rungsschaltkreis 10 werden mit dem analogen Eingangsspan nungssignal Vin als eine diesbezügliche Speisespannung durch eine Spannungsversorgungsleitung 10a versorgt. An dererseits werden ein Kodierungsverarbeitungsblock 3, welcher den Zähler 12, den Signalspeicher 14, den Impuls positionsdetektor 16, den Dekodierer 18 und die Signal verarbeitungsschaltung 19 umfaßt, mit einer Speisespan nung VDDL, deren Spannung konstant ist, versorgt. Hier wird der A/D-Wandler, welcher die Ringgatter-Verzöge rungsschaltung, den Kodierungsverarbeitungsblock und die Steuerschaltung umfaßt, wobei die Ringgatter-Verzöge rungsschaltung und der Kodierungsverarbeitungsblock mit dem analogen Eingangsspannungssignal als der Speisespan nung versorgt werden, in dem US-Patent Nr. 5,396,247, an gemeldet am 15. März 1993 mit dem Titel "ANALOG-TO-DIGI TAL CONVERSION CIRCUIT HAVING A PULSE CIRCULATING PORTI ON", deren Offenbarungsgehalt hiermit durch Verweis ein geschlossen wird, offenbart. In diesem A/D-Wandler wurde die gesamte Schaltung in der Impulsphasendifferenz-Kodie rungsschaltung durch das analoge Eingangsspannungssignal betrieben, wie vorstehend erwähnt.

Unter Bezugnahme nun auf Fig. 1 beginnt die Ringgat ter-Verzögerungsschaltung 10 mit der Zirkulierung eines Impulses als Reaktion auf den Übergang des Impulssignals PA auf H und setzt das Zirkulieren des Impulses fort, so lange das Impulssignal PA gleich H ist. Im einzelnen er zeugt das NAND-Gatter NAND den Impuls als Antwort auf das Impulssignal PA. Dann invertiert die zweite Invertier schaltung, d. h. der Invertierer INV-1, seinen Ausgangspe gel als eine Flanke 96 als Antwort auf die Flanke 95 des Impulses aus dem NAND-Gatter mit einer Verzögerung. D. h., jede der Invertierschaltungen verschiebt hintereinander den Impuls. Die Anzahl der Invertierschaltungen ist unge rade. Der Zähler 12 zählt die Anzahl der Zirkulierungen. Der Signalspeicher 14 verriegelt den Zählwert in dem Zäh ler 12, wenn das Impulssignal PB gleich H wird.

Andererseits erfaßt der Impulspositionsdetektor 16 die Flanke des Impulses in dem Ringgatter-Verzögerungs schaltkreis 10 als Antwort auf das Impulssignal PB. Z. B. kann ein AND-Gatter, dessen erster Eingang mit dem Ein gang der Invertierschaltung verbunden ist und dessen zweiter Eingang mit dem Ausgang der selben Invertier schaltungen verbunden ist, die Flanke 96 erfassen. Der Dekodierer 18 erzeugt digitale Daten, welche der Position der Flanke des Impulssignals in dem Ringgatter-Verzöge rungsschaltkreis 10 entsprechen.

Der Signalverarbeitungsschaltkreis 19 erzeugt binäre Daten DO1 als A/D-Umwandlungsdaten aus den kodierten Da ten von dem Kodierer 18 und den digitalen Daten, welche in dem Signalspeicher 14 verriegelt werden. Dann leitet die Signalverarbeitungsschaltung 19 die Binärdaten DO1, welche bezüglich eines Intervalls Tc von der ansteigenden Flanke des Impulssignals PA zu der ansteigenden Flanke des Impulssignals PB durch die Datenausgangsleitung 20 nach außen.

Eine Energieversorgungsleitung 10a zum Zuführen der Energie auf die Invertierschaltungen (Invertierer und das NAND-Gatter) in dem Ringgatter-Verzögerungsschaltkreis 10 wird mit dem Eingang 2a zum Empfangen des analog-zu-digi tal umzuwandelnden analogen Eingangsspannungssignals Vin verbunden. Somit werden jeweilige Invertierschaltungen mit dem analogen Eingangsspannungssignal als die Speise spannung durch die Speisespannungsleitung 10a versorgt.

Das Intervall, welcher für den Invertierungsprozeß jeder der Invertierschaltungen benötigt wird, ändert sich mit der Spannung der diesbezüglichen Speisespannung. Dem gemäß ändern sich die von der Datenausgangsleitung 20 ausgegebenen digitalen Daten DO1 mit dem Spannungspegel des analogen Eingangsspannungssignals Vin. Ist dann das Intervall Tc konstant, repräsentieren die digitalen Daten das analoge Eingangsspannungssignal Vin.

Fig. 2 zeigt den Aufbau der Steuerschaltung 4. Die Steuerschaltung 4 umfaßt einen Oszillator 22 zum Erzeugen eines Schwingungssignals CK, einen Zähler 24 zum Zählen des Schwingungssignals und einen Dekodierer 26 zum Erzeu gen der Impulssignale PA und PB auf der Grundlage des Zählergebnisses des Zählers 24.

Fig. 3A bis 3D zeigen Zeitablaufdiagramme der A/D- Umwandlung bezüglich der Impulssignale PA und PB. Der A/D-Umwandlungsprozeß wird als Antwort auf die anstei gende Flanke des Impulssignals PA zyklisch begonnen. Nach dem vorbestimmten Intervall Tc geben der Impulsposi tionsdetektor 16, der Signalspeicher 14 und die Signal verarbeitungsschaltung 19 die Binärdaten DO1 als Antwort auf das Impulssignal PB wiederholt aus.

Demgemäß gibt der A/D-Wandler 1 die a/c-Umwandlungs daten DO1 entsprechend der Spannung eines analogen Ein gangsspannungssignals Vin aus. Darüber hinaus wird der A/D-Umwandlungsprozeß mit einer Periode, welche der Aus gangsperiode der Impulssignale PA und PB entspricht, pe riodisch ausgeführt. So ändert sich der Wert der A/D-Um wandlungsdaten DO1 zu D0, D1, D2, - in Übereinstimmung mit der Spannungsänderung des eingegebenen analogen Ein gangsspannungssignals Vin.

Bei diesem Aufbau vergrößert eine Erhöhung des Inter valls Tc von der ansteigenden Flanke des Impulssignals PA und der ansteigenden Flanke des Impulssignals PB die Auf lösung der A/D-Umwandlungsdaten DO1. Im einzelnen hal biert eine Verdopplung des Intervalls Tc die Spannung je einem Bit der A/D-Umwandlungsdaten. D. h., die Auflösung des A/D-Wandlers 1 kann willkürlich festgelegt werden, so daß eine hohe Auflösung leicht bereitgestellt werden kann. Darüber hinaus besitzt dieser A/D-Wandler 1 keinen besonderen analogen Schaltkreis, was seine Schaltungsgrö ße reduziert.

Fig. 4A bis 4C zeigen Zeitablaufdiagramme eines mo difizierten a/c-Umwandlungsprozesses. In diesem Fall zeigt das Impulssignal PA nur den aufeinanderfolgenden Beginn einer A/D-Umwandlung. Andererseits zeigt das Im pulssignal PB jeden Endzeitpunkt einer A/D-Umwandlung. Dies liefert die A/D-Umwandlungsdaten zu Abständen TC1, TC2, TC3 . . . Somit können die A/D-Umwandlungsdaten zu jedem A/D-Umwandlungsintervall durch Subtraktion des Er gebnisses des vorausgehenden A/D-Umwandlungsintervalls von dem Ergebnis des vorliegenden A/D-Umwandlungsinter valls erhalten werden.

Wie oben erwähnt, werden die Invertierschaltungen in dem Ringgatter-Verzögerungsschaltkreis 10 mit dem analo gen Eingangsspannungssignal Vin als eine Speisespannung durch die Spannungsversorgungsleitung 10a versorgt. Ande rerseits werden die Schaltung 12 einschließlich des Zäh lers 12, des Signalpeichers 14, des Impulspositionsdetek tors 16 und des Kodierers 18 sowie die Signalvearbei tungsschaltung 19 mit der Speisespannung VDDL, dessen Spannung konstant ist, versorgt. An dieser Stelle wird die Speisespannung VDDL bestimmt, um zwischen den Pegeln L und H in dem vorbestimmten Dynamikbereich des A/D-Wand lers 1 zu unterscheiden. Genauer gesagt, falls sich die Spannung des analogen Eingangsspannungssignals ändert, ändern sich die Pegel L und H des Ausgangs des Ringgat ter-Verzögerungsschaltkreises 10 ebenfalls. Wenn dann an genommen wird, daß die obere Grenze des Pegels L des Aus gangssignals des Ringgatter-Verzögerungsschaltkreises 10 gleich L_up ist und die untere Grenze des Pegels H des Ausgangssignals des Ringgatter-Verzögerungsschaltkreises 10 gleich H_low (L_up < H_low) sind, wird die Schwellwertpe gel Vth zum Unterscheiden des Ausgangsspannungspegels an den Eingängen des Zählers 12 und des Impulspositionsde tektors 16 auf den mittleren Pegel zwischen L_up und H_low, d. h., Vth ≒ (L_up + H_low)/2.

Bei dem A/D-Wandler 1, welcher die vorstehend erwähn te Struktur aufweist, ändert sich die Betriebscharakteri stik des Kodierungsverarbeitungsblocks 3 nicht, obwohl sich die Spannung des analogen Eingangsspannungssignals Vin ändert. Darüber hinaus können, falls sich die Span nung des analogen Eingangsspannungssignals Vin innerhalb des vorstehend erwähnten Dynamikbereichs ändert, die Pe gel von Ausgangssignalen aus dem Ringgatter-Verzögerungs schaltkreis 10 korrekt unterschieden werden.

Dies beseitigt die Nichtlinearität in einem A/D-Um wandlungsergebnis aufgrund der ungünstigen Betriebscha rakteristik, welche durch Anlegen des analogen Eingangs spannungssignals Vin an die von den Invertierschaltungen verschiedenen Schaltkreise in dem Ringgatter-Verzöge rungsschaltkreis 10 als die Speisespannung hervorgerufen wird.

Demzufolge stellt der A/D-Wandler 1 gemäß dieser Aus führungsform, falls der zulässige Fehler festgelegt ist, einen größeren Eingangsdynamikbereich bereit. Falls der Eingangsdynamikbereich festgelegt ist, stellt dieser A/D- Wandler 1 ein genaueres A/D-Umwandlungsergebnis bereit.

Fig. 5 zeigt eine graphische Darstellung, welche ein Meßergebnis zeigt und die Beziehung zwischen der Spannung eines analogen Eingangsspannungssignals Vin und dem A/D- Umwandlungsergebnis, d. h. die A/D-Umwandlungsdaten DO1 zeigt. Der Erfinder berechnet den Linearitätsfehler NL unter der Annahme, daß der Dynamikbereich des analogen Eingangsspannungssignals Vin von 1,4 V bis 2,2 V reicht. Dann wird der Linearitätsfehler NL ungefähr 0,26%, was eine beträchtliche Verbesserung gegenüber dem in Fig. 16 gezeigten A/D-Wandler nach dem Stand der Technik dar stellt, welcher einen Linearitätsfehler NL ≒ 10% zeigt, falls der Dynamikbereich von 2,0 V bis 2,2 V reicht.

Weil der A/D-Wandler 1 gemäß der ersten Ausführungs form das analoge Eingangsspannungssignal Vin in die digi talen Daten ohne irgendwelche besonderen analogen Schalt kreise umwandeln kann, kann er darüberhinaus eine genaue A/D-Umwandlung bereitstellen, wenn auch die Umgebungstem peratur hoch ist. Falls der A/D-Wandler 1 in einer Signal erfassungsschaltung einschließlich eines Sensorelements 28 eingesetzt wird, wie in Fig. 6 gezeigt, können daher die Einsatzbedingungen des Sensorelements 28 erweitert werden. In Fig. 6 weist das Sensorelement 28 eine Brückenstruktur auf, welche mit einer Speisespannung Vcc versorgt wird, und seine Ausgangsspannung ändert sich mit einer physikalischen Größe (Druck, Beschleunigung, magne tisches Feld oder dergleichen). Dem A/D-Wandler 1 wird der Ausgang der Brückenstruktur als das analoge Eingangs spannungssignal Vin zugeführt, um die A/D-Umwandlungsda ten DO1 bereitzustellen, welche der Spannung des Ausgangs der Brücke entsprechen.

In dem Fall, daß dieser A/D-Wandler 1 in dieser Weise in der Signalerfassungsschaltung verwendet wird, und falls die Impedanz des Sensorelements 28 so groß ist, daß der A/D-Wandler 1 nicht richtig arbeitet, genügt es, eine allgemeine Impedanzumwandlungsschaltung wie etwa eine Spannungsfolgerschaltung, eine Sourcefolgerschaltung oder dergleichen zwischen dem Sensorelement 28 und dem A/D- Wandler 1 hinzuzufügen.

Falls darüber hinaus ein Hall-Element als das Sensor element 28 anstelle der Brückenschaltung verwendet wird, wird die Hall-Spannung an den A/D-Wandler als das analoge Eingangsspannungssignal Vin angelegt.

Weil die A/D-Umwandlungsdaten DO1, welche durch den A/D-Wandler 1 ausgegeben werden, sich mit der Spannung des analogen Eingangsspannungssignals Vin ändern, wie in Fig. 7 gezeigt, kann darüberhinaus eine logische Schal tung zum Ausgeben eines Pegels H, wenn die A/D-Umwand lungsdaten DO1 ansteigen; und Äusgeben eines Pegels L, wenn die A/D-Umwandlungsdaten DO1 fallen, um ein sich in Phase mit dem Erfassungssignal änderndes Ausgangsimpuls signal bereitzustellen, als eine zusätzliche Ausgangs schaltung vorgesehen werden.

Fig. 8 ist ein Blockdiagramm eines A/D-Umwandlungssy stems, welches ein Signalumschaltnetz 90, einen Puffer verstärker 92 und den A/D-Wandler 1, 1a oder 1b umfaßt. In diesem System gibt das Signalumschaltnetz 90 eines der Signale S1 bis Sn zur fortlaufenden A/D-Umwandlung auf einanderfolgend, d. h. schaltbar durch den Pufferverstär ker 92 und den Eingangsanschluß 2a ein, um es in den A/D- Wandler 1 einzuleiten.

Da der Kodierungsverarbeitungsblock 3 bei dieser Struktur ohne Beeinflussung des analogen Eingangsspan nungssignals Vin arbeitet, auch wenn sich das analoge Eingangsspannungssignal Vin aufgrund des Betriebs des Si gnalumschaltnetzes 90 schnell ändert, liefert diese Struktur ein stabiles A/D-Umwandlungsergebnis. Dieser A/D-Wandler 1 kann z. B. verwendet werden, um die Aus gangssignale jeweiliger Bildpunkte in einem Bildsensor umzuwandeln.

Dieser A/D-Wandler 1 gemäß der ersten Ausführungsform liefert eine genaue A/D-Umwandlung auch bei hoher Tempe ratur, weil die A/D-Umwandlung unter Verwendung einer Än derung in den Invertierprozeßintervallen der Invertier schaltungen in dem Ringgatter-Verzögerungsschaltkreis 10 bewirkt wird. Allerdings ändern sich die Invertierprozeß intervalle noch immer mit der Temperatur. Eine Änderung der Invertierprozeßintervalle beeinflußt das A/D-Umwand lungsergebnis.

Ein A/D-Wandler mit gegen die Temperaturänderung kom pensierten A/D-Umwandlungsdaten wird in der zweiten Aus führungsform beschrieben.

ZWEITE AUSFÜHRUNGSFORM

Fig. 9 ist ein Blockdiagramm eines A/D-Wandlers 1a gemäß einer zweiten Ausführungsform der vorliegenden Er findung. Der A/D-Wandler 1a gemäß der zweiten kusfüh rungsform enthält eine Impulsphasendifferenz-Kodierungs schaltung 32, eine Steuerschaltung 34, einen Schalter 36, Register 38 und 40, einen Schalter 42 und einen Dividie rer 44.

Die Impulsphasendifferenz-Kodierungsschaltung 32 weist die selbe Struktur wie die Impulsphasendifferenz- Kodierungschaltung 2 gemäß der ersten Ausführungsform auf. Die Steuerschaltung 34 weist die selbe Struktur wie die Steuerschaltung 4 in der ersten Ausführungsform zum Erzeugen der Impulssignale PA und PB und weiter zum Erzeugen eines Auswahlsignals SEL, welches zu einer gege benen Zeitabstimmung nach der ansteigenden Flanke des Impulssignals PB invertiert wird, auf. Der Schalter 36 gibt entweder das analoge Eingangsspannungssignal Vin oder eine Referenzspannung Vr als Antwort auf das Auswahlsignal SEL ein.

Das Register 38 speichert die A/D-Umwandlungsdaten DVin der analogen Eingangsspannung Vi aus der Impulspha sendifferenz-Kodierungsschaltung 32 durch den Schalter 42. Das Register 40 speichert die A/D-Umwandlungsdaten DR der Referenzspannung VR aus der Impulsphasenreferenz-Ko dierungsschaltung 32 durch den Schalter 42. Der Schalter 42 leitet die A/D-Limwandlungsdaten DO1 in entweder das Register 38 als A/D-Umwandlungsdaten DVin oder das Regi ster 40 als A/D-Umwandlungsdaten DR in Übereinstimmung mit dem Auswahlsignal SEL ein. Der Dividierer 44 divi diert die A/D-Umwandlungsdaten DVin durch die A/D-Umwand lungsdaten DR, um die A/D-Umwandlungsdaten DVin zu kom pensieren, um die kompensierten A/D-Umwandlungsdaten DO2 auszugeben.

Darüber hinaus werden die Steuerschaltung 34, der Schalter 36, die Register 38 und 40, der Schalter 42 und der Dividierer 44, nicht aber die Impulsphasendifferenz- Kodierungsschaltung 32 durch eine konstante Speisespan nung, welche die gleiche oder eine andere als die Speise spannung VDDL für den Kodierungsprozeßblock 3 sein kann, betrieben. Daher ist der A/D-Umwandlungsprozeß genau.

Fig. 10A bis 10F sind Zeitdiagramme des A/D-Wandlers 1a gemäß der zweiten Ausführungsform. Der Schalter 36 gibt abwechselnd das analoge Eingangsspannungssignal Vin und die Referenzspannung RV als seine Ausgänge VD1 als Antwort auf das Auswahlsignal SEL aus. Dann gibt die Im pulsphasendifferenz-Kodierungsschaltung 32 abwechselnd die A/D-Umwandlungsdaten DVin und DR entsprechend dem analogen Eingangsspannungssignal Vin und der Referenz spannung VR aus.

Die A/D-Umwandlungsdaten DVin aus der Impulsphasen differenz-Kodierungsschaltung 32 werden im dem Register 38 gespeichert, und die A/D-Umwandlungsdaten DR werden in dem Register 40 gespeichert.

Der Dividierer 44 dividiert die A/D-Umwandlungsdaten Vin durch die A/D-Umwandlungsdaten DR, um kompensierte A/D-Umwandlungsdaten DO2 auszugeben.

Wie vorstehend erwähnt, ändern sich, auch wenn sich die Invertierprozeßintervalle der Invertierschaltungen (NAND und INV) in Übereinstimmung mit der Temperatur än dern und somit die A/D-Umwandlungsdaten DVin, welche das analoge Eingangsspannungssignal Vin anzeigen, variieren, die A/D-Umwandlungsdaten DR, welche die Referenzspannung DR anzeigen, bei dem A/D-Wandler 1a ebenfalls in ähnli cher Weise, so daß die Änderung in den A/D-Umwandlungsda ten DVin durch die Änderung in den A/D-Umwandlungsdaten DR durch Teilen ausgelöscht wird.

Die Referenzspannung DR wird z. B. durch einen Span nungsteiler (nicht dargestellt) erzeugt. Der Spannungs teiler ist parallel mit einer Erfassungsschaltung (nicht dargestellt), welche das analoge Eingangsspannungssignal bezüglich der an diese Erfassungsschaltung angelegten Speisespannung erzeugt, verbunden. Die Erfassungsschal tung kann eine Meßwiderstandsschaltung, welche erste und zweite in Serie miteinander verbundene Meßwiderstände um faßt, sein, wobei das analoge Eingangsspannungssignal an dem Verbindungspunkt dieser ersten und zweiten Sensorwi derstände ausgegeben wird. Darüberhinaus ist der Span nungsteiler in der Nähe der Erfassungsschaltung angeord net, um deren Temperaturen anzugleichen. Die Spannung der Referenzspannung DR wird durch das Verhältnis der Wider stände der darin enthaltenen Widerstände in Übereinstim mung mit der erforderlichen Spannung bestimmt. Demzufolge ändert sich die Referenzspannung DR mit der analogen Ein gangsspannung, so daß die A/C-Umwandlungsdaten kompen siert werden.

Der A/D-Wandler 1a gibt die in Übereinstimmung mit der Temperatur unter Verwendung des Dividierers, wie zu vor erwähnt, umgewandelten A/D-Umwandlungsdaten aus. Als nächstes wird in der dritten Ausführungsform ein einen PLL verwendender A/D-Wandler des Selbstkompensationstyps beschrieben.

DRITTE AUSFÜHRUNGSFORM

Fig. 11 ist eine graphische Darstellung gemäß einer dritten Ausführungsform, welche jeweils den Dynamikbe reich und die Referenzspannungen VR1 und VR2 für die mi nimale analoge Eingangsspannung Vin und die maximale ana loge Eingangsspannung Vin zeigt. Fig. 12 ist ein Block diagramm eines A/D-Wandlers 1b gemäß der dritten Ausfüh rungsform.

Der A/D-Wandler 1b verwendet dfa Referenzspannungen VR1 und VR2, um das A/D-Umwandlungsergebnis zu kompensie ren. Im einzelnen wird das Intervall Tc von der anstei genden Flanke der Impulssignale PA und PB zur Kompensa tion mit einem PLL gesteuert, um die Differenz zwischen dem A/D-Umwandlungsergebnis DR1, welches die minimale analoge Eingangsspannung VR1 zeigt, und der maximalen analogen Eingangsspannung VR2 konstant zu machen, z. B. 1100 - 1000 = 100, wenn auch die Temperatur variiert.

Falls z. B. angenommen wird, daß VR1 = 4,5 V und VR2 = 5,5 V, dann ist die Spannung je einem Bit (LSB), d. h. die Spannungsauflösung gegeben durch:

LSB = (VR2 - VR1)/(DR2 - DR4)
= 1000 mv/100 = 10 mV

Falls hier angenommen wird, daß die Differenz zwi schen der minimalen Spannung VR1 und dem analogen Ein gangsspannungssignal Vin VS ist und daß die A/D-Umwand lungsdaten DO1 linear von dem minimalen Spannungssignal VR1 bis zu dem maximalen Spannungssignal VR2 variieren, ist die Differenzspannung VS zwischen dem analogen Ein gangsspannungssignal Vin und dem minimalen Spannungssi gnal VR1 gegeben durch:

VS = LSB.(DVin - DR1)

Das analoge Eingangsspannungssignal Vin ist gegeben durch:

Vin = VR1 + LSB.(DVin - DR1)

Fig. 12 zeigt eine solche Struktur eines A/D-Wandlers 1b gemäß der dritten Ausführungsform. Fig. 13A bis 13M sind Zeitdiagramme gemäß der dritten Ausführungsform.

Der A/D-Wandler 1b umfaßt einen Schalter 62 zum Ein geben entweder der minimalen Spannung VR1, des analogen Eingangsspannungssignals Vin oder der maximalen Spannung VR2, die Impulsphasendifferenz-Kodierungsschaltung 52, welche die gleiche Struktur wie die der ersten Ausfüh rungsform aufweist, eine Steuerschaltung 54, welche eine ähnliche Schaltungsstruktur wie die der ersten Ausfüh rungsform aufweist, Register 64, 66 und 68, einen Schal ter 70 zum Ausgeben des A/D-Umwandlungsergebnisses an ei nes der Register 66, 68 oder 68, Subtrahierer 72, 74 und 82, einen digitalen Schleifenfilter 76, einen Addierer 78, ein Register 80 und ein Kompensations-ROM 84.

Die Steuerschaltung 54 umfaßt einen digital gesteuer ten Oszillator 56, dessen Schwingungsfrequenz mittels di gitaler Daten DC3 gesteuert werden kann, einen Zähler 58 zum Zählen des Schwingungssignals CK aus dem digital ge steuerten Oszillator 56, und einen Dekodierer 60 zum Er zeugen der Impulssignale PA und PB auf der Grundlage der Zählergebnisse des Zählers 58 und, zu einer gegebenen Zeitabstimmung nach der ansteigenden Flanke des Impulssi gnals PB, Erzeugen eines drei Zustände anzeigenden Aus wahlsignal SEL3. Die Schwingungsfrequenz des digital ge steuerten Oszillators 56 wird mit den Daten DC3 aus dem Register 80 gesteuert, um das Intervall Tc zwischen den Impulssignalen PA und PB zu steuern.

Der Schalter 62 legt als Antwort auf das Auswahlsi gnal SEL3 entweder die minimale Spannung VR1, das analoge Eingangsspannungssignal Vin oder die maximale Spannung VR2 an den Eingangsanschluß 52a der Impulsphasendiffe renz-Kodierungsschaltung 52 an.

Der Schalter 70 leitet als Antwort auf das Auswahlsi gnal SEL3 den Ausgang der Impulsphasendifferenz-Kodie rungsschaltung 52 nacheinander in entweder das Register 66, das Register 68 oder das Register 64 ein.

Um das Intervall Tc zu steuern, um die Differenz zwi schen den A/D-Umwandlungsdaten DR2 entsprechend dem maxi malen Spannungssignal VR2 und den A/D-Umwandlungsdaten DR1 entsprechend dem minimalen Spannungssignal VR1 bei einem konstanten Wert DB aufrechtzuerhalten, wird die nachstehende Verarbeitung ausgeführt.

Der Subtrahierer 72 subtrahiert die digitalen Daten DR1, welche in dem Register 66 gespeichert sind, von den digitalen Daten DR2, um die Differenz ΔDR12 (= DR2 - DR1) bereitzustellen. Der Subtrahierer 74 erhält die Differenz DC1 (= DBS - ΔD12) zwischen der Differenz ΔDR12 und den Referenzdaten DBS, wobei das Intervall Tc zwischen den ansteigenden Flanken der Impulssignale PA und PB bestimmt wird.

Das Ergebnis DC1 des Subtrahierers 74 wird in den di gitalen Schleifenfilter 76 eingeleitet. Der digitale Schleifenfilter 76 entfernt hochfrequentes Rauschen, um Daten DC2 auszugeben. Der Addierer 78 addiert die Daten DC2 zu Steuerdaten DC3, welche die Schwingungsfrequenz des digital gesteuerten Oszillators 56 bestimmten. Das Additionsergebnis wird in dem Register 80 gespeichert, um die Steuerdaten DC3 zu kompensieren.

Als Ergebnis werden, falls die Differenz DC1 zwischen ΔD12 und den Referenzdaten DBS positiv ist, die positiven Daten DC2 zu den vorliegenden Steuerdaten DC3 addiert, so daß die Steuerdaten DC3, welche in den digital gesteuer ten Oszillator 56 eingegeben werden, ansteigen. Dies er höht die Schwingungsfrequenz des digital gesteuerten Os zillators 56, so daß das Intervall Tc zwischen der an steigenden Flanke des Impulssignals PA und PB verkürzt wird. Falls andererseits die Differenz DC1 zwischen ΔDR12 und den Referenzdaten DES negativ ist, werden die negati ven Daten DC2 zu den vorliegenden Steuerdaten DC3 ad diert, so daß die Steuerdaten DC3, welche in den digital gesteuerten Oszillator 56 eingegeben werden, abfallen. Dies verringert die Schwingungsfrequenz des digital ge steuerten Oszillators 56, so daß das Intervall Tc zwi schen den Impulssignalen PA und PB größer wird.

Darüberhinaus subtrahiert der Subtrahierer 82 die di gitalen Daten DR1, welche dem in dem Register 66 gespei cherten minimalen Spannungssignal VR1 entsprechen, von den digitalen Daten DVin, welche dem in dem Register 64 gespeicherten Spannungssignal Vin entsprechen, d. h. be rechnet die Differenz DO3 (= DVin - DR1). Des weiteren kompensiert das Kompensations-ROM 84 das Rechenergebnis DO3, um die kompensierten digitalen Daten DO4 auszugeben.

D. h., der Subtrahierer 82 erhält die dem Spannungssi gnal Vin entsprechenden digitalen Daten DO3 aus der Refe renz des gleichen Spannungssignals VR1 durch Subtrahieren von DR1 von DVin. Das Rechenergebnis DO3 ändert sich mit der Änderung des Spannungssignals Vin nicht linear, wie in Fig. 14 gezeigt. Dann werden in dieser Ausführungsform die Kompensationswerte entsprechend dieser Charakteristik in dem Kompensations-ROM 84 gespeichert. Das Kompensati ons-ROM 84 kompensiert die digitalen Daten DO3 mit diesen Kompensationswerten, um die digitalen Daten DO4, welche sich mit der Änderung des Spannungssignals Vin linear än dern, auszugeben.

Der Grund, warum sich die digitalen Daten DO3 mit der Änderung des Spannungssignals Vin linear ändern, ist hier, daß die Verzögerungsintervalle der Invertierschal tungen wie etwa dem NAND-Gatter und den Invertierern INV, welche den Ringgatter-Verzögerungsschaltkreis 10 ausbil den, sich nicht linear mit der Änderung der diesbezügli chen Speisespannung ändern.

Ähnlich wie in der zweiten Ausführungsform werden au ßerdem entsprechende andere Schaltungen als die Impul sphasendifferenz-Kodierungsschaltung 52 mit einer kon stanten Speisespannung, welche dieselbe oder eine andere als die Speisespannung VDDL für den Kodierungsprozeßblock 3 sein kann, betrieben.

Wie vorstehend erwähnt, wird in dem A/D-Wandler 1b gemäß dieser Ausführungsform das digitale PLL durch die Subtrahierer 72 und 74, den digitalen Schleifenfilter 76, den Addierer 78, das Register 80 und den digital gesteu erten Oszillator 56 zum Steuern des Intervalls Tc zwi schen den ansteigenden Flanken der Impulssignale PA und PB ausgebildet, um die Differenz ΔD12 zwischen den digi talen Daten DR1 und DR2 gleich den Referenzdaten DBS zu machen, welche konstant und gleich 100 ist.

Diese Struktur stellt digitalen Daten DO3 bereit, welche immer dem analogen Eingangsspannungssignal Vin entsprechen, obwohl sich die Invertierprozeßintervalle der Invertierschaltungen in der Impulsphasendifferenz-Ko dierungsschaltung 52 mit der Temperatur oder dergleichen ändern. Darüberhinaus sieht diese Ausführungsform das Kompensations-ROM 84 zum Kompensieren der digitalen Daten DO3 vor, so daß die digitalen Daten DO4, welche sich li near mit dem analogen Eingangsspannungssignal Vin ändern.

Darüber hinaus wird in dieser Ausführungsform das Kompensations-ROM 84 zum Erzielen der digitalen Daten DO4 verwendet, welche sich mit der Änderung des analogen Ein gangsspannungssignals Vin linear ändern. Allerdings ist es auch möglich, das Kompensations-ROM 84 zum Bereitstel len einer gegebenen Charakteristik der digitalen Daten DO4 wie etwa einer Sinuskurve oder dergleichen durch Än dern der in dem Kompensations-ROM 84 gespeicherten Kom pensationsdaten zu verwenden.

Darüber hinaus wird der digital gesteuerte Oszillator 56 als der Oszillator in der Steuerschaltung 54 verwen det, so daß die digitalen Daten aus dem Register 80 ver wendet werden können, um die Schwingungsfrequenz des Os zillators unverändert zu steuern, was den Schaltungsauf bau vereinfacht.

Im einzelnen ist es, um einen PLL auszubilden, auch möglich, einen analogen spannungsgesteuerten Oszillator (VCO) als den Oszillator zu verwenden. Allerdings erfor dert ein solcher Aufbau des weiteren einen D/C-Wandler und erlaubt es nicht, die Steuerdaten DC3 direkt in den Oszillator 56 einzuleiten.

Als einen digital gesteuerten Oszillator gab es Os zillatoren, in welchen ein feststehendes Schwingungssi gnal von einem schwingenden Element aus Quarzkristall ge teilt wird. Ein solcher Oszillator erhält die gewünschte Schwingungsfrequenz durch Frequenzteilung des Taktsi gnals, so daß die resultierende Taktfrequenz relativ ge ring wird, d. h., niedriger als 100 kHz. So ist es wün schenswert, einen digital gesteuerten Oszillator 56 zu verwenden. Der digital gesteuerte Oszillator 56 kann von einer Bauart sein, welche in der US-Patentanmeldung Nr. 956,955, angemeldet am 2. Oktober 1992 mit dem Titel "VARIABLE-FREQUENCY OSCILLATION CIRCUIT AND A DIGITALLY CONTROLLED OSCILLATOR", deren Offenbarungsgehalt hiermit durch Verweis eingeschlossen wird. Dieser digital gesteu erte Oszillator verwendet den Ringoszillator, welcher die ähnliche Struktur wie der Ringgatter-Verzögerungsschalt kreis 10 gemäß der vorliegenden Erfindung aufweist, so daß er die Schwingungsfrequenz bis zu mehreren zehn Mega hertz steuern kann.

VIERTE AUSFÜHRUNGSFORM

In den vorstehend erwähnten Ausführungsformen wird das analoge Eingangsspannungssignal Vin einer A/D-Umwand lung unterzogen. Andererseits führt der A/D-Wandler gemäß der vierten Ausführungsform eine A/D-Umwandlung des In tervalls zwischen Eingängen der Impulssignale PA und PB durch. Anders gesagt, der A/D-Wandler mißt dieses Inter vall.

Fig. 15 ist ein Blockdiagramm eines A/D-Wandlers ge mäß der vierten Ausführungsform. Der A/D-Wandler gemäß der vierten Ausführungsform weist im wesentlichen die gleiche Struktur wie der der ersten Ausführungsform auf. Der Unterschied ist, daß die Steuerschaltung 4 weggelas sen wird, andererseits jedoch Eingangsanschlüsse 2r und 2d vorgesehen werden, um die Impulssignale PA und PB ein zugeben, welche jeweils Beginn und Ende des A/D-Umwand lungsprozesses der Ringgatter-Verzögerungsschaltung 10 anzeigen. Darüberhinaus wird weiter eine Auflösungssteu erschaltung 94 vorgesehen, um das analoge Eingangsspan nungssignal in die Energieversorgungsleitung 10a der In vertierschaltungen in dem Ringgatter-Verzögerungsschalt kreis 10 einzuleiten. Der Bereich des analogen Eingangs spannungssignals aus der Auflösungssteuerschaltung 94 ist derselbe wie der Dynamikbereich des analogen Eingangs spannungssignals Vin in der ersten Ausführungsform.

Dieser A/D-Wandler 1c liefert ein A/D-Umwandlungser gebnis, welches sich in Übereinstimmung mit dem Zeitin tervall von der Eingabe des Impulssignals PA bis zur Ein gabe des Impulssignals PE als die digitalen Daten DO1 in der Datenausgangsleitung 20 ändert. Falls die Stellspan nung in der Auflösungssteuerschaltung 94 in Übereinstim mung mit dem Auflösungssteuersignal 94a gesteuert wird, ändert sich darüberhinaus der Rechenzyklus der Impulse, so daß sich die Auflösung des A/D-Wandlers 1c ändert.

Hier wird der Kodierungsprozeßblock 3 nicht durch die Auflösungssteuerschaltung 94 betrieben, sondern durch die unterschiedliche Speisespannung VDDL betrieben, welche konstant ist. Dies liefert eine genaue Messung des Zeit intervalls zwischen den Impulssignalen PA und PB, weil sich die Auflösung mit der analogen Spannung aus der Auf lösungssteuerschaltung 94 linear ändert.

Die A/D-Wandler 1a und 1b gemäß der zweiten und drit ten Ausführungsform können mit einem analogen Eingangs spannungssignal Vin durch das Signalumschaltnetz 90 und den Pufferverstärker 92 versorgt werden, wie in Fig. 8 gezeigt.

Claims

1. A/D-Wandler, welcher aufweist:
eine Impulszirkulierschaltung umfassend eine Mehrzahl von Invertierschaltungen, welche in einem Ring in Reihe geschaltet sind, um einen Impuls zum wiederholten Ausgeben dieses Impulses zu generieren und zu zirkulieren, wobei einer der Invertierschal tungen ein erstes Steuersignal zugeführt wird, um die Erzeugung des Impulses zu steuern, wobei jede Invertierschaltung hintereinander eine Flanke des Impulses mit einer Verzögerung, welche in Überein stimmung mit einer diesbezüglichen Speisespannung variiert, an die nächste der Invertierschaltungen verschiebt;
einen Eingangsanschluß zum Eingeben und Zufüh ren eines analogen Eingangsspannungssignals nur ei ner der Invertierschaltungen als die Speisespannung;
eine Zählerschaltung zum Zählen der Impulse und als Antwort auf ein zweites Steuersignal und zum Ausgeben von binären Zähldaten;
eine Impulspositions-Bestimmungsschaltung zum Erfassen einer Position einer der Invertierschaltun gen, welche eine Flanke des Impulses ausgibt, und zum Kodieren der Position in binärkodierte Daten als Antwort auf ein zweites Steuersignal;
eine Steuerschaltung zum Erzeugen des ersten Steuersignals, um die Impulszirkulierschaltung zu betreiben, und zum Erzeugen des zweiten Steuersi gnals nach einem vorbestimmten Intervall seit Erzeu gung des ersten Steuersignals, um die Position zu bestimmen; und
eine Ausgangsschaltung zum Ausgeben von A/D-Um wandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und der binärkodierten Daten als niederwertige Bits, wobei sowohl der Zähler, die Impulspositions-Bestimmungsschaltung, die Steuer schaltung als auch die Ausgangsschaltung, nicht aber die Impulszirkulierschaltung mit einer konstanten Speisespannung versorgt werden.

2. A/D-Wandler nach Anspruch 1, welcher weiter auf weist:
eine Eingangssignal-Schalteinrichtung zum Ein geben entweder des analogen Eingangsspannungssignals oder einer Referenzspannung in Übereinstimmung mit einem Auswahlsignal;
eine Datenspeichereinrichtung zum Speichern der A/D-Umwandlungsdaten, wenn das Referenzsignal durch die Eingangssignal-Schalteinrichtung in den Ein gangsanschluß eingegeben wird;
eine Teilungsschaltung zum Teilen der A/D-Um wandlungsdaten, wenn das analoge Eingangsspannungs signal von einem Ausgang der Datenspeichereinrich tung durch die Eingangssignal-Schalteinrichtung in den Eingangsanschluß eingegeben wird, um kompensier te A/D-Umwandlungsdaten auszugeben.

3. A/D-Wandler nach Anspruch 1, wobei die Steuerschal tung aufweist:
einen durchstimmbaren Oszillator zum Erzeugen eines Schwingungsssignals, dessen Frequenz gesteuert wird; und
eine Zeitablauf-Festlegungseinrichtung zum Zäh len des Schwingungssignals und Erzeugen der ersten und zweiten Steuersignale in Übereinstimmung mit dem Zählergebnis, wobei der A/D-Wandler weiter aufweist:
eine Eingangssignal-Schalteinrichtung zum Ein geben entweder des analogen Eingangsspannungssi gnals, einer ersten Referenzspannung oder einer zweiten Referenzspannung;
eine erste Datenspeichereinrichtung zum Spei chern der A/D-Umwandlungsdaten, wenn das erste Refe renzsignal durch die Eingangssignal-Schalteinrich tung in den Eingangsanschluß eingegeben wird;
eine zweite Datenspeichereinrichtung zum Spei chern der A/D-Umwandlungsdaten, wenn das zweite Re ferenzsignal durch die Eingangssignal-Schalteinrich tung in den Eingangsanschluß eingegeben wird;
eine Schwingungsfrequenz-Steuereinrichtung zum Erhalten einer Differenz zwischen Ausgängen der er sten und zweiten Speichereinrichtung und Steuern der Frequenz des durchstimmbaren Oszillators, um die Differenz einem vorbestimmten Wert anzugleichen; und
eine Abweichungsberechnungseinrichtung zum Be rechnen einer Abweichung der A/D-Umwandlungsdaten, wenn das analoge Eingangsspannungssignal von einem der Ausgänge der ersten und zweiten Datenspeicher einrichtungen durch die Eingangssignal-Schaltein richtung in den Eingangsanschluß eingegeben wird, und Ausgeben der berechneten Abweichung als kompen sierte A/D-Umwandlungsdaten.

4. A/D-Wandler nach Anspruch 1, welcher weiter auf weist:
eine Signalauswahleinrichtung zum Eingeben ei ner Mehrzahl von Eingangssignalen und Zuführen eines der Eingangssignale an den Eingangsanschluß als das analoge Eingangsspannungssignal.

5. A/D-Wandler nach Anspruch 2, welcher weiter auf weist:
eine Signalauswahleinrichtung zum Eingeben ei ner Mehrzahl von Eingangsslgnalen und Zuführen eines der Eingangssignale an den Eingangsanschluß als das analoge Eingangsspannungssignal.

6. A/D-Wandler nach Anspruch 3, welcher weiter auf weist:
eine Signalauswahleinrichtung zum Eingeben ei ner Mehrzahl von Eingangssignalen und Zuführen eines der Eingangssignale an den Eingangsanschluß als das analoge Eingangsspannungssignal.

7. A/D-Wandler, welcher aufweist:
eine Impulszirkulierschaltung zum wiederholten Erzeugen eines Impulses, wobei die Impulszirkulier schaltung eine Mehrzahl von Invertierschaltungen um faßt, welche in einem Ring in Reihe geschaltet sind, um die Impulse zu zirkulieren, wobei eine der Inver tierschaltungen einen Steuereingang aufweist, um die Erzeugung des Impulses zu steuern, wobei jede Inver tierschaltung hintereinander eine Flanke des Impul ses mit einer Verzögerung, welche in Übereinstimmung mit einer diesbezüglichen Speisespannung variiert, an die nächste der Invertierschaltungen verschiebt;
eine Spannungssignal-Erzeugungseinrichtung zum Erzeugen eines Spannungssignals als die Speisespan nung in Übereinstimmung mit einem Auflösungssteuer signal;
einen Zähler zum Zählen der Impulse und Ausge ben binärer Zähldaten;
eine Impulspositions-Bestimmungsschaltung zum Bestimmen einer Position einer der Invertierschal tungen, welche eine Flanke des Impulses ausgibt, und Kodieren der Position in Binärdaten;
einen ersten Eingangsanschluß zum Eingeben ei nes Startsignals, welches an den Steuereingang ange legt wird, um die Impulszirkulierschaltung zu be treiben;
einen zweiten Eingangsanschluß zum Eingeben ei nes Stoppsignals an die Impulspositions-Bestimmungs schaltung, um die Position zu bestimmen;
eine Ausgangsschaltung zum Ausgeben von A/D-Um wandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und der Binärdaten als nieder wertige Bits, wobei die binären Zähldaten einen zeitlichen Abstand zwischen den Start- und Stoppsi gnalen anzeigen, wobei sowohl der Zähler, die Im pulspositions-Bestimmungsschaltung, die Steuerschal tung als auch der Ausgang, nicht aber die Impulszir kulierschaltung mit einer konstanten Speisespannung versorgt werden und die Auflösung der A/D-Umwand lungsdaten in Übereinstimmung mit dem Auflösungs steuersignal gesteuert wird.