DE10141962A1 - Nicht-flüchtiger Halbleiterspeicher - Google Patents

Nicht-flüchtiger Halbleiterspeicher

Info

Publication number
DE10141962A1
DE10141962A1 DE10141962A DE10141962A DE10141962A1 DE 10141962 A1 DE10141962 A1 DE 10141962A1 DE 10141962 A DE10141962 A DE 10141962A DE 10141962 A DE10141962 A DE 10141962A DE 10141962 A1 DE10141962 A1 DE 10141962A1
Authority
DE
Germany
Prior art keywords
electrode
floating gate
coupling capacitor
gate transistor
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10141962A
Other languages
English (en)
Inventor
Jose Solo De Zaldivar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Priority to DE10141962A priority Critical patent/DE10141962A1/de
Priority to EP02758746A priority patent/EP1423879A2/de
Priority to PCT/IB2002/003529 priority patent/WO2003019664A2/en
Priority to JP2003523012A priority patent/JP2005501419A/ja
Priority to CNB028169573A priority patent/CN100442523C/zh
Priority to US10/488,377 priority patent/US7397078B2/en
Publication of DE10141962A1 publication Critical patent/DE10141962A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

Nicht-flüchtiger Halbleiterspeicher mit mindestens einer EPROM/EEPROM-Speicherzelle, die einen Floating-Gate-Transistor und einen Kopplungskondensator enthält, wobei der Floating-Gate-Transistor einen Feldeffekttransistor und eine Polysilicium-Schicht umfasst, der Kopplungskondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst, die erste Elektrode des Kopplungskondensators elektrisch mit der Polysilicium-Schicht des Floating-Gate-Transistors gekoppelt ist und die Steuer-Elektrode des Floating-Gate-Transistors die zweite Elektrode des Kopplungskondensators bildet. Die Erfindung betrifft auch eine Anzeigevorrichtung sowie eine Anordnung zur Ansteuerung einer Anzeigevorrichtung, welche jeweils einen nicht-flüchtigen Halbleiterspeicher enthalten.

Description

  • Die Erfindung betrifft einen nicht-flüchtiger Halbleiterspeicher mit mindestens einer EPROM(Erasable and Programmable Read-Only Memory)/EEPROM (Electrically Erasable and Programmable Read-Only Memory)-Speicherzelle, die einen Floating-Gate- Transistor und einen Kopplungskondensator enthält, wobei der Floating-Gate-Transistor einen Feldeffekttransistor und eine Polysilicium-Schicht umfasst und der Kopplungskondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst. Die Erfindung betrifft auch eine Anzeigevorrichtung sowie eine Anordnung zur Ansteuerung einer Anzeigevorrichtung.
  • EPROM/EEPROM-Speicherzellen dienen zum Aufbau von nicht-flüchtigen Halbleiterspeichern insbesondere für integrierte Schaltungen (embedded EPROM/EEPROM) und allgemein zur Anwendung in Computern oder in mikroprozessorgesteuerten Vorrichtungen zur Speicherung von Programmen und/oder Daten, die auch ohne Versorgungsspannung erhalten bleiben sollen. Auch sogenannte Treiberschaltungen für Bildschirme, beispielsweise Flüssigkristallbildschirme, enthalten einige nicht-flüchtige Halbleiterspeicher, um bestimmte Parameter, die den visuellen Kontrast des Bildschirms optimieren, anzupassen.
  • Eine EPROM/EEPROM-Speicherzelle weist im allgemeinen einen Floating-Gate- Transistor auf, dessen Floating-Gate durch entsprechende positive oder negative Aufladung einen gelöschten bzw. programmierten Zustand darstellt. Weiterhin kann eine EPROM/ EEPROM-Speicherzelle einen Kopplungskondensator enthalten, der die Spannung, welche an der Steuer-Elektrode anliegt, in das Floating-Gate induziert. Eine EEPROM-Speicherzelle weist im allgemeinen noch einen zweiten Transistor, einen Zugriffstransistor, auf.
  • Üblicherweise werden die Steuer-Elektrode und das Floating-Gate jeweils durch eine Polysilicium-Schicht gebildet. Dies hat den Nachteil, dass der Herstellungsprozess kompliziert und dadurch kostspielig ist. Ein weiterer Nachteil ist, dass ein relativ großer Bereich des halbleitenden Substrats benötigt wird, um den separaten Kopplungskondensator aufzubringen.
  • Es ist deshalb eine Aufgabe der vorliegenden Erfindung einen nicht-flüchtigen Halbleiterspeicher mit einer verbesserten EPROM/EEPROM-Speicherzelle bereitzustellen.
  • Diese Aufgabe wird gelöst durch einen nicht-flüchtigen Halbleiterspeicher mit mindestens einer EPROM/EEPROM-Speicherzelle, die einen Floating-Gate-Transistor und einen Kopplungskondensator enthält, wobei der Floating-Gate-Transistor einen Feldeffekttransistor und eine Polysilicium-Schicht umfasst, der Kopplungskondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst, die erste Elektrode des Kopplungskondensators elektrisch mit der Polysilicium-Schicht des Floating-Gate-Transistors gekoppelt ist und die Steuer-Elektrode des Floating-Gate- Transistors die zweite Elektrode des Kopplungskondensators bildet.
  • Vorteilhaft ist, dass der Floating-Gate-Transistor und der Kopplungskondensator einer Speicherzelle über- bzw. ineinander und nicht nebeneinander angeordnet sind. So kann der Platzbedarf des nicht-flüchtigen Halbleiterspeichers auf dem halbleitenden Substrat verringert und wertvolles halbleitendes Material gespart werden. Die Herstellungskosten werden weiter gesenkt, da nur eine Polysilicium-Schicht verwendet wird.
  • Weiterhin weist ein derartiges Floating-Gate geringere parasitäre Kapazitäten auf als ein üblicherweise in einem Floating-Gate-Transistor verwendetes, Floating-Gate aus einer isolierten Polysilicium-Schicht.
  • Durch die vorteilhafte Ausgestaltungen der Erfindung gemäß des Unteranspruchs lassen sich die Herstellungsschritte für eine derartige EPROM/EEPROM-Speicherzelle ohne zusätzlichen Aufwand in ein übliches CMOS (Complementary Metal Oxide Semiconductor)-Herstellungsverfahren für integrierte Schaltungen einfügen.
  • Die Erfindung betrifft weiterhin eine Anzeigevorrichtung ausgestattet mit einer Anordnung zur Ansteuerung der Anzeigevorrichtung sowie eine Anordnung zur Ansteuerung einer Anzeigevorrichtung, wobei die Anordnung einen nicht-flüchtigen Halbleiterspeicher mit mindestens einer EPROM/EEPROM-Speicherzelle, die einen Floating-Gate-Transistor und einen Kopplungskondensator enthält, wobei der Floating-Gate-Transistor einen Feldeffekttransistor und eine Polysilicium-Schicht umfasst, der Kopplungskondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst, die erste Elektrode des Kopplungskondensators elektrisch mit der Polysilicium-Schicht des Floating-Gate-Transistors gekoppelt ist und die Steuer-Elektrode des Floating-Gate-Transistors die zweite Elektrode des Kopplungskondensators bildet, umfasst.
  • Im folgenden sollen weitere Einzelheiten und Merkmale der Erfindung anhand von drei Figuren und der Beschreibung einer möglichen Ausführungsform näher erläutert werden.
  • Dabei zeigt
  • Fig. 1 eine Aufsicht auf eine EPROM-Speicherzelle eines nicht-flüchtigen Speichers,
  • Fig. 2 einen schematischen Querschnitt der EPROM-Speicherzelle entlang der Schnittlinie A-A' und
  • Fig. 3 einen schematischen Querschnitt der EPROM-Speicherzelle entlang der Schnittlinie B-B'.
  • Eine Anzeigevorrichtung, beispielsweise ein Flüssigkristallbildschirm, umfasst wenigstens eine Anordnung, beispielsweise einen integrierten Schaltkreis, zur Ansteuerung derselben. Die Anordnung zur Ansteuerung einer Anzeigevorrichtung kann zur Speicherung von Daten nicht-flüchtige Halbleiterspeicher eine oder mehrere EPROM/EEPROM- Speicherzellen umfassen.
  • Eine EPROM-Speicherzelle eines nicht-flüchtigen Halbleiterspeichers weist einen Floating-Gate-Transistor und einen Kopplungskondensator auf. Eine EEPROM-Speicherzelle weist im allgemeinen zusätzlich einen Zugriffstransistor auf. Zur elektrischen Adressierung der einzelnen Komponenten in einer Speicherzelle weist ein nicht-flüchtiger Halbleiterspeicher Leitungen, Wort- und Bit-Leitungen, auf.
  • Der Floating-Gate-Transistor umfasst einen Feldeffekttransistor, vorzugsweise einen MOS (Metal Oxide Semiconductor)-Feldeffekttransistor, und eine Polysilicium-Schicht. Es ist ganz besonders bevorzugt, dass der Feldeffekttransistor ein n-Kanal MOS-Feldeffekttransistor ist. Ein Feldeffekttransistor weist einen Emitter (Source), einen Kollektor (Drain) und eine Steuer-Elektrode auf. Der Kopplungskondensator ist vorzugsweise eine MIM (metal-insulator-metal)-Kondensator mit zwei metallischen Elektroden.
  • Ein nicht-flüchtiger Speicher mit wenigstens einer EPROM/EEPROM-Speicherzelle kann beispielsweise mittels CMOS-Technik hergestellt werden. Zur Herstellung einer erfindungsgemäßen EPROM/EEPROM-Speicherzelle kann ein CMOS-Prozess verwendet werden, bei dem eine Polysilicium-Schicht und zwei oder mehr metallische Schichten aufgebracht werden.
  • In Fig. 1 ist eine Aufsicht auf eine Ausführungsform einer EPROM-Speicherzelle eines nicht-flüchtigen Speichers, die mittels eines CMOS-Prozesses hergestellt werden kann, bei dem eine Polysilicium-Schicht und vier elektrisch leitende Schichten, sogenannte Verdrahtungsschichten, aufgebracht werden. Die EPROM-Speicherzelle umfasst einen Floating- Gate-Transistor und einen Kopplungskondensator. Dargestellt sind in Fig. 1 das halbleitende Substrat 1, dotierte Halbleiterbereiche 2, 3 im halbleitenden Substrat 1, eine Polysilicium-Schicht 6, elektrisch leitende Verdrahtungsschichten 8, 10, 12, 14 und elektrisch leitende Kontaktlöcher (Vias) 15, 16, 18, 19, 20, 21, welche die einzelnen Schichten und Bereiche, wie beispielsweise die Polysilicium-Schicht 6, die dotierten Halbleiterbereiche 2, 3 und die Verdrahtungsschichten 8, 10, 12, 14, untereinander elektrisch verbinden. Nicht in Fig. 1 dargestellt sind die zwischen dem halbleitenden Substrat 1, Polysilicium- Schicht 6 und den einzelnen Verdrahtungsschichten 8, 10, 12, 14 liegenden dielektrischen Schichten. Weiterhin nicht dargestellt ist eine Feldoxidschicht, welche die Floating-Gate- Transistoren der einzelnen EPROM-Speicherzellen elektrisch voneinander isoliert.
  • Fig. 2 zeigt einen schematischen Querschnitt entlang der Schnittlinie A-A' der in Fig. 1 gezeigten Ausführungsform einer EPROM-Speicherzelle. In das halbleitendes Substrat 1, welches vorzugsweise p-dotiert ist, sind, vorzugsweise n-dotierte, Halbleiterbereiche 2, 3 durch Implantation eingebracht. Der erste Halbleiterbereich 2 ist der Kollektor (Drain) und der zweite Halbleiterbereich 3 ist der Emitter (Source) des Floating-Gate-Transistors. Auf dem halbleitenden Substrat 1 befindet sich eine Feldoxidschicht 4, welche in den aktiven Bereichen des halbleitenden Substrats 1, d. h. in den Bereichen des ersten und zweiten Halbleiterbereiches 2, 3, unterbrochen ist. Die Feldoxidschicht 4 enthält vorzugsweise SiO2. Auf dem ersten und zweiten Halbleiterbereich 2, 3 sowie auf dem dazwischen befindlichen halbleitenden Substrat 1 und der Feldoxidschicht 4 befindet sich eine erste dielektrische Schicht 5. Eingebettet in der ersten dielektrischen Schicht 5 befindet sich eine Polysilicium-Schicht 6. Die Polysilicium-Schicht 6 enthält vorzugsweise dotiertes Polysilicium und ist derart in die erste dielektrische Schicht 5 eingebettet, dass zwischen dem halbleitenden Substrat 1 bzw. dem ersten und zweiten Halbleiterbereich 2, 3 und der Polysilicium-Schicht 6 nur eine dünne Schicht aus dem Material der ersten dielektrischen Schicht 5 ist. Dieser sogenannte Tunneloxidbereich 7 ist so dünn, dass Elektronen vom halbleitenden Substrat 1 zur Polysilicium-Schicht 6 oder von der Polysilicium-Schicht 6 zum ersten Halbleiterbereich 2 tunneln (Fowler-Nordheim-Tunnelung) können.
  • Auf der ersten dielektrischen Schicht 5 ist eine erste Verdrahtungsschicht 8 strukturiert aufgebracht. Die erste Verdrahtungsschicht 8 ist derart strukturiert, dass ein Teil der ersten Verdrahtungsschicht 8 mittels eines ersten Kontaktloches 16 mit dem zweiten Halbleiterbereich 3, dem Emitter, elektrisch kontaktiert ist. Weiterhin ist ein anderer Teil der ersten Verdrahtungsschicht 8 über ein zweites Kontaktloch 15, in elektrischem Kontakt mit dem ersten Halbleiterbereich 2, dem Kollektor. In diesem Bereich fungiert die erste Verdrahtungsschicht 8 als Bit-Leitung, welche den Emitter und den Kollektor adressiert.
  • Auf der ersten dielektrischen Schicht 5 und der ersten Verdrahtungsschicht 8 befindet sich eine zweite dielektrische Schicht 9. Auf der zweiten dielektrischen Schicht 9 befindet sich eine zweite Verdrahtungsschicht 10. Die zweite Verdrahtungsschicht 10 ist mittels eines dritten Kontaktloches 18 mit der ersten Verdrahtungsschicht 8 elektrisch verbunden. Auf der zweiten Verdrahtungsschicht 10 ist eine dritte dielektrische Schicht 11 aufgebracht. Auf der dritten dielektrischen Schicht 11 ist eine dritte Verdrahtungsschicht 12 aufgebracht, die derart strukturiert ist, dass sie als erste Elektrode des Kopplungskondensators fungiert. Auf der dritten Verdrahtungsschicht 12 ist eine vierte dielektrische Schicht 13 aufgebracht. In der vierten dielektrischen Schicht 13 ist eine vierte Verdrahtungsschicht 14 eingebettet, welche derart strukturiert ist, dass sie als Steuer-Elektrode des Floating-Gate- Transistors fungiert. Außerdem fungiert die vierte Verdrahtungsschicht 14 als zweite Elektrode des Kopplungskondensators. Durch entsprechende Strukturierung der vierten Verdrahtungsschicht 14 fungiert diese zusätzlich auch noch als Wort-Leitung zur Ansteuerung der Steuer-Elektrode.
  • Außerhalb des Bereichs des nicht-flüchtigen Speichers können die erste Verdrahtungsschicht 8 und die zweite Verdrahtungsschicht 10 derart strukturiert werden, dass sie weitere Komponenten der Anordnung zur Ansteuerung der Anzeigevorrichtung bilden.
  • Eine solche Komponente kann beispielsweise ein Kolonnen- und Spalten-Decoder für ein Array aus nicht-flüchtigen Halbleiterspeichern, ein Ein-Ausgabe-Baustein (I/0-Baustein), eine SRAM (Static Random Access Memory)-Speicherzelle, eine ROM (Read-Only Memory)-Speicherzelle oder eine logische Komponente sein.
  • Fig. 3 zeigt einen schematischen Querschnitt entlang der Schnittlinie B-B' der in Fig. 1 gezeigten Ausführungsform einer EPROM-Speicherzelle. Wie in Fig. 3 gezeigt, ist die dritte Verdrahtungsschicht 12 über ein viertes Kontaktloch 21, der zweiten Verdrahtungsschicht 10, ein fünftes Kontaktloch 18, der ersten Verdrahtungsschicht 8 und ein sechstes Kontaktloch 20 mit der Polysilicium-Schicht 6 des Floating-Gate-Transistors elektrisch verbunden. Dabei verbindet das vierte Kontaktloch 21 die dritte Verdrahtungsschicht 12 mit der zweiten Verdrahtungsschicht 10, das fünfte Kontaktloch 18 die zweite Verdrahtungsschicht 10 mit der ersten Verdrahtungsschicht 8 und das sechste Kontaktloch 20 die erste Verdrahtungsschicht 8 mit der Polysilicium-Schicht 6. Die Verdrahtungsschicht 12 und die Polysilicium-Schicht 6 bilden das Floating-Gate des Floating-Gate-Transistors. Das Kontaktloch 19 elektrisch kontaktiert die vierte Verdrahtungsschicht 14 mit einem Teil der dritten Verdrahtungsschicht 12.
  • Die dielektrischen Schichten 5, 9, 11, 13 enthalten vorzugsweise SiO2, Si3N4 oder eine Kombination dieser Materialien und werden beispielsweise mittels PECVD (Plasmaenhanced Chemical Vapour Deposition)-Verfahren aufgebracht. Die Verdrahtungsschichten 8, 10, 12, 14 sowie die elektrisch leitenden Kontaktlöcher 15, 16, 18, 19, 20, 21 enthalten als elektrisch leitendes Material vorzugsweise Ti/TiN/Al(Cu). Alternativ können die Verdrahtungsschichten 8, 10, 12, 14 jeweils verschiedene elektrisch leitende Materialien enthalten.
  • In einer weiteren möglichen Ausführungsform weist die EPROM-Speicherzelle nur zwei Verdrahtungsschichten, wobei eine Verdrahtungsschicht als erste Elektrode des Kopplungskondensators und die zweite Verdrahtungsschicht als Steuer-Elektrode und zweite Elektrode des Kopplungskondensators fungiert, und zwei dielektrische Schichten auf.
  • Die Programmierung, das Löschen und das Lesen einer erfindungsgemäßen EPROM/ EEPROM-Speicherzelle erfolgt mittels herkömmlicher Prozesse und Verfahren.

Claims (4)

1. Nicht-flüchtiger Halbleiterspeicher mit mindestens einer EPROM/EEPROM-Speicherzelle, die einen Floating-Gate-Transistor und einen Kopplungskondensator enthält, wobei der Floating-Gate-Transistor einen Feldeffekttransistor und eine Polysilicium- Schicht umfasst,
der Kopplungskondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst,
die erste Elektrode des Kopplungskondensators elektrisch mit der Polysilicium-Schicht des Floating-Gate-Transistors gekoppelt ist und
die Steuer-Elektrode des Floating-Gate-Transistors die zweite Elektrode des Kopplungskondensators bildet.
2. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass der Kopplungskondensator ein MIM (Metal-Insulator-Metal)-Kondensator ist.
3. Anzeigevorrichtung ausgestattet mit einer Anordnung zur Ansteuerung der Anzeigevorrichtung, wobei die Anordnung einen nicht-flüchtigen Halbleiterspeicher mit mindestens einer EPROM/EEPROM-Speicherzelle, die einen Floating-Gate-Transistor und einen Kopplungskondensator enthält,
wobei der Floating-Gate-Transistor einen Feldeffekttransistor und eine Polysilicium- Schicht umfasst,
der Kopplungskondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst,
die erste Elektrode des Kopplungskondensators elektrisch mit der Polysilicium-Schicht des Floating-Gate-Transistors gekoppelt ist und
die Steuer-Elektrode des Floating-Gate-Transistors die zweite Elektrode des Kopplungskondensators bildet, umfasst.
4. Anordnung zur Ansteuerung einer Anzeigevorrichtung, wobei die Anordnung einen nicht-flüchtigen Halbleiterspeicher mit mindestens einer EPROM/EEPROM-Speicherzelle, die einen Floating-Gate-Transistor und einen Kopplungskondensator enthält,
wobei der Floating-Gate-Transistor einen Feldeffekttransistor und eine Polysilicium- Schicht umfasst,
der Kopplungskondensator eine erste Elektrode und eine zweite Elektrode sowie ein dazwischenliegendes Dielektrikum umfasst,
die erste Elektrode des Kopplungskondensators elektrisch mit der Polysilicium-Schicht des Floating-Gate-Transistors gekoppelt ist und
die Steuer-Elektrode des Floating-Gate-Transistors die zweite Elektrode des Kopplungskondensators bildet, umfasst.
DE10141962A 2001-08-28 2001-08-28 Nicht-flüchtiger Halbleiterspeicher Withdrawn DE10141962A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10141962A DE10141962A1 (de) 2001-08-28 2001-08-28 Nicht-flüchtiger Halbleiterspeicher
EP02758746A EP1423879A2 (de) 2001-08-28 2002-08-26 Nichtflüchtiger halbleiterspeicher
PCT/IB2002/003529 WO2003019664A2 (en) 2001-08-28 2002-08-26 Non-volatile semiconductor memory
JP2003523012A JP2005501419A (ja) 2001-08-28 2002-08-26 不揮発性半導体メモリ
CNB028169573A CN100442523C (zh) 2001-08-28 2002-08-26 非易失性半导体存储器及显示器器件和装置
US10/488,377 US7397078B2 (en) 2001-08-28 2002-08-26 Non-volatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10141962A DE10141962A1 (de) 2001-08-28 2001-08-28 Nicht-flüchtiger Halbleiterspeicher

Publications (1)

Publication Number Publication Date
DE10141962A1 true DE10141962A1 (de) 2003-03-20

Family

ID=7696768

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10141962A Withdrawn DE10141962A1 (de) 2001-08-28 2001-08-28 Nicht-flüchtiger Halbleiterspeicher

Country Status (6)

Country Link
US (1) US7397078B2 (de)
EP (1) EP1423879A2 (de)
JP (1) JP2005501419A (de)
CN (1) CN100442523C (de)
DE (1) DE10141962A1 (de)
WO (1) WO2003019664A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007053219A1 (en) * 2005-10-31 2007-05-10 Hewlett-Packard Development Company, L.P. Eprom cell with double-layer floating gate
US7365387B2 (en) 2006-02-23 2008-04-29 Hewlett-Packard Development Company, L.P. Gate-coupled EPROM cell for printhead

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413487B1 (en) 2000-06-02 2002-07-02 The Board Of Regents Of The University Of Oklahoma Method and apparatus for producing carbon nanotubes
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US8243510B2 (en) * 2006-08-30 2012-08-14 Broadcom Corporation Non-volatile memory cell with metal capacitor
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
US7688627B2 (en) * 2007-04-24 2010-03-30 Intersil Americas Inc. Flash memory array of floating gate-based non-volatile memory cells
CN101783352B (zh) * 2007-05-30 2011-12-28 北京兆易创新科技有限公司 一种非易失性存储器及其设计方法
US8766417B2 (en) 2009-05-04 2014-07-01 Mediatek Inc. Integrated circuit chip with reduced IR drop
US8476745B2 (en) * 2009-05-04 2013-07-02 Mediatek Inc. Integrated circuit chip with reduced IR drop
CN106463419B (zh) * 2014-04-30 2019-05-14 惠普发展公司有限责任合伙企业 集成电路
US10636800B2 (en) 2015-01-29 2020-04-28 Hewlett-Packard Development Company, L.P. Dischargeable electrical programmable read only memory (EPROM) cell
JP7186684B2 (ja) * 2019-09-17 2022-12-09 株式会社東芝 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748553B2 (ja) * 1989-03-14 1995-05-24 シャープ株式会社 半導体装置
JPH0831540B2 (ja) * 1990-06-25 1996-03-27 シャープ株式会社 半導体記憶素子
JPH08107158A (ja) * 1994-10-04 1996-04-23 Sony Corp 浮遊ゲート型不揮発性半導体記憶装置及びその製造方法
JP2663887B2 (ja) * 1994-11-29 1997-10-15 日本電気株式会社 不揮発性半導体記憶装置
US6965142B2 (en) * 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
US5880991A (en) * 1997-04-14 1999-03-09 International Business Machines Corporation Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure
JP4294118B2 (ja) * 1997-08-19 2009-07-08 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法
US5981335A (en) * 1997-11-20 1999-11-09 Vanguard International Semiconductor Corporation Method of making stacked gate memory cell structure
TW359878B (en) * 1998-01-16 1999-06-01 Vanguard Int Semiconduct Corp Structure of stacked gate memory cell and production process therefor
US5998264A (en) * 1998-03-06 1999-12-07 Wu; Shye-Lin Method of forming high density flash memories with MIM structure
JP2001036010A (ja) * 1999-07-16 2001-02-09 Toshiba Corp 半導体装置の製造方法
JP2001203277A (ja) * 2000-01-18 2001-07-27 Sony Corp 半導体記憶装置およびその駆動方法
JP4887566B2 (ja) * 2001-03-27 2012-02-29 独立行政法人産業技術総合研究所 半導体不揮発性記憶素子及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007053219A1 (en) * 2005-10-31 2007-05-10 Hewlett-Packard Development Company, L.P. Eprom cell with double-layer floating gate
US7345915B2 (en) 2005-10-31 2008-03-18 Hewlett-Packard Development Company, L.P. Modified-layer EPROM cell
JP2013080948A (ja) * 2005-10-31 2013-05-02 Hewlett-Packard Development Company L P 二重層フローティングゲートを備えているｅｐｒｏｍセル
EP3787035A1 (de) * 2005-10-31 2021-03-03 Hewlett-Packard Development Company, L.P. Eprom-zelle mit zweilagigem floating gate
US7365387B2 (en) 2006-02-23 2008-04-29 Hewlett-Packard Development Company, L.P. Gate-coupled EPROM cell for printhead

Also Published As

Publication number Publication date
WO2003019664A3 (en) 2003-10-02
EP1423879A2 (de) 2004-06-02
US7397078B2 (en) 2008-07-08
WO2003019664A2 (en) 2003-03-06
CN1550040A (zh) 2004-11-24
CN100442523C (zh) 2008-12-10
JP2005501419A (ja) 2005-01-13
US20060281247A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
DE69533250T2 (de) Elektrisch löschbares nicht-flüchtiges Speicherbauteil und Verfahren zur Herstellung desselben
DE4000429C2 (de) Dram
DE4018118C2 (de) Nichtflüchtige Halbleiter-Speichervorrichtung
DE10141962A1 (de) Nicht-flüchtiger Halbleiterspeicher
DE4028575A1 (de) Flash-eprom-speicheranordnung
EP0887863A2 (de) DRAM mit selbstverstärkenden Speicherzellen
DE2916884A1 (de) Programmierbare halbleiterspeicherzelle
DE102012105871B4 (de) Verstellbarer Mäanderlinienwiderstand
DE102005040847B4 (de) Single-Poly-EPROM-Baustein und Verfahren zur Herstellung
DE19923388A1 (de) Halbleiterspeicherbauelement mit SOI (Silizium auf Isolator) Struktur und Verfahren für dessen Herstellung
DE19801854A1 (de) Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff
DE10303738A1 (de) Speicherkondensator
WO2006029594A1 (de) Halbleiterspeicherbauelement
DE19947117B4 (de) Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung
DE102011078464B4 (de) EEPROM-Speicherzelle und Verfahren zum Zugreifen auf eine EEPROM-Speicherzelle
EP1625591B1 (de) Integrierte speicher-schaltungsanordnung, insbesondere uniform-channel-programming-flash-speicher
WO1998015003A1 (de) Verfahren zur herstellung barrierenfreier halbleiterspeicheranordnungen
DE112021002396T5 (de) Verfahren zur verwendung von ätzstoppmaterial bei der herstellung von kondensatoren, integrierte baugruppen, die kondensatoren umfassen
DE102004056459B4 (de) ROM-Speicherzelle mit definierten Bitleitungsspannungen
DE10333557B4 (de) Verfahren zur Herstellung einer Speichereinrichtung, Speicherzelle, Speichereinrichtung und Verfahren zum Betrieb der Speichereinrichtung
DE102004020677A1 (de) Vorrichtung mit statischen Speicherzellen
DE60315985T2 (de) Löschbare und programmierbare nichtflüchtige zelle
DE2743662A1 (de) Ein-transistor-speicherelement und verfahren zu seiner herstellung
DE10146978A1 (de) Flash-Speicherzelle mit vergrabenem Floating-Gate und Verfahren zum Betreiben einer solchen Flash-Speicherzelle
DE3138947A1 (de) Speicherzelle mit einem doppel-gate feldeffekttransistor und verfahren zu ihrem betrieb

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee