DE112021002396T5 - Verfahren zur verwendung von ätzstoppmaterial bei der herstellung von kondensatoren, integrierte baugruppen, die kondensatoren umfassen - Google Patents

Verfahren zur verwendung von ätzstoppmaterial bei der herstellung von kondensatoren, integrierte baugruppen, die kondensatoren umfassen Download PDF

Info

Publication number
DE112021002396T5
DE112021002396T5 DE112021002396.9T DE112021002396T DE112021002396T5 DE 112021002396 T5 DE112021002396 T5 DE 112021002396T5 DE 112021002396 T DE112021002396 T DE 112021002396T DE 112021002396 T5 DE112021002396 T5 DE 112021002396T5
Authority
DE
Germany
Prior art keywords
insulating material
metal
capacitor
insulating
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021002396.9T
Other languages
English (en)
Inventor
Sanh D. Tang
Ke-Hung Chen
Christopher W. Petz
Pankaj Sharma
Yong Mo Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE112021002396T5 publication Critical patent/DE112021002396T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug

Abstract

Einige Ausführungsformen schließen eine integrierte Baugruppe mit Kondensator-Kontaktbereichen ein. Metallhaltige Interconnects sind mit den Kondensator-Kontaktbereichen gekoppelt. Ein erstes isolierendes Material befindet sich zwischen den metallhaltigen Interconnects. Ein zweites isolierendes Material befindet sich über dem ersten isolierenden Material. Ein drittes isolierendes Material befindet sich über dem zweiten isolierenden Material. Erste Kondensatorelektroden erstrecken sich durch das zweite und das dritte isolierende Material und sind mit den metallhaltigen Interconnects gekoppelt. Viertes isolierendes Material grenzt an die ersten Kondensatorelektroden. Kondensatorplattenelektroden grenzen an das vierte isolierende Material und sind durch das vierte isolierende Material von den ersten Kondensatorelektroden beabstandet. In einigen Ausführungsformen sind Verfahren zur Ausbildung integrierter Baugruppen eingeschlossen.

Description

  • FACHGEBIET
  • Integrierte Baugruppen und integrierter Speicher (z. B. DRAM, FeRAM usw.). Verfahren zur Ausbildung integrierter Baugruppen.
  • HINTERGRUND
  • Speicher kann Speicherzellen verwenden, die jeweils einen Zugriffstransistor in Kombination mit einem Kondensator umfassen. Der Kondensator kann ein ferroelektrischer Kondensator sein, wenn der Speicher ferroelektrischer Direktzugriffsspeicher (FeRAM) ist, oder ein nicht-ferroelektrischer Kondensator, wenn der Speicher herkömmlicher dynamischer Direktzugriffsspeicher (DRAM) ist.
  • Es wäre wünschenswert, eine verbesserte Speicherarchitektur und verbesserte Verfahren zur Ausbildung von Speicherarchitektur zu entwickeln. Es wäre außerdem wünschenswert, dass solche Verfahren für die Herstellung von FeRAM und DRAM anwendbar sind.
  • Figurenliste
    • 1-4 sind schematische Querschnitt-Seitenansichten einer beispielhaften Baugruppe in beispielhaften, aufeinanderfolgenden Prozessstufen eines beispielhaften Verfahrens.
    • 4A und 4B sind schematische Querschnitt-Seitenansichten der beispielhaften Baugruppe aus 4 in beispielhaften Prozessstufen, die zu denen von 4 alternativ sind.
    • 5-7 sind schematische Querschnitt-Seitenansichten einer beispielhaften Baugruppe in beispielhaften aufeinanderfolgenden Prozessstufen eines beispielhaften Verfahrens. Die Prozessstufe von 5 kann derjenigen von 4 folgen.
    • 8 ist eine schematische Querschnitt-Seitenansicht der beispielhaften Baugruppe aus 7 in einer alternativen Prozessstufe zu der aus 7.
    • 9 ist eine schematische Ansicht eines Bereichs einer beispielhaften Speicheranordnung.
  • AUSFÜHRLICHE BESCHREIBUNG DER DARGESTELLTEN AUSFÜHRUNGSFORMEN
  • Einige Ausführungsformen schließen Verfahren zur Verwendung von Ätzstoppmaterial (z. B. Siliziumnitrid, Metalloxid usw.) während der Herstellung von Kondensatoren ein. Einige Ausführungsformen schließen Speicher (z. B. DRAM, FeRAM usw.) ein, die Kondensatoren einschließen. Beispielhafte Ausführungsformen werden mit Bezug auf die 1-9 beschrieben.
  • Wie in 1 dargestellt, schließt eine integrierte Baugruppe 10 Zugriffstransistoren 12 ein, die sich durch isolierendes Material 14 erstrecken.
  • Das isolierende Material 14 kann jede geeignete Zusammensetzung(en) umfassen. In einigen Ausführungsformen kann das isolierende Material 14 Siliziumdioxid, Aluminiumoxid, Hafniumoxid, Zirkoniumoxid usw. umfassen, im Wesentlichen daraus bestehen oder aus einem oder mehreren davon bestehen. Das isolierende Material 14 kann eine einzige homogene Zusammensetzung umfassen oder zwei oder mehr diskrete Zusammensetzungen, die sich an abrupten Grenzflächen und/oder entlang von Gradienten miteinander verbinden.
  • Die Zugriffstransistoren 12 sind seitlich voneinander beabstandet, und genauer gesagt, sind sie durch dazwischenliegende Bereiche 16 voneinander beabstandet.
  • Jeder der Zugriffstransistoren 12 schließt einen sich vertikal erstreckenden aktiven Bereich 18 ein, der Halbleitermaterial 20 umfasst.
  • Das Halbleitermaterial 20 kann jede geeignete Zusammensetzung(en) umfassen; und in einigen Ausführungsformen kann es Silizium, Germanium, III/V-Halbleitermaterial (z. B. Galliumphosphid), Halbleiteroxid usw. umfassen, im Wesentlichen daraus bestehen oder aus einem oder mehreren von davon bestehen; wobei der Begriff III/V-Halbleitermaterial sich auf Halbleitermaterialien bezieht, die Elemente umfassen, die aus den Gruppen III und V des Periodensystems ausgewählt sind (wobei die Gruppen III und V eine alte Nomenklatur sind und jetzt als Gruppen 13 und 15 bezeichnet werden). In einigen Ausführungsformen kann das Halbleitermaterial 20 Silizium umfassen, im Wesentlichen daraus bestehen oder daraus bestehen. Das Silizium kann in jeder geeigneten kristallinen Form vorliegen, wie etwa polykristallin, amorph, monokristallin usw.
  • Die aktiven Bereiche 18 können als sich vertikal erstreckende Säulen des Halbleitermaterials 20 bezeichnet werden.
  • Jeder der aktiven Bereiche 18 schließt einen unteren Source/Drain-Bereich 22, einen oberen Source/Drain-Bereich 24 und einen Kanalbereich 26 zwischen dem unteren und dem oberen Source/Drain-Bereich ein. Der untere und der obere Source/Drain-Bereich können mit geeigneten Dotierstoffen (z. B. Phosphor, Bor, Arsen usw.) leitfähig dotiert sein, und der Kanalbereich kann auf geeignete Weise dotiert sein, um eine erwünschte Schwellenspannung zu erreichen.
  • Die aktiven Bereiche 18 erstrecken sich von einer Masse 28 des Halbleitermaterials 20 aufwärts. Die Masse 28 ist Teil einer Ziffernleitung 30. In der dargestellten Ausführungsform schließt die Ziffernleitung außerdem einen metallhaltigen Bereich 32 ein. Der metallhaltige Bereich kann jede geeignete elektrisch leitfähige Zusammensetzung(en) umfassen, wie z. B. eines oder mehrere von verschiedenen Metallen (z. B. Titan, Wolfram, Kobalt, Nickel, Platin, Ruthenium usw.) und/oder metallhaltige Zusammensetzungen (z. B. Metallsilizid, Metallnitrid, Metallkarbid usw.).
  • Die Ziffernleitung 30 kann als eine erste leitfähige Struktur betrachtet werden, die sich entlang einer ersten Richtung erstreckt. Eine solche erste Richtung verläuft entlang einer dargestellten y-Achse (d. h. entlang der Ebene des Querschnitts von 1).
  • Die Ziffernleitung 30 wird durch ein isolierendes Material 34 getragen. Das isolierende Material 34 kann jede geeignete Zusammensetzung(en) umfassen; und in einigen Ausführungsformen kann es Siliziumdioxid umfassen, im Wesentlichen daraus bestehen oder daraus bestehen.
  • Das isolierende Material 34 wird wie gezeigt durch eine darunter liegende Basis 36 getragen. Die Basis 36 kann Halbleitermaterial umfassen und kann zum Beispiel monokristallines Silizium umfassen, im Wesentlichen daraus bestehen oder daraus bestehen. Die Basis 36 kann als Halbleitersubstrat bezeichnet werden. Der Begriff „Halbleitersubstrat“ bedeutet jede Konstruktion, die halbleitendes Material umfasst, einschließlich halbleitender Massivmaterialien wie ein halbleitender Wafer (entweder allein oder in Baugruppen, die andere Materialien umfassen) und Schichten aus halbleitendem Material (entweder allein oder in Baugruppen, die andere Materialien umfassen), aber nicht darauf beschränkt. Der Begriff „Substrat“ bezieht sich auf jede tragende Struktur, einschließlich der oben beschriebenen Halbleitersubstrate, aber nicht darauf beschränkt. In einigen Anwendungen kann die Basis 36 einem Halbleitersubstrat entsprechen, das ein oder mehrere Materialien enthält, die der Herstellung integrierter Schaltkreise zugeordnet sind. Solche Materialien können zum Beispiel eines oder mehrere der folgenden Materialien einschließen: hochschmelzende Metallmaterialien, Barrierematerialien, Diffusionsmaterialien, Isolatormaterialien usw.
  • Zwischen der Basis 36 und dem isolierenden Material 34 ist eine Lücke bereitgestellt, um anzugeben, dass zwischen der Basis 36 und dem isolierenden Material 34 andere Materialien, Strukturen usw. bereitgestellt werden können. Zum Beispiel sind in der dargestellten Ausführungsform eine Leseverstärkerschaltung 38 (gekennzeichnet als SA) und eine Wortleitungstreiberschaltung 40 (gekennzeichnet als DRIVER) gezeigt, die über der Basis 36 und unter dem isolierenden Material 34 bereitgestellt sind. Die Schaltungen 38 und 40 können Logikschaltungen umfassen (z. B. CMOS, wie es spezifisch in Bezug auf die Treiberschaltung 40 dargestellt ist). In der dargestellten Ausführungsform ist die Ziffernleitung 30 selektiv mit der Leseverstärkerschaltung 38 gekoppelt. Die Leseverstärkerschaltung 38 kann als repräsentativ für Leseschaltungen angesehen werden, die mit der Ziffernleitung gekoppelt werden können.
  • In einigen Ausführungsformen kann angenommen werden, dass die Basis 36 eine Oberseite 37 aufweist, die eine horizontale Richtung definiert, und die sich vertikal erstreckenden Säulen 18 können sich entlang einer Richtung erstrecken, die im Wesentlichen orthogonal zu dieser horizontalen Richtung ist (wobei der Begriff „im Wesentlichen orthogonal“ orthogonal innerhalb angemessener Herstellungs- und Messtoleranzen bedeutet). In einigen Ausführungsformen kann die horizontale Fläche 37 sich entlang der dargestellten y-Achsenrichtung erstrecken, und die sich vertikal erstreckenden Säulen 18 können sich entlang einer dargestellten z-Achsenrichtung aufwärts erstrecken. Die sich vertikal erstreckenden Säulen 18 können sich entlang einer Richtung erstrecken, die innerhalb von etwa 20° zur Normalen auf (d. h. orthogonal zu) der y-Achsenrichtung, innerhalb von etwa 10° zur Normalen auf der y-Achsenrichtung, innerhalb von etwa 5° zur Normalen auf der y-Achsenrichtung usw. liegt.
  • Die leitfähigen Strukturen 42a-d befinden sich entlang der Kanalbereiche 26 der sich vertikal erstreckenden Säulen 18. Die leitfähigen Strukturen 42a-d erstrecken sich relativ zum Querschnitt von 1 in die Seite hinein und aus ihr heraus und erstrecken sich dementsprechend entlang einer zweiten Richtung, welche die erste Richtung der Ziffernleitung 30 kreuzt (d. h. die dargestellte y-Achsenrichtung kreuzt). In einigen Ausführungsformen kann angenommen werden, dass die leitfähigen Strukturen 42a-d sich entlang einer x-Achsenrichtung erstrecken, wobei eine solche x-Achsenrichtung nachstehend mit Bezug auf 9 beschrieben wird.
  • Immer noch mit Bezug auf 1 können die leitfähigen Strukturen 42a-d den Wortleitungen WL1-WL4 entsprechen. In einigen Ausführungsformen kann angenommen werden, dass die Wortleitungen WL1 - WL4 Segmente (insbesondere Gate-Bereiche) aufweisen, die betrieblich an die Kanalbereiche 26 angrenzen (betrieblich in ihrer Nähe liegen), sodass eine ausreichende Spannung, die an eine einzelne der Wortleitungen angelegt wird, ein elektrisches Feld induziert, das Stromfluss durch einen zugehörigen der Kanalbereiche ermöglicht, um die Source/Drain-Bereiche auf gegenüberliegenden Seiten des Kanalbereichs miteinander elektrisch zu koppeln. Wenn die Spannung an der einzelnen Wortleitung unter einem Schwellenwert liegt, fließt der Strom nicht durch den zugehörigen Kanalbereich, und die Source/Drain-Bereiche auf gegenüberliegenden Seiten des Kanalbereichs werden nicht miteinander elektrisch gekoppelt. Die selektive Steuerung der Kopplung/Entkopplung der Source/Drain-Bereiche durch den Pegel der an die Wortleitung angelegten Spannung kann als gesteuerte Kopplung der Source/Drain-Bereiche bezeichnet werden. Die Wortleitungen WL1-WL4 sind so dargestellt, dass sie mit der Treiberschaltung 40 elektrisch gekoppelt sind, und eine solche Treiberschaltung kann dafür konfiguriert sein, eine geeignete Spannung für die Wortleitungen bereitzustellen, um die oben beschriebene gesteuerte Kopplung der Source/Drain-Bereiche 22 und 24 über die Kanalbereiche 26 zu bewirken.
  • Die Wortleitungen WL1-WL4 sind so dargestellt, dass sie von den Kanalbereichen 26 durch dazwischenliegende Bereiche 44 beabstandet sind. Solche dazwischenliegenden Bereiche umfassen isolierendes Material. Das isolierende Material kann als dielektrisches Gate-Material bezeichnet werden. Ein solches dielektrisches Gate-Material innerhalb der Bereiche 44 kann das gleiche wie das isolierende Material 14 sein oder sich von dem isolierenden Material 14 unterscheiden.
  • In einigen Ausführungsformen kann angenommen werden, dass eine Konstruktion 46 das isolierende Material 14 und die Zugriffstransistoren 12 umfasst, wobei eine solche Konstruktion die dazwischenliegenden Bereiche 16 zwischen den seitlich beabstandeten Zugriffstransistoren 12 einschließt. Die dazwischenliegenden Bereiche 16 umfassen das isolierende Material 14 und können als isolierende Bereiche bezeichnet werden.
  • Über den oberen Source/Drain-Bereichen 24 der Zugriffstransistoren 12 sind leitfähige Interconnects 48 ausgebildet. Die leitfähigen Interconnects 48 können jede geeignete elektrisch leitfähige Zusammensetzung(en) umfassen, wie z. B. eines oder mehrere von verschiedenen Metallen (z. B. Titan, Wolfram, Kobalt, Nickel, Platin, Ruthenium usw.), metallhaltigen Zusammensetzungen (z. B. Metallsilizid, Metallnitrid, Metallkarbid usw.) und/oder leitfähig dotierten Halbleitermaterialien (z. B. leitfähig dotiertes Silizium, leitfähig dotiertes Germanium usw.). In der dargestellten Ausführungsform umfassen die leitfähigen Interconnects 48 drei leitfähige Materialien 50, 52 und 54. Bei dem Material 50 kann es sich um ein Metallsilizid (z. B. Titansilizid, Wolframsilizid usw.) handeln, bei dem Material 52 um ein Metallnitrid (z. B. Wolframnitrid, Wolframsilizid usw.), und das Material 54 kann ein Metall (z. B. Titan, Wolfram usw.) umfassen, im Wesentlichen daraus bestehen oder daraus bestehen. In einigen Ausführungsformen kann das Material 54 als im Wesentlichen reines Metall bezeichnet werden, wobei der Begriff „im Wesentlichen rein“ bedeutet, dass es innerhalb angemessener Herstellungs- und Messtoleranzen rein ist. Wenn die Interconnects 48 leitfähig dotiertes Halbleitermaterial umfassen, können sie eine gleiche Zusammensetzung wie die Source/Drain-Bereiche 24 umfassen.
  • In einigen Ausführungsformen sind die Interconnects 48 letztlich mit Kondensatoren elektrisch gekoppelt (wie nachstehend mit Bezug auf 7 beschrieben). In solchen Ausführungsformen können die oberen Source/Drain-Bereiche 24 als Kondensator-Kontaktbereiche bezeichnet werden. Da die unteren Source/Drain-Bereiche 22 mit der Ziffernleitung 30 elektrisch gekoppelt sind, können die unteren Source/Drain-Bereiche auch als Ziffernleitung-Kontaktbereiche bezeichnet werden.
  • In einigen Ausführungsformen können die Interconnects 48 als Elektroden der Transistoren 12 bezeichnet und als Transistorelektroden betrachtet werden. Die vertikalen Zugriffstransistoren 12 sind Beispiele für Schaltvorrichtungen. Andere geeignete Vorrichtungen können beispielsweise Dioden, planare Transistoren (d. h. Transistoren mit Kanalbereichen, die sich parallel oder im Wesentlichen parallel zur Oberseite 37 der Basis 36 erstrecken) usw. einschließen, und die Interconnects 48 können als Elektroden solcher Schaltvorrichtungen angesehen werden.
  • Das isolierende Material 14 ist als zwischen den Interconnects 48 bereitgestellt gezeigt. Die Interconnects 48 sind seitlich voneinander beabstandet, und genauer gesagt, sind sie durch die dazwischenliegenden Bereiche 16, die das isolierende Material 14 umfassen, voneinander beabstandet.
  • Eine planarisierte Oberfläche 45 erstreckt sich über die Interconnects 48 und das isolierende Material 14 hinweg. Die planarisierte Oberfläche 45 kann durch jede geeignete Bearbeitung ausgebildet werden, zum Beispiel durch chemisch-mechanisches Polieren (CMP).
  • Mit Bezug auf 2 ist auf der Oberseite 45 ein Material 56 ausgebildet, das sich über die Interconnects 48 und die isolierenden Bereiche 16 zwischen diesen Interconnects hinweg erstreckt. In der dargestellten Ausführungsform liegt das Material 56 direkt an den Oberseiten der Interconnects 48 und direkt an einer Oberseite des isolierenden Materials 14 an.
  • Das Material 56 kann jede geeignete Zusammensetzung(en) umfassen und kann ein isolierendes Material sein. In einigen Ausführungsformen kann das isolierende Material 56 Siliziumnitrid umfassen, im Wesentlichen daraus bestehen oder daraus bestehen. In einigen Ausführungsformen kann das isolierende Material 56 ein oder mehrere isolierende Metalloxide umfassen, im Wesentlichen daraus bestehen oder daraus bestehen (z. B. eines oder mehrere von Hafniumoxid, Zirkoniumoxid, Aluminiumoxid usw.). In einigen Ausführungsformen kann angenommen werden, dass das isolierende Material 56 eines oder mehrere von SiN, AlO, HfO und ZrO umfasst, wobei die chemischen Formeln eher die Hauptbestandteile als genaue Stöchiometrien angeben. In einigen Ausführungsformen kann das isolierende Material 56 eine oder mehrere High-k-Zusammensetzungen umfassen, wobei der Begriff High-k eine Dielektrizitätskonstante größer als die von Siliziumdioxid (d. h. größer als etwa 3,7) bedeutet.
  • Das isolierende Material 56 kann eine einzige homogene Zusammensetzung umfassen (wie gezeigt), aber auch zwei oder mehr unterschiedliche Zusammensetzungen. Umfasst das Material 56 zwei oder mehr unterschiedliche Zusammensetzungen, können die unterschiedlichen Zusammensetzungen sich an einer abrupten Grenzfläche miteinander verbinden oder entlang eines Gradienten ineinander übergehen. Der Gradient kann sich von einer der Zusammensetzungen zur anderen erstrecken und kann ein sich änderndes Verhältnis der Zusammensetzungen umfassen. In einigen Ausführungsformen kann das Material 56 beispielsweise sowohl Hafniumoxid als auch Zirkoniumoxid umfassen, und solche Materialien können entlang eines Gradienten ineinander übergehen. Der Gradient kann sich von einem ersten Bereich, der zu etwa 100 % aus Hafniumoxid besteht, zu einem zweiten Bereich erstrecken, der zu etwa 100 % aus Zirkoniumoxid besteht, und beim Übergang vom ersten Bereich zum zweiten Bereich kann ein zunehmendes Verhältnis von Zirkoniumoxid zu Hafniumoxid vorliegen.
  • Das isolierende Material 56 kann jede geeignete Dicke T haben. In einigen Ausführungsformen kann eine solche Dicke innerhalb eines Bereichs von etwa 10 Nanometern (nm) bis etwa 1 000 nm liegen; innerhalb eines Bereichs von etwa 10 nm bis etwa 200 nm usw.
  • In einigen Ausführungsformen können die isolierenden Materialien 14 und 56 als erstes bzw. zweites isolierendes Material bezeichnet werden. Das erste isolierende Material 14 befindet sich seitlich zwischen den Kondensator-Kontaktbereichen (obere Source/Drain-Bereiche) 24 und seitlich zwischen den metallhaltigen Interconnects 48. Das zweite isolierende Material 56 liegt über dem ersten isolierenden Material 14 und hat eine andere Zusammensetzung als das erste isolierende Material 14.
  • In einigen Ausführungsformen kann das Material 56 leitfähig (oder halbleitend) sein und kann ein Opfer-Ätzstoppmaterial sein, das in einer nachfolgenden Prozessstufe vollständig entfernt wird.
  • Mit Bezug auf 3 wird über dem ersten isolierenden Material 56 ein weiteres isolierendes Material 58 bereitgestellt. Das isolierende Material 58 hat eine andere Zusammensetzung als das isolierende Material 56. Das isolierende Material 58 kann jede geeignete Zusammensetzung(en) umfassen; in einigen Ausführungsformen kann es Siliziumdioxid umfassen, im Wesentlichen daraus bestehen oder daraus bestehen. Das isolierende Material 58 kann als drittes isolierendes Material bezeichnet werden, um es von dem ersten und dem zweiten isolierenden Material 14 und 56 zu unterscheiden. Alternativ können die isolierenden Materialien 56 und 58 auch als erstes bzw. zweites isolierendes Material bezeichnet werden (z. B. in Ausführungsformen, in denen der Schwerpunkt auf den isolierenden Materialien 56 und 58 und nicht auf den isolierenden Materialien 14, 56 und 58 liegt).
  • Das isolierende Material 58 kann eine gleiche Zusammensetzung wie das isolierende Material 14 oder eine andere Zusammensetzung als das isolierende Material 14 umfassen.
  • Mit Bezug auf 4 werden in einer ersten Ätzung Öffnungen 60 so ausgebildet, dass sie sich durch das isolierende Material 58 erstrecken. In einigen Ausführungsformen kann das isolierende Material 56 als Ätzstoppmaterial bezeichnet werden, da es die erste Ätzung, die zum Ausbilden der Öffnungen 60 verwendet wird, stoppt. Die erste Ätzung kann an einer Oberseite des isolierenden Materials 56 enden (wie im Vergleich zu einer in 4A dargestellten alternativen Ausführungsform gezeigt) oder in das Material 56 eindringen (wie in 4 gezeigt).
  • Das Ätzstoppmaterial 56 von 4 ist als Einfachschicht dargestellt. In einigen Ausführungsformen kann das Ätzstoppmaterial 56 zwei oder mehr unterschiedliche Zusammensetzungen umfassen. Zum Beispiel kann das Ätzstoppmaterial 56 eine Doppelschicht sein, wie in 4B gezeigt. Genauer gesagt, umfasst das Ätzstoppmaterial 56 eine erste Zusammensetzung 56a und eine zweite Zusammensetzung 56b, wobei diese Zusammensetzungen entlang einer Grenzfläche 55 miteinander verbunden sind. Die Grenzfläche kann eine abrupte Grenzfläche sein oder einen Gradienten aufweisen. Die erste und die zweite Zusammensetzung 56a und 56b können jegliche geeigneten Zusammensetzungen sein. Beispielsweise können in einigen Ausführungsformen sowohl die erste als auch die zweite Zusammensetzung Metalloxide umfassen (z. B. kann eine der Zusammensetzungen Hafniumoxid sein und die andere kann Zirkoniumoxid sein).
  • Mit erneutem Bezug auf 4 können die isolierenden Materialien 56 und 58 in einigen Ausführungsformen Siliziumnitrid bzw. Siliziumdioxid umfassen. In solchen Ausführungsformen kann die erste Ätzung, die zum Ausbilden der Öffnung 60 verwendet wird, Flusssäure umfassen.
  • Mit Bezug auf 5 werden die Öffnungen 60 mit einer zweiten Ätzung, die sich von der ersten Ätzung in 4 unterscheidet, durch das Material 56 hindurch verlängert. Die zweite Ätzung legt die Interconnects 48 frei, und in der dargestellten Ausführungsform ätzt sie diese Interconnects teilweise, um die Form der Interconnects zu modifizieren. In anderen Ausführungsformen kann die zweite Ätzung ausreichend selektiv für das metallhaltige Material der Interconnects 48 sein, sodass solches Material nicht nennenswert entfernt wird. Für die Zwecke der Auslegung dieser Offenbarung und der folgenden Ansprüche ist eine Ätzung selektiv für ein erstes Material im Vergleich zu einem zweiten Material, wenn die Ätzung das erste Material schneller abträgt als das zweite Material; dies kann Ätzungen einschließen, die zu 100 % selektiv für das erste Material im Vergleich zu dem zweiten Material sind, ist aber nicht darauf beschränkt.
  • Die Interconnects (Transistorelektroden) 48 von 5 sind mit konvexen Formen entlang des Querschnitts von 5 gezeigt. Solche konvexen Formen können in einigen Ausführungsformen als im Wesentlichen halbkugelförmig, im Wesentlichen kegelstumpfförmig und/oder im Wesentlichen rundnasengeschossförmig angesehen werden. Insbesondere sind die Breiten der Interconnects 48 entlang des Querschnitts von 5 nicht größer als die Breiten der Source/Drain-Bereiche 24.
  • Die dreidimensionalen konvexen Formen der Interconnects 48 können die Kontaktfläche für einen zuverlässigen Kontakt mit anderen leitfähigen Materialien (z. B. Kondensatorelektrodenmaterialien) vergrößern.
  • In Ausführungsformen, in denen das zweite Material 56 Siliziumnitrid umfasst, kann die zweite Ätzung von 5 Phosphorsäure verwenden.
  • Die Öffnungen 60 in 5 können hier als Behälteröffnungen bezeichnet werden.
  • Mit Bezug auf 6 wird ein erstes Elektrodenmaterial 62 in den Öffnungen 60 ausgebildet, um die Öffnungen auszukleiden. Das erste Elektrodenmaterial 62 kann jede geeignete elektrisch leitfähige Zusammensetzung(en) umfassen, wie zum Beispiel eines oder mehrere von verschiedenen Metallen (z. B. Titan, Wolfram, Kobalt, Nickel, Platin, Ruthenium usw.), metallhaltige Zusammensetzungen (z. B. Metallsilizid, Metallnitrid, Metallkarbid usw.) und/oder leitfähig dotierte Halbleitermaterialien (z. B. leitfähig dotiertes Silizium, leitfähig dotiertes Germanium usw.). In einigen Ausführungsformen kann das erste Elektrodenmaterial 62 Wolfram über Titannitrid umfassen.
  • Das Elektrodenmaterial 62 liegt in der gezeigten Ausführungsform direkt an den Interconnects 48 an (d. h. es besteht ein direkter Kontakt). Insbesondere gibt es keine Kontaktpfropfen, Landekontaktflächen oder andere leitfähige Strukturen zwischen den Oberseiten der Interconnects 48 und dem Elektrodenmaterial 62.
  • Mit Bezug auf 7 ist innerhalb der ausgekleideten Öffnungen 60 und über dem ersten Elektrodenmaterial 62 ein isolierendes Material (dielektrisches Zellenmaterial) 64 ausgebildet.
  • Das isolierende Material 64 kann jede geeignete Zusammensetzung(en) umfassen. In einigen Ausführungsformen kann das isolierende Material 64 nur nicht-ferroelektrisches Material umfassen (z. B. kann es ein nicht-ferroelektrisches isolierendes Material sein). Das nicht-ferroelektrische isolierende Material kann zum Beispiel Siliziumdioxid, Aluminiumoxid, Hafniumoxid, Zirkoniumoxid usw. umfassen, im Wesentlichen daraus bestehen oder aus einem oder mehreren davon bestehen. In einigen Ausführungsformen kann das isolierende Material 64 ferroelektrisches Material umfassen (z. B. kann es ein ferroelektrisches isolierendes Material sein). Das ferroelektrische isolierende Material kann jede geeignete Zusammensetzung(en) oder Kombination von Zusammensetzungen umfassen; und in einigen Beispielen kann es eines oder mehr von Übergangsmetalloxid, Zirkonium, Zirkoniumoxid, Niob, Nioboxid, Hafnium, Hafniumoxid, Blei-Zirkonium-Titanat und Barium-Strontium-Titanat einschließen. Außerdem kann das ferroelektrische isolierende Material in einigen Ausführungsbeispielen einen Dotierstoff enthalten, der eines oder mehr von Silizium, Aluminium, Lanthan, Yttrium, Erbium, Kalzium, Magnesium, Strontium und einem Seltenerdelement umfasst.
  • In einigen Ausführungsformen kann das isolierende Material 64 als drittes isolierendes Material bezeichnet werden, um es von dem ersten und dem zweiten isolierenden Material 56 und 58 zu unterscheiden. In einigen Ausführungsformen kann das isolierende Material 64 als viertes isolierendes Material bezeichnet werden, um es von den ersten, zweiten und dritten isolierenden Materialien 14, 56 und 58 zu unterscheiden.
  • Das zweite Elektrodenmaterial 66 ist über dem isolierenden Material 64 und auch innerhalb der ausgekleideten Öffnungen 60 ausgebildet. Das zweite Elektrodenmaterial 66 kann jede geeignete elektrisch leitfähige Zusammensetzung(en) umfassen, wie z. B. eines oder mehrere von verschiedenen Metallen (z. B. Titan, Wolfram, Kobalt, Nickel, Platin, Ruthenium usw.), metallhaltigen Zusammensetzungen (z. B. Metallsilizid, Metallnitrid, Metallkarbid usw.) und/oder leitfähig dotierten Halbleitermaterialien (z. B. leitfähig dotiertes Silizium, leitfähig dotiertes Germanium usw.). In einigen Ausführungsformen kann das zweite Elektrodenmaterial 66 die gleiche(n) Zusammensetzung(en) wie das erste Elektrodenmaterial 62 umfassen, und in anderen Ausführungsformen kann das zweite Elektrodenmaterial 66 eine andere Zusammensetzung(en) als das erste Elektrodenmaterial 62 umfassen.
  • Die Materialien 62, 64 und 66 bilden zusammen Kondensatoren 68. Jeder der Kondensatoren ist einem der Zugriffstransistoren 12 zugeordnet und kann eine Speicherzelle einer Speicheranordnung 70 ausbilden. Die Speicheranordnung kann eine DRAM-Anordnung sein, wenn das isolierende Material 64 nicht ferroelektrisch ist, und kann eine FeRAM-Anordnung sein, wenn das isolierende Material 64 ferroelektrisch ist.
  • In der dargestellten Ausführungsform bildet das erste Elektrodenmaterial 62 untere Elektroden 72 der Kondensatoren 68 aus. Jede der unteren Elektroden hat die Form eines nach oben offenen Behälters. Öffnungen 74 erstrecken sich in die nach oben offenen Behälterformen der unteren Elektroden 72. Das Elektrodenmaterial 66 bildet eine Kondensatorplattenelektrode 76, und eine solche Kondensatorplattenelektrode erstreckt sich in die Öffnungen 74. In einigen Ausführungsformen kann angenommen werden, dass die Elektroden 72 innerhalb der Behälteröffnungen 60 ausgebildet sind (5), und es kann angenommen werden, dass mindestens Abschnitte des dielektrischen Zellenmaterials 64 und der Plattenelektrode 76 innerhalb solcher Behälteröffnungen ausgebildet sind. In einigen Ausführungsformen kann angenommen werden, dass das Elektrodenmaterial 66 obere Elektroden der Kondensatoren 68 ausbildet.
  • Die Kondensatorplattenelektrode 76 ist mit einer Referenzquelle 78 elektrisch gekoppelt gezeigt. Die Referenzquelle ist auf einer gemeinsamen Plattenspannung (CP) gezeigt. Die gemeinsame Plattenspannung kann jede geeignete Spannung sein, einschließlich einer Spannung innerhalb eines Bereichs von größer als oder gleich Masse (GND) bis kleiner als oder gleich VCC/2 (d. h. die Spannung CP kann durch die Gleichung GND ≤ CP ≤ VCC/2 dargestellt werden), ist aber nicht darauf beschränkt.
  • Die unteren Elektroden 72 können als erste Elektroden (d. h. erste Kondensatorelektroden) bezeichnet werden, und die Kondensatorplattenelektrode 76 kann dafür konfiguriert sein, als zweite Elektroden (d. h. zweite Kondensatorelektroden) 80 zu fungieren. Jeder der Kondensatoren 68 umfasst eine der ersten Elektroden und eine der zweiten Elektroden und umfasst das isolierende Material 64 zwischen der ersten und der zweiten Elektrode.
  • Die dargestellten ersten Elektroden 72 erstrecken sich durch die isolierenden Materialien 14, 56 und 58 hindurch und sind mit den metallhaltigen Interconnects 48 elektrisch gekoppelt. In der dargestellten Ausführungsform stehen die ersten Elektroden 72 in direktem Kontakt mit dem metallhaltigen Material 54 der Interconnects 48.
  • Jede der ersten Elektroden 72 hat eine vertikale Höhe H. Eine solche vertikale Höhe kann innerhalb eines Bereichs von etwa 500 nm bis etwa 5 Mikrometer (µm) liegen. In einigen Ausführungsformen kann die Dicke T des Ätzstoppmaterials 56 innerhalb eines Bereichs von etwa 0,1 % der vertikalen Höhe H bis etwa 20 % der vertikalen Höhe H liegen.
  • Es kann angenommen werden, dass die Speicheranordnung 70 Speicherzellen 82 umfasst, wobei jede Speicherzelle 82 einen der Kondensatoren 68 und einen der Zugriffstransistoren 12 umfasst. Es kann angenommen werden, dass die Speicherzellen 82 in der Anordnung 70 angeordnet sind, wobei eine solche Anordnung Zeilen entlang einer ersten Richtung (die x-Achsenrichtung von 9) und Spalten entlang einer zweiten Richtung (die y-Achsenrichtung von 1-9) aufweist. Die erste Richtung schneidet die zweite Richtung (wie in 9 dargestellt). Die leitfähigen Strukturen 42a-d können als Wortleitungen betrachtet werden, die sich entlang der Zeilen der Speicheranordnung 70 erstrecken, und die leitfähige Struktur 30 kann als Ziffernleitung betrachtet werden, die sich entlang einer Spalte der Speicheranordnung 70 erstreckt.
  • In der dargestellten Ausführungsform befinden sich die Leseschaltung 38 und die Treiberschaltung 40 unter den Speicherzellen 82. In anderen Ausführungsformen kann mindestens ein Teil der Leseschaltung 38 und/oder mindestens ein Teil der Treiberschaltung 40 an anderen Stellen angeordnet sein (z. B. seitlich versetzt zu den Speicherzellen 82, oberhalb der Speicherzellen 82 usw.).
  • 8 zeigt die Baugruppe 10 in einer Konfiguration analog zu der von 7, mit der Ausnahme, dass hier gezeigt ist, dass das Ätzstoppmaterial 56 die beiden Materialien 56a und 56b umfasst, die oben mit Bezug auf 4B beschrieben wurden.
  • Die Speicheranordnungen 70 der 7 und 8 können jede geeignete Konfiguration aufweisen. 9 zeigt eine beispielhafte Konfiguration für eine DRAM-Anordnung. Eine solche Konfiguration weist Ziffernleitungen 30a-d (DL1-DL4) auf, die sich entlang von Spalten der Anordnung erstrecken und mit der Leseschaltung 38 gekoppelt sind, und Wortleitungen 42a-d (WL1-WL4), die sich entlang von Zeilen der Anordnung erstrecken und mit der Treiberschaltung 40 gekoppelt sind. Die Konfiguration von 9 weist auch die Speicherzellen 82 (von denen nur eine beschriftet ist) auf, wobei jede der Speicherzellen durch eine der Ziffernleitungen in Kombination mit einer der Wortleitungen eindeutig adressiert wird.
  • Die in 9 dargestellte Speicheranordnung 70 ist eine DRAM-Anordnung. In anderen Ausführungsformen kann die Speicheranordnung 70 eine FeRAM-Anordnung sein.
  • Ein Vorteil der hier beschriebenen Verarbeitung kann darin bestehen, dass dadurch die Ausrichtung auf die Interconnects 48 im Vergleich zu Anordnungen ohne das Ätzstoppmaterial 56 verbessert werden kann. Die verbesserte Ausrichtung kann zu einer höheren Ausbeute an funktionsfähigen Speichervorrichtungen (und damit verbundenen niedrigeren Kosten), einer verbesserten Zuverlässigkeit der den Speichervorrichtungen zugeordneten Speicherzellen usw. führen. In einigen Anwendungen kann die Verwendung des Ätzstoppmaterials 56 die Gleichförmigkeit über den Wafer hinweg im Vergleich zu herkömmlichen Prozessen ohne ein solches Ätzstoppmaterial verbessern. In einigen Ausführungsformen kann die Gleichförmigkeit so sein, dass es nach der Herstellung der Kondensatoren 68 über einen Wafer hinweg weniger als oder gleich etwa 5 nm an Abweichungen in der Höhe der Strukturen gibt, die den unteren Elektroden 72 bzw. den Interconnects 48 entsprechen; wobei der Begriff „etwa 5 nm“ 5 nm innerhalb angemessener Herstellungs- und Messtoleranzen bedeutet.
  • Die oben erörterten Baugruppen und Strukturen können in integrierten Schaltkreisen verwendet werden (wobei der Begriff „integrierter Schaltkreis“ eine elektronische Schaltung bedeutet, die durch ein Halbleitersubstrat getragen wird) und können in elektronische Systeme integriert werden. Solche elektronischen Systeme können beispielsweise in Speichermodulen, Gerätetreibern, Stromversorgungsmodulen, Kommunikationsmodems, Prozessormodulen und anwendungsspezifischen Modulen verwendet werden und können Mehrschicht- und Multichip-Module einschließen. Die elektronischen Systeme können beliebige aus einem breiten Bereich von Systemen sein, wie zum Beispiel Kameras, drahtlose Vorrichtungen, Anzeigen, Chipsätze, Set-Top-Boxen, Spiele, Beleuchtungen, Fahrzeuge, Uhren, Fernsehgeräte, Mobiltelefone, Personal Computer, Autos, industrielle Steuerungssysteme, Flugzeuge usw.
  • Sofern nicht anders angegeben, können die verschiedenen hierin beschriebenen Materialien, Substanzen, Zusammensetzungen usw. mit jeglichen geeigneten Methodiken ausgebildet werden, die entweder bereits bekannt oder noch zu entwickeln sind, zum Beispiel Atomlagenabscheidung (ALD), chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD) usw.
  • Die Begriffe „dielektrisch“ und „isolierend“ können verwendet werden, um Materialien mit isolierenden elektrischen Eigenschaften zu beschreiben. Die Begriffe werden in dieser Offenlegung als synonym betrachtet. Die Verwendung des Begriffs „dielektrisch“ in einigen Fällen und des Begriffs „isolierend“ (oder „elektrisch isolierend“) in anderen Fällen kann dazu dienen, eine sprachliche Variation innerhalb dieser Offenbarung bereitzustellen, um die vorausgehende Grundlage innerhalb der nachfolgenden Ansprüche zu vereinfachen, und wird nicht verwendet, um etwaige erhebliche chemische oder elektrische Unterschiede anzugeben.
  • Die Begriffe „elektrisch verbunden“ und „elektrisch gekoppelt“ können beide in dieser Offenbarung verwendet werden. Die Begriffe werden als synonym betrachtet. Die Verwendung des einen Begriffs in einigen Fällen und des anderen Begriffs in anderen Fällen kann dazu dienen, eine sprachliche Variation innerhalb dieser Offenbarung bereitzustellen, um die vorausgehende Grundlage innerhalb der nachfolgenden Ansprüche zu vereinfachen.
  • Die jeweilige Ausrichtung der verschiedenen Ausführungsformen in den Zeichnungen dient nur der Veranschaulichung, und die Ausführungsformen können in einigen Anwendungen relativ zu den dargestellten Ausrichtungen gedreht werden. Die hier bereitgestellten Beschreibungen und die nachfolgenden Ansprüche betreffen jegliche Strukturen, welche die beschriebenen Beziehungen zwischen verschiedenen Merkmalen aufweisen, unabhängig davon, ob die Strukturen in der jeweiligen Ausrichtung der Zeichnungen vorliegen oder relativ zu dieser Ausrichtung gedreht sind.
  • Die Querschnittansichten in den beigefügten Abbildungen zeigen nur Merkmale innerhalb der Ebenen der Querschnitte und keine Materialien hinter den Ebenen der Querschnitte, sofern nicht anders angegeben, um die Zeichnungen zu vereinfachen.
  • Wenn eine Struktur als „auf“, „angrenzend“ oder „anliegend“ an eine andere Struktur bezeichnet wird, kann sie direkt auf der anderen Struktur liegen oder es können auch dazwischenliegende Strukturen vorhanden sein. Wird eine Struktur hingegen als „direkt auf“, „direkt angrenzend“ oder „direkt anliegend“ an eine andere Struktur bezeichnet, so sind keine dazwischenliegenden Strukturen vorhanden. Die Begriffe „direkt unter“, „direkt über“ usw. geben keinen direkten physischen Kontakt an (sofern nicht ausdrücklich etwas anderes angegeben ist), sondern die senkrechte Ausrichtung.
  • Strukturen (z. B. Schichten, Materialien usw.) können als „sich vertikal erstreckend“ bezeichnet werden, um anzugeben, dass sich die Strukturen grundsätzlich von einer darunter liegenden Basis (z. B. dem Substrat) aufwärts erstrecken. Die sich vertikal erstreckenden Strukturen können sich im Wesentlichen orthogonal zu einer Oberseite der Basis erstrecken oder auch nicht.
  • Einige Ausführungsformen schließen eine integrierte Baugruppe mit aktiven Bereichen ein, die Halbleitermaterial aufweisen. Innerhalb der aktiven Bereiche befinden sich Kondensator-Kontaktbereiche. Metallhaltige Interconnects sind mit den Kondensator-Kontaktbereichen gekoppelt. Ein erstes isolierendes Material befindet sich seitlich zwischen den Kondensator-Kontaktbereichen und seitlich zwischen den metallhaltigen Interconnects. Ein zweites isolierendes Material befindet sich über dem ersten isolierenden Material und hat eine andere Zusammensetzung als das erste isolierende Material. Ein drittes isolierendes Material befindet sich über dem zweiten isolierenden Material und hat eine andere Zusammensetzung als das zweite isolierende Material. Erste Kondensatorelektroden erstrecken sich durch das zweite und das dritte isolierende Material und sind mit den metallhaltigen Interconnects gekoppelt. Das vierte isolierende Material grenzt an die ersten Kondensatorelektroden. Die Kondensatorplattenelektroden grenzen an das vierte isolierende Material und sind durch das vierte isolierende Material von den ersten Kondensatorelektroden beabstandet.
  • Einige Ausführungsformen schließen eine Speicheranordnung ein, die sich vertikal erstreckende Säulen aus Halbleitermaterial umfasst. Die sich vertikal erstreckenden Säulen umfassen untere Source/Drain-Bereiche, obere Source/Drain-Bereiche und Kanalbereiche zwischen den unteren und oberen Source/Drain-Bereichen. Erste leitfähige Strukturen erstrecken sich entlang der Spalten der Speicheranordnung und weisen Segmente auf, die an die unteren Source/Drain-Bereiche angrenzen und mit den unteren Source/Drain-Bereichen elektrisch gekoppelt sind. Zweite leitfähige Strukturen erstrecken sich entlang den Zeilen der Speicheranordnung und weisen Segmente auf, die an die Kanalbereiche angrenzen. Metallhaltige Interconnects befinden sich über den oberen Source/Drain-Bereichen und sind mit den oberen Source/Drain-Bereichen elektrisch gekoppelt. Ein erstes isolierendes Material befindet sich seitlich zwischen den sich vertikal erstreckenden Pfeilern und seitlich zwischen den metallhaltigen Interconnects. Ein zweites isolierendes Material befindet sich über dem ersten isolierenden Material und hat eine andere Zusammensetzung als das erste isolierende Material. Ein drittes isolierendes Material befindet sich über dem zweiten isolierenden Material und hat eine andere Zusammensetzung als das zweite isolierende Material. Erste Kondensatorelektroden erstrecken sich durch das zweite und das dritte isolierende Material und sind mit den metallhaltigen Interconnects gekoppelt. Das vierte isolierende Material grenzt an die ersten Kondensatorelektroden. Die Kondensatorplattenelektroden grenzen an das vierte isolierende Material und sind durch das vierte isolierende Material von den ersten Kondensatorelektroden beabstandet.
  • Einige Ausführungsformen schließen ein Verfahren zur Ausbildung einer integrierten Baugruppe ein. Eine Konstruktion wird so ausgebildet, dass sie seitlich beabstandete Zugriffstransistoren einschließt. Jeder der Zugriffstransistoren weist einen sich vertikal erstreckenden aktiven Bereich auf, der Halbleitermaterial umfasst. Die sich vertikal erstreckenden aktiven Bereiche umfassen untere Source/Drain-Bereiche, obere Source/Drain-Bereiche und Kanalbereiche zwischen den unteren und oberen Source/Drain-Bereichen. Die Konstruktion schließt erste leitfähige Strukturen ein, die Segmente aufweisen, welche an die unteren Source/Drain-Bereiche angrenzen, und schließt zweite leitfähige Strukturen ein, die Segmente aufweisen, welche an die Kanalbereiche angrenzen. Die Konstruktion schließt isolierende Bereiche zwischen den seitlich beabstandeten Zugriffstransistoren ein. Interconnects werden ausgebildet, um mit den oberen Source/Drain-Bereichen gekoppelt zu werden. Ein erstes Material wird ausgebildet, das sich über die Interconnects und über die isolierenden Bereiche hinweg erstreckt. Ein zweites Material wird über dem ersten Material ausgebildet. Mit einer ersten Ätzung werden Öffnungen ausgebildet. Die erste Ätzung bildet die Öffnungen so aus, dass sie sich durch das zweite Material erstrecken, um das erste Material freizulegen. Die Öffnungen werden mit einer zweiten Ätzung erweitert, die sich von der ersten Ätzung unterscheidet. Die zweite Ätzung erweitert die Öffnungen durch das erste Material, um die Interconnects freizulegen. Innerhalb der Öffnungen wird ein erstes Elektrodenmaterial ausgebildet, um die Öffnungen auszukleiden. Das dielektrische Material und das zweite Elektrodenmaterial werden in den ausgekleideten Öffnungen ausgebildet. Das erste Elektrodenmaterial, das dielektrische Material und das zweite Elektrodenmaterial bilden zusammen einen Kondensator.

Claims (56)

  1. Speicherzelle, umfassend: einen Transistor, welcher umfasst: einen Source/Drain-Bereich mit einer Oberseite; und einen mit dem Source/Drain-Bereich gekoppelten Interconnect, wobei eine Breite des Interconnects nicht größer ist als eine Breite der Oberseite des Source/Drain-Bereichs; und einen Kondensator, der eine untere Elektrode, ein dielektrisches Zellenmaterial und eine mindestens teilweise in einer Behälteröffnung ausgebildete obere Elektrode umfasst, wobei die untere Elektrode des Kondensators in direktem Kontakt mit dem Interconnect des Transistors steht.
  2. Speicherzelle nach Anspruch 1, wobei zwischen dem Interconnect des Transistors und der unteren Elektrode des Kondensators kein Kontaktpfropfen oder Landekontaktfläche vorhanden ist.
  3. Speicherzelle nach Anspruch 1, ferner umfassend: ein erstes isolierendes Material, das an gegenüberliegende Seiten des Interconnects des Transistors angrenzt; ein zweites isolierendes Material über dem ersten isolierenden Material und von anderer Zusammensetzung als das erste isolierende Material; ein drittes isolierendes Material über dem zweiten isolierenden Material und von anderer Zusammensetzung als das zweite isolierende Material, wobei die Behälteröffnung sich durch das zweite und das dritte isolierende Material erstreckt.
  4. Speicherzelle nach Anspruch 3, wobei das zweite isolierende Material Siliziumnitrid umfasst.
  5. Speicherzelle nach Anspruch 3, wobei das zweite isolierende Material ein Metalloxid umfasst.
  6. Speicherzelle nach Anspruch 3, wobei das zweite isolierende Material eine Einfachschicht ist.
  7. Speicherzelle nach Anspruch 3, wobei das zweite isolierende Material eine Doppelschicht ist.
  8. Speicherzelle nach Anspruch 1, wobei der Interconnect des Transistors eine metallhaltige Elektrode ist.
  9. Speicherzelle nach Anspruch 1, wobei der Interconnect des Transistors das gleiche Material umfasst wie der Source/Drain-Bereich des Transistors.
  10. Speicherzelle nach Anspruch 1, wobei mindestens eine Oberseite des Interconnects des Transistors entlang eines Querschnitts eine im Wesentlichen halbkugelförmige Form umfasst.
  11. Speicherzelle nach Anspruch 1, wobei mindestens eine Oberseite des Interconnects des Transistors entlang eines Querschnitts im Wesentlichen eine Rundnasengeschossform umfasst.
  12. Speicherzelle nach Anspruch 1, wobei mindestens eine Oberseite des Interconnects des Transistors entlang eines Querschnitts im Wesentlichen eine Kegelstumpfform umfasst.
  13. Speicherzelle, umfassend: eine Schaltvorrichtung mit einer Elektrode, wobei eine Oberseite der Elektrode entlang eines Querschnitts im Wesentlichen eine Rundnasengeschossform umfasst; und einen Kondensator, der eine untere Elektrode, ein dielektrisches Zellenmaterial und eine zumindest teilweise in einer Behälteröffnung ausgebildete obere Elektrode umfasst, wobei die untere Elektrode des Kondensators in direktem Kontakt mit der im Wesentlichen rundnasengeschossförmigen Oberseite der Elektrode der Schaltvorrichtung ist.
  14. Speicherzelle nach Anspruch 13, wobei die Schaltvorrichtung einen planaren Transistor umfasst.
  15. Speicherzelle nach Anspruch 13, wobei die Schaltvorrichtung einen vertikalen Transistor umfasst.
  16. Speicherzelle nach Anspruch 13, wobei die Schaltvorrichtung eine Diode umfasst.
  17. Speicherzelle nach Anspruch 13, wobei zwischen der Elektrode der Schaltvorrichtung und der unteren Elektrode des Kondensators kein Kontaktpfropfen oder Landekontaktfläche vorhanden ist.
  18. Integrierte Baugruppe, umfassend: aktive Bereiche, die Halbleitermaterial umfassen; Kondensator-Kontaktbereiche innerhalb der aktiven Bereiche; metallhaltige Interconnects, die mit den Kondensator-Kontaktbereichen gekoppelt sind; ein erstes isolierendes Material seitlich zwischen den Kondensator-Kontaktbereichen und seitlich zwischen den metallhaltigen Interconnects; ein zweites isolierendes Material über dem ersten isolierenden Material und von anderer Zusammensetzung als das erste isolierende Material; ein drittes isolierendes Material über dem zweiten isolierenden Material und von anderer Zusammensetzung als das zweite isolierende Material; erste Kondensatorelektroden, die sich durch das zweite und das dritte isolierende Material erstrecken und mit den metallhaltigen Interconnects gekoppelt sind; viertes isolierendes Material, das an die ersten Kondensatorelektroden angrenzt; und Kondensatorplattenelektroden, die an das vierte isolierende Material angrenzen.
  19. Integrierte Baugruppe nach Anspruch 18, wobei die aktiven Bereiche sich vertikal erstreckende Säulen aus dem Halbleitermaterial sind.
  20. Integrierte Baugruppe nach Anspruch 19, wobei das Halbleitermaterial Silizium umfasst.
  21. Integrierte Baugruppe nach Anspruch 18, wobei die ersten Kondensatorelektroden als nach oben offene Behälterformen konfiguriert sind und wobei das vierte isolierende Material und die Kondensatorplattenelektroden sich in die nach oben offenen Behälterformen erstrecken.
  22. Integrierte Baugruppe nach Anspruch 18, wobei die ersten Kondensatorelektroden eine vertikale Höhe aufweisen und wobei das zweite isolierende Material eine vertikale Dicke aufweist, die innerhalb eines Bereichs von mindestens etwa 0,1 % der vertikalen Höhe bis etwa 20 % der vertikalen Höhe liegt.
  23. Integrierte Baugruppe nach Anspruch 18, wobei die ersten Kondensatorelektroden über einen Wafer verlaufen, wobei die ersten Kondensatorelektroden und die metallhaltigen Interconnects eine kombinierte Höhe aufweisen und wobei eine Abweichung der kombinierten Höhe über den Wafer hinweg weniger als oder gleich etwa 5 nm beträgt.
  24. Integrierte Baugruppe nach Anspruch 18, wobei das zweite isolierende Material eine vertikale Dicke innerhalb eines Bereichs von etwa 10 nm bis etwa 1 000 nm aufweist.
  25. Integrierte Baugruppe nach Anspruch 18, wobei das zweite isolierende Material eine vertikale Dicke innerhalb eines Bereichs von etwa 10 nm bis etwa 200 nm aufweist.
  26. Integrierte Baugruppe nach Anspruch 18, wobei das zweite isolierende Material ein oder mehrere Metalloxide umfasst.
  27. Integrierte Baugruppe nach Anspruch 18, wobei das zweite isolierende Material Siliziumnitrid umfasst.
  28. Integrierte Baugruppe nach Anspruch 18, wobei das erste und das dritte isolierende Material eine gleiche Zusammensetzung aufweisen.
  29. Integrierte Baugruppe nach Anspruch 28, wobei das erste und das dritte isolierende Material Siliziumdioxid umfassen.
  30. Integrierte Baugruppe nach Anspruch 18, wobei die metallhaltigen Interconnects zwei oder mehr unterschiedliche metallhaltige Materialien umfassen.
  31. Integrierte Baugruppe nach Anspruch 18, wobei die metallhaltigen Interconnects ein Metallnitrid, ein Metallsilizid und ein im Wesentlichen reines Metall umfassen.
  32. Integrierte Baugruppe nach Anspruch 18, wobei die metallhaltigen Interconnects Folgendes umfassen: Titansilizid angrenzend an die Kondensator-Kontaktbereiche; Titannitrid angrenzend an das Titansilizid; und Wolfram angrenzend an das Titannitrid.
  33. Speicheranordnung, umfassend: sich vertikal erstreckende Säulen aus Halbleitermaterial; wobei die sich vertikal erstreckenden Säulen untere Source/Drain-Bereiche, obere Source/Drain-Bereiche und Kanalbereiche zwischen den unteren und oberen Source/Drain-Bereichen umfassen; erste leitfähige Strukturen, die sich entlang von Spalten der Speicheranordnung erstrecken und Segmente aufweisen, die an die unteren Source/Drain-Bereiche angrenzen und mit den unteren Source/Drain-Bereichen elektrisch gekoppelt sind; zweite leitfähige Strukturen, die sich entlang von Zeilen der Speicheranordnung erstrecken und Segmente aufweisen, die an die Kanalbereiche angrenzen; metallhaltige Interconnects über den oberen Source/Drain-Bereichen, die mit den oberen Source/Drain-Bereichen elektrisch gekoppelt sind; ein erstes isolierendes Material seitlich zwischen den sich vertikal erstreckenden Pfeilern und seitlich zwischen den metallhaltigen Interconnects; ein zweites isolierendes Material über dem ersten isolierenden Material und von anderer Zusammensetzung als das erste isolierende Material; ein drittes isolierendes Material über dem zweiten isolierenden Material und von anderer Zusammensetzung als das zweite isolierende Material; erste Kondensatorelektroden, die sich durch das zweite und dritte isolierende Material erstrecken und mit den metallhaltigen Interconnects gekoppelt sind; viertes isolierendes Material, das an die ersten Kondensatorelektroden angrenzt; und Kondensatorplattenelektroden, die an das vierte isolierende Material angrenzen und von den ersten Kondensatorelektroden durch das vierte isolierende Material beabstandet sind.
  34. Speicheranordnung nach Anspruch 33, wobei: die Speicherzellen der Speicheranordnung Kondensatoren umfassen, welche die ersten Kondensatorelektroden, das vierte isolierende Material und die Kondensatorplattenelektroden einschließen; die ersten leitfähigen Strukturen mit einer Leseschaltung unter den Speicherzellen gekoppelt sind; und die zweiten leitfähigen Strukturen sind mit einer Treiberschaltung unter den Speicherzellen gekoppelt.
  35. Speicheranordnung nach Anspruch 33, wobei das vierte isolierende Material nicht-ferroelektrisch ist.
  36. Speicheranordnung nach Anspruch 33, wobei das vierte isolierende Material eine ferroelektrische Zusammensetzung umfasst.
  37. Speicheranordnung nach Anspruch 33, wobei das erste isolierende Material Siliziumdioxid umfasst.
  38. Speicheranordnung nach Anspruch 33, wobei das zweite isolierende Material eine High-k-Zusammensetzung umfasst.
  39. Speicheranordnung nach Anspruch 33, wobei das zweite isolierende Material ein Metalloxid umfasst.
  40. Speicheranordnung nach Anspruch 33, wobei das zweite isolierende Material eines oder mehrere von AlO, HfO und ZrO umfasst, wobei die chemischen Formeln eher die Hauptbestandteile als genaue Stöchiometrien angeben.
  41. Speicheranordnung nach Anspruch 33, wobei das zweite isolierende Material Siliziumnitrid umfasst.
  42. Speicheranordnung nach Anspruch 33, wobei das zweite isolierende Material zwei oder mehr unterschiedliche Zusammensetzungen umfasst.
  43. Speicheranordnung nach Anspruch 33, wobei das zweite isolierende Material zwei unterschiedliche Zusammensetzungen umfasst, die entlang einer abrupten Grenzfläche aneinander angrenzen.
  44. Speicheranordnung nach Anspruch 33, wobei das zweite isolierende Material zwei unterschiedliche Zusammensetzungen umfasst und einen Gradienten umfasst, der sich von einer der beiden unterschiedlichen Zusammensetzungen zur anderen der beiden unterschiedlichen Zusammensetzungen erstreckt.
  45. Speicheranordnung nach Anspruch 44, wobei die beiden unterschiedlichen Zusammensetzungen HfO und ZrO sind, wobei die chemischen Formeln eher die Hauptbestandteile als genaue Stöchiometrien angeben.
  46. Speicheranordnung nach Anspruch 33, wobei die metallhaltigen Interconnects zwei oder mehr unterschiedliche metallhaltige Materialien umfassen.
  47. Speicheranordnung nach Anspruch 33, wobei die metallhaltigen Interconnects ein Metallnitrid, ein Metallsilizid und ein im Wesentlichen reines Metall umfassen.
  48. Speicheranordnung nach Anspruch 33, wobei die metallhaltigen Interconnects Folgendes umfassen: Titansilizid angrenzend an die oberen Source/Drain-Bereiche; Titannitrid angrenzend an das Titansilizid; und Wolfram angrenzend an das Titannitrid.
  49. Verfahren zur Ausbildung einer integrierten Baugruppe, umfassend: Ausbilden einer Konstruktion, sodass sie seitlich beabstandete Zugriffstransistoren umfasst; wobei jeder der Zugriffstransistoren einen sich vertikal erstreckenden aktiven Bereich aufweist, der Halbleitermaterial umfasst; wobei die sich vertikal erstreckenden aktiven Bereiche untere Source/Drain-Bereiche, obere Source/Drain-Bereiche und Kanalbereiche zwischen den unteren und oberen Source/Drain-Bereichen umfassen; wobei die Konstruktion erste leitfähige Strukturen einschließt, die Segmente aufweisen, welche an die unteren Source/Drain-Bereiche angrenzen, und zweite leitfähige Strukturen einschließt, die Segmente aufweisen, welche an die oberen Source/Drain-Bereiche angrenzen; wobei die Konstruktion isolierende Bereiche zwischen den seitlich beabstandeten Zugriffstransistoren einschließt; Ausbilden von Interconnects, die mit den oberen Source/Drain-Bereichen gekoppelt sind; Ausbilden eines ersten Materials, das sich über die Interconnects hinweg und über die isolierenden Bereiche hinweg erstreckt; Ausbilden eines zweiten Materials über dem ersten Material, wobei das zweite Material ein isolierendes Material ist; Ausbilden von Öffnungen mit einer ersten Ätzung, wobei die erste Ätzung die Öffnungen so ausbildet, dass sie sich durch das zweite Material erstrecken, um das erste Material freizulegen; Erweitern der Öffnungen mit einer zweiten Ätzung, die sich von der ersten Ätzung unterscheidet, wobei die zweite Ätzung die Öffnungen durch das erste Material erweitert, um die Interconnects freizulegen; Ausbilden von erstem Elektrodenmaterial innerhalb der Öffnungen, um die Öffnungen auszukleiden; und Bilden von dielektrischem Material und zweitem Elektrodenmaterial innerhalb der ausgekleideten Öffnungen; wobei das erste Elektrodenmaterial, das dielektrische Material und das zweite Elektrodenmaterial zusammen Kondensatoren ausbilden.
  50. Verfahren nach Anspruch 49, wobei: das erste Material Siliziumnitrid umfasst; das zweite Material Siliziumdioxid umfasst; die erste Ätzung Fluorwasserstoffsäure umfasst; und die zweite Ätzung Phosphorsäure umfasst.
  51. Verfahren nach Anspruch 49, wobei die erste Ätzung die Öffnungen teilweise in das erste Material hinein verlängert.
  52. Verfahren nach Anspruch 49, wobei die erste Ätzung an einer Oberseite des ersten Materials endet.
  53. Verfahren nach Anspruch 49, wobei das erste Material nur eine einzige Zusammensetzung umfasst.
  54. Verfahren nach Anspruch 49, wobei das erste Material zwei oder mehr unterschiedliche Zusammensetzungen umfasst.
  55. Verfahren nach Anspruch 49, wobei das erste Material zwei unterschiedliche Zusammensetzungen umfasst, die entlang einer abrupten Grenzfläche aneinander angrenzen.
  56. Verfahren nach Anspruch 49, wobei das erste Material zwei unterschiedliche Zusammensetzungen umfasst und einen Gradienten umfasst, der sich von einer der beiden unterschiedlichen Zusammensetzungen zur anderen der beiden unterschiedlichen Zusammensetzungen erstreckt.
DE112021002396.9T 2020-04-17 2021-03-19 Verfahren zur verwendung von ätzstoppmaterial bei der herstellung von kondensatoren, integrierte baugruppen, die kondensatoren umfassen Pending DE112021002396T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/851,588 2020-04-17
US16/851,588 US20210327881A1 (en) 2020-04-17 2020-04-17 Methods of Utilizing Etch-Stop Material During Fabrication of Capacitors, Integrated Assemblies Comprising Capacitors
PCT/US2021/023153 WO2021211258A1 (en) 2020-04-17 2021-03-19 Methods of utilizing etch-stop material during fabrication of capacitors, integrated assemblies comprising capacitors

Publications (1)

Publication Number Publication Date
DE112021002396T5 true DE112021002396T5 (de) 2023-01-26

Family

ID=78082191

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021002396.9T Pending DE112021002396T5 (de) 2020-04-17 2021-03-19 Verfahren zur verwendung von ätzstoppmaterial bei der herstellung von kondensatoren, integrierte baugruppen, die kondensatoren umfassen

Country Status (5)

Country Link
US (1) US20210327881A1 (de)
KR (1) KR20220163466A (de)
CN (1) CN115516630A (de)
DE (1) DE112021002396T5 (de)
WO (1) WO2021211258A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721592B2 (en) * 2021-02-09 2023-08-08 Tokyo Electron Limited Method of making vertical semiconductor nanosheets with diffusion breaks

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160070A (ja) * 1991-05-31 1993-06-25 Texas Instr Inc <Ti> 半導体装置の接点とその製法
JP3280803B2 (ja) * 1994-08-18 2002-05-13 沖電気工業株式会社 半導体装置及びその製造方法
KR100422063B1 (ko) * 2001-05-02 2004-03-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
JP4342131B2 (ja) * 2001-10-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 容量素子の製造方法及び半導体装置の製造方法
US7378702B2 (en) * 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7488664B2 (en) * 2005-08-10 2009-02-10 Micron Technology, Inc. Capacitor structure for two-transistor DRAM memory cell and method of forming same
US8138538B2 (en) * 2008-10-10 2012-03-20 Qimonda Ag Interconnect structure for semiconductor devices
US8564094B2 (en) * 2009-09-09 2013-10-22 Micron Technology, Inc. Capacitors including at least two portions of a metal nitride material, methods of forming such structures, and semiconductor devices including such structures
JP2011187652A (ja) * 2010-03-08 2011-09-22 Elpida Memory Inc 半導体装置及びその製造方法
WO2013052067A1 (en) * 2011-10-07 2013-04-11 Intel Corporation Formation of dram capacitor among metal interconnect
CN105190902B (zh) * 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
EP2884666B1 (de) * 2013-12-10 2019-01-02 IMEC vzw FPGA-Vorrichtung mit programmierbarer Verbindung im Back-end des Leitungsteils der Vorrichtung
US10020360B1 (en) * 2017-01-06 2018-07-10 Micron Technology, Inc. Integrated memory
KR20240055166A (ko) * 2017-01-27 2024-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법
US10103053B1 (en) * 2017-07-14 2018-10-16 Micron Technology, Inc. Methods of forming integrated circuitry

Also Published As

Publication number Publication date
US20210327881A1 (en) 2021-10-21
KR20220163466A (ko) 2022-12-09
WO2021211258A1 (en) 2021-10-21
CN115516630A (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
DE112020000955T5 (de) Nichtflüchtiger niederspannungs-speicher hoher dichte mit unidirektionaler platten- und bitzeile und säulenkondensator
EP2169715B1 (de) Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
DE102011001527B4 (de) Flachgrabenisolationsbereich mit vergrabenem Kondensator und Verfahren zu seiner Herstellung
DE4434040C2 (de) Halbleiterspeichervorrichtung mit einer SOI-Struktur und Verfahren zur Herstellung derselben
DE102017115340A1 (de) Halbleiter-bauelement und herstellungsverfahren dafür
EP1396026A2 (de) Dram-zellenanordnung mit vertikalen mos-transistoren und verfahren zu deren herstellung
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE112006000651T5 (de) Vertikale Speichervorrichtung und Verfahren
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE102020124219A1 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102021110278A1 (de) Ferroelektrische speichervorrichtung unter verwendung von back-end-of-line(beol)-dünnschicht-zugriffstransistoren und verfahren zu deren herstellung
DE102020133486A1 (de) Nichtflüchtiger speicher mit doppelter ansteuerung
EP1145319B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
EP0917203A2 (de) Gain Cell DRAM Struktur und Verfahren zu deren Herstellung
DE4217420A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE112021002396T5 (de) Verfahren zur verwendung von ätzstoppmaterial bei der herstellung von kondensatoren, integrierte baugruppen, die kondensatoren umfassen
DE102021102536A1 (de) Dreidimensionales Speicherbauelement und Verfahren
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
DE19950540B4 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10082909B4 (de) Nichtflüchtige ferroelektrische Speicherzelle, nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
EP1155446A1 (de) Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator

Legal Events

Date Code Title Description
R012 Request for examination validly filed