DE102012105871B4 - Verstellbarer Mäanderlinienwiderstand - Google Patents

Verstellbarer Mäanderlinienwiderstand Download PDF

Info

Publication number
DE102012105871B4
DE102012105871B4 DE102012105871.7A DE102012105871A DE102012105871B4 DE 102012105871 B4 DE102012105871 B4 DE 102012105871B4 DE 102012105871 A DE102012105871 A DE 102012105871A DE 102012105871 B4 DE102012105871 B4 DE 102012105871B4
Authority
DE
Germany
Prior art keywords
resistor
series
interlayer dielectric
dielectric layer
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012105871.7A
Other languages
English (en)
Other versions
DE102012105871A1 (de
Inventor
Hsiao-Tsung Yen
Yu-Ling Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102012105871A1 publication Critical patent/DE102012105871A1/de
Application granted granted Critical
Publication of DE102012105871B4 publication Critical patent/DE102012105871B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Abstract

Eine Vorrichtung mit:- einem Substrat (210) mit mehreren aktiven Bereichen (212, 214, 216, 218, 219; 312, 314, 316, 318);- einem ersten Gate-Stapel (202) und einem zweiten Gate-Stapel (204), die auf dem Substrat (210) angeordnet sind, wobei jeder von dem ersten Gate-Stapel (202) und dem zweiten Gate-Stapel (204) zwischen zwei benachbarten aktiven Bereichen ausgebildet ist;- einem ersten Widerstand (104; 372) mit einem ersten unteren Anschluss, der über einem ersten aktiven Bereich (212; 316) der mehreren aktiven Bereiche (212, 214, 216, 218, 219; 312, 314, 316, 318) angeordnet ist, und einem ersten oberen Anschluss, der mit einem ersten Verbinder (140; 252; 354) verbunden ist;- einem zweiten Widerstand (106; 374) mit einem zweiten unteren Anschluss, der über einem zweiten aktiven Bereich (214; 318) der mehreren aktiven Bereiche (212, 214, 216, 218, 219; 312, 314, 316, 318) angeordnet ist, und einem zweiten oberen Anschluss, der mit dem ersten Verbinder (140; 252; 354) verbunden ist;- einem ersten Schalter (126; 302), der aus dem ersten aktiven Bereich (212; 316), dem zweiten aktiven Bereich (214; 318) und einem ersten Gate des ersten Gate-Stapels (202) gebildet ist; und- einem dritten Widerstand (108) mit einem dritten unteren Anschluss, der auf dem zweiten aktiven Bereich (214; 318) angeordnet ist, wobei, indem der dritte untere Anschluss des dritten Widerstands (108) mit dem zweiten unteren Anschluss des zweiten Widerstands (106; 374) verbunden ist, der dritte Widerstand (108) und der zweite Widerstand (106; 374) in Reihe geschaltet sind.

Description

  • Die Erfindung betrifft eine Vorrichtung, insbesondere einen verstellbaren Mäanderlinienwiderstand.
  • Durch Verbesserungen bei der Integrationsdichte von verschiedenen elektronischen Komponenten (z.B. Transistoren, Dioden, Widerständen, Kondensatoren, usw.) hat die Halbleiterindustrie ein schnelles Wachstum erfahren. Größtenteils beruhen diese Verbesserungen bei der Integrationsdichte auf einem Schrumpfen oder Verkleinern des Halbleiterprozessknotens, der Halbleiterstrukturgröße oder der Halbleiterstrukturbreite (z.B. Verkleinern der Strukturgröße in Richtung des sub-20 nm-Knotens). Da der Bedarf nach Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite, sowie geringerer Leistungsaufnahme und kleineren Reaktionszeiten in letzter Zeit angewachsen ist, ist ein Bedarf an kleineren und kreativeren Verpackungstechniken von Halbleiterchips gestiegen.
  • Moderne elektronische Vorrichtungen, wie zum Beispiel ein Notebook-Computer, umfassen eine Vielzahl von verschiedenen Speichern, um Informationen zu speichern. Dabei umfassen die Speicherschaltungen zwei Hauptkategorien: zum einen die flüchtigen Speicher und zum Anderen die nicht-flüchtigen Speicher. Flüchtige Speicher umfassen direkte Zugriffsspeicher (random access memory, RAM), die wiederum in zwei Unterkategorien unterteilt werden können: den statischen Direktzugriffsspeicher (static random access memory, SRAM) und den dynamischen Direktzugriffsspeicher (dynamic random access memory, DRAM). Sowohl SRAM als auch DRAM sind flüchtig, da sie die gespeicherte Information verlieren, wenn sie nicht mit Strom versorgt werden. Hingegen können nicht-flüchtige Speicher Daten permanent speichern, solange keine elektrische Ladung an die nicht-flüchtigen Speicher angelegt wird. Nicht-flüchtige Speicher umfassen eine Vielzahl von Unterkategorien, wie zum Beispiel elektrisch löschbare programmierbare Nur-LeseSpeicher(electrically erasable programmable read-only memory, EEPROM) und Flashspeicher.
  • Eine DRAM-Schaltung kann mehrere in Reihen und Spalten angeordnete DRAMS- peicherzellen umfassen. Eine DRAM-Zelle wird aus einem einzelnen Metalloxidhalbleiter (metal oxid semiconductor, MOS-Transistor und einem in Reihe geschalteten Speicherkondensator ausgebildet. Der MOS-Transistor wirkt als Schalter, der zwischen einer Bitleitung und einer Elektrode des Speicherkondensators geschalten ist. Die andere Elektrode des Speicherkondensators ist mit den entsprechenden Elektroden der anderen Zellen der gleichen Spalte verbunden und ist auf eine feste Spannung vorgespannt. Der Speicherkondensator enthält ein Bit an Information. Durch Freigabe einer Wortleitung, die an das Gate des MOS-Transistors gekoppelt ist, können Daten ein- oder ausgelesen werden, die in dem Speicherkondensator gespeichert sind. Insbesondere werden die zu schreibenden Daten während eines Schreibvorgangs an die Bitleitung angelegt. Durch Einschalten des MOS-Transistors wird der Speicherkondensator abhängig von dem Datenbit und dem ursprünglichen logischen Zustand des Speicherkondensators entweder geladen oder entladen. Andererseits wird während eines Lesevorgangs die Bitleitung auf eine bestimmte Spannung vorgeladen. Durch Einschalten des MOS-Transistors wird der logische Zustand des Speicherkondensators durch eine Spannungsänderung auf der Bitleitung angezeigt.
  • Während der Entwicklung der Halbleitertechnik haben sich auf eingebetteten DRAM (embedded dynamic random access memory, EDRAM) basierende Halbleitervorrichtungen als eine effektive Lösung abgezeichnet, um weiter die physikalischen Abmessungen oder physikalische Größe eines Halbleiterchips zu verkleinern und die Leistung von Speicherschaltungen und logischen Schaltungen insgesamt zu verbessern. EDRAMs werden auf denselben Chips wie ihre zugehörigen CPU-Prozessoren hergestellt. Durch Integration von EDRAM mit logischen Schaltungen auf einem einzelnen Chip können schnellere Lese- und Schreibgeschwindigkeiten, eine geringere Leistungsaufnahme und kleinere Formfaktoren erzielt werden.
  • In der JP 2004 - 040 009 A , US 2006 / 0 231 887 A1 , US 2005 / 0 266 651 A1 , US 6 700 203 B1 , US 8 039 354 B2 sowie DE 695 09 735 T2 sind Widerstände beschrieben, wie sie in einem integrierten Schaltkreis verwendet werden können.
  • Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, eine Vorrichtung, insbesondere einen verstellbaren Mäanderlinienwiderstand, bereitzustellen, der eine hohe Integrationsdichte ermöglicht und eine hohe Flexibilität aufweist.
  • Diese Aufgabe wird erfindungsgemäß durch die Vorrichtung nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Die Erfindung wird im Folgenden beispielsweise anhand der Zeichnungen näher erläutert. Es zeigen:
    • 1A eine perspektivische Ansicht einer Mäanderlinienwiderstandsstruktur gemäß einer Ausführungsform;
    • 1B einen verstellbaren Mäanderlinienwiderstand gemäß einer Ausführungsform;
    • 1C ein Schemadiagramm einer Steuerschaltung eines verstellbaren Mäanderlinienwiderstands gemäß einer Ausführungsform,
    • 1D ein Schemadiagramm einer Steuerschaltung eines verstellbaren Mäanderlinienwiderstands gemäß einer Ausführungsform;
    • 2 eine Querschnittsansicht einer verstellbaren Mäanderlinienwiderstandsstruktur gemäß einer Ausführungsform und
    • 3 eine Querschnittsansicht einer verstellbaren Mäanderlinienwiderstandsstruktur und einer eingebetteten DRAM-Zelle gemäß einer Ausführungsform.
  • In den verschiedenen Figuren der Zeichnungen sind einander entsprechende Bauteile und Schaltelemente mit gleichen Bezugszeichen versehen. Die vorliegende Erfindung wird im Hinblick auf spezifische Ausführungsformen beschrieben, insbesondere im Hinblick auf einen verstellbaren Mäanderlinienwiderstand in einer EDRAM-Vorrichtung. Die Ausführungsformen der vorliegenden Erfindung können allerdings auch auf eine Vielzahl von anderen Halbleitervorrichtungen angewendet werden.
  • Die 1A zeigt eine perspektivische Ansicht eine Mäanderlinienwiderstandsstruktur gemäß einer Ausführungsform. Die Mäanderlinienwiderstandsstruktur 100 kann mehrere in Reihe geschaltete Widerstände umfassen. Gemäß der 1A kann die Mäanderlinienwiderstandsstruktur 100 einen ersten Widerstand 192, einen zweiten Widerstand 194, einen dritten Widerstand 196 und einen vierten Widerstand 198 umfassen. Die Mäanderlinienwiderstandsstruktur 100 kann ferner mehrere Verbinder umfassen, nämlich einen ersten Verbinder 182, einen zweiten Verbinder 184 und einen dritten Verbinder 186. Die in der 1A gezeigten Verbinder können dotierte Bereiche einer Halbleitervorrichtung sein. Alternativ können die in der 1A gezeigten Verbinder Poly-Verbinder oder Aktivschicht (OD)-Verbinder sein.
  • Wie in der 1A gezeigt, kann der erste Verbinder 182 zum Verbinden des ersten Widerstands 192 mit dem zweiten Widerstand 194 verwendet werden. Auf ähnliche Weise kommen der zweite Verbinder 184 und der dritte Verbinder 186 zum Einsatz, um andere Widerstände miteinander zu verbinden, um eine Mäanderlinienwiderstandsstruktur auszubilden.Obwohl in der 1A eine Mäanderlinienwiderstandsstruktur 100 mit vier in Reihe geschalteten Widerständen gezeigt ist, kann die Mäanderlinienwiderstandsstruktur 100 jede beliebige Anzahl von Widerständen aufweisen. Einfachheitshalber ist eine Mäanderlinienwiderstandsstruktur mit vier Widerständen dargestellt.
  • Jeder der in der 1A gezeigten Widerstände (z.B. der vierte Widerstand 198) kann durch mehrere in Reihe geschaltete Halbleiter-Vertikalkontakte, Halbleiter-Durchkontaktierungen oder Halbleiter-Vias ausgebildet sein. Hierbei sind also Durchgangslöcher mit einem Halbleitermaterial gefüllt. Als Halbleitermaterial kann beispielsweise polykristallines Silizium verwendet werden. Gemäß einer Ausführungsform kann jeder Widerstand (z.B. der vierte Widerstand 198) durch drei Vertikalkontakte 152, 154 und 156 ausgebildet werden. Obwohl in der 1A drei in Reihe geschaltete Vertikalkontakte dargestellt sind, kann jeder Widerstand jede beliebige Anzahl von in Reihe geschaltete Vertikalkontakten aufweisen. Darüber hinaus kann beispielsweise der vierte Widerstand 198 mehrere parallel geschaltete Unterwiderständen umfassen, und jeder Unterwiderstand kann mehrere in Reihe geschaltete Vertikalkontakte aufweisen.
  • Gemäß einer Ausführungsform liegt die Länge der Widerstände (z.B. die des vierten Widerstands 198) in einem Bereich von 200 nm bis 1 µm. Gemäß einer Ausführungsform beträgt, wenn die Länge des aus drei Vertikalkontakten ausgebildeten Widerstands (z.B. die des vierten Widerstands 198) etwa 740 nm beträgt, der Gesamtwiderstand dieser drei Vertikalkontakte ungefähr 871,99 Ohm. Wie in der 1A gezeigt, wird die Mäanderlinienwiderstandsstruktur 100 durch vier in Reihe geschaltete Widerstände ausgebildet. Folglich beträgt der Gesamtwiderstand der Mäanderlinienwiderstandsstruktur 100 ungefähr vier mal 871,99 Ohm. Darüber hinaus wird von den Verbindern (z.B. dem ersten Verbinder 164) ein zusätzlicher Widerstand in das System eingebracht, der in Anbetracht des Widerstands der Widerstände (z.B. dem des vierten Widerstands 198) jedoch sehr klein oder minimal ausfällt und daher insbesondere vernachlässigbar ist.
  • Die Mäanderlinienwiderstandsstruktur 100 kann oberhalb von aktiven Bereichen einer Halbleitervorrichtung ausgebildet werden. Ein Ausbilden der Mäanderlinienwiderstandsstruktur 100 wird unter Bezugnahme auf die 2 und 3 genauer erläutert. Ein Vorteil der Mäanderlinienwiderstandsstruktur liegt darin, dass die in der 1A gezeigte Mäanderlinienwiderstandsstruktur dazu beiträgt, den Formfaktor eines Halbleiterwiderstands zu verkleinern, um einen kompakten Halbleiterwiderstand auszubilden.
  • Gemäß einer Ausführungsform liegt der Abstand zwischen zwei benachbarten Widerständen (z.B. zwischen dem ersten Widerstand 192 und dem zweiten Widerstand 194) in einem Bereich von 0,03 µm bis 5 µm. Diese Größenangabe stellt jedoch lediglich ein Beispiel dar und kann sich abhängig vom verwendeten (Fertigungs-)Verfahren ändern. Zum Beispiel kann der Abstand bei einem 65 nm Verfahren in einem Bereich von 0,1 µm bis 1 µm liegen. Ein weiterer Vorteil einer oberhalb von aktiven Bereichen (in der 1A nicht gezeigt, jedoch in den 2 und 3 veranschaulicht) einer Halbleitervorrichtung ausgebildeten Mäanderlinienwiderstandsstruktur liegt darin, dass der Einfluss parasitärer Parameter, wie einer Substratkapazität, verkleinert werden kann, da die Mäanderlinienwiderstandsstruktur nicht in dem Substrat eingebettet ist. Gemäß einer Ausführungsform beträgt die parasitäre Kapazität von zwei benachbarten Widerständen ungefähr 0,0125 pF, wenn der Abstand zwischen zwei benachbarten Widerständen ungefähr 0,054 µm beträgt. Die parasitäre Kapazität von 0,0125 pF stellt jedoch lediglich ein Beispiel dar. Die parasitäre Kapazität zwischen zwei benachbarten Widerständen kann allerdings von verschiedenen Anwendungen und Verfahren abhängen und sich mit ihnen ändern. Insgesamt kann die in der 1A gezeigte Mäanderlinienwiderstandsstruktur dazu beitragen, die parasitäre Induktivität eines Halbleiterwiderstands herabzusetzen.
  • Die 1B veranschaulicht einen verstellbaren Mäanderlinienwiderstand gemäß einer Ausführungsform. Der verstellbare Mäanderlinienwiderstand 150 kann mehrere in Reihe geschaltete Widerstände umfassen. Wie in der 1B gezeigt kann der verstellbare Mäanderlinienwiderstand 150 einen ersten Widerstand 102, einen zweiten Widerstand 104, einen dritten Widerstand 106, einen vierten Widerstand 108, einen fünften Widerstand 110, einen sechsten Widerstand 112, einen siebten Widerstand 114, einen achten Widerstand 116, einen neunten Widerstand 118 und einen zehnten Widerstand 120 aufweisen. Der verstellbare Mäanderlinienwiderstand 150 kann ferner mehrere Verbinder umfassen, nämlich einen ersten Verbinder 140, einen zweiten Verbinder 142 und einen dritten Verbinder 144.
  • Wie in der 1B gezeigt, wird der erste Verbinder 140 zum Verbinden des zweiten Widerstands 104 mit dem dritten Widerstand 106 verwendet. Auf ähnliche Weise kommen der zweiten Verbinder 142 und der dritte Verbinder 144 zum Einsatz, um andere Widerstände miteinander zu verbinden, um eine Mäanderlinienwiderstandsstruktur auszubilden. Auch wenn in der 1B der verstellbare Mäanderlinienwiderstand 150 mit zehn in Reihe geschalteten Widerständen dargestellt ist, kann der verstellbare Mäanderlinienwiderstand 150 jedoch jede Anzahl von Widerständen aufweisen. Einfachheitshalber ist ein veränderbarer Mäanderlinienwiderstand mit zehn Widerständen dargestellt.
  • Um den Widerstand der in der 1B gezeigten Mäanderlinienwiderstandsstruktur zu verstellen oder einzustellen, kann der verstellbare Mäanderlinienwiderstand 150 ferner mehrere Schalter umfassen, nämlich einen ersten Schalter 126, einen zweiten Schalter 128 und einen dritten Schalter 136. Jeder Schalter (z.B. der erste Schalter 126) ist mit zwei benachbarten Widerständen parallel geschalten. Zum Beispiel sind der zweite Widerstand 104 und der dritte Widerstand 106 unter Verwendung des ersten Verbinders 140 in Reihe geschalten. Der erste Schalter 126 ist mit den in Reihe geschalteten Widerständen 104 und 106 parallel geschaltet. Darüber hinaus können durch Einschalten des Schalter 126 der zweite Widerstand 104 und der dritte Widerstand 106 umgangen oder kurzgeschlossen werden. Folglich ist der erste Widerstand 102 mit dem vierten Widerstand 108 durch den eingeschalteten Schalter 126 verbunden. Auf ähnliche Weise können durch Einschalten der anderen in der 1 gezeigten Schalter (z.B. Schalter 128 und 136) die anderen Widerstände ausgewählt werden, um von dem verstellbaren Mäanderlinienwiderstand 150 eingeschlossen oder ausgeschlossen zu sein.
  • Jeder der in der 1B gezeigten Widerstände (z.B. der zehnte Widerstand 120) kann durch mehrere in Reihe geschaltete Halbleitervertikalkontakte ausgebildet sein. Gemäß einer Ausführungsform kann jeder Widerstand (z.B. der zehnte Widerstand 120) durch drei Vertikalkontakte 152, 154 und 156 ausgebildet sein. Die physikalischen Eigenschaften der Vertikalkontakte (z.B. des Vertikalkontakts 152) wurden unter Bezugnahme auf die 1A beschrieben, und werden, um eine Wiederholung zu vermeiden, nicht in aller Ausführlichkeit weiter erläutert.
  • Der verstellbare Mäanderlinienwiderstand 150 kann oberhalb von aktiven Bereichen einer Halbleitervorrichtung ausgebildet werden. Beispielsweise wird der zweite Widerstand 104 auf einem ersten dotierten Bereich 122 und der dritte Widerstand 106 auf einem zweiten dotierten Bereiche 124 ausgebildet. Darüber hinaus können der erste dotierte Bereich 122, der zweite dotierte Bereich 124 und ein Gate-Stapel den Schalter 126 ausbilden. Dadurch sind der zweite Widerstand 104 und der dritte Widerstand 106 mit dem Schalter 126 verbunden. Ein Ausbilden des verstellbaren Mäanderlinienwiderstands 150 wird unter Bezugnahme auf die 2 und 3 detailliert beschrieben. Ein Vorteil eines verstellbaren Mäanderlinienwiderstands liegt darin, dass die in der 1B gezeigte Mäanderlinienwiderstandsstruktur dazu beiträgt, den Formfaktor eines Halbleiterwiderstands zu reduzieren, um einen kompakten Halbleiterwiderstand zu erhalten. Zusätzlich können durch den Einsatz einer Steuerung zum Ein- und Ausschalten der Schalter verschiedene Widerstandswerte für unterschiedliche Anwendungen erzielt werden.
  • Die 1C zeigt ein Schemadiagramm einer Steuerschaltung eines verstellbaren Mäanderlinienwiderstands gemäß einer Ausführungsform. Wie in der 1C gezeigt, kann eine verstellbare Widerstandssteuerung 182 mit dem verstellbaren Mäanderlinienwiderstand verbunden sein. Insbesondere kann die verstellbare Widerstandssteuerung 182 drei Gatetreibersignale 184, 186 und 188 für den Schalter 126, den Schalter 128 bzw. den Schalter 136 erzeugen. Durch das Betätigen oder Freigeben unterschiedlicher Schalter kann sich der Gesamtwiderstand des Mäanderlinienwiderstands entsprechend ändern. Beispielsweise werden durch das Einschalten des dritten Schalters 136 die Widerstände 112 und 114 kurzgeschlossen. Durch das Betätigen oder Schalten von drei Schaltern können acht, also 23, verschiedene Kombinationen erzeugt werden. Damit kann ein verstellbarer Widerstand mit acht Einstellmöglichkeiten erzielt werden. Jedoch stellt das gezeigte Schema nur ein Beispiel dar und der verstellbare Mäanderlinienwiderstand kann jede Anzahl von Widerständen und Schaltern aufweisen.
  • Die 1D veranschaulicht eine Steuerschaltung eines verstellbaren Mäanderlinienwiderstands gemäß einer Ausführungsform. Die verstellbare Widerstandssteuerung 182 umfasst eine Vorspannungsquelle 162 und mehrere in Reihe geschaltete Widerstände 172, 174 und 176. Gemäß einer Ausführungsform können die Widerstände der verstellbaren Widerstandssteuerung 182 (z.B. der Widerstand 172) Poly-Widerstände sein. Die Poly-Widerstände 172, 174 und 176 bilden einen Spannungsteiler zwischen der Vorspannungsquelle 162 und der Masse aus. Darüber hinaus wird an jeder Ebene des Spannungsteilers (z.B. einem Verbindungspunkt zwischen dem Widerstand 152 und dem Widerstand 174) die angelegte Spannung an ein Gate eines entsprechenden Schalters angelegt. Dadurch kann der Schalter (z.B. Schalter 136) durch Einstellen der Vorspannungsquelle 162 ein- und ausgeschaltet werden.
  • Um den Betrieb der verstellbaren Widerstandssteuerung 182, wie sie in der 1D gezeigt, ist besser zu veranschaulichen, ist ein Beispiel für verschiedene Widerstandswerte und Vorspannungen in der Tabelle 180 aufgezeigt. Wie in der Tabelle 180 gezeigt, ist der erste Widerstand 172 als R, der zweite Widerstand 174 als 1,5R und der dritte Widerstand 176 als 2R bestimmt. Beispielsweise kann der Widerstand eines Poly-Widerstands dadurch eingestellt werden, dass entweder die Breite oder die Länge des Poly-Widerstands verändert wird. Die Werte für die Widerstände 172, 174 und 176, wie sie in der 1D gezeigt sind, stellen lediglich ein Beispiel dar. Für andere Anwendungen können auch andere Widerstandswerte geeignet sein. Darüber hinaus kann, obwohl in der 1D der Spannungsteiler aus mehreren Widerständen (z.B. dem Widerstand 172) ausgebildet ist, kann der Spannungsteiler auch durch andere passive Komponenten ausgebildet werden. Beispielsweise kann der Spannungsteiler durch mehrere Kondensatoren ausgebildet werden. Gemäß einer Ausführungsform können die Kondensatoren Metalloxidvaraktoren (metal oxide silicon varactor, MOSVAR), Metall-Isolator-Metall (metal oxid silicon, MIM)-Kondensatoren, Metall-Oxid Metall (metal oxid metal, MOM)- Kondensatoren oder Ähnliches sein.
  • Gemäß der 1D kann ein verstellbarer Mäanderlinienwiderstand auch durch Einstellen oder Ändern einer Vorspannungsquelle gesteuert werden. Wie in der Tabelle 180 gezeigt, wird durch das Anlegen von unterschiedlichen Vorspannungen BIAS die Spannung über die einzelnen Widerstände (z.B. den Widerstand 176) entsprechend geändert. Beispielsweise ist, wenn die Vorspannung BIAS auf Null gesetzt wird, die Spannung über jedem Widerstand gleich Null. Folglich bilden alle Widerstände (z.B. die Widerstände 104, 106, 108, 110, 112 und 114) einen Teil des Mäanderlinienwiderstands. Andererseits wird, wenn die Vorspannung BIAS auf 0,7V angehoben wird, auch die Spannung am Gate des Schalters 126 auf 0,7V angehoben, was ausreichend hoch ist, um den Schalter 126 einzuschalten. Folglich sind der Widerstand 104 und der Widerstand 106 kurzgeschlossen und bilden keinen Teil des verstellbaren Mäanderlinienwiderstands. Auf ähnliche Weise können durch ein weiteres Erhöhen oder Anheben der Vorspannung zusätzliche Schalter entsprechend eingeschaltet werden. Folglich kann ein verstellbarer Mäanderlinienwiderstand durch Steuern der Vorspannungsquelle 162 erhalten werden.
  • Die 2 zeigt eine Querschnittsansicht einer verstellbaren Mäanderlinienwiderstandsstruktur gemäß einer Ausführungsform. Wie in der 2 gezeigt, kann eine Halbleitervorrichtung 200 mehrere Halbleiterschichten umfassen. Ein Substrat 210 kann ein Bulk-Silizium, das dotiert oder undotiert sein kann, oder eine aktive Schicht eines Silizium-auf-Isolator(silicon-on-insulator, SOI)-Substrats aufweisen. Normalerweise umfasst ein SOI-Substrat eine Schicht eines Halbleitermaterials, wie zum Beispiel Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium-auf-Isolator (silicon germanium on insulator, SGOI) oder eine Kombination daraus. Weitere mögliche Substrate umfassen Multischichtsubstrate (multi-layerd substrates), Gradient-Substrate (gradient substrates) oder Hybrid-Ausrichtungssubstrate (hybrid orientation substrates).
  • Das Substrat 210 kann eine Vielzahl an elektrischen Schaltungen oder Schaltkreisen (nicht gezeigt) aufweisen. Die auf dem Substrat 210 ausgebildeten elektrischen Schaltungen können jede Art von Schaltungen sein, die sich für eine bestimmte Anwendung eignen. Gemäß einer Ausführungsform können die elektrischen Schaltungen verschiedene n-Typ Metall-oxid Halbleiter(n-type metal-oxide semiconductor, NMOS)-Vorrichtungen und/oder p-Typ Metalloxid-Halbleiter(p-type metal-oxide semiconductor, PMOS)-Vorrichtungen umfassen, wie zum Beispiel Transistoren, Kondensatoren, Widerstände, Dioden, Fotodioden, Sicherungen und Ähnliches. Die elektrischen Schaltungen können miteinander verbunden sein, um eine oder mehrere Funktionen auszuführen. Die Funktionen können Speicherstrukturen, Verarbeitungsstrukturen, Sensoren, Verstärker, Spannungsverteilung, Ein-/Ausgabeschaltkreise oder Ähnliches umfassen. Die hier aufgezählten Beispiele dienen illustrativen Zwecken und sind nicht als beschränkend gedacht.
  • Wie in der 2 gezeigt, kann das Substrat 210 mehrere dotierten Bereich umfassen, nämlich einen ersten dotierten Bereich 212, einen zweiten dotierten Bereich 214, einen dritten dotierten Bereich 216, einen vierten dotierten Bereich 218 und einen fünften dotierten Bereich 219. Die dotierten Bereiche (z.B. der erste dotierte Bereich 212 und der zweite dotierte Bereich 214) können in dem Substrat 210 auf einander abgewandten Seiten eines Gate-Stapels 202 ausgebildet sein. In einer Ausführungsform, in der das Substrat 210 ein n-Substrat ist, können die dotierten Bereiche (z.B. der erste dotierte Bereich 212) durch Implantieren eines geeigneten p-Dotierungsstoffes ausgebildet werden, wie zum Beispiel Bor, Gallium, Indium oder Ähnliches. Alternativ können in einer Ausführungsform, in der das Substrat 210 ein p-Substrat ist, die dotierten Bereiche (z.B. der erste dotierte Bereich 212) durch Implantieren eine geeigneten n-Dotierungsstoffes ausgebildet werden, wie zum Beispiel Phosphor, Arsen oder Ähnlichem. Der erste dotierte Bereich 212, der zweite dotierte Bereich 214 und der Gate-Stapel 202 können einen ersten Schalter ausbilden. Auf ähnliche Weise können der zweite dotierte Bereich 214, der dritte dotierte Bereich 216 und ein Gate-Stapel 204 einen zweiten Schalter ausbilden.
  • Eine erste Zwischenschicht-Dielektrikums (interlayer dielectric, ILD) -Schicht 220 kann auf dem Substrat 210 ausgebildet sein. Die erste ILD-Schicht 220 kann durch chemische Gasphasenabscheidung, Kathodenzerstäubung oder jedes andere aus dem Stand der Technik bekannte sowie verwendete Verfahren zum Ausbilden eines ILD ausgebildet sein. Die erste ILD-Schicht 220 kann dotiertes oder undotiertes Siliziumoxid umfassen, obwohl auch andere Materialien alternativ verwendet werden können, wie zum Beispiel Siliziumnitrid dotiertes Silikatglas, hoch-k oder hoch-εr Materialien, Kombinationen daraus oder Ähnliches. Nach dem Ausbilden der ersten ILD-Schicht 220 kann diese unter Verwendung von geeigneten Verfahren eingeebnet werden, wie zum Beispiel eines chemisch mechanischen Polier (chemical mechanical polish, CMP)-Verfahrens.
  • Eine zweite ILD-Schicht 230 kann auf der ersten ILD-Schicht 220 und eine dritte ILD-Schicht 240 kann auf der zweiten ILD-Schicht 230 ausgebildet sein. Das Verfahren zum Ausbilden der zweiten ILD-Schicht 230 und der dritten ILD-Schicht 240 sind ähnlich zu dem der ersten ILD-Schicht 220 und wird somit nicht im Detail beschrieben. Wie in der 2 gezeigt, können mehrere Vertikalkontakte oder Vias in jeder ILD-Schicht ausgebildet sein. Insbesondere ist in der ersten ILD-Schicht 220 ein erster Vertikalkontakt 222 über einem ersten aktiven Bereich 212 oder dem ersten dotierten Bereich 212 ausgebildet. Vertikalkontakte 224 und 226 sind über einem zweiten aktiven Bereich 214 oder dem zweiten dotierten Bereich 214 ausgebildet. Ein Vertikalkontakt 228 ist über einem dritten aktiven Bereich 216 oder dem dritten dotierten Bereich 216 ausgebildet. Auf ähnliche Weise sind Vertikalkontakte 223, 225 und 227 über dem vierten bzw. fünften aktiven Bereich ausgebildet. In der zweiten ILD-Schicht 230 sind Vertikalkontakte 232, 234, 236, 238, 233, 235 und 237 über den Vertikalkontakten 222, 224, 226, 228, 223, 225 bzw. 227 ausgebildet. In der dritten ILD-Schicht 240 sind Vertikalkontakte 242, 244, 246, 248, 243, 245 und 247 über den Vertikalkontakten 232, 234, 236, 238, 233, 235 bzw. 327 ausgebildet. Folglich bilden die Vertikalkontakte 222, 232 und 242 einen ersten Widerstand aus. Auf ähnliche Weise bzw. nach dem gleichen Prinzip bilden andere Vias zusammen andere Widerstände aus.
  • Darüber hinaus können durch Verwenden eines Verbinders (z.B. eines ersten Verbinders 252 einer unteren Metallisierungsschicht 250) zwei in der 2 als benachbart gezeigte Widerstände in Reihe geschaltet werden, um eine erste Reihenwiderstandsschaltung auszubilden. Überdies werden mehrere Reihenwiderstandsschaltungen ferner zusammengeschlossen, um eine Mäanderlinienwiderstandsstruktur auszubilden. In der 2 sind mehrere Schalter gezeigt, von denen jeder mit einer entsprechenden Reihenwiderstandsschaltung parallel geschalten ist. Beispielsweise bilden der erste dotierte Bereich 212, der erste Gate-Stapel 202 und der zweite dotierte Bereich 214 einen ersten Schalter aus, der parallel mit der ersten Reihenwiderstandsschaltung (Vertikalkontakte 222, 232, 242, Verbinder 252, Vertikalkontakte 244, 234 und 224) parallel geschalten ist. Durch Steuern des ein- und ausgeschalteten Zustands des ersten Schalters wird die erste Reihenwiderstandsschaltung in den verstellbaren Mäanderlinienwiderstand eingefügt oder von diesem ausgeschlossen.
  • Die untere Metallisierungsschicht 250 ist auf der dritten ILD-Schicht 240 ausgebildet. Gemäß der 2 umfasst die untere Metallisierungsschicht 250 mehrere Verbinder (z.B. den ersten Verbinder 252). Die Verbinder (z.B. der erste Verbinder 252) werden aus metallischen Materialien ausgebildet, wie zum Beispiel Kupfer, Kupferlegierung und/oder Ähnlichem. Auf ähnliche Weise umfasst die obere Metallisierungsschicht 260 mehrere Verbinder (nicht gezeigt). Die Metallisierungsschichten 250 und 260 können durch jedes geeignete Verfahren ausgebildet sein, wie zum Beispiel Abscheiden, Damaszener-Verfahren oder Ähnlichem.
  • Obwohl in der 2 die obere Metallisierungsschicht 250 und die untere Metallisierungsschicht 260 gezeigt sind, können einer oder mehrere Zwischenmetall-Dielektrikumschichten (nicht gezeigt) sowie die zugehörigen Metallisierungsschichten (nicht gezeigt) zwischen der unteren Metallisierungsschicht 250 und der oberen Metallisierungsschicht 260 ausgebildet sein. Insbesondere können die Schicht zwischen der unteren Metallisierungsschicht 250 und der oberen Metallisierungsschicht 260 durch abwechselnde Schichten von Dielektrikum (z.B. ein extrem niedrig-k dielektrisches Material) und einem leitenden Material (z.B. Kupfer) ausgebildet sein.
  • Die 3 veranschaulicht eine Querschnittsansicht einer Mäanderlinienwiderstandsstruktur und einer EDRAM-Zelle gemäß einer Ausführungsform. Eine Mäanderlinienwiderstandsstruktur 362 kann in demselben Halbleiterchip wie eine eingebettete DRAM Zelle 364 ausgebildet sein. Der Halbleiterchip 300 kann ein Substrat 210, eine erste ILD-Schicht 220, eine zweite ILD-Schicht 230, eine dritte ILD-Schicht 240 und eine erste Metallisierungsschicht 250 umfassen. Das Verfahren zum Herstellen der einzelnen Schichten (z.B. der ersten ILD-Schicht 220) wurde bereits unter Bezugnahme auf die 2 beschrieben und wird, um eine unnötige Wiederholung zu vermeiden, nicht weiter erläutert.
  • Wie in der 3 gezeigt, kann das Substrat 210 mehrere Isolationsbereiche (z.B. einen ersten Isolationsbereich 218) und mehrere aktive Bereiche (z.B. einen ersten aktiven Bereich 316) umfassen. Der erste aktive Bereich 316 und ein zweiter aktiver Bereich 318 bilden Source- und Drainbereiche eines ersten MOS-Transistors 302 aus. Ein dritter aktiver Bereich 312 und ein vierter aktiver Bereich 314 bilden Source- und Drainbereiche eines zweiten MOS-Transistors 304 aus. Der erste MOS-Transistor 302 und der zweite MOS-Transistor 304 sind durch einen zweiten Isolationsbereich 228 voneinander getrennt.
  • Die Isolationsbereiche (z.B. der zweite Isolationsbereich 228) können Grabenisolations(shallow trench isolation, STI)-Bereiche sein und können durch Ätzen des Substrates 210 ausgebildet werden, um zunächst einen Graben auszubilden und diesen dann mit einem dielektrischen Material zu füllen. Gemäß einer Ausführungsform können die Isolationsbereiche mit einem dielektrischen Material gefüllt sein, wie zum Beispiel einem Oxidmaterial, einem hoch dichten Plasma(high-density plasma, HDP)-Oxid oder Ähnlichem.
  • Der erste MOS-Transistor 302 und der zweite MOS-Transistor 304 weisen ferner in der ersten ILD-Schicht 220 ausgebildete Gate-Stapel auf. Die Gate-Stapel können Gatedielektrika 308, Gateelektroden 306 und Abstandshalter 303 umfassen. Die Gatedielektrika 308 können aus einem dielektrisches Material ausgebildet werden, wie zum Beispiel Siliziumoxid, Siliziumoxinitrid, Siliziumnitrid, ein Oxid, ein stickstoffhaltiges Oxid, eine Kombination daraus oder Ähnlichem. Gemäß einer Ausführungsform können die Gatedielektrika 308 eine Oxidschicht aufweisen, die durch ein geeignetes Oxidationsverfahren ausgebildet wird, wie zum Beispiel eine nasse oder trockene thermische Oxidation in einer Umgebung, die ein Oxid, H2O, NO oder Kombinationen daraus enthält.
  • Die Gateelektroden 306 können leitenden Materialien aufweisen, wie zum Beispiel Metalle (z.B. Tantal, Titan, Molybdän, Wolfram, Platin, Aluminium, Hafnium, Ruthenium und Ähnliches), Metall-Silizid-Materialien (z.B. Titansilizid, Kobaltsilizid, Nickelsilizid, Tantalsilizid oder Ähnliches), Metall-Nitrid-Materialien (z.B. Titannitrid, Tantalnitrid oder Ähnliches), dotiertes polykristallines Silizium, andere leitende Materialien oder Kombinationen daraus. Gemäß einer Ausführungsform können die Gateelektroden 306 aus Polysilizium ausgebildet werden, die durch Abscheiden von dotiertem oder undotiertem Polysilizium durch chemische Niederdruck-Gasphasenabscheidung (low-pressure chemical vapor deposition, LPCVD) ausgebildet werden. Die Abstandshalter 303 können durch das Abscheiden einer Abdichtung aus einer oder mehreren Abstandshalterschichten (nicht gezeigt) über den Gateelektroden 306 und dem Substrat 210 ausgebildet werden. Die Abstandshalterschichten können SiN, Oxinitrid, SiC, SiON, Oxid und Ähnliches umfassen und können durch gängige Verfahren ausgebildet werden, wie zum Beispiel CVD, Plasma erweiterte CVD, Kathodenzerstäubung und andere geeignete Verfahren.
  • Die Mäanderlinienwiderstandsstruktur 362 wird aus mehreren Widerständen (z.B. Widerstände 372 und 374) ausgebildet, von denen jeder auf einem aktiven Bereich des Substrats 210 ausgebildet wird. Insbesondere ist ein erster Widerstand 372 über einem ersten dotierten Bereich 316 und ein zweiter Widerstand 374 über einem zweiten dotierten Bereich 318 ausgebildet. Wie in der 3 gezeigt kann jeder Widerstand drei in Reihe geschaltete Vertikalkontakte aufweisen. Beispielsweise umfasst der erste Widerstand 372 den ersten Vertikalkontakt 326, den zweiten Vertikalkontakt 336 und den dritten Vertikalkontakt 346. Der erste Vertikalkontakt 326 ersten ILD-Schicht 220, der zweite Vertikalkontakt 336 zweiten ILD-Schicht 230 und der dritte Vertikalkontakt 346 ist in der dritten ILD-Schicht 240 angeordnet. Ein Verbinder 354 verbindet den ersten Widerstand 372 und den zweiten Widerstand 374 in Reihe.
  • Einfachheitshalber weist die Mäanderlinienwiderstandsstruktur 362 zwei in Reihe geschaltete Widerstände auf. Allerdings kann die Mäanderlinienwiderstandsstruktur 362 jede beliebige Anzahl von in Reihe geschalteten Widerständen aufweisen. Zusätzlich kann, obwohl in der 3 nur ein einziger Vertikalkontakt je ILD-Schicht (z.B. den zweiten Vertikalkontakt 336 in der zweiten ILD-Schicht 230) gezeigt ist, jede beliebige Anzahl von Vertikalkontakten in den jeweiligen ILD-Schichten ausgebildet werden. Beispielsweise kann der zweite Vertikalkontakt 336 auch durch mehrere parallel geschaltete Vertikalkontakte in der zweiten ILD-Schicht ausgebildet werden.
  • Die EDRAM-Zelle 364 kann den zweiten MOS-Transistor 304 und einen Kondensator umfassen, der durch eine erste Kondensatorplatte 334, eine Kondensator-Dielektrikumschicht 342 und eine zweite Kondensatorplatte 344 ausgebildet wird. Wie in der 3 gezeigt, kann nach dem Ausbilden der ersten ILD-Schicht 220 ein Kondensatorkontakt 322 und ein unterer Bitleitungskontakt 324 durch die erste ILD-Schicht 220 hindurch ausgebildet werden. In einer Ausführungsform kann der Kondensatorkontakt 322 ausgebildet sein, um eine elektrische Verbindung zwischen dem vierten aktiven Bereich 314 und der ersten Kondensatorplatte 334 bereitzustellen. Der untere Bitleitungskontakt 324 kann ausgebildet sein, um eine elektrische Verbindung zwischen dem dritten aktiven Bereich 312 und einem oberen Bitleitungskontakt 348 bereitzustellen.
  • Der Kondensatorkontakt 322 und der untere Bitleitungskontakt 324 können durch geeignete Verfahren ausgebildet werden, wie zum Beispiel ein Damaszener-Verfahren. Der Kondensatorkontakt 322 und der untere Bitleitungskontakt 324 können eine oder mehrere Schichten eines leitenden Materials aufweisen. Beispielsweise können der Kondensatorkontakt 322 und der untere Bitleitungskontakt 324 Barriereschichten, anhaftende Schichten, leitende Vielfachschichten oder Ähnliches umfassen.
  • Eine erste Ätzstoppschicht 332 kann auf der ersten ILD-Schicht 220 ausgebildet sein, um einen Steuerpunkt oder Orientierungspunkt für einen nachfolgenden Ätzprozess bereitzustellen. Die erste Ätzstoppschicht 332 kann ein dielektrisches Material aufweisen, wie zum Beispiel SiN, SiON oder Ähnliches. Gemäß einer Ausführungsform kann die erste Ätzstoppschicht 322 unter Verwendung eines geeigneten Verfahrens ausgebildet werden, wie zum Beispiel CVD, PECVD, ALD oder Ähnlichem.
  • Sobald die zweite ILD-Schicht 230 ausgebildet ist, können die zweite ILD-Schicht 230 und die erste Ätzstoppschicht 232 strukturiert werden, um den darunter liegenden Kondensatorkontakt 322 freizulegen, und um eine Öffnung in der zweiten ILD-Schicht 230 bereitzustellen oder auszubilden, in der die erste Kondensatorplatte 334 ausgebildet werden kann. Die zweite ILD-Schicht 230 und die erste Ätzstoppschicht 332 können unter Verwendung geeigneter fotolithografischer Masken oder fotolithografischer Verfahren und Ätztechniken strukturiert werden. Sobald die zweite ILD-Schicht 230 und die erste Ätzstoppschicht 332 strukturiert wurden, kann die erste Kondensatorplatte 344 in elektrischem Kontakt mit dem Kondensatorkontakt 322 ausgebildet werden. Die erste Kondensatorplatte 334 kann durch Abscheiden und Strukturieren einer Schicht eines leitfähigen Materials ausgebildet werden, wie zum Beispiel TiN, TaN, Ruthenium oder Ähnlichem. Die erste Kondensatorplatte 334 kann durch ein geeignetes Verfahren ausgebildet werden, wie zum Beispiel CVD, ALD oder Ähnlichem. Die Kondensator-Dielektrikumschicht 342 wird über der ersten Kondensatorplatte 334 ausgebildet. Die Kondensator-Dielektrikumschicht 342 wird aus einem kapazitivem, dielektrischen Material ausgebildet, wie zum Beispiel Siliziumdioxid-kapazitive dielektrische Materialien, Siliziumnitrid-kapazitive dielektrische Materialien, Siliziumoxinitrid-kapazitive dielektrische Materialien und/oder Ähnlichem. Die zweite Kondensatorplatte 344 kann aus einem leitenden Material ausgebildet werden, wie zum Beispiel TiN, TaN, Ruthenium, Aluminium, Wolfram, Kupfer, Kombinationen daraus oder Ähnlichem. Die zweite Kondensatorplatte 344 kann durch ein geeignetes Verfahren ausgebildet werden, wie zum Beispiel CVD, PECVD, ALD oder Ähnlichem.
  • Nach dem Ausbilden der dritten ILD-Schicht 240 kann der obere Bitleitungskontakt 348 ausgebildet werden, um sich durch die dritte ILD-Schicht 240 und die zweite ILD-Schicht 230 zu erstrecken. Der obere Bitleitungskontakt 348 kann unter Verwendung jeder geeigneten Technik ausgebildet werden, wie zum Beispiel einem Damaszener-Verfahren. Der obere Bitleitungskontakt 348 kann eine oder mehrere Schichten eines leitfähigen Materials aufweisen. Beispielsweise kann der obere Bitleitungskontakt 348 Barriereschichten, anhaftende Schichten, leitende Vielfachschichten oder Ähnliches umfassen. Die Bitleitung 352 kann mit dem dritten aktiven Bereich 312 des Substrats 210 durch den unteren Bitleitungskontakt 324 und den oberen Bitleitungskontakt 348 elektrisch verbunden sein. Die Bitleitung 342 kann durch jedes geeignetes Verfahren ausgebildet werden, wie zum Beispiel einem Damaszener-Verfahren.

Claims (10)

  1. Eine Vorrichtung mit: - einem Substrat (210) mit mehreren aktiven Bereichen (212, 214, 216, 218, 219; 312, 314, 316, 318); - einem ersten Gate-Stapel (202) und einem zweiten Gate-Stapel (204), die auf dem Substrat (210) angeordnet sind, wobei jeder von dem ersten Gate-Stapel (202) und dem zweiten Gate-Stapel (204) zwischen zwei benachbarten aktiven Bereichen ausgebildet ist; - einem ersten Widerstand (104; 372) mit einem ersten unteren Anschluss, der über einem ersten aktiven Bereich (212; 316) der mehreren aktiven Bereiche (212, 214, 216, 218, 219; 312, 314, 316, 318) angeordnet ist, und einem ersten oberen Anschluss, der mit einem ersten Verbinder (140; 252; 354) verbunden ist; - einem zweiten Widerstand (106; 374) mit einem zweiten unteren Anschluss, der über einem zweiten aktiven Bereich (214; 318) der mehreren aktiven Bereiche (212, 214, 216, 218, 219; 312, 314, 316, 318) angeordnet ist, und einem zweiten oberen Anschluss, der mit dem ersten Verbinder (140; 252; 354) verbunden ist; - einem ersten Schalter (126; 302), der aus dem ersten aktiven Bereich (212; 316), dem zweiten aktiven Bereich (214; 318) und einem ersten Gate des ersten Gate-Stapels (202) gebildet ist; und - einem dritten Widerstand (108) mit einem dritten unteren Anschluss, der auf dem zweiten aktiven Bereich (214; 318) angeordnet ist, wobei, indem der dritte untere Anschluss des dritten Widerstands (108) mit dem zweiten unteren Anschluss des zweiten Widerstands (106; 374) verbunden ist, der dritte Widerstand (108) und der zweite Widerstand (106; 374) in Reihe geschaltet sind.
  2. Vorrichtung nach Anspruch 1, wobei: - der erste Widerstand durch (104; 372) mehrere in Reihe geschaltete erste Vertikalkontakte (222, 232, 242; 326, 336, 346) ausgebildet ist; - der zweite Widerstand (106; 374) durch mehrere in Reihe geschaltete zweite Vertikalkontakte (224, 234, 244) ausgebildet ist; und - der dritte Widerstand (108) durch mehrere in Reihe geschaltete dritte Vertikalkontakte (226, 236, 246) ausgebildet ist.
  3. Vorrichtung nach Anspruch 2, ferner mit: - einer ersten Zwischenschicht-Dielektrikumschicht (220), die auf dem Substrat (210) ausgebildet ist, wobei einer der ersten Vertikalkontakte (222), einer der zweiten Vertikalkontakte (224) und einer der dritten Vertikalkontakte (225) in der ersten Zwischenschicht-Dielektrikumschicht (220) eingebettet sind; - einer zweiten Zwischenschicht-Dielektrikumschicht (230), die auf der ersten Zwischenschicht-Dielektrikumschicht (220) ausgebildet ist, wobei einer der ersten Vertikalkontakte (232), einer der zweiten Vertikalkontakte (234) und einer der dritten Vertikalkontakte (236) in der zweiten Zwischenschicht-Dielektrikumschicht (230) eingebettet sind; und - einer dritten Zwischenschicht-Dielektrikumschicht (240), die auf der zweiten Zwischenschicht-Dielektrikumschicht (230) ausgebildet ist, wobei einer der ersten Vertikalkontakte (242), einer der zweiten Vertikalkontakte (244) und einer der dritten Vertikalkontakte (246) in der dritten Zwischenschicht-Dielektrikumschicht (240) eingebettet sind.
  4. Die Vorrichtung nach Anspruch 3, ferner mit einer ersten Metallisieriungsschicht (2450), die auf der dritten Zwischenschicht-Dielektrikumschicht (240) ausgebildet ist, wobei der erste Verbinder (252) in der ersten Metallisierungsschicht (250) eingebettet ist.
  5. Vorrichtung nach Anspruch 3, wobei der erste Widerstand (104; 372), der zweite Widerstand (106, 374) und der dritte Widerstand (108) einen verstellbaren Mäanderlinienwiderstand (150; 362) ausbilden und die Vorrichtung ferner eine verstellbare Widerstandssteuerung (182) umfasst, die ausgestaltet ist, um ein Gatetreibersignal (184) an das erste Gate des ersten Schalters (126) anzulegen.
  6. Vorrichtung nach Anspruch 5, wobei der verstellbare Mäanderlinienwiderstand (362) eine erste Reihenwiderstandsschaltung umfasst, die durch den ersten Widerstand (372), den zweiten Widerstand (374) und dem in Reihe geschalteten ersten Verbinder (354) ausgebildet ist, wobei die Vorrichtung ferner umfasst: - eine dynamischer-Speicher-mit-wahlfreiem/direktem-Zugriff-Zelle (364), die benachbart zu dem verstellbaren Mäanderlinienwiderstand (362) ausgebildet ist und folgendes umfasst: - einen eine dynamischer-Speicher-mit-wahlfreiem/direktem-Zugriff -Transistor (304), der in dem Substrat (210) ausgebildet ist, wobei der eine dynamischer-Speicher-mitwahlfreiem/direktem-Zugriff -Transistor (304) den zweiten Gate-Stapel (304) umfasst; - einer ersten leitenden Kondensatorplattenschicht (334), die in der zweiten Zwischenschicht-Dielektrikumschicht (230) ausgebildet ist; und - eine zweite leitende Kondensatorplattenschicht (344), die in der dritten Zwischenschicht-Dielektrikumschicht (240) ausgebildet ist; und - eine Kondensator-Dielektrikumschicht (342), die zwischen der ersten leitenden Kondensatorplattenschicht (334) und der zweiten leitenden Kondensatorplattenschicht (344) uasgebildet ist.
  7. Vorrichtung nach Anspruch 6, ferner mit: - einer Bitleitung (352), die auf der dritten Zwischenschicht-Dielektrikumschicht (240) ausgebildet ist; - einem ersten Bitleitungskontakt (324), der in der ersten Zwischenschicht-Dielektrikumschicht (220) ausgebildet ist, wobei der erste Bitleitungskontakt (324) mit einem ersten dotierten Bereich (312) des eine dynamischer-Speicher-mit-wahlfreiem/direktem-Zugriff -Transistors (304) verbunden ist; - einem zweiten Bitleitungskontakt (348) der zwischen der Bitleitung (352) und dem ersten Bitleitungskontakt (324) ausgebildet ist; - einem Kondensatorkontakt (322), der mit der ersten leitfähigen Kondensatorplattenschicht (334) verbunden ist, wobei der Kondensatorkontakt (322) mit einem zweiten dotierten Bereich (314) des eine dynamischer-Speicher-mit-wahlfreiem/direktem-Zugriff -Transistors (304) verbunden ist.
  8. Vorrichtung nach Anspruch 7, wobei der erste Widerstand (372) einen ersten Vertikalkontakt (326), einen zweiten Vertikalkontakt (336) und einen dritten Vertikalkontakt (346) in reihe geschalten umfasst, wobei: - der erste Vertikalkontakt (326) durch mehrere parallel geschaltete erste Zwischenschicht-Vertikalkontakte ausgebildet ist; - der zweite Vertikalkontakt (336) durch mehrere parallel geschaltete zweite Zwischenschicht-Vertikalkontakte ausgebildet ist; und - der dritte Vertikalkontakt (346) durch mehrere parallel geschaltete dritte Zwischenschicht-Vertikalkontakte ausgebildet ist, wobei: - die ersten Zwischenschicht-Vertikalkontakte in der ersten Zwischenschicht-Dielektrikumschicht (220) eingebettet sind; - die zweiten Zwischenschicht-Vertikalkontakte in der zweiten Zwischenschicht-Dielektrikumschicht (230) eingebettet sind; und - die dritten Zwischenschicht-Vertikalkontakte in der dritten Zwischenschicht-Dielektrikumschicht (240) eingebettet sind.
  9. Vorrichtung nach Anspruch 6, ferner mit: - einer zweiten Reihenwiderstandsschaltung, die mit der ersten Reihenwiderstandschaltung in Reihe geschalten ist, wobei ein zweiter Schalter mit der zweiten Reihenwiderstandsschaltung parallel geschaltet ist; und - einer dritten Reihenwiderstandsschaltung, die mit der zweiten Reihenwiderstandsschaltung in Reihe geschaltet ist, wobei ein dritter Schalter mit der dritten Reihenwiderstandsschaltung parallel geschaltet ist.
  10. Vorrichtung nach Anspruch 9, wobei die verstellbare Widerstandssteuerung ferner umfasst: - einer Vorspannungsquelle (162) und - ein Spannungsteiler, der mit der Vorspannungsquelle (162), dem ersten Schalter (126), dem zweiten Schalter (128) und dem dritten Schalter (136) verbunden ist, wobei die Vorspannungsquelle (162) so ausgestaltet ist, dass: - eine erste Reihenwiderstandsschaltung in dem verstellbaren Mäanderlinienwiderstand eingeschaltet ist, wenn eine Gate-Spannung von dem Spannungsteiler kleiner ist als eine Schwellspannung des ersten Schalters (126); und - die erste Reihenwiderstandsschaltung von dem verstellbaren Mäanderlinienwiderstand ausgeschaltet ist, wenn die Gate-Spannung von dem Spannungsteiler größer als eine Schwellspannung des ersten Schalters (126) ist.
DE102012105871.7A 2012-02-02 2012-07-02 Verstellbarer Mäanderlinienwiderstand Active DE102012105871B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/365,021 US9059168B2 (en) 2012-02-02 2012-02-02 Adjustable meander line resistor
US13/365,021 2012-02-02

Publications (2)

Publication Number Publication Date
DE102012105871A1 DE102012105871A1 (de) 2013-08-08
DE102012105871B4 true DE102012105871B4 (de) 2020-10-15

Family

ID=48794573

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012105871.7A Active DE102012105871B4 (de) 2012-02-02 2012-07-02 Verstellbarer Mäanderlinienwiderstand

Country Status (5)

Country Link
US (1) US9059168B2 (de)
KR (1) KR101356329B1 (de)
CN (1) CN103247595B (de)
DE (1) DE102012105871B4 (de)
TW (1) TWI482267B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013202B2 (en) * 2012-05-23 2015-04-21 International Business Machines Corporation Testing structure and method of using the testing structure
KR102027133B1 (ko) * 2012-12-13 2019-10-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
EP3007224A1 (de) * 2014-10-08 2016-04-13 Nxp B.V. Metallisierung für Halbleiterbauelement
US9947653B2 (en) * 2016-06-16 2018-04-17 Vangaurd International Semiconductor Corporation High-voltage semiconductor devices
US11152429B2 (en) * 2018-03-30 2021-10-19 Intel Corporation Threshold switching contact in a field-effect transistor as a selector
TWI696247B (zh) * 2019-01-28 2020-06-11 力晶積成電子製造股份有限公司 記憶體結構
TWI696177B (zh) * 2019-10-02 2020-06-11 力晶積成電子製造股份有限公司 用於雙電晶體靜態隨機存取記憶體的位元線結構
CN116110892A (zh) * 2021-11-09 2023-05-12 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69509735T2 (de) * 1994-12-23 1999-10-28 St Microelectronics Sa Abgleichschaltung für Widerstände
JP2004040009A (ja) * 2002-07-08 2004-02-05 Renesas Technology Corp 回路素子および半導体装置
US6700203B1 (en) * 2000-10-11 2004-03-02 International Business Machines Corporation Semiconductor structure having in-situ formed unit resistors
US20050266651A1 (en) * 2004-05-28 2005-12-01 Texas Instruments Incorporated Integrated via resistor
US20060231887A1 (en) * 2005-04-13 2006-10-19 Samsung Electronics Co., Ltd. Memory device having serially connected resistance nodes
US8039354B2 (en) * 2005-11-30 2011-10-18 International Business Machines Corporation Passive components in the back end of integrated circuits

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164699A (en) * 1990-12-17 1992-11-17 Hughes Aircraft Company Via resistors within-multi-layer, 3 dimensional structures substrates
US5361001A (en) 1993-12-03 1994-11-01 Motorola, Inc. Circuit and method of previewing analog trimming
JP3217336B2 (ja) * 1999-11-18 2001-10-09 株式会社 沖マイクロデザイン 半導体装置
US6587320B1 (en) * 2000-01-04 2003-07-01 Sarnoff Corporation Apparatus for current ballasting ESD sensitive devices
KR100676354B1 (ko) 2000-03-02 2007-01-31 산요덴키가부시키가이샤 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로
US6958522B2 (en) * 2001-07-05 2005-10-25 International Business Machines Corporation Method to fabricate passive components using conductive polymer
US6730953B2 (en) * 2002-09-13 2004-05-04 Mia-Com, Inc. Apparatus, methods and articles of manufacture for a low control voltage switch
ATE504446T1 (de) 2002-12-02 2011-04-15 Silverbrook Res Pty Ltd Totdüsenausgleich
JP4342833B2 (ja) * 2003-05-16 2009-10-14 Ｎｅｃエレクトロニクス株式会社 容量セルと半導体装置及びその製造方法
JP2006332175A (ja) * 2005-05-24 2006-12-07 Freescale Semiconductor Inc トリミング回路及び電子回路
JP2007036151A (ja) 2005-07-29 2007-02-08 Seiko Instruments Inc 抵抗分圧回路を備えた半導体装置
US20070284662A1 (en) * 2006-06-09 2007-12-13 International Business Machines Corporation Microelectronic structure including high current density resistor
US8598681B2 (en) 2011-12-30 2013-12-03 Stmicroelectronics Pte Ltd. Temperature switch with resistive sensor
KR102059527B1 (ko) * 2013-05-10 2019-12-26 삼성전자주식회사 점퍼 패턴 및 블로킹 패턴을 가진 반도체 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69509735T2 (de) * 1994-12-23 1999-10-28 St Microelectronics Sa Abgleichschaltung für Widerstände
US6700203B1 (en) * 2000-10-11 2004-03-02 International Business Machines Corporation Semiconductor structure having in-situ formed unit resistors
JP2004040009A (ja) * 2002-07-08 2004-02-05 Renesas Technology Corp 回路素子および半導体装置
US20050266651A1 (en) * 2004-05-28 2005-12-01 Texas Instruments Incorporated Integrated via resistor
US20060231887A1 (en) * 2005-04-13 2006-10-19 Samsung Electronics Co., Ltd. Memory device having serially connected resistance nodes
US8039354B2 (en) * 2005-11-30 2011-10-18 International Business Machines Corporation Passive components in the back end of integrated circuits

Also Published As

Publication number Publication date
KR101356329B1 (ko) 2014-01-28
TW201334159A (zh) 2013-08-16
CN103247595B (zh) 2016-04-27
CN103247595A (zh) 2013-08-14
KR20130089563A (ko) 2013-08-12
TWI482267B (zh) 2015-04-21
US9059168B2 (en) 2015-06-16
US20130200447A1 (en) 2013-08-08
DE102012105871A1 (de) 2013-08-08

Similar Documents

Publication Publication Date Title
DE102012105871B4 (de) Verstellbarer Mäanderlinienwiderstand
DE102019122665B4 (de) Halbleitervorrichtung
EP1162663B1 (de) Herstellungsverfahren für eine DRAM-Speicherzelle
WO2004038770A2 (de) Integrierte schaltungsanordnung mit kondensator und herstellungsverfahren
US9461048B2 (en) Meander line resistor structure
DE102015120464A1 (de) Hochdichter resistiver direktzugriffsspeicher (rram)
DE102018110185A1 (de) Speichervorrichtung und Herstellung dergleichen
WO2005031857A1 (de) Dreitransistor-speicherzelle und speichereinheit mit metallischen sammelelektroden der kondensatoren
DE102018110017A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102020126631B4 (de) Speicheranordnungen enthaltend Dummy-Bereiche und Verfahren zu ihrer Herstellung
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE10212932B4 (de) Trenchzelle für ein DRAM-Zellenfeld
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
EP1352430B1 (de) Herstellungsverfahren für einen DRAM- oder FeRAM-Speicher mit zwei Kondensatoren pro Auswahltransistor
DE10226583A1 (de) DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff
DE10082909B4 (de) Nichtflüchtige ferroelektrische Speicherzelle, nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
DE102021110834A1 (de) Zweischichtiger Kanaltransistor und Verfahren zum Bilden desselben
EP1202286B1 (de) DRAM-Speicherzelle
DE102004025675B4 (de) Integrierter Halbleiterspeicher mit organischem Auswahltransistor
DE4300357C2 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE10202139A1 (de) Speicherzelle mit einem dünnen Isolationskragen und Speicherbaustein
WO1998015007A1 (de) Integrierte halbleiterspeicheranordnung mit 'buried-plate-elektrode'
DE102004019090B4 (de) Grabenkondensator mit Isolationskragen
EP0879480A1 (de) Festwertspeicherzellenvorrichtung mit isolationsgräben und deren herstellungsverfahren
DE4345194C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final